説明

国際特許分類[H01L29/00]の内容

電気 (1,674,590) | 基本的電気素子 (808,144) | 半導体装置,他に属さない電気的固体装置 (445,984) | 整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00〜47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00 (54,759)

国際特許分類[H01L29/00]の下位に属する分類

半導体本体 (3,016)
電極 (8,931)
半導体装置の型 (42,689)

国際特許分類[H01L29/00]に分類される特許

61 - 70 / 123


【課題】半導体素子内部の歪みを直接考慮して、半導体素子の電気的特性のシミュレーションの精度、効率性を改善するシミュレーション装置および方法の提供。
【解決手段】補間フルバンド構造算出ユニット5は、半導体素子中の歪みを応力・歪み入力手段1より入力し、歪みフルバンド構造ライブラリ2と補間フルバンド構造計算手段3により、応力・歪みに基づいた補間を用いて、歪みを直接考慮したフルバンド構造を算出する。補間により効率良く歪みを直接考慮したフルバンド構造を算出することができる。得られたフルバンド構造は電子状態計算手段6で用いられ、素子内部の電子状態が算出される。得られた素子内部の電子状態から、輸送シミュレーション手段7により半導体素子の電気的特性を得る。歪みを直接考慮した電子状態を用いるため、歪みの加わった半導体素子の電気的特性を精度良く計算することができる。 (もっと読む)


【課題】パワーデバイスの温度を効率的にシミュレーションする。
【解決手段】パワーデバイスの構造および動作条件の入力データに基づき、デバイス温度と時間を変数としてパワーデバイスの損失を数式化する(S11〜S15)とともに、パワーデバイスを実装する複数層からなるパワーモジュールの各層の温度を、各層についてのパラメータの入力に基づいて数式化する(S31〜S24)。そして、デバイス損失の数式を、パワーモジュールの各層の温度を数式化する際のパワーデバイス側の境界条件に組み込み、各層温度を算出する(S31〜S33)。 (もっと読む)


【課題】1次元モデルを使用して電力分配ネットワークの電気的特性を決定するシステム及び方法を提供する。
【解決手段】システムの1次元シミュレーションを使用して電力分配ネットワークの電気的特性を決定するシステム及び方法。集積回路の電力分配ネットワークの抵抗値を決定する方法を具備し、そして、該電力分配ネットワークの1次元モデルを定義することと、各シミュレーションが該所望のネットワーク特性についての結果を生成することを含む該1次元モデルの複数回のシミュレーションを実行すること、そして該複数のシミュレーションの結果を統合することとを含む。該1次元モデルは、該電力分配ネットワークの総合抵抗値が、係数と該ネットワークの各層に対する代表構成要素抵抗値との総和に等しい方程式を備える。該方程式は、確率分布へと統合されるネットワーク抵抗値の集合を生成するために構成要素抵抗値の複数の集合について解かれる。 (もっと読む)


【課題】経年変化による特性の劣化が抑制され、寿命に係る性能を十分に満足した信頼性の高い半導体集積回路装置を効率良く設計することが可能な信頼性設計支援方法を提供する。
【解決手段】信頼性設計支援方法は、初期マスクレイアウトパターン10で示され、半導体集積回路装置の内、経年変化により特性が劣化する劣化発生箇所を求める経年劣化対象箇所抽出ステップ20と、初期マスクレイアウトパターン10を変形して、経年変化後の半導体集積回路装置を示す劣化マスクレイアウトパターン40を生成する経年劣化実行ステップ30と、劣化マスクレイアウトパターン40で示される半導体集積回路装置の特性を評価する経年劣化対策ステップ50とを備えている。経年劣化対策ステップ50では、評価結果に基づいて初期マスクレイアウトパターン10を修正する。 (もっと読む)


【課題】特定の工場設備用に作成されたマスクレイアウトデータを用いて他の工場設備に最適化したマスクレイアウトデータを効率よく作成するマスクレイアウトデータ作成方法、マスクレイアウトデータ作成装置及びそのマスクレイアウトデータを用いた半導体装置の製造方法を提供する。
【解決手段】特定の工場設備用に作成されたマスクレイアウトデータを基に、半導体装置を構成するトランジスタをゲート長によって複数のグループに分ける。その後、各グループ毎にチャネル層に導入する不純物の濃度を設定し、トランジスタのゲート長−しきい値特性を調整する。また、マスクレイアウトデータから特定のグループのゲート電極と素子領域との重なり部分を抽出し、その重なり部分を拡張してチャネル層に不純物を注入するときのマスクの形状を決定し、そのデータをマスクレイアウトデータに追加する。 (もっと読む)


プロセスばらつき耐性メモリを設計するための方法及びシステムが開示される。メモリ回路が機能ブロックに分割される。前記機能ブロックの各々に関して統計的分布が計算される。次に、各ブロックの前記分布が結合されて前記回路の信頼性が検証される。前記信頼性は、前記回路が予め決められた歩留まりを満たす場合に検証される。 (もっと読む)


【課題】 半導体装置の評価方法及び半導体装置の設計方法に関し、シミュレーションにおいて同時に扱うパラメータを見掛け上少なくして、モデル式の見通しを良くするとともに、シミュレーション効率を高める。
【解決手段】 単体のMOSFETにおいて、実効的反転層移動度をμeff 、実効チャネル幅をWeff 、実効チャネル長をLeff 、単位面積当たりのゲート絶縁膜容量をCOX、実効的ゲート電圧をVgeff、Vgeff=0の時の実効的反転層移動度をμ0 とした場合のU0 =μ0 eff OX/Leff で、実効一次移動度減衰係数をΘ1eff、二次移動度減衰係数をΘ2 、しきい値電圧をVth、及び、相補コンダクタンスをgm とした場合に、YをY≡Ids(gm -1/2とするとともに、相関を求める一方の変数として1/Y2 を含むモデル式を用い、見掛け上のフィッティングパラメータを3個以下とする。 (もっと読む)


【課題】電源ノイズ解析モデルの解析時間を短縮することができる。
【解決手段】コンピュータ1を、抽出手段2、コンタクト検出手段3、モデル作成手段4、シミュレーション実行手段5として機能させることができる。抽出手段2は、半導体集積回路のレイアウトデータ6からコンタクトのパターンを抽出する。コンタクト検出手段3は、半導体集積回路内のパターンからノイズの影響を受ける回路に最も近いコンタクト、もしくは最も近いコンタクトを含むコンタクト群を検出する。モデル作成手段4は、ノイズの発生源からコンタクト検出手段3により検出されたコンタクトまでの基板を介してノイズを伝搬する素子を除いてデータ解析用モデルを作成する。シミュレーション実行手段5は、作成されたデータ解析用モデルを用いてシミュレーションを行う。 (もっと読む)


【課題】シミュレーション誤差が小さい回路シミュレーション装置を実現できるようにする。
【解決手段】回路シミュレーション装置は、トランジスタのデータを取得する手段52と、トランジスタのデータに基づいて、集積回路の接続情報を生成する手段53と、トランジスタのデータに基づいてモデルパラメータを定義する手段54と、接続情報を受け、モデルパラメータを組み込んだ回路シミュレーション実行プログラムを実行してトランジスタの電気的特性を算出する手段55とを備えている。モデルパラメータは、トランジスタの活性領域の幅に関する項と、トランジスタの活性領域とトランジスタの活性領域の周辺に設けられた活性領域との間の素子分離領域の幅に関する項と、周辺に設けられた活性領域の幅に関する項とを含む式により表される。 (もっと読む)


【課題】SRAM又は記憶回路素子のソフトエラー率(SER)を製品設計段階で簡単に見積もる方法を提供する。
【解決手段】MISFETで構成される記憶回路又は情報保持回路の情報記憶ノード拡散層面積とソフトエラー率(SER)との関係を複数の情報記憶ノード電圧Vnをパラメータとして測定した測定結果を使用し(S1)、同一情報記憶ノード電圧VnにおけるSERの情報記憶ノード面積依存性を表す第1の数式を導出する(S2)。そして、測定結果から同一情報記憶ノード面積ScにおけるSERの情報記憶ノード電圧依存性の関係を第1の数式に代入して第2の数式を導出する(S3)。求めたい記憶回路又は情報保持回路の情報記憶ノード面積及び情報記憶ノード電圧を第2の数式に代入すれば、そのSERを計算することができる(S4)。 (もっと読む)


61 - 70 / 123