【課題】本発明は、歩留まりを向上できる半導体素子の製造方法を提供することを目的とする。
【解決手段】本発明に係る半導体素子の製造方法は、半導体基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜の一部をエッチングして複数段の段部を形成する工程と、前記第１の絶縁膜上に前記段部を覆うように導電層を形成する工程と、前記導電層の前記段部を覆う部分をエッチングする工程と、を備えることを特徴とするものである。 （もっと読む）

【課題】より効率良く光学装置を製造できる光学装置の製造方法を提供すること。
【解決手段】 複数の光学素子１を備える光学素子シート６を、配線パターン３が形成された基板シート７に接合する工程と、上記接合する工程の後に、光学素子シート６を切断することにより、複数の光学素子１どうしを分離する工程と、上記接合する工程の後に、基板シート７を切断することにより、光学素子１と接合している配線基板を形成する工程と、を備える。 （もっと読む）

【課題】コンタクト抵抗を低くし、かつ半導体装置が大型化することを抑制する。
【解決手段】能動素子は、第１電極２１０（ゲート電極）及び第２電極２２０（拡散層領域）を有している。ゲート電極２１０の表面には第１金属化合物層２１２（シリサイド層）が形成されており、拡散層領域２２０の表面には第２金属化合物層２２２（シリサイド層）が形成されている。ゲート電極２１０には第１コンタクト３１０が接続しており、拡散層領域２２０には第２コンタクト３２０が接続している。第１コンタクト３１０は、基板２００に平行な方向の断面形状が長方形又は楕円であり、かつ下端が第１金属化合物層２１２に入り込んでいるが、突き抜けていない。第２コンタクト３２０は、基板２００に平行な方向の断面形状が円である。 （もっと読む）

【課題】 ＢＳＦ効果とパッシベーション効果を簡単な構造で実現可能な太陽電池素子を提供する。
【解決手段】 半導体基板１の裏面側全体をＢＳＦ層２で覆い、このＢＳＦ層２の裏面側一部のみと第一裏面電極４とを接触させ、これらの接触部分４ａを除いた裏面側大部分をパッシベーション膜３で覆うことにより、半導体基板１の裏面側大部分における表面再結合損失が低減して太陽電池の性能が向上し、更にパッシベーション膜の裏面側を、上記第一裏面電極４よりも低抵抗な第二裏面電極５で覆うと共に、これら第一裏面電極４と第二裏面電極５とを接触させることにより、第一裏面電極４に比べ低抵抗な第二裏面電極５で抵抗による電力損失が低減され、しかも表面から裏面に到達した長波長の光が第二裏面電極５で半導体基板１の内部に反射して発電効果が向上する。
（もっと読む）

【課題】ゲート絶縁膜の信頼性が高く、かつ、チャネル長が充分に確保された半導体装置およびその製造方法を提供する。
【解決手段】半導体基板１に設けられてなる溝２１と、ゲート絶縁膜２２を介して溝２１に形成されたゲート電極２５と、溝２１の近傍に形成された拡散層２６とが少なくとも備えられ、溝２１が、半導体基板１の一面上に位置する開口部２１ａと、断面輪郭線が略円弧状である凹曲面部２１ｃと、凹曲面部２１ｃと開口部２１ａとを連結する連結曲面部２１ｄとから構成され、連結曲面部２１ｄと凹曲面部２１ｃとの間に稜線部が介在することなく両曲面部２１ｃ、２１ｄが連続した曲面で一体化されてなるトレンチゲートトランジスタＴｒを採用する。 （もっと読む）

【課題】
窒化物半導体層との接触抵抗のみならずパッド電極との接触抵抗も低く、且つ密着性や機械的強度に極めて優れている窒化物半導体素子を提供することを目的とする。
【解決手段】
本発明の窒化物半導体素子は、第１導電型半導体層、活性層及び第２導電型半導体層が順に積層された積層半導体層と、前記第２導電型半導体層の上面に形成された電極と、を備える窒化物半導体素子であって、前記電極は、少なくとも前記積層半導体層側から第１金属層、第２金属層、第３金属層を順に積層しており、前記第１金属層と第３金属層とは、同一材料を含有する金属層であって、第１金属層は第３金属層よりも密度が高いものであり、前記第２金属層は、前記第１金属層及び第３金属層とは異なる材料を含有している。 （もっと読む）

【課題】 ゲート空乏化が抑制され、より簡易な工程で製造することができる半導体装置を提供する
【解決手段】 本発明の半導体装置は、
半導体層１０と、
前記半導体層１０に設けられた絶縁ゲート電界効果型トランジスタ２０と、を含み、
前記絶縁ゲート電界効果型トランジスタ２０は、
前記半導体層１０の上方に設けられたゲート絶縁層２２と、
前記ゲート絶縁層２２の上方に設けられ、ゲート電極となる電極層２４と、
前記半導体層１０に設けられ、ソース領域またはドレイン領域となる不純物領域２８と、を含み、
前記電極層２４の平均結晶粒径は、３０ｎｍ以上、５００ｎｍ以下であり、該電極層２４の全体に不純物が分散している （もっと読む）

【課題】ダミーパターンの面積を大きくしなくても、半導体素子や配線へのプラズマチャージ量を少なくする。
【解決手段】 半導体基板１にトランジスタ１１を形成すると共に、半導体基板１上にＭＮＯＳ素子１０を形成する。ＭＮＯＳ素子１０に電荷を蓄積した後、層間絶縁膜２０を形成する。層間絶縁膜２０に、ゲート電極５ｂ上に位置する第1の接続孔２０ｂ、及びＭＮＯＳ素子１０上に位置する第２の接続孔２０ａを形成する。層間絶縁膜２０上に、第1の接続孔２０ｂを介してゲート電極５ｂに接続する配線２２ｂを形成すると共に、第２の接続孔２０ａを介してＭＮＯＳ素子１０に接続するダミーパターン２２ａを形成する。 （もっと読む）

【目的】 ｉ型半導体膜にダメージを与えることなくｎ型半導体膜を分離でき、かつ、ゲート絶縁膜のピンホール欠陥の発生、およびｉ型半導体膜とブロッキング膜との界面でのシリサイドの生成を防止する。
【構成】 ゲート電極１２を形成した基板１１の上に、ゲート絶縁膜１３とｉ型半導体膜１４とを順次成膜し、ｉ型半導体膜１４の表面に、酸化剤溶液を用いて薄い酸化層１４′を形成し、この酸化層１４′の上に、ａ−Ｓｉとのエッチング選択比が大きい金属からなるブロッキング膜１５を成膜し、このブロッキング膜１５をパターニングし、かつその周囲の酸化層１４′を除去した後に、ｎ型半導体膜１６とソース，ドレイン電極用金属膜１７とを順次成膜し、前記金属膜１７をパターニングしてソース電極１７Ｓとドレイン電極１７Ｄとを形成し、ｎ型半導体膜１６をソース，ドレイン電極間において分離し、かつ前記ブロッキング膜１５のソース，ドレイン電極間の部分を除去する。 （もっと読む）