説明

国際特許分類[H01L29/43]の内容

国際特許分類[H01L29/43]の下位に属する分類

国際特許分類[H01L29/43]に分類される特許

1 - 10 / 14


【課題】高品質のオーミックコンタクトをIII−V族半導体材料に形成して、消費電力が低くて長寿命の半導体デバイスを作製する。
【解決手段】半導体デバイス100は、第1の伝導帯および第1の価電子帯のエネルギレベルを有する第1のIII−V族半導体層110、第2の伝導帯および第2の価電子帯のエネルギレベルを有する第2のIII−V族半導体層120、およびフェルミエネルギレベルを有する金属層130を含む。このフェルミエネルギレベルは第1および第2の価電子帯のエネルギレベルより高く、第2の価電子帯のエネルギレベルは金属層130のフェルミエネルギレベルと第1の価電子帯のエネルギレベルとの間に存在する。 (もっと読む)


【課題】 窒化物半導体に対するコンタクト抵抗が低い電極を有する半導体装置の製造方法を提供する。
【解決手段】 窒化物半導体層上に炭素を含有する炭素含有層を形成する炭素含有層形成工程S4と、炭素含有層上にチタンを含有するチタン含有層を形成するチタン含有層形成工程S6を有する半導体装置の製造方法。チタン含有層と窒化物半導体層との間にTiNとTiCの全率固溶体Ti(C,N)の層が形成される。これにより、チタン含有層が、その境界部全体で窒化物半導体層に対してオーミック接続される。 (もっと読む)


【課題】裏面電極の最外層に金層を配置しないことで低コストとすることができ、かつ、裏面電極の最外層に金層を配置しなくても良好にハンダ付けすることができる半導体装置を提供する。
【解決手段】本発明の半導体層装置は、半導体基板の裏面に裏面電極が配置されている半導体装置であって、裏面電極は、半導体基板の裏面側から順に、第1金属層4と、第1金属層4の裏面に積層された第2金属層5と、第2金属層5の裏面に積層された第3金属層6と、第3金属層6の裏面に積層された第4金属層7を有している。第1金属層4は、アルミニウムを含んでおり、第2金属層5は、チタンを含んでおり、第3金属層6は、ニッケルを含んでおり、第4金属層7は、銅、錫、又はチタンを含んでいる。 (もっと読む)


【課題】高電力で高性能なデバイスによって生成される熱応力に耐えることができる金属相互接続システムを提供する。
【解決手段】半導体デバイス構造であって、炭化ケイ素およびIII族窒化物からなる群から選択される広バンドギャップの半導体部分と、該半導体部分に対する相互接続構造であって、それぞれ2つの高導電性層と互い違いに、少なくとも2つの拡散バリア層を含む、相互接続構造とを備え、該拡散バリア層は、該高導電性層とは異なる熱膨張係数を有し、該高導電性層よりも低い熱膨張係数を有し、該それぞれの熱膨張係数の差異は、該高導電性層の膨張を抑えるために十分な大きさであるが、層間の接着強度を超える歪みを隣接層間に生じさせる差異よりも小さい、半導体デバイス構造。 (もっと読む)


【課題】
FLR構造を有する半導体装置において、特性変動のばらつきの小さい半導体装置を提供する。
【解決手段】
半導体基板7に形成されたNベース領域9と、半導体基板7の第1主面側において、半導体基板7に形成されたPウェル領域P(0)と、半導体基板7の第1主面側において、Pウェル領域を囲むように形成された複数のPリング領域P(1)〜P(n)と、半導体基板7の第1主面側において、Pリング領域を囲むように形成されたNストッパ領域SRと、半導体基板の第1主面の上において、隣り合うPリング領域の間に設けられた(酸化膜2と、酸化膜2の上に配置されたポリシリコン3と、Pリング領域及びポリシリコン3に電気的接続されるように配置されたアルミニウム4と、半導体基板7の第1主面とは反対側の第2主面に設けられた電極11、とを備える。 (もっと読む)


【課題】
窒化物半導体層との接触抵抗のみならずパッド電極との接触抵抗も低く、且つ密着性や機械的強度に極めて優れている窒化物半導体素子を提供することを目的とする。
【解決手段】
本発明の窒化物半導体素子は、第1導電型半導体層、活性層及び第2導電型半導体層が順に積層された積層半導体層と、前記第2導電型半導体層の上面に形成された電極と、を備える窒化物半導体素子であって、前記電極は、少なくとも前記積層半導体層側から第1金属層、第2金属層、第3金属層を順に積層しており、前記第1金属層と第3金属層とは、同一材料を含有する金属層であって、第1金属層は第3金属層よりも密度が高いものであり、前記第2金属層は、前記第1金属層及び第3金属層とは異なる材料を含有している。 (もっと読む)


【課題】 半導体装置の性能の向上を図る。
【解決手段】 半導体基板1fの主面1aに形成した第1メタル膜1hおよび裏面1bに形成した第2メタル膜1jそれぞれの上に、両面同時に無電解のNiめっき膜1pと無電解のAuめっき膜1qを順次形成することにより、半導体基板1fの主面1aと裏面1bの両面において半田接続を可能にすることができる。これにより、大電流が流れる主面1a側のソース電極1cにおいても半田を介してリードと接続することができ、寄生抵抗、寄生インダクタンスおよび熱抵抗を下げることができる。その結果、半導体装置6の性能の向上を図ることができる。 (もっと読む)


【課題】 半導体装置が仮に大電力用半導体のように大型のものであっても、基板上へのシリコン析出を適切に果たすことができる半導体装置及びその製造方法を提供する。
【解決手段】 拡散層2が形成されたシリコン基板3上に、開口部4が形成された絶縁膜5を設け、絶縁膜5上に、シリコン含有量が半導体装置1の金属配線層形成以降の製造工程で印加される最高温度で(450℃程度)での固溶限以上とされたアルミニウム合金膜からなる第1の電極層6が、開口部4を通して拡散層2に接続されるように形成され、第1の電極層6上に、純シリコン膜からなる第2の電極層7が形成され、第2の電極層7上に、純アルミニウム膜からなる第3の電極層8が形成されて、半導体装置1が構成されている。拡散層2のシリコンが第1の電極層6に固溶していくことがなく、かつ、第1の電極層6中の過剰のシリコンが第2の電極層7の界面に析出することから、拡散層2上へのシリコンの析出を大きく抑制できる。 (もっと読む)


【課題】 再現性の高い工程を用いて低抵抗のゲート電極を有するGOLD構造を構成できるようにし、それにより、微細化が可能であるとともに信頼性の高いMOSトランジスタを提供する。
【解決手段】 半導体基板1に形成したソース及びドレイン領域10a,10bと、酸化膜3bを介して形成したゲート電極5と、前記ソース及びドレイン領域10a,10bとチャネル形成領域30の間に前記ソース及びドレイン領域10a,10bを取り囲むソース及びドレイン低濃度領域6a’,6b’とを有するMOSトランジスタにおいて、前記酸化膜3bを介して前記ソース及びドレイン低濃度領域6a’,6b’に接する導電性である2つのサイドスペーサ9aと、前記ゲート電極5及び前記サイドスペーサ9a上に形成された導電性薄膜15とを有する。 (もっと読む)


【課題】 ソース/ドレイン電極材料に銅を用いた場合の加工時のバリアメタル層のアンダーカットに起因する特性不良を防止し、低抵抗配線が充分に実現できるTFTの構造とその製造方法を提供する。
【解決手段】 本発明のTFTの構造は、ガラス基板2上のゲート電極3と、ゲート絶縁膜4と、ゲート絶縁膜4上にゲート電極3に対向配置された半導体能動層5と、半導体能動層5の両端部上に設けられたオーミックコンタクト層6と、各オーミックコンタクト層6を介して半導体能動層5に電気的に接続されたソース電極7、ドレイン電極8とを有している。そして、ソース電極7およびドレイン電極8が銅で形成され、これらソース電極7、ドレイン電極8の下面のうち、各オーミックコンタクト層6の上面上に位置する領域にのみバリアメタル層9が設けられている。 (もっと読む)


1 - 10 / 14