説明

国際特許分類[H01L29/66]の内容

国際特許分類[H01L29/66]の下位に属する分類

国際特許分類[H01L29/66]に分類される特許

1 - 10 / 197


【課題】第1、第2ゲートを有するトンネルトランジスタで、第1、第2のゲート間の電圧の差がより小さい場合にしようできるトンネルトランジスタを提供する。
【解決手段】ドレイン2、ソース4およびドレイン2とソース4との間で電流を制御するための少なくとも第1ゲート6とを含み、第1および第2のゲート誘電体材料7、11の第1側9、13が、それぞれ第1および第2の半導体部分14、15に実質的に沿って、実質的に接続して配置されたトンネルトランジスタ1。 (もっと読む)


【課題】カーボンによるバンドギャップ・エンジニアリングを可能とし、カーボン原子に基づく多彩なエレクトロニクスを達成して、信頼性の高い電子装置を実現する。
【解決手段】電子装置は、単層のグラフェン膜1と、グラフェン膜1上の両端に設けられた一対の電極2,3とを有しており、グラフェン膜1では、電極2,3間の領域において、中央部位のBC間が複数のアンチドット10が形成されてなる第1の領域1aとされており、第1の領域1aの両側におけるAB間及びCD間がアンチドットの形成されていない第2の領域1bとされている。 (もっと読む)


【課題】トンネル型FETのオン電流とオフ電流との比と、単位基板面積あたりのオン電流を増大させる。
【解決手段】実施形態によれば、半導体装置は、半導体基板と、前記半導体基板上に絶縁膜を介して形成されたゲート電極と、前記ゲート電極の側面に形成されたゲート絶縁膜とを備える。さらに、前記装置は、前記半導体基板上に順に積層された第1導電型の下部主端子層と、中間層と、第2導電型の上部主端子層とを有し、前記ゲート絶縁膜を介して前記ゲート電極の側面に形成された積層体とを備える。さらに、前記上部主端子層は、前記ゲート電極の側面に、前記ゲート絶縁膜と半導体層を介して形成されている。 (もっと読む)


【課題】従来の電気化学素子とは逆極性でオンオフ動作を行うイオン移動型電気化学素子を提供する。この素子を従来型の電気化学素子とを組合せれば、低消費電力の相補型回路を構成できる。
【解決手段】イオン拡散材料として使用する酸化タンタルを挟んで一方にゲート電極を配置し、もう一方に絶縁物材料によって隔てられたソース電極とドレイン電極を配置する。このとき、ソース・ドレイン電極間の電気的接続を実現するゲート電圧(オン電圧)がオフ状態を実現するゲート電圧(オフ電圧)よりも低い電気化学素子が得られる。 (もっと読む)


【課題】ソース領域、ドレイン領域、ソース領域とソース−チャネル界面およびドレイン領域とドレイン−チャネル界面を形成するチャネル領域、を有するトンネル電界効果トランジスタを提供する。
【解決手段】ソース領域は、第1ソースサブ領域20と、ソース−チャネル界面201に近接する第2ソースサブ領域25とを含み、第1ソースサブ領域と第2ソースサブ領域との間の界面が規定される。第2ピーク濃度は、第1ソースサブ領域と第2ソースサブ領域との界面に近接する位置での第1ドーピングプロファイルの最大レベルより充分高い。チャネル領域21及びドレイン領域22がゲート電極24によって覆われないように、ソース領域の一部を長手方向Lに覆うようにした電極24と、ゲート電極とソース領域との間の長手方向Lに沿ったゲート誘電体29と備える。 (もっと読む)


【課題】チャネルとなるナノワイアの周囲をゲート電極が取り巻いて形成されているFETが、より容易に高い精度で製造できるようにする。
【解決手段】被覆ナノワイア103を配置した基板121のゲート電極形成領域の上に、被覆ナノワイア103に交差して下部ゲート電極122に重なる上部ゲート電極124を形成する。上部ゲート電極124の形成は、公知のリソグラフィー技術とリフトオフとにより行えばよい。例えば、被覆ナノワイア103が下部ゲート電極122と交差して配置されている基板121の上に、電子ビーム露光により電極形成部に開口を備えるレジストパターンを形成し、この上に、電極材料を堆積する。この後、先に形成してあるレジストパターンを除去すれば、上部ゲート電極124が形成できる。 (もっと読む)


【課題】高速、不揮発性、低消費電力のメモリ回路を提供する。
【解決手段】一方のソース/ドレインがノード40に接続された第1導電型スピンMOSFET10と、一方のソース/ドレインがノード40に接続された第1導電型スピンMOSFETもしくは第1導電型のMOSFET12と、ノード40にゲート電極が接続され一方のソース/ドレイン電極が出力端子37に接続されたpチャネルスピンMOSFETもしくはpチャネルのMOSFET14と、ノード40にゲート電極が接続され、一方のソース/ドレイン電極が出力端子37に接続されたnチャネルスピンMOSFETもしくはnチャネルのMOSFET16と、出力端子37と、を備え、第3トランジスタ14と第4トランジスタ16はインバータ回路を構成し、第3トランジスタ14および第4トランジスタ16の少なくとも一方がスピンMOSFETであり、出力端子37からインバータ回路が出力される。 (もっと読む)


【課題】 トンネル層における面抵抗の低減が図られたスピン伝導素子及び磁気ヘッドを提供する。
【解決手段】
本発明に係るスピン伝導素子(磁気センサー1)は、半導体で構成されるチャンネル層10と、チャンネル層10上に形成された強磁性層20A、20Bと、チャンネル層10と強磁性層20A、20Bとの間に介在するように形成されたトンネル層22A、22Bとを備え、トンネル層22A、22Bが、MgOのMgの一部がZnで置換された材料で構成されている。発明者らの研究によれば、MgOのMgの一部をZnで置換したトンネル材料において、面積抵抗の低下が観測された。そのため、トンネル層22A、22Bを、MgOのMgの一部がZnで置換された材料で構成することにより、トンネル層22A、22Bの面積抵抗の低減が図られる。 (もっと読む)


【課題】1回のリソグラフィ工程によりセルフアラインでトンネルトランジスタを製造する方法を提供する。
【解決手段】ゲート絶縁膜及びゲート電極が積層された半導体基板上に第1の絶縁膜を形成しリソグラフィにより第1の絶縁膜の端部に第1の絶縁膜とは薬品選択性が異なりゲート電極位置を画定する第2の絶縁膜を形成する工程と、第1及び第2の絶縁膜をマスクにゲート電極の一端を画定する工程と、第1及び第2の絶縁膜をマスクにして第1導電型不純物を半導体基板に導入しソースを形成する工程と、半導体基板全面に第1の絶縁膜とは薬品選択性が異なる第3の絶縁膜を被覆する工程と、該第3の絶縁膜の一部を除去することにより該第1の絶縁膜を選択的に除去する工程と、第2及び第3の絶縁膜をマスクにしてゲート電極を形成した後、第2導電型不純物を半導体基板に導入しドレインを形成する工程を含むトンネルトランジスタの製造方法。 (もっと読む)


【課題】 スピン注入効率の向上が図られたスピン伝導素子及び磁気ヘッドを提供する。
【解決手段】
発明者らは、Siで構成されるチャンネル層10と、チャンネル層10上に形成された強磁性層20A、20Bと、チャンネル層10と強磁性層20A、20Bとの間に介在するように形成されたトンネル層22A、22Bとを備え、トンネル層22A、22Bが、NaCl構造のアルカリ土類酸化物(たとえばBaO)で構成されており、かつ、該アルカリ土類酸化物のアルカリ土類イオン(たとえばBaイオン)の一部が、異なる種類のアルカリ土類イオン(たとえばMgイオン)に置換された磁気センサー1を新たに見いだした。 (もっと読む)


1 - 10 / 197