説明

国際特許分類[H01L29/74]の内容

国際特許分類[H01L29/74]の下位に属する分類

国際特許分類[H01L29/74]に分類される特許

1 - 10 / 191


【課題】静電気放電が印加されたときの熱破壊を抑制すること。
【解決手段】半導体装置1の半導体活性層16には、n型領域23とp型領域26とn型の埋込み領域30が形成されている。n型領域23は、カソード電極Kに電気的に接続している。p型領域26は、アノード電極Aに電気的に接続している。埋込み領域30は、半導体活性層16のうちのp型領域26の裏面側の少なくも一部を含むように形成されており、p型領域26の裏面に接触しているとともに、不純物濃度が半導体活性層16の不純物濃度よりも濃い。 (もっと読む)


【課題】ホモエピタキシャルLED、LD、光検出器又は電子デバイスを形成するために役立つGaN基板の形成方法の提供。
【解決手段】約10/cm未満の転位密度を有し、傾角粒界が実質的に存在せず、酸素不純物レベルが1019cm−3未満の窒化ガリウムからなる単結晶基板上に配設された1以上のエピタキシャル半導体層を含むデバイス。かかる電子デバイスは、発光ダイオード(LED)及びレーザーダイオード(LD)用途のような照明用途、並びにGaNを基材とするトランジスター、整流器、サイリスター及びカスコードスイッチなどのデバイスの形態を有し得る。また、約10/cm未満の転位密度を有し、傾角粒界が実質的に存在せず、酸素不純物レベルが1019cm−3未満の窒化ガリウムからなる単結晶基板を形成し、該基板上に1以上の半導体層をホモエピタキシャルに形成する方法及び電子デバイス。 (もっと読む)


【課題】サイリスタ構造を有し、従来よりもオン抵抗の低い半導体装置を提供する。
【解決手段】第1のp型半導体層120,122と、第1のn型半導体層110と、第2のp型半導体層130,132と、第2のn型半導体層140と、第1のp型半導体層120,122に接続されたアノード電極Aと、第2のn型半導体層140に接続されたカソード電極Kと、第2のp型半導体層130,132に接続されたゲート電極Gとを備え、第2のn型半導体層、第2のp型半導体層及び第1のn型半導体層からなる第1のトランジスタTR1と、第1のp型半導体層、第1のn型半導体層及び第2のp型半導体層からなる第2のトランジスタTR2とが組み合わされたサイリスタ構造を有する半導体装置であって、第1のn型半導体層110,150に接続され、第1のトランジスタTR1のコレクタ電流を外部に取り出すための第4の電極Sをさらに備える半導体装置。 (もっと読む)


【課題】キャリア捕獲中心の少ないSiC半導体素子を提供する。
【解決手段】n型またはp型のSiC基板11と、n型またはp型の少なくとも1つのSiCエピタキシャル層12、あるいはn型またはp型の少なくとも1つのイオン注入層14と、を有し、pn接合界面付近および伝導度変調層(ベース層)内を除いた、SiC基板表面付近、SiC基板とSiCエピタキシャル層との界面付近、およびSiCエピタキシャル層の表面付近のうち少なくとも1つの領域100に、炭素注入層、珪素注入層、水素注入層、またはヘリウム注入層を有し、かつ、炭素原子、珪素原子、水素原子、またはヘリウム原子をイオン注入することで導入した格子間炭素原子をアニーリングにより伝導度変調層内へ拡散させるとともに格子間炭素原子と点欠陥とを結合させることで、電気的に活性な点欠陥が低減された領域を伝導度変調層内に有するSiCバイポーラ型半導体素子。 (もっと読む)


【課題】光により消弧可能な光スイッチング素子又はその光スイッチング素子を備える半導体装置を提供する。
【解決手段】本発明の半導体装置(100)は、窒化物半導体を含む素子構造を有する光スイッチング素子(10)と、前記光スイッチング素子に第1の波長の光を照射する第1の光源(20)と、を遮光部材(40)内に備え、前記光スイッチング素子(10)は、前記第1の波長の光を照射されることにより、該光を照射される前に比べて、立ち上がり電圧が上昇することを特徴とする。 (もっと読む)


【課題】精度良く形成されたフィンを有しつつ、十分な特性を有するESD保護素子を形成することができる半導体装置を提供する。
【解決手段】実施形態にかかる半導体装置は、制御整流素子を有し、このシリコン制御整流素子は、半導体基板と、第1のウェル領域と、第2のウェル領域と、複数のフィン領域とを有する。第1のウェル領域は半導体基板の最外周に位置する。さらに、ウェルコンタクト領域よりも外周に位置し、第1の導電型の不純物拡散層領域を有し、且つ、電気的に浮遊状態にある最外周フィン領域を有する。 (もっと読む)


【課題】水冷設備を準備できない使用環境でサイリスタチップを冷却する。
【解決手段】サイリスタチップ113,123を具備する圧接型大電力用サイリスタモジュール100において、複数の放熱フィン1bを有するヒートシンク1のベース部分1aに対して絶縁板11とコモンバー12とアノードサブスペーサ181とサイリスタチップ113とカソードサブスペーサ183とカソードスペーサ14とカソード端子バー18とを圧接手段19によって上下方向に圧接し、ヒートシンク1のベース部分1aに対して絶縁板21とコモンバー12とカソードスペーサ24とカソードサブスペーサ193とサイリスタチップ123とアノードサブスペーサ191とアノード端子バー22とを圧接手段29によって上下方向に圧接した。 (もっと読む)


【課題】
順逆両方向の高耐圧と高信頼性と高い量産性を有する逆阻止半導体素子および逆阻止半導体装置を提供する。
【解決手段】
逆阻止半導体素子において、順方向耐圧達成用の第1のターミネーションのみを一方の主表面に形成し、逆方向耐圧達成用の第2のターミネーションは他方の主表面の活性領域の周囲に設けた第1の凹部の中に形成し、高い順逆両方向耐圧と高い量産性を実現する。第1の凹部により分断された半導体層を半導体支持体として活用して、ダイボンディング時のストレスによるセル内の各種欠陥の発生と稼働時の欠陥拡張とを抑制し、高耐圧と高信頼性を実現する。また逆阻止半導体装置において、素子を半田付けする主配線には素子の端部に対向して溝を設けて端部と主配線間の絶縁破壊電圧を高くし、高い逆方向耐圧を確保する。 (もっと読む)


【課題】タンパク質半導体の導電型を容易に制御することができるタンパク質半導体の導電型の制御方法、これを利用したタンパク質半導体の製造方法およびpn接合の製造方法を提供する。
【解決手段】アミノ酸残基全体の電荷量を制御することによりタンパク質半導体の導電型を制御し、p型タンパク質半導体あるいはn型タンパク質半導体を製造し、p型タンパク質半導体とn型タンパク質半導体とを用いてpn接合を製造する。アミノ酸残基全体の電荷量の制御は、タンパク質に含まれる酸性のアミノ酸残基、塩基性のアミノ酸残基および中性のアミノ酸残基のうちの1つまたは複数個を自身の性質と異なる性質を有するアミノ酸残基に置換したり、タンパク質に含まれる酸性のアミノ酸残基、塩基性のアミノ酸残基および中性のアミノ酸残基のうちの1つまたは複数個を化学修飾したり、タンパク質の周りを囲む媒体の極性を制御したりすることにより行う。 (もっと読む)


【課題】ゲート電極の接触抵抗の値を制御できるサイリスタを提供することを目的としている。
【解決手段】第1導電型半導体基板14の一方の表面近傍に第1の第2導電型半導体領域16が形成され、第1の第2導電型半導体領域の表面近傍にカソード電極20と接合する第1導電型半導体領域17およびゲート電極21と接合する第2の第2導電型半導体領域18が形成され、第1導電型半導体基板の他方の表面近傍にアノード電極22と接合する第3の第2導電型半導体基板13が形成されたサイリスタにおいて、ゲート電極と第2の第2導電型半導体領域とが接合してオーミック接触を形成し、ゲート電極と第1の第2導電型半導体領域とが接合して非オーミック接触を形成する。 (もっと読む)


1 - 10 / 191