【課題】 電圧印加によりイオンを移動させることで伝導領域を形成・消滅させ、読み出し端子間の抵抗を変化させる抵抗記憶装置において、特性ばらつきが改善された抵抗記憶装置およびその製造方法を提供する。
【解決手段】 本発明の抵抗記憶装置は、イオン源部材と、イオン源部材上に形成された粒状または島状の絶縁体部材と、絶縁体部材上に形成されたイオン伝導体部材と、イオン伝導体部材上に形成された電極部材とを有することを特徴とする。また、本発明の抵抗記憶装置の製造方法は、イオン源部材上に粒状または島状に絶縁部材を形成する工程と、この絶縁部材上にイオン伝導体部材を形成する工程と、イオン伝導体部材上に電極部材を形成する工程とを有することを特徴とする。 （もっと読む）

【課題】抵抗変化素子の低抵抗状態の抵抗値のばらつきを防止する。
【解決手段】実施形態に係わる抵抗変化メモリのメモリセルは、直列接続される抵抗変化素子ＲＷ及び積層構造Ｃを備える。抵抗変化素子ＲＷを第１の抵抗値からそれよりも低い第２の抵抗値に変化させる第１の動作において、メモリセルＭＣに第１の電圧パルスを印加する。第１の電圧パルスの振幅は、積層構造Ｃがキャパシタとして機能する第１の電圧領域内にあり、第１の電圧パルスは、Ron×C ＜ T-lead ＜ Roff×C、 Ron×C ＜ T-trailを満たす。但し、T-leadは、第１の電圧パルスの立ち上がり時間[sec]であり、T-trailは、第１の電圧パルスの立ち下り時間[sec]であり、Roffは、第１の抵抗値[Ω]であり、Ronは、第２の抵抗値[Ω]であり、Cは、キャパシタの容量[F]である。 （もっと読む）

【課題】抵抗を大きくして感知されやすくするとともに、リセット電流を小さくし、製造中の損傷も抑制できる抵抗率スイッチング素子を提供する。
【解決手段】第１の伝導性電極２８を形成するステップと、第１の伝導性電極２８の上に絶縁構造１３を形成するステップと、絶縁構造の側壁上に抵抗率スイッチング素子１４を形成するステップと、抵抗率スイッチング素子１４の上に第２の伝導性電極２６を形成するステップと、第１の伝導性電極２８および第２の伝導性電極２６の間に抵抗率スイッチング素子１４と直列にステアリング素子を形成するステップと、を含み、第１の伝導性電極２８から第２の伝導性電極２６への第１の方向における抵抗率スイッチング素子１４の高さＴは第１の方向に垂直な第２の方向における抵抗率スイッチング素子１４の厚さＩより大きい。 （もっと読む）

【課題】製造時以外にデータの追記が可能であり、書き換えによる偽造等を防止可能な不揮発の記憶装置及びそれを有する半導体装置を提供することを課題とする。また、信頼性が高く、安価な不揮発の記憶装置及び半導体装置の提供を課題とする。
【解決手段】絶縁表面上に形成される第１の導電層と、第２の導電層と、第１の導電層及び第２の導電層に挟持される第１の絶縁層と、第１の導電層の一部を覆う第２の絶縁層とを有し、第１の絶縁層は第１の導電層の端部、絶縁表面、及び第２の絶縁層を覆うことを特徴とする記憶装置である。 （もっと読む）

【課題】メモリセルのトランジスタのサイズを最適化可能とした抵抗変化型不揮発性記憶装置を提供する。
【解決手段】下部電極３０９ａと上部電極３０９ｃと両電極間に与えられる極性の異なる電気的信号に基づいて高抵抗状態と低抵抗状態とを可逆的に変化する抵抗変化層３０９ｂとからなる抵抗変化素子３０９と、半導体基板３０１と２つのＮ型拡散層領域３０２ａ、３０２ｂとからなるトランジスタ３１７とを直列に接続してなるメモリセル３００を備え、抵抗変化層３０９ｂは酸素不足型の遷移金属の酸化物層からなり、下部電極３０９ａと上部電極３０９ｃは、異なる元素からなる材料によって構成され、下部電極３０９ａの標準電極電位Ｖ_１と上部電極３０９ｃの標準電極電位Ｖ_２と前記遷移金属の標準電極電位Ｖ_ｔとがＶ_ｔ＜Ｖ_２かつＶ_１＜Ｖ_２なる関係を満足し、下部電極３０９ａとＮ型拡散層領域３０２ｂとが接続されている。 （もっと読む）

【課題】微細なパターンを含む半導体装置の信頼性を向上する。
【解決手段】本実施形態の半導体装置は、素子形成領域１００内の半導体素子と、素子形成領域１００内から引き出し領域１５０内に延在する複数の配線ＷＬと、引き出し領域１５０内の配線ＷＬに接続されるコンタクト部３９と、を具備し、配線ＷＬは、ｎ番（ｎは１以上の整数）の側壁膜のパターンに対応する（ｎ＋１）番目の側壁膜のパターンに基づいて形成され、配線ＷＬの配線幅ＷＷ又は素子形成領域１５０内の配線間隔ＷＤに対応する第１の寸法は、リソグラフィの解像度の限界寸法より小さく、露光波長がλ、レンズの開口数がＮＡ、プロセスパラメータがｋ１で示される場合、第１の寸法は、（ｋ１／２^ｎ）×（λ／ＮＡ）以下であり、引き出し領域内で互いに隣接する配線ＷＬの間隔ＷＣ２に対応する第２の寸法は第１の寸法より大きい。 （もっと読む）

【課題】メモリセルに流れる電流を制御し、安定した動作と高い信頼性を備える有機分子メモリを提供する。
【解決手段】第１の電極と、第１の電極と異なる材料で形成される第２の電極と、第１の電極と第２の電極との間に設けられる有機分子層であって、有機分子層を構成する抵抗変化型分子鎖の一端が第１の電極と化学結合し、抵抗変化型分子鎖の他端と第２の電極との間に空隙が存在する有機分子層と、を備える有機分子メモリ。 （もっと読む）

【課題】 メモリセルの微細化を図りつつ、セル電流を確保する。
【解決手段】 実施形態による半導体記憶装置は、ゲート溝１５と第１乃至第３の溝１９ａ、１９ｂ、１８とを有し、第１乃至第３の溝はゲート溝の底面に形成され、第３の溝は第１及び第２の溝の間に形成された半導体基板１１と、第１の溝内形成された第１のゲート部２１ａと第２の溝内形成された第２のゲート部２１ｂと第３の溝内形成された第３のゲート部２１ｃとゲート溝内に形成された第４のゲート部２１ｄとを有するゲート電極２１と、を具備する。ゲート電極を有するセルトランジスタＴｒは、第１及び第３のゲート部間の半導体基板内に形成された第１のチャネル領域Ｃｈ１と、第２及び第３のゲート部間の半導体基板内に形成された第２のチャネル領域Ｃｈ２と、を有する。 （もっと読む）

【課題】相変化材料配線、抵抗変化材料配線の書き込み電流（Set、Reset電流）、読み出し電流を大幅に低減し、より微細化を可能にし、メモリセルサイズを縮小することを可能にする抵抗変化型不揮発性半導体記憶装置を提供すること。
【解決手段】カルコゲナイド配線ＧＳＴと、両端の各々に接続した抵抗配線と、前記抵抗配線のそれぞれの他端を、ソース、ドレインに接続したセルトランジスタとからメモリセルＭＣを構成し、前記メモリセルを複数直列接続し、一端を、ソースに接続し、ドレインをビット線に接続した選択トランジスタと、前記複数直列接続の他端をソース線に接続し、前記メモリセルのゲートをワード線に接続し、前記選択トランジスタのゲートとブロック選択線に接続したものからセルストリングを構成し、前記セルストリングを複数配設してメモリセルアレイを構成することを特徴とする相変化メモリ。 （もっと読む）

【課題】より良質な膜を形成する。
【解決手段】実施形態の膜形成方法は、下地の上に設けられた酸素及び窒素の少なくともいずれかを含む膜の表面に、酸素及び窒素の少なくともいずれかを含むイオン化されたガスクラスタを照射して、前記ガスクラスタを照射した後の前記膜の密度を前記ガスクラスタを照射する前の前記膜の密度よりも高くする。 （もっと読む）