【課題】チップ面積の縮小を図る。
【解決手段】磁気ランダムアクセスメモリは、メモリセル部の素子領域１０ａ上に形成された第１の拡散層１７ａと、第１の拡散層に接続された第１のコンタクトＣＢ１と、第１のコンタクト上に形成された第１の下部電極層２１ａと、第１の下部電極層上に形成された第１の抵抗変化層２２ａ及び第１の上部電極層２３ａと、周辺回路部において互いに異なる素子領域に形成された第２乃至第４の拡散層１７ｄ、１７ｅと、第２乃至第４の拡散層に接続された第２乃至第４のコンタクトＣＳ１、ＣＳ２と、第１の下部電極層、第１の抵抗変化層、第１の上部電極層と同じ高さに形成された第２の下部電極層２１ｂ、第２の抵抗変化層２２ｂ、第２の上部電極層２３ｂとを具備する。第２の下部電極層は、第２及び第３のコンタクトを接続する第１のローカル配線Ｌ１として機能する。 （もっと読む）

【課題】抵抗変化型記憶素子を用いた半導体装置の耐タンパ性を向上させること。
【解決手段】半導体装置は、１ビットのセルデータを記憶するユニットセル（１０）と、制御回路（１００）とを備える。ユニットセル（１０）は、ｎ個（ｎは２以上の整数）の抵抗変化型記憶素子（３１）を備える。それらｎ個の抵抗変化型記憶素子（３１）のうち少なくとも１つが、セルデータが記録される有効素子（４０）である。セルデータの読み出し時、制御回路（１００）は、少なくとも有効素子（４０）を選択し、有効素子（４０）に記録されているデータをセルデータとして読み出す。 （もっと読む）

【課題】信頼性に優れた半導体装置を提供する。
【解決手段】抵抗変化型不揮発メモリ装置１００は、基板、金属層、下部電極、抵抗変化層、上部電極、及びスペーサー部を備える。金属層（金属密着層１４２）は、半導体基板１０２上に設けられる。下部電極１４４は、金属密着層１４２上に設けられていて、金属密着層１４２と接続する。上部電極１４８は、下部電極１４４上にあって、下部電極１４４と対向する位置に設けられている。抵抗変化層１４６は、下部電極１４４と上部電極１４８との間に設けられていて、下部電極１４４と上部電極１４８とが重なる領域よりも外側に延在している。スペーサー部１５０は、抵抗変化層１４６のうち外側に延在している部分と金属密着層１４２との間に設けられる。 （もっと読む）

【課題】隣接するセル間の電流のリークを防止することができる抵抗変化メモリを提供することを可能にする。
【解決手段】本実施形態による抵抗変化メモリは、第１配線と、前記第１配線と交差する第２配線と、前記第１配線と前記第２配線との交差領域に設けられ、前記第１配線に接続する第１電極と、前記第２配線に接続し、前記第１電極に対向する第２電極と、前記第１電極と前記第２電極との間に設けられた抵抗変化層と、前記第２電極の側部に設けられ、前記第２電極の側部との間に空隙を形成する第１絶縁層および第１半導体層のいずれか一方と、を備えている。 （もっと読む）

【課題】イオン源電極を構成する金属の凝集を防止することができる抵抗変化メモリおよびその製造方法を提供する。
【解決手段】本実施形態の抵抗変化メモリは、第１配線と、第１配線の上方に設けられ第１配線と交差する第２配線と、第２配線の上方に設けられ第２配線と交差する第３配線と、第１配線と第２配線との交差領域に設けられた第１抵抗変化素子であって、第１配線上に設けられた第１抵抗変化層と、第１抵抗変化層上に設けられ第２配線を貫通するとともに第２配線に接続し金属イオン源を含むイオン源電極と、を有する第１抵抗変化素子と、第２配線と第３配線との交差領域に設けられた第２抵抗変化素子であって、イオン源電極上に設けられた第２抵抗変化層を有する第２抵抗変化素子と、を備えている。 （もっと読む）

【課題】抵抗変化物質を含む半導体素子及びその製造方法を提供する。
【解決手段】印加された電圧によって抵抗が変化する抵抗変化物質をチャネル層として含む半導体素子及びその製造方法、前記半導体素子を含む不揮発性メモリ装置に係り、前記半導体素子は、絶縁基板上に配置されたチャネル層、前記チャネル層内に配置されたゲート電極、前記ゲート電極を取り囲むゲート絶縁膜、前記ゲート電極の両側面で、前記チャネル層上に配置されるソース電極及びドレイン電極、並びに前記基板と前記ゲート電極との間に配置される抵抗変化物質層を含み、これにより、前記半導体素子は、スイッチの機能と不揮発性メモリの機能とを同時に遂行することができる。 （もっと読む）

【課題】 低電圧駆動可能で低消費電力型の不揮発性メモリ素子およびその製造方法を提供する。
【解決手段】 本発明のある態様においては、対向配置された第１基体１０Ａおよび第２基体２０Ａと、第１基体および第２基体に挟まれる電解質層３０とを備えるメモリ素子１０００が提供される。第１基体の基板１２の一の面１２Ｓの上には、二酸化バナジウムを主成分とするメモリ層１００Ａが形成され、メモリ層に接している第１電極部１１０Ａと第２電極部１２０Ａとを有している。第２基体の対向基板２２は、第１基体に対向する面の上に第３電極部２３０Ａを有している。そして電解質層３０は、第１電極部と第２電極部との間においてメモリ層に近接している。本発明のある態様においては、一方の基体に第１〜第３電極部とメモリ層とが形成された別の典型的なメモリ素子２０００も提供される。 （もっと読む）

【課題】記憶素子の微細化が可能な記憶装置およびその製造方法を提供する。
【解決手段】各々第１電極と第２電極との間に記憶層を有する複数の記憶素子と、ワード線により制御される複数のアクセストランジスタとを備え、前記第１電極は、それぞれ前記アクセストランジスタを介して第１ビット線に接続され、二つの第１電極が、隣り合う異なるアクセストランジスタを介して同一の第１ビット線に接続されていると共に一つの記憶層を共有し、前記一つの記憶層は一本の第２ビット線に接続されている記憶装置。 （もっと読む）

【課題】高性能な不揮発性半導体記憶装置を提供する。
【解決手段】実施形態に係わる不揮発性半導体記憶装置は、第１の方向に積み重ねられる第１及び第２のメモリセルＭＣを有し、第２の方向に延びるフィン型積層構造Ｆｉｎ０〜Ｆｉｎ３と、フィン型積層構造Ｆｉｎ０〜Ｆｉｎ３の第２の方向の一端に接続され、第３の方向に延びる梁５とを備える。フィン型積層構造Ｆｉｎ０〜Ｆｉｎ３及び梁５は、それぞれ、第１の方向に積み重ねられる第１及び第２の半導体層２ａ，２ｂを備え、梁５は、第３の方向の一端に第１及び第２の半導体層２ａ，２ｂに対するコンタクト部を有し、かつ、梁５とフィン型積層構造Ｆｉｎ０〜Ｆｉｎ３の接続部からコンタクト部まで延びる低抵抗領域８を有する。 （もっと読む）

【課題】高集積化に適した不揮発性半導体記憶装置を提供する。
【解決手段】実施形態に係わる不揮発性半導体記憶装置は、第１乃至第３のフィン型積層構造Ｆｉｎ１〜Ｆｉｎ３を有する。第１乃至第３のフィン型積層構造Ｆｉｎ１〜Ｆｉｎ３は、第１の方向に積み重ねられる第１及び第２の半導体層Ｓｍ１，Ｓｍ２を備える。第１及び第２のアシストゲート電極ＡＧ１，ＡＧ２は、第３の方向に並んで配置され、第３のフィン型積層構造Ｆｉｎ３の第１の方向にある表面上で互いに分断される。第１のアシストゲートトランジスタＡＧＴ１は、第１及び第３のフィン型積層構造Ｆｉｎ１，Ｆｉｎ３内に形成され、第２のアシストゲートトランジスタＡＧＴ２は、第２及び第３のフィン型積層構造Ｆｉｎ２，Ｆｉｎ３内に形成される。 （もっと読む）