【課題】 長期間のデータ保持特性に優れ、読み出し時のデータの誤り検出および訂正を効率よく行うことのできる半導体記憶装置を実現する。
【解決手段】
金属酸化物を用いた可変抵抗素子を情報の記憶に用いる半導体記憶装置１において、当該可変抵抗素子を高抵抗状態に遷移させる場合に印加する書き換え電圧パルスの電圧振幅を、遷移後の高抵抗状態の抵抗値が時間の経過とともに上昇するデータ保持特性となる電圧範囲内に設定する。具体的には、当該電圧振幅を上昇させるに伴って遷移後の高抵抗状態の抵抗値が所定のピーク値に向って上昇する電圧範囲に設定する。そして、ＥＣＣ回路１０６によりデータ誤りが検出された場合、本来低抵抗状態であるべきデータが高抵抗状態に変化したとみなして、誤りが検出された全てのメモリセルの可変抵抗素子を低抵抗状態に書き換え、誤りが検出されたビットを訂正する。 （もっと読む）

【課題】不揮発性メモリセルを提供する。
【解決手段】不揮発性メモリセルは、互いに離隔され順次に積層された第１層間絶縁膜及び第２層間絶縁膜、第１層間絶縁膜と第２層間絶縁膜とを貫く第１電極、第１電極の側面に沿って第１電極と並ぶように形成された抵抗変化膜、及び第１層間絶縁膜と第２層間絶縁膜との間に形成された第２電極を含み、第２電極は金属からなる導電膜と導電膜が含む導電物質の拡散を防止する拡散防止膜を含む。 （もっと読む）

【課題】信頼性の高い整流機能を有する不揮発性抵抗変化素子を提供する。
【解決手段】Ａｇ，Ｎｉ，Ｃｏ，Ａｌ，Ｚｎ，Ｔｉ，Ｃｕのうち少なくともいずれかを含む上部電極１と、下部電極２と、上部電極１と下部電極２とに挟まれた抵抗変化層３と、下部電極２と抵抗変化層３との間に配置され、抵抗変化層３を構成する元素と、Ａｇ，Ｎｉ，Ｃｏのうち少なくともいずれかの元素とを含む整流機能層４を備える。上部電極１と下部電極２間に印加する電圧に応じて、上部電極１と下部電極２間の電気抵抗が可逆的に変化する。 （もっと読む）

【課題】極性の異なる電気パルスを印加する場合でも書き込みディスターブの発生を防止することが可能であり、かつ抵抗変化素子に大電流を流すことが可能である、データを問題無く書き込み可能な（即ち、書き込みディスターブが発生しない）記憶素子及びそれを備える記憶装置を提供する。
【解決手段】
極性が正又は負の電気パルスの印加によりその電気抵抗値が変化しかつ該変化した後の電気抵抗値を維持する抵抗変化素子１と、抵抗変化素子１に電気パルスの印加時に流れる電流を抑制する電流抑制素子２と、を備え、抵抗変化素子と電流抑制素子２とが直列に接続された記憶素子３であって、電流抑制素子２は、第１の電極と、第２の電極と、第１の電極と第２の電極との間に配設された電流抑制層と、を備え、電流抑制層が、ＳｉＮ_ｘ（０＜ｘ≦０．８５）でかつアモルファス半導体により構成されている。 （もっと読む）

【課題】配線の低抵抗化を図る。
【解決手段】本実施形態の半導体装置は、半導体基板１０を覆う第１の層間絶縁膜上に設けられる配線６０と、配線６０の上面上に設けられるキャップ層６８と、配線６０と第２の層間絶縁膜との間に設けられるバリア膜６２と、を含む。配線６０は高融点導電層を含み、配線６０の配線幅Ｗ１は、キャップ層６８の幅Ｗ２よりも小さい。バリア膜６２は、高融点導電層６０が含む元素の化合物からなり、配線６０を覆う層間絶縁膜６９，７０に起因する不純物が配線６０内に拡散するのを抑制する。 （もっと読む）

【課題】クロスポイント型セル構造の配線構造を正確に形成する。
【解決手段】
第１の配線を形成する第１配線層及びメモリセルを形成するメモリセル層を順次積層してなる第１積層構造を第１方向に延びるストライプ状にエッチングする。このとき、第１ストライプ部の側部から第２方向に突出する第１フック部を形成する。そして、第１積層構造の上層に第２積層構造を形成し、この第２積層構造を２方向に延びるストライプ状にエッチングする。このとき、第２ストライプ部の側部から第１方向に突出する第２フック部を形成する。上記を所定数繰り返す。そして、第１又は第２フックの側面に接するコンタクトプラグを形成する。第２フック部が形成されるべき領域では、第１積層構造を除去し、また、第１フック部が形成されるべき領域では、第２積層構造を除去する。 （もっと読む）

【課題】可撓性を有する基板上に有機化合物を含む層を有する素子が設けられた半導体装
置を歩留まり高く作製することを課題とする。
【解決手段】基板上に剥離層を形成し、剥離層上に、無機化合物層、第１の導電層、及び
有機化合物を含む層を形成し、有機化合物を含む層及び無機化合物層に接する第２の導電
層を形成して素子形成層を形成し、第２の導電層上に第１の可撓性を有する基板を貼りあ
わせた後、剥離層と素子形成層とを剥す半導体装置の作製方法である。 （もっと読む）

【課題】低コストで量産性に優れた不揮発性記憶装置を提供する。
【解決手段】実施形態の不揮発性記憶装置は、下側電極膜と、前記下側電極膜の上に設けられ、第１酸化物を含有する第１記憶素子膜と、前記第１記憶素子膜の上に設けられた上側電極膜と、を有する第１状態と、もしくは、前記下側電極膜と、前記下側電極膜の上に設けられた前記第１記憶素子膜と、前記第１記憶素子膜の上に設けられ、第２酸化物を含有する第２記憶素子膜と、前記第２記憶素子膜の上に設けられた前記上側電極膜と、を有する第２状態と、を維持することが可能である。前記第２記憶素子膜に含まれる酸素濃度は、前記第１記憶素子膜に含まれる酸素濃度よりも高い。前記第２状態における前記下側電極膜と前記上側電極膜との間の抵抗は、前記第１状態における前記下側電極膜と前記上側電極膜との間の抵抗よりも高い。 （もっと読む）

【課題】 パルスフォーミングと同程度の短時間で、スイッチング動作時の書き換え電流がＤＣフォーミングで達成される書き換え電流程度に抑えることのできる可変抵抗素子のフォーミング処理方法を提供する。
【解決手段】
可変抵抗素子に電圧パルスを印加して、製造直後の初期高抵抗状態にある可変抵抗素子をスイッチング動作が可能な可変抵抗状態に変化させるフォーミング処理が、可変抵抗素子が低抵抗化する閾値電圧より低い電圧振幅の第１パルスを可変抵抗素子の両電極間に印加する第１ステップと、第１ステップの後に、当該第１パルスと同極性であって閾値電圧以上の電圧振幅の第２パルスを可変抵抗素子の両電極間に印加する第２ステップとを含んでなる。 （もっと読む）

【課題】不揮発性記憶素子の初期化電圧のばらつきの発生を抑えつつ、従来に比べて初期化電圧の低減を図ることができる抵抗変化型の不揮発性記憶素子を提供する。
【解決手段】第１の層間絶縁層１０２、下部電極１０５、上部電極１０７及び抵抗変化領域１０６を備え、抵抗変化領域１０６は積層された第１の抵抗変化領域１０６ｂと第２の抵抗変化領域１０６ａを有し、第１の抵抗変化領域１０６ｂは第１の遷移金属酸化物で構成され、第２の抵抗変化領域１０６ａは第２の遷移金属酸化物で構成され、第２の遷移金属酸化物の酸素不足度は第１の遷移金属酸化物の酸素不足度より小さく、抵抗変化領域１０６の上面は上部電極１０７と接し、抵抗変化領域１０６の底面は下部電極１０５及び第１の層間絶縁層１０２と接し、抵抗変化領域１０６の底面と下部電極１０５の接する面の面積は抵抗変化領域１０６の上面と上部電極１０７の接する面の面積より小さい。 （もっと読む）