【課題】高品質な半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、第１の配線Ｌ２（ｉ）と、第１の配線と交差する第２の配線Ｌ３（ｊ）と、第１の配線と第２の配線とが交差する各領域に設けられ、一端が第１の配線に接続され、且つ他端が第２の配線に接続され、可変抵抗素子２５及び非オーミック素子Ｄ−ｍｉｍが直列接続されたメモリセル構造ＣＵｓと、を備え、非オーミック素子は、絶縁層２２として、第１の層２２ａと、第１の層のバンドギャップとは異なるバンドギャップを有し、第１の層上に設けられた第２の層２２ｂと、第２の層のバンドギャップとは異なるバンドギャップを有し、第２の層上に設けられた第３の層２２ｃとを備えている。 （もっと読む）

【課題】より安定的にスイッチング動作を行う。
【解決手段】絶縁性基板１と絶縁性基板に設けられた第１電極２及び第２電極３と第１電極と第２電極との間の抵抗値の変化現象を生じる電極間間隙部４とを備えるメモリ素子１０に対し、所定の低抵抗状態から所定の高抵抗状態へ移行させるための第１の電圧パルスをパルス発生源から印加し、高抵抗状態から低抵抗状態へ移行させるための第２の電圧パルスの印加を直列接続された抵抗体を介して行うことにより、低抵抗値へ変化後のメモリ素子に流れる電流値を低減させる。 （もっと読む）

【課題】非オーミック素子の厚さを薄くする。
【解決手段】本発明の例に係わる抵抗変化メモリは、第１方向に延びる第１の配線と、第２方向に延びる第２の配線と、第１の配線と第２の配線との交点に設けられ、抵抗状態の変化に応じてデータを記憶するメモリ素子２０と非オーミック素子３０とが直列接続されたセルユニットセルユニットＣＵと、を具備し、非オーミック素子３０Ａは、メタル層３１と、第１の半導体層３３と、半導体層３３とメタル層３１との間に設けられ、第１のメタル層３１との界面に偏在層３８ｂを有する第２の半導体層３８とを含む。 （もっと読む）

【課題】より単純な構造で構成されるとともに、安定的にスイッチング動作を行うことができる３端子のスイッチング素子を提供する。
【解決手段】絶縁性基板１０と、絶縁性基板に設けられた第１電極２０及び第２電極３０と、第１電極と第２電極との間に設けられ、第１電極と第２電極との間への所定電圧の印加により抵抗のスイッチング現象が生じるナノメートルオーダーの間隙を有する電極間間隙部４０と、電極間間隙部に気体の酸素が満たされた状態で少なくとも電極間間隙部を密封する封止部材５０とによりスイッチング素子１００を構成する。 （もっと読む）

クロスポイントメモリセル、不揮発性メモリアレイ、メモリセルを読み出す方法、メモリセルをプログラミングする方法、メモリセルへの書き込み方法およびメモリセルからの読み出し方法が記述される。一実施形態においては、クロスポイントメモリセルは、第一の方向に伸長するワード線と、第一の方向とは異なる第二の方向に伸長するビット線とを含み、ビット線およびワード線は、お互いに物理的に接触することなく交差する。クロスポイントメモリセルは、そのように交差する位置でワード線およびビット線の間に形成されるキャパシタを含む。キャパシタは、ワード線からビット線へと流れる直流電流およびビット線からワード線へと流れる直流電流を妨げるように構成された誘電体材料を含む。
（もっと読む）

【課題】非オーミック性素子と抵抗変化層とを組み合わせたクロスポイント型構成において充分な電流容量を確保し、安定な作動が可能な不揮発性半導体記憶装置を提供する。
【解決手段】下層電極配線１５を含む基板１１上に形成された層間絶縁層１６と、下層電極配線上の層間絶縁層に形成されたコンタクトホールと、下層電極配線１５上に形成された非オーミック性素子１７と、コンタクトホール中に埋め込まれ、非オーミック性素子１７上に形成された抵抗変化層２２と、抵抗変化層２２と接続し、層間絶縁層１６上に形成された上層電極配線２３とを備え、非オーミック性素子１７は、複数層の半導体層の積層構成、金属電極体層と半導体層との積層構成または金属電極体層と絶縁体層との積層構成のうちの半導体層又は絶縁体層を含む少なくとも１層はコンタクトホールより大きな形状を有し、コンタクトホール中に積層構成のその他の層が埋め込み形成されている。 （もっと読む）

【課題】工程数の少ない手法でギャップ間距離が小さく、さらに様々な電極形状が調製可能であるナノギャップ電極の製造方法を得る。
【解決手段】先端が９０度又は鋭角である角を備えた電極材料を基板上に形成し、この電極材料にレーザー光を照射して、鋭角の角の一部を切り離して微小電極を形成すると共に該微小電極と残余の電極本体との間にナノスケールのギャップを形成するナノギャップ電極の製造方法。基板上に１０〜１００μｍのサイズのポリマー又はセラミックスビーズを均一に展開し、この上に電極材料をＰＶＤ法又はＣＶＤ法により被覆し、このビーズを除去することにより基板上に三角錐の電極材料を残存させ、この三角錐の電極材料にレーザー光を照射し、鋭角の角の一部を切り離して微小電極を形成し、該微小電極と残余の電極本体との間にナノスケールのギャップを形成するナノギャップ電極の製造方法。 （もっと読む）

スイッチング素子は、第１の部分と第２の部分とを有する第１の半導体層と、第１の部分と第２の部分とを有する第２の半導体層と、上記第１の半導体層と上記第２の半導体層との間に配置される絶縁層と、上記第１の半導体層の上記第１の部分と接触して第１の接合部を形成するとともに、上記第２の半導体層の上記第１の部分と接触して第２の接合部を形成する第１の金属コンタクトと、上記第１の半導体層の上記第２の部分と接触して第３の接合部を形成するとともに、上記第２の半導体層の上記第２の部分と接触して第４の接合部を形成する第２の金属コンタクトとを含み、上記第１の接合部と上記第４の接合部とはショットキー接触部であり、上記第２の接合部と上記第３の接合部はオーミック接触部である。
（もっと読む）

【課題】第１の配線と第２の配線との交差部に整流層と不揮発性記憶層を有する不揮発性記憶装置で、整流層としてＰＩＮダイオードを用いる場合に比して厚さを抑え、整流層のダイオード特性を一様に揃えることができる不揮発性記憶装置を提供する。
【解決手段】第１の方向に延在するワード線ＷＬと、ワード線ＷＬとは異なる高さに形成され、第２の方向に延在するビット線ＢＬと、ワード線ＷＬとビット線ＢＬとが交差する位置にワード線ＷＬとビット線ＢＬの間に挟持されるように配置される、抵抗変化素子１０と整流素子２０とを含むメモリセルＭＣと、を備え、整流素子２０は、逆方向電極２１、シリコン窒化膜２２を含む絶縁膜、金属酸化物半導体からなる金属酸化膜２３、および順方向電極２４の積層構造を有する。 （もっと読む）