【課題】従来の昇圧回路は、低耐圧トランジスタにより構成することができなかった。
【解決手段】本発明は、第１の電源電圧を昇圧する昇圧回路であって、第１のノードに接続される第１のトランジスタと、一端が第１のノードに接続され、第１のトランジスタの活性化時に第１のノードの電圧で充電される第１の容量素子と、第１のトランジスタの制御端子に第１の制御信号を出力する第１の制御信号生成回路を有し、第１の容量素子は、第１のトランジスタの非活性化時に、他端に印加される第１の電源電圧の１／２以下の電圧により第１のノードの電位を、第２の電圧に昇圧し、第１の制御信号生成回路は、第１のトランジスタの非活性化時の第１の制御信号の電位を、第２の電位とし、第１のトランジスタの活性化時の第１の制御信号の電位を、第２の電位との差が第１の電源電圧以内となる電位とする昇圧回路である。 （もっと読む）