説明

国際特許分類[H03B28/00]の内容

電気 (1,674,590) | 基本電子回路 (63,536) | 振動の発生,直接のまたは周波数変換による振動の発生,スイッチング動作を行なわない能動素子を用いた回路による振動の発生;このような回路による雑音の発生 (3,506) | 正弦波振動を発生するために波形の変形を含み,かつ,波形の修正による正弦波状振動の発生を含み,グループ5/00から27/00に包含されない方法による振動の発生 (64)

国際特許分類[H03B28/00]に分類される特許

1 - 10 / 64


【課題】任意のジッタが付加された良好な信号波形を有する信号を容易に生成することができる信号生成装置を提供する。
【解決手段】基準クロックを基に制御データに応じた周波数の出力クロックを生成し出力するダイレクトデジタルシンセサイザ(DDS)と、ジッタ設定に応じてDDSの出力周波数を制御するための一連の設定データが格納されたジッタ制御テーブルを有し、基準クロックに同期させてDDSに制御データを供給する制御部とを備え、基準クロックに同期したタイミングで制御データをジッタ制御テーブルに格納されている設定データで順次書き替えることで、短時間かつ一定の時間間隔で制御データの切り替えを行い、周期的に周波数が変化する、すなわちジッタが付加された出力クロックをDDSにより生成できるようにする。 (もっと読む)


【課題】ルックアップテーブル方式のようなメモリを使用せずに、正弦波、余弦波、角度情報が同時に得られるようにしたディジタル発振器を提供する。
【解決手段】初期値Aが設定されクロックで動作する第1の積分器5A、外部入力するアップ/ダウン信号でωの極性が切り替わる第1のω係数器6B、前記クロックで動作する第2の積分器5B、および前記アップ/ダウン信号でωの極性が前記第1のω係数器6Bのωの極性と反対に切り替わる第2のω係数器6Aを順次リング接続して2相発振器を構成する。また、前記アップ/ダウン信号に応じて前記クロックをアップ/ダウンカウントするアップ/ダウンカウンタからなる角度取得ユニット3を設ける。前記第1の積分器5AからAcosωtを、前記第2の積分器5BからAsinωtを、前記角度取得ユニット3から角度情報ωtを、それぞれ同時に生成する。 (もっと読む)


【課題】スペクトルのピークを抑制する。
【解決手段】発振回路2は、基準クロック信号CKREFを受け、出力クロック信号CKOUTを生成する。プログラマブル分周器18は、その分周比が少なくとも2値で切りかえ可能に構成され、出力クロック信号CKOUTを設定された分周比で分周し、分周クロック信号CKDIVを生成する。位相比較器10は、基準クロック信号CKREFと分周クロック信号CKDIVの位相差に応じた位相差信号S1を生成する。ループフィルタ12は、位相差信号S1を平滑化する。VCO(電圧制御発振器)14は、ループフィルタ12から出力される位相差信号S2に応じた周波数で発振し、出力クロック信号CKOUTを生成する。制御部20は、プログラマブル分周器18の分周比を、時分割的に切りかえることにより出力クロック信号CKOUTのスペクトルを拡散させる。 (もっと読む)


【課題】任意の周波数の正弦波を発生させて所望のメロディ音等を発生させることができる正弦波発生装置および該正弦波発生装置を用いたデジタル信号プロセッサを提供する。
【解決手段】正弦波発生装置90は、入力される2つの信号を加算する加算器26,28,30,32と、入力される信号を1サンプル時間ずつ遅延させる遅延部18,20,34,38と、遅延部から入力される信号に所定の係数を乗算して加算器に出力する乗算器16,22,24,36,40とを備え、外部から任意に設定入力される係数に基づいて所望の周波数の正弦波を発生させる。 (もっと読む)


【課題】回路規模および消費電力の大幅な増加を伴うことないしに、低スプリアス特性となる周波数シンセサイザを得る。
【解決手段】位相アキュムレータ(10)と、位相アキュムレータからの累積加算値に対応する振幅データのデジタル信号を出力する位相振幅変換回路(20)と、位相振幅変換回路からのデジタル信号に対応する振幅データのアナログ信号を出力するデジタルアナログ変換回路(30)とを備え、位相振幅変換回路(20)は、累積加算値に対する振幅データの特性を複数のセグメントごとに直線近似するとともに、全セグメントで共通化した補正データの特性に基づいて、使用する補正データの位相データ範囲をセグメントごとに適切な値に変更することで、それぞれのセグメントに応じた誤差補正を行い、デジタル信号を出力する。 (もっと読む)


【課題】フィルタ次数が低いローパスフィルタを用いた場合であっても所望の周波数および波形を有する信号を高精度に生成することができるダイレクトデジタルシンセサイザ(DDS)を提供する。
【解決手段】DDS100は、累積加算部110,位相加算部120および位相振幅変換部130等を備える。累積加算部110は、基準クロックclockが一定周期で指示する各タイミングで周波数指令値pを累積加算して、当該累積加算値を出力する。位相加算部120は、この累積加算値に位相オフセット値qを加算して、当該加算値Rを出力する。位相振幅変換部130は、この加算値Rを位相値とし、波形標本数M個のデジタル振幅値のうち、位相値Rを値Mで除算したときの剰余の値rに対応するデジタル振幅値を出力する。周波数指令値pと波形標本数Mとの最大公約数は周波数指令値pより小さい。 (もっと読む)


【課題】より精度の高い高周波信号を発生させることができるダイレクトデジタルシンセサイザー及びこれを用いた電子機器を提供すること。
【解決手段】ダイレクトデジタルシンセサイザー1は、位相値と所与の信号波形値との対応関係を表すテーブル情報5aを記憶する記憶部5と、参照クロック信号7の1周期毎に位相値を変更しながらテーブル情報5aを参照して対応する信号波形値を読み出すことにより、参照クロック信号7に同期し、かつ、位相が一定値ずつずれたN(N≧2)個のデジタル波形信号2x−1〜2x−Nをそれぞれ生成するN個のデジタル波形生成部2−1〜2−Nと、参照クロック信号7の1/N周期毎に、N個のデジタル波形信号から順番に1つのデジタル波形信号を選択する選択部3と、参照クロック信号7の1/N周期毎に、選択部3が選択するデジタル波形信号をアナログ波形信号に変換するD/A変換部4と、を含む。 (もっと読む)


【課題】簡単な構成で歪の少ない2トーン信号を発生する2トーン信号発生方法および2トーン信号発生器の実現。
【解決手段】パターンデータを発生するパターンデータ発生部15と、パターンデータ発生部の出力するパターンデータに応じた波形の信号を発生するD/A変換器11と、を備え、第1周波数fの振幅Aの第1正弦波信号と、第1周波数に近接した第2周波数fの振幅Bの第2正弦波信号を加算した2トーン信号を発生する2トーン信号発生器であって、パターンデータ発生部は、第1正弦波信号、第2正弦波信号、第1周波数の3倍の周波数の振幅Cの第3正弦波信号および第2周波数の3倍の周波数の振幅Dの第4正弦波信号を加算した2トーン補正信号のパターンデータを発生し、振幅Aから振幅Dは、C=A/2,D=B/2の関係を有する。 (もっと読む)


【課題】比較的簡単な回路で精度のよい正弦波を生成する正弦波発生回路を提供する。
【解決手段】π/2(nは2以上の整数)ずつ位相がずれた2−1相のクロックC1〜Ckを発生するクロック発生回路10と、2−1相のクロックにそれぞれ対応して設けられ、互いに所定の電流比を有する2−1個の電流源20−1〜20−kと、2−1個の電流源をそれぞれ対応する2−1相のクロックによってスイッチングする2−1個のスイッチを備え、2−1個のスイッチに流れる電流を加算する重み付け電流加算回路30と、重み付け電流加算回路により加算された電流を入力し、高周波成分を除去する電流入力フィルタ40と、を備える。 (もっと読む)


【課題】従来の正弦波発生回路は、入力値に該当するアドレスのデータをメモリ回路から抽出して、抽出したデータをD/A変換することで正弦波状に変化するアナログ出力信号を生成するので、メモリ回路が大きなチップ面積を占めてしまい、コストが増大してしまう。
【解決手段】本発明による正弦波発生回路では、アナログ出力信号sinωtと同じ周期を持ち、且つアナログ出力信号sinωtに対して位相が90度進んだ余弦波cosωtに沿って階段状に変化される信号レベル増減値2aが、カウンタ値ωtに応じて生成される。この信号レベル増減値2aが積分されることで、アナログ出力信号sinωtと同位相の正弦波に沿って階段状に変化される信号レベル値3aが生成され、この信号レベル値3aがD/A変換されることでアナログ出力信号sinωtが生成される。 (もっと読む)


1 - 10 / 64