【課題】低周波のノイズの影響に強いポジショナを提供する。
【解決手段】入力ラインＬ１と出力ラインＬ２との間に能動負荷Ｚとして可変インピーダンス回路ＺＢを設ける。可変インピーダンス回路ＺＢは、直流の電流信号に対するインピーダンスが低く、交流の電流信号に対するインピーダンスが高いという特性を有し、ラインＬ１，Ｌ２間に接続された抵抗Ｒ１とＲ２とＲ３との直列回路と、ラインＬ１にそのコレクタが接続され、そのベースが抵抗Ｒ２とＲ３との接続点に接続されたトランジスタＱ１と、トランジスタＱ１のエミッタとラインＬ２との間に接続された抵抗Ｒ４と、抵抗Ｒ２とＲ３との接続点にその一端が接続されたコンデンサＣ１と、コンデンサＣ１の他端とラインＬ２との間に接続された抵抗Ｒ５と、抵抗Ｒ１とＲ２との接続点にその一端が接続されたコンデンサＣ２と、コンデンサＣ２の他端とラインＬ２との間に接続された抵抗Ｒ２とから構成されている。 （もっと読む）

【課題】 選択する容量の数に関わらずにそのオン抵抗を一定に保つことができる可変インピーダンス装置及びそれを用いた無線システムを提供する。
【解決手段】 一対の入出力端子１０１、１０２と、一対の入出力端子間に並列に接続された複数の回路ブロックＢＬ１〜ＢＬ４と、を備え、回路ブロックは、一対の入出力端子の一方に一端が接続された容量性回路要素Ｃ１〜Ｃ４と、容量性回路要素の他端と一対の入出力端子の他方との間に互い並列に接続された回路ブロックの数以上の数のスイッチ素子ＳＷ１−１〜ＳＷ４−４を備えるスイッチ回路ＳＷ１〜ＳＷ４と、を備える。 （もっと読む）

【課題】容量値の切り換えが可能なデカップリング回路を提供すること。
【解決手段】本発明は、インバータ２１を有する。インバータ２１は、ゲート電極Ｇ１を有するｉ（ｉは１以上の整数）個のＰＭＯＳトランジスタ及びゲート電極Ｇ２を有するｊ（ｊは０以上の整数）個のＰＭＯＳトランジスタを有する。また、インバータ２１は、ゲート電極Ｇ３を有するｍ（ｍは１以上の整数）個のＮＭＯＳトランジスタ及びゲート電極Ｇ２を有するｎ（ｎは０以上の整数）個のＮＭＯＳトランジスタを有する。ゲート電極Ｇ１〜Ｇ４は、インバータ２１の入力端と接続される。ゲート電極Ｇ１及びＧ２の合計面積は、ゲート電極Ｇ３及びＧ４の合計面積と異なる。 （もっと読む）

【課題】従来技術の高インピーダンス回路は、温度変化等の影響を受けて、高いインピーダンスを維持することができないという問題があった。
【解決手段】本発明にかかる高インピーダンス回路は、ダイオード接続されたトランジスタ２１，２２を備え、トランジスタ２１のバックゲートとトランジスタ２２のソースとが接続され、トランジスタ２２のバックゲートとトランジスタ２１のソースとが接続される。このような回路構成により、温度変化等の影響を抑え、高いインピーダンスを維持することができる。 （もっと読む）

【課題】電力線を介した通信に関し、利得低下の防止及び伝送品質の低下を防止を実現することができる通信システムを提供する。
【解決手段】バッテリ４からの電力を供給するための電力線３がＥＣＵ１，１，…及びアクチュエータ２，２，…に接続し、ＥＣＵ１，１，…及びアクチュエータ２，２，…は夫々電力線３から電力の供給を受けると共に、電力線３を介して通信を行なう。ＥＣＵ１，１，…及びアクチュエータ２，２，…は、電力線３の分岐点３１からの分岐に夫々接続される。分岐点３１に、負性インピーダンス変換回路５の一端を接続し、他端を固定電位に接続する。 （もっと読む）

【課題】回路面積の縮小を図りつつ、出力信号に含まれるオフセットを減少させることが可能なフィルタ回路を提供する。
【解決手段】フィルタ回路は、入力端子と出力端子との間に接続された第１のキャパシタと、前記出力端子と設定電位との間に接続されたバイアス回路と、を備え、前記バイアス回路は、前記出力端子と設定電位との間に接続された第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタのゲートと前記出力端子との間に接続された第２のキャパシタと、前記第１のＭＯＳトランジスタのゲートに一端が接続され、第１のバイアス電位が他端に印加された抵抗素子と、を有する。 （もっと読む）

【課題】チップ面積の増大を招くことなく、半導体材料に起因するｈｆｅのばらつきなどに影響されることのない安定した増倍率を確保する。
【解決手段】カレントミラー比が共に１：Ｎに設定された第１及び第２のカレントミラー回路２１，２２の各々の入力段の間に、第１及び第２のトランジスタ１，１３がトーテムポール接続により直列接続されて設けられ、この第１及び第２のトランジスタ１，１３の相互の接続点に抵抗器３の一端が接続され、抵抗器３の他端は、入力信号が印加可能とされ、第１及び第２のカレントミラー回路２１，２２の出力段は、相互に接続されて信号出力可能とされると共に、抵抗器３の他端に接続されて、信号入力端子８から見た抵抗器３の見かけ上の抵抗値が１／（１＋Ｎ）倍に見えるものとなっている。 （もっと読む）

【課題】半導体材料に起因するｈｆｅのばらつきなどに影響されることなく、安定した増倍率を確保する。
【解決手段】カレントミラー比が共に１：Ｎに設定された第１及び第２のカレントミラー回路２１，２２の各々の入力段の間に、第１及び第２のトランジスタ１，１３がトーテムポール接続により直列接続されて設けられ、この第１及び第２のトランジスタ１，１３の相互の接続点に容量３の一端が接続され、容量３の他端は、入力信号が印加可能とされ、第１及び第２のカレントミラー回路２１，２２の出力段は、相互に接続されて信号出力可能とされると共に、容量３の他端に接続されて、信号入力端子８から見た容量３の見かけ上の容量値が（１＋Ｎ）倍に見えるものとなっている。 （もっと読む）

【課題】交流成分に対して比較的高い入力インピーダンスを確保しながらも、従来構成に比べてインダクタの必要数を低減することができる交流直流分離回路を提供する。
【解決手段】ボルテージフォロア回路２は、第１のインダクタＬ１の一端と基準電位点との間の交流電圧と同振幅且つ同位相の交流電圧を第１のインダクタＬ１の他端と基準電位点との間に出力する。フィルタ回路３は、第１のインダクタＬ１の前記他端にコレクタが接続され、第１のインダクタＬ１の前記他端に抵抗Ｒ２を介してベースが接続され、直流出力端子Ｔｄｃにエミッタが接続されたトランジスタＴｒ１と、トランジスタＴｒ１のベースと前記基準電位点との間に挿入されたキャパシタＣ３とを有する。 （もっと読む）

【課題】外部抵抗を備える半導体集積回路において、外部抵抗の抵抗値を容易に変更可能にする技術を提供する。
【解決手段】外部抵抗を備える半導体集積回路であって、半導体集積回路の入出力インピーダンスは、外部抵抗の抵抗値に基づいて調整され、外部抵抗は、その抵抗値として、複数の抵抗値の中から所望の抵抗値を選択できるように形成されていることを特徴とする半導体集積回路。 （もっと読む）