説明

国際特許分類[H03H17/00]の内容

電気 (1,674,590) | 基本電子回路 (63,536) | インビーダンス回路網,例.共振回路;共振器 (15,336) | ディジタル技術を用いる回路網 (734)

国際特許分類[H03H17/00]の下位に属する分類

国際特許分類[H03H17/00]に分類される特許

101 - 110 / 199


【課題】 後段の装置が要求するサンプリング周波数が入力サンプルのサンプリング周波数以上になっても、補間演算のエラーを発生させずにサンプリング周波数変換を行う。
【解決手段】 制御部1aは、入力サンプリング周波数f1の2倍の周波数のメインクロックφmに同期し、演算要求信号CRQと発生すべき補間サンプルの位相を示す位相情報を更新し、位相情報が所定の条件を満たしたとき、演算指令信号を発生する。補間部2aは、偶数周期に演算指令信号が発生したとき、2N次補間のための2N個の補間係数のうちN個の偶数番目の補間係数を用いて補間サンプルyを算出し、奇数周期に演算指令信号が発生したときには、N個の奇数番目の補間係数を用いて補間サンプルyを算出する。 (もっと読む)


【課題】 ダウンコンバータの帯域制限フィルタの回路規模を小さくし、かつ応答速度が速いレベル測定回路を提供する。
【解決手段】 デジタルダウンコンバータの帯域制限フィルタを、ガウシャン特性を有するCICフィルタで構成し、スペクトラムのレベル測定を行う。
(もっと読む)


【課題】入力された信号の周波数を低い周波数に変換するために用いられるデシメーションフィルタに関し、ハードウェアの増大を招くことなく任意のデシメーション比に容易に対応可能なフィルタ構成を提供することを目的とする。
【解決手段】乗算器21とアキュムレータ22とからなる複数の演算装置20と、フィルタ係数を格納し、演算装置と対応する複数の係数メモリ(リングメモリ30、シフトレジスタ31)と、クロックに同期して複数の演算装置20の出力を順次選択的に出力するセレクタ13とを備え、デシメーション比をnとした場合、複数の係数メモリからは順次n個ずつずれたフィルタ係数を読み出し、演算装置20の乗算器21において信号と乗算を行い、アキュムレータ22において累算して出力することを特徴とする。 (もっと読む)


【課題】 データ・チャネルのインパルス応答を特定するための手順を計算効率の良いものにする。
【解決手段】
オーバーサンプリングされたデータ・チャネル(3)のインパルス応答の乗算のない特定についての方法、装置及びコンピュータ・プログラムが提供される。L個のシンボルの擬似ランダム・バイナリ・シーケンスを含む入力(a)が、1/Tのシンボル・レートでチャネル(3)に供給される。q及びpはq<pの互いに素な整数であり、q及びLは互いに素な整数であるとすると、チャネル出力(z)は、入力(a)に対応するチャネル出力信号をサンプリング間隔Ts=(q/p)Tでサンプリングすることによって、生成される。p個の多相シーケンス(p(j))は、連続する多相シーケンス(p(j))間の1つのサンプルの位相シフトを用いて多相シーケンス(p(j))毎にチャネル出力(z)のp番目毎のサンプルを選択することによって、チャネル出力(z)から生成される。デシメートされたバイナリ・シーケンス(b)が、チャネル入力(a)のq番目毎のシンボルを選択することによって生成される。各々の多相シーケンス(p(j))は、デシメートされたバイナリ・シーケンス(b)と相関させられ、2つの可能なバイナリ値は該相関について大きさが等しく符号が逆である。相関結果は累算され、その多相シーケンス(p(j)についての相関出力シーケンス(c(j))が生成される。次に、相関出力シーケンス(c(j))のサンプルは、対応する多相シーケンス(p(j))の位相順にインターリーブされ、チャネルのインパルス応答が生成される。 (もっと読む)


【課題】簡単な構成で、受信されたデジタルデータを変換することなく、忠実なデータのまま記録・伝送することができるデジタルデータ伝送装置を提供する。
【解決手段】fs>fs’の場合には、受信するサンプル数の方が送信できるサンプル数より多いので、オーバーフローするデータに対して、副線路処理回路21を備えている。副線路処理回路21は、主線路処理回路20でオーバーフローしたデータを含めて複数の線路にフラグでコントロールしてデータを割り振りながら伝送する。 (もっと読む)


【課題】入力クロックとは異なるクロック源から供給される,入力クロックの周波数の有理数倍でない周波数をもつクロックに同期するように入力データをサンプリング変換して出力する。
【解決手段】第1のクロックに同期して入力されるサンプルデータを蓄積するサンプルデータ蓄積部と,前記第1のクロックの周波数を逓倍した第3のクロックに同期して前記入力サンプルデータを補間する補間係数を格納する記憶部と,前記第3のクロックに同期して前記記憶部における前記補間係数のアドレスをカウントするカウンタと,前記第1のクロックの周波数の有理数倍でない周波数の第2のクロックに応答して,前記カウンタ値のアドレスに格納される前記補間係数を用いて前記入力サンプルデータを補間し,当該補間データを出力するサンプルデータ補間部とを有する。 (もっと読む)


【課題】サンプリング周波数の異なるオーディオ信号をディジタルフィルタリングするFIRフィルタの回路規模を低減等することが可能なオーディオ信号処理装置を提供する。
【解決手段】サンプルレート変換器1が、オーディオ信号Xsを比βに基づいてダウンコンバートしてFIRフィルタ2a,2bに供給し、ディジタルフィリタリングさせる。FIRフィルタ2a,2bは、基準周波数fbaseと等しい動作周波数fa,fbの下で、基準周波数fbaseと等しいサンプリング周波数でサンプリングされているオーディオ信号を所定の周波数帯域の範囲でディジタルフィルタリングする場合に生じるインパルス応答の継続時間に合わせてタップ数が決められたFIRフィルタで形成される。 (もっと読む)


【課題】サンプリング周波数変換装置の回路規模を抑制しながらクロック信号のジッタの影響を迅速に解消する。
【解決手段】サンプリング周波数変換装置30は、クロック信号LRCKaに同期して順次に供給されるデータDA1からクロック信号LRCKbに同期したデータDA2を生成する。ラッチ回路325は、クロック信号LRCKaによって指定されるタイミングとクロック信号LRCKbによって指定されるタイミングとの間隔aを出力する。補間比特定部327は、ラッチ回路325からの出力に応じて補間比Faを特定する。補間部34は、クロック信号LRCKaによって指定されるタイミングでデータDA1を順次に取り込んで演算用データ列として保持し、補間比Faおよび演算用データ列に応じた補間演算をクロック信号LRCKbに同期して順次に実行することでデータDA2を生成する。 (もっと読む)


【課題】簡単な回路構成でクリップすることを防止できるリミッタ装置を提供する。
【解決手段】アナログレベル調整器7は、入力端子6に入力されたアナログ信号のレベルを調整する回路であって、CPU2により供給されるデジタル信号に応じてレベルを調整する。リミッタスイッチ5bによりリミッタ機能がオンされた場合は、リミッタ機能がオフされた場合より12dBゲインが低くなるように調整される。このことにより、リミッタ機能がオンの場合に、アナログ信号で、クリップすることを抑制することができる。また、この時、DSP9には、逆に12dBゲインを高くするように制御する。このことにより、デジタルリミッタ9cから出力されるレベルは、リミッタ機能をオン、オフした場合に、変化しないので、リミッタ機能をオンオフした場合に、再度、ゲインを調整する必要がない。 (もっと読む)


【課題】
【解決手段】畳み込みプロセッサによって所望の任意波形から合成波形を生成する方法であって、持続延長されたインパルス信号を含むデータストリーム入力信号を畳み込みプロセッサに供給するステップと、畳み込みプロセッサの一つ以上のフィルタ係数を計算するステップと、フィルタ係数を使用して所望の任意波形に実質的に同等な合成波形を生成するステップとを含む方法。畳み込みプロセッサは有限インパルス応答(FIR)フィルタを含んでもよい。畳み込みプロセッサは持続延長されたインパルス信号で畳み込みを行い、そこで持続延長されたインパルス信号は一つ以上のタップを介し連続して遅延され、タップのそれぞれの出力はその遅延に対応するフィルタ係数で乗算され、タップ出力とフィルタ係数との積の総和は所望の任意波形を構成するようにしてもよい。 (もっと読む)


101 - 110 / 199