説明

国際特許分類[H03K17/00]の内容

電気 (1,674,590) | 基本電子回路 (63,536) | パルス技術 (16,231) | 電子的スイッチングまたはゲート,すなわち,メークおよびブレーク接点によらないもの (5,698)

国際特許分類[H03K17/00]の下位に属する分類

国際特許分類[H03K17/00]に分類される特許

1 - 10 / 605



Notice: Undefined index: from_cache in /mnt/www/gzt_ipc_list.php on line 285


Notice: Undefined index: from_cache in /mnt/www/gzt_ipc_list.php on line 285

【課題】固定が容易で且つ設置スペースを削減できるようにしたスイッチング素子の駆動回路を提供する。
【解決手段】多層配線板8の下面が主電流経路6上に搭載する搭載面とされているため、その多層配線板8の搭載面を平坦面にすることができる。したがって、主電流配線6は、その上面が平坦な設置面として形成されていれば、単に多層配線板8の搭載面を主電流配線6の上面に配置することで設置できる。これにより、コイルLを容易に固定でき設置スペースを削減できる。 (もっと読む)


【課題】 印加されるRF電圧Vswに制御可能に耐えるRFスイッチ、又はこのようなスイッチの製造方法を提供する。
【解決手段】 スイッチは直列接続された構成FETのストリングを有し、このストリングのノードは隣接するFETの各対の間にある。方法は、各構成FETにわたって分布するRFスイッチ電圧の不一致を減らすよう、容量的にストリングを有効に調整すべくストリングの異なるノードの間のキャパシタンスを制御し、それによって、スイッチ・ブレイクダウン電圧を高める。キャパシタンスは、例えば、ストリングのノードの間に容量特性配置することによって、及び/又は異なる構成FETの設計パラメータを変化させることによって、制御される。各ノードについて、ノードに現れるVswの比率による各有意なキャパシタの積の和は、おおよそ零になるよう制御され得る。 (もっと読む)


【課題】主に自動車内の各種電子機器の操作に用いられる入力装置に関し、誤検出がなく、確実な操作が可能なものを提供することを目的とする。
【解決手段】第一の端子17と第二の端子18の間に複数のダイオード13〜16を直列に接続すると共に、第一の端子17とダイオード13〜16に複数のスイッチ5〜8を接続し、制御手段19がスイッチ5〜8の操作に応じた第一の端子17と第二の端子18からの電圧を減算して、操作されたスイッチを検出することによって、接続された電子機器30が異なる抵抗値の抵抗31や32が設けられた機器に取替えられた場合でも、制御手段19がどのスイッチが操作されたかを、値が一定のダイオードの電圧降下によって検出しているため、誤検出がなく、確実な操作が可能な入力装置を得ることができる。 (もっと読む)


【課題】電源ユニットの出力ラインにおける地絡などの故障に対し、電源の保護及び故障の検知を行う。
【解決手段】サブ電源供給ラインLSに、サブ電源101側をソースとして第1MOSFET102を直列に接続し、第1MOSFET102のドレインにドレインを接続させて第2MOSFET103を直列に接続する。制御ユニット200内のサブ電源供給ラインLSにも、サブ電源101側をソースとして第3MOSFET202を直列に接続し、第3MOSFET202のドレインにドレインを接続させて第4MOSFET203を直列に接続し、第1〜第4MOSFETを制御することで、サブ電源101の電力を負荷201に対して供給する。各MOSFETのドレイン電圧、及び、第2MOSFET103と第3MOSFET202との間の電圧をモニタし、MOSFETの故障及びサブ電源供給ラインLSの故障を診断する。 (もっと読む)


【課題】高周波信号の振幅に対する歪みを低減しつつ、スイッチングを実現することが可能なスイッチを提供する。
【解決手段】高周波信号が入力される入力端子と、高周波信号が出力される第1出力端子との間に接続され、入力される高周波信号を第1出力端子から選択的に出力させる第1スイッチング部と、入力端子と、入力された高周波信号が出力される第2出力端子との間に接続され、入力端子に入力される高周波信号を第2出力端子から選択的に出力させる第2スイッチング部とを備え、第1スイッチング部、第2スイッチング部それぞれは、信号線上に設けられるインピーダンス変成器と、エミッタが接地され、コレクタが信号線に接続され、制御電圧に応じた電流がベースに印加されるバイポーラトランジスタと、コレクタが接地され、エミッタが信号線に接続され、制御電圧に応じた電流がベースに印加されるバイポーラトランジスタとを備えるスイッチが提供される。 (もっと読む)


【課題】サージ印加時における内部回路の誤動作を防止する。
【解決手段】半導体チップ(10)は、複数のパッド(P11、P12)と、複数のパッド(P11、P12)と電源ライン(15、16)との間に接続された複数の静電破壊保護素子(11H、11L、12H、12L)と、複数のパッドのうち少なくとも2つのパッド(P11、P12)に現れる印加電圧(S11、S12)が同一の論理レベルか否かを監視するサージ検出部(13)と、サージ検出部(13)の検出結果(S13)に応じてその動作が許可/禁止される内部回路(14)と、を有する。 (もっと読む)


【課題】不具合の発生が抑制された半導体集積回路を提供する。
【解決手段】電圧レベルの高いHi信号、及び、該Hi信号よりも電圧レベルの低いLo信号が異なるタイミングで入力される第1入力端子と、Hi信号が常時入力される第2入力端子と、第1入力端子のHi信号によって第1動作状態、第1入力端子のLo信号によって第2動作状態に制御される素子と、を有する半導体集積回路であって、第2入力端子とグランドとの間にスイッチング素子が設けられており、該スイッチング素子は、第1入力端子にHi信号が入力されている時にOFF状態、第1入力端子にLo信号が入力されている時にON状態となる。 (もっと読む)


【課題】所定の動作の期間においてクロックを停止させ、消費電力を低減する半導体装置を提供すること。
【解決手段】発振器11からの第1クロックCLK_oriをN分周した第2クロックCLK_divを出力する分周回路120−1と、前記第1クロックと前記分周回路からの前記第2クロックとを選択し、選択したクロックを出力する選択回路120−2と、前記第1クロックまたは前記第2クロックをカウントするタイマ回路120−3と、前記タイマ回路のカウント結果をデコードし、第1結果を出力するデコーダ120−4と、前記デコーダからの前記第1結果に基づき、前記選択回路が前記第2クロックを選択するよう第1選択信号を出力するステートマシン120−9と、前記第1選択信号に基づき、前記ステートマシンの動作を停止する停止信号を出力する論理回路120−6とを具備する。 (もっと読む)


1 - 10 / 605