【課題】占有面積が小さく、温度変化や素子のバラツキの影響を受け難く、さらに、ノイズを低減することで高品位のレベルシフトを実現することができるレベルシフト回路を提供する。
【解決手段】レベルシフト回路１は、主に、第１の信号（Ｖ_ＩＮ）をレベルシフトして第２の信号（Ｖ_ｍ）を出力するレベルシフト部１０と、ｐＭＯＳトランジスタ３２ａとｎＭＯＳトランジスタ３２ｂを含み、第２の信号を反転させた第３の信号（Ｓ_１）を出力するＣＭＯＳインバータ回路部３２、偶数個のインバータ素子（第１のインバータ３３ａ〜第ｍのインバータ３３ｍ）を含み、第３の信号を遅延させた第４の信号（Ｓ_３）を生成する遅延回路部３３、論理素子を含み、第３の信号及び第４の信号が入力して第５の信号（Ｓ_５）を出力する論理回路部３４、及び第４の信号と第５の信号が入力するＤ−ＦＦ素子３５、を含む出力バッファ部３０と、を備える。 （もっと読む）

【課題】通信線に現れるリンギング現象を効果的に抑制することができる通信システムを得る。
【解決手段】ＮＰＮバイポーラトランジスタＴ１１のエミッタは抵抗Ｒ１１の一端に接続されるとともに接地レベルに接続され、コレクタは抵抗Ｒ１２の一端及びコンデンサＣ１２の一方電極に接続され、ベースは抵抗Ｒ１１の他端及びコンデンサＣ１１の一方電極に接続される。コンデンサＣ１１の他方電極はＬライン通信線１０Ｌに接続される。ＰＮＰバイポーラトランジスタＴ１２のエミッタは電源電圧Ｖ１１を受け、コレクタはＮＭＯＳトランジスタＱ１１のゲートに接続される。ＮＭＯＳトランジスタＱ１１のドレインはＨライン通信線１０Ｈに接続され、ソースがＬライン通信線１０Ｌに接続され、ゲートは抵抗Ｒ１４を介して接地される。 （もっと読む）

【課題】出力端子をシンク型又はソース型に切換える場合に、基板を交換する必要がなく、また出力端子に誤って電源を接続してもスイッチング素子の破損を防止することができる出力回路及び該出力回路を備える出力装置を提供する。
【解決手段】ディップスイッチ８１にてソース型出力対応モードを選択した場合に、第２スイッチング素子３２を常時オンにし、第１スイッチング素子３１のオン／オフ制御によって、外部機器への出力をオン／オフ制御する。ディップスイッチ８１にてシンク型出力対応モードを選択した場合に、第１スイッチング素子３１を常時オンにし、第２スイッチング素子３２のオン／オフ制御によって、外部機器への出力をオン／オフ制御する。またソース型出力対応モードを選択した状態で、第２出力端子３２に誤って外部電源を接続した場合、第２スイッチング素子３２に大電流が流れるが、直ちにヒューズ３５が切断される。 （もっと読む）

【課題】半導体素子の劣化を抑制可能な半導体装置を提供する。
【解決手段】半導体装置４０は、正極４１及び負極４２と、正極４１と負極４２の間に配置される出力電極４３と、正極４１と出力電極４３を接続する正側スイッチング素子５１と、正極４１と出力電極４３を接続し、正側スイッチング素子５１とは電流を逆方向に流す正側ダイオード５２と、負極４２と出力電極４３を接続する負側スイッチング素子６１と、負極４２と出力電極４３を接続し、負側スイッチング素子６１とは電流を逆方向に流す負側ダイオード６２と、を備える。正極４１及び負極４２の電極厚さは、出力電極４３の電極厚さよりも薄く設定される。 （もっと読む）

【課題】バッテリの電源投入時等の電源電圧の急激なオーバーシュートに対する耐性を向上させるレベルシフト回路を提供する。
【解決手段】レベルシフト回路１は、バッテリからの高電圧レベルの入力信号Ｖ_ＩＮを入力するレベルシフト部１０と、レベルシフト部１０の中間信号Ｖｍを一定以下に制限するクランプ部２０と、中間信号をより低電圧のＣＭＯＳレベルで出力する出力バッファ部３０とを備える。出力バッファ部３０の初段においてｐＭＯＳトランジスタ３１の負荷を抵抗３２とすることにより、電源電圧のオーバーシュートに対する耐性を向上させる。 （もっと読む）

【課題】汎用性の高いデバイスを実現する。
【解決手段】与えられた入力信号に応じた出力信号を出力端から出力するドライバ回路であって、定電圧源と出力端との間に設けられる出力抵抗部と、入力信号に応じて出力端の電圧をスイッチングする出力スイッチ部と、出力抵抗部の抵抗値を切り替える切替部と、を備え、出力抵抗部は、定電圧源と出力端との間にソース−ドレインが接続された出力抵抗用ＦＥＴを有し、切替部は、出力抵抗用ＦＥＴのゲート端子に制御電圧を与えて、出力抵抗用ＦＥＴのソース−ドレイン間を指定された抵抗値に切り替えるドライバ回路を提供する。 （もっと読む）

【課題】回路面積を削減しつつ、より適切に電流を制限することが可能な電流制限回路を提供する。
【解決手段】電流制限回路は、第１の端子と、第１の端子との間に負荷回路を接続した場合に、第１の端子よりも電位が低くなる第２の端子と、第１の端子と第２の端子との間に接続され、ｎ型ＭＯＳトランジスタである第１のトランジスタと、第１のトランジスタのソースと第２の端子との間に接続され、ＭＯＳトランジスタである第２のトランジスタと、第２のトランジスタのソース・ドレイン間の電圧を検知し、検知された検知電圧に基づいて、第１のトランジスタのゲートに印加する第１の電圧を制御する第１の制御回路と、第２のトランジスタのゲートに印加する第２の電圧を制御する第２の制御回路と、を備える。 （もっと読む）

【課題】電源起動時のリーク電流によるトランジスタの誤作動を防止することが可能な半導体集積回路を提供すること。
【解決手段】発明にかかる半導体集積回路は、第１の制御信号を駆動回路１２０を介して出力する論理回路２０９と、コレクタが高電位側の電源電圧ＶＣＣに接続され、エミッタが出力端子ＶＯＵＴに接続され、ベースに入力される第１の制御信号に応じてオンオフが制御されるＮＰＮ型バイポーラトランジスタ２０１をそなえる。また、一方の端子がベースと駆動回路２１０との間のノードに接続され、他方の端子が電源電圧及び接地電圧のいずれか一方に接続されたトランジスタスイッチ２０３と、第１のトランジスタスイッチに並列に接続された抵抗素子２０５とを備える。このような回路構成により、電源起動時のリーク電流によるトランジスタの誤作動を防止することができる。 （もっと読む）

本発明は、出力回路の入力接続口（７８）に印加されたデジタル入力信号（ＩＮ）を増幅させるための、バスシステム（１１）のためのトランジスタ回路（２１）のための出力回路（６１）であって、出力回路（６１）は、相補回路内にトランジスタ段（６３）を有し、当該相補回路は、２つの互いに相補的に構成され直列に接続されたブランチ（６５、７５）を含み、各ブランチ（６５、７５）は、電界効果トランジスタ（Ｍ１、Ｍ２）を有する、上記出力回路（６１）に関する。出力信号の立ち上がりエッジの時間（ｔ１）と、出力信号（ＯＵＴ）の立ち下がりエッジの時間（ｔ２）と、が可能な限り僅かに異なる出力回路（６１）を示すために、各ブランチ（６５、７５）がそれぞれ、当該ブランチ（６５、７５）の電界効果トランジスタ（Ｍ１、Ｍ２）のドレインソース区間によって直列に接続された電源（７１、７７）を有し、各電源（７１、７７）は、同ブランチ（６５、７５）の電界効果トランジスタ（Ｍ１、Ｍ２）のドレインソース区間が少なくとも部分的に伝導性である場合に、当該ブランチ（６５、７５）を通って流れる電流を生成するために構成され、１のブランチ（６５、７５）の電源（７１、７７）によって生成可能な電流（Ｉ１、Ｉ２）は、他のブランチ（７５、６５）の電源（７７、７１）によって生成可能な電流に、少なくとも実質的に対応することが提案される。 （もっと読む）

少なくとも部分的に、特に少なくともタイムスロット方式でＴＭＤＳ符号化され、且つ特に少なくとも１つのＤＶＩデータ接続、及び／又は、少なくとも１つのＨＤＭＩデータ接続に割り当てられた信号を、少なくとも１つのデータソースから少なくとも１つのデータシンクへ安価に伝送する回路装置（１００；１００’）及び方法を提供するために、
駆動回路（Ｓ１；Ｓ１’）は、上流に接続され且つ前記データソースに割り当てられた少なくとも１つの接続インターフェース（ＩＱ）によって、約５ボルトの供給電圧を含み、特に約５５ミリアンペア以下でチャージすることができる、供給電圧（Ｖ_{ＤＶＩ／ＨＤＭＩ}）を供給されること、
前記駆動回路（Ｓ１；Ｓ１’）の下流に接続された少なくとも１つの発光素子（ＬＤ_１）、特に少なくとも１つの光ダイオード、少なくとも１つの発光ダイオード、少なくとも１つのレーザダイオード、あるいは少なくとも１つの半導体レーザを含む少なくとも１つのレーザによって、電気的なＴＭＤＳ符号化信号を電気−光変換して、前記ＴＭＤＳ符号化信号を与えられた光（Ｌ_ＴＭＤＳ）として、少なくとも１つの光ファイバー（Ｆ_１）、特に少なくとも１つのガラス繊維又は少なくとも１つのプラスチックファイバーを含む少なくとも１つのプラスチック材料繊維に、連結すること、
少なくとも１つのＴＭＤＳトランスミッタ（ＴＭ）からデータソースに割り当てられた前記接続インターフェース（ＩＱ）へ供給される直流電流部分は、前記駆動回路（Ｓ１；Ｓ１’）によって前記発光素子（ＬＤ_１）を制御する変調信号電流に変換されること、
前記ＴＭＤＳ符号化信号を与えられた前記光（Ｌ_ＴＭＤＳ）は、少なくとも１つの光吸収素子（ＰＤ_１）、特に少なくとも１つのフォトダイオードによって、前記光ファイバー（Ｆ_１）から取り出されて、光−電気変換され、前記光吸収素子（ＰＤ_１）の下流且つ前記データシンクに割り当てられた少なくとも１つの接続インターフェース（ＩＳ）の上流に接続された少なくとも１つのトランスインピーダンス変換回路（Ｓ２；Ｓ２’）に供給され、前記トランスインピーダンス変換回路（Ｓ２；Ｓ２’）は、少なくとも１つの差動ペア配線（ＡＤ、ＡＤ’）によって印加される直流電圧部分によって提供されることが提案される。
（もっと読む）