【課題】発振周波数変動の許容範囲を任意に設定可能にする。
【解決手段】半導体装置（２１）は、トリミングレジスタ（１１）に保持されたトリミング値によって発振周波数が変更される発振器（１２）と、発振周波数を補正可能な補正回路（２０）とを含む。上記補正回路は、上限値を設定可能な上限値レジスタ（６）と、下限値を設定可能な下限値レジスタ（７）と、発振周波数を分周するための分周回路（１３）と、分周回路の出力をカウントするカウンタ（３）とを含む。さらに上記補正回路は、カウンタの出力を保持可能なバッファレジスタ（４）と、バッファレジスタの保持値が、上限値と下限値との間に入っているか否かを判別する比較器（５）と、その判別結果に基づいてトリミング値を補正するトリミング値補正制御回路（８）とを含む。ユーザは、上限値と下限値とによって、発振周波数変動の許容範囲を任意に設定することができる。 （もっと読む）

【課題】ＤＮＬの低減を実現可能なディジタル制御発振装置を提供する。
【解決手段】例えば、発振出力ノードＯｓｃＰ，ＯｓｃＭ間に並列に結合されるアンプ回路ブロックＡＭＰＢＫ、コイル素子ＬＰ，ＬＭ、複数の単位容量ユニットＣＩＵ等を備え、各ＣＩＵは、容量素子ＣＩｐ，ＣＩｍと、当該ＣＩｐ，ＣＩｍを発振周波数の設定パラメータとして寄与させるか否かを選択するスイッチＳＷＩを備える。ここで、ＳＷＩは、デコーダ回路ＤＥＣからのオン・オフ制御線ＢＩＴ＿ＣＩによって駆動され、当該ＢＩＴ＿ＣＩは、シールド部ＧＳによってＯｓｃＰ，ＯｓｃＭとの間でシールドされる。 （もっと読む）

【課題】消費電力を低減することができる発振回路を提供する。
【解決手段】入力信号が含むアナログ成分をデジタル信号に変換するアナログ／デジタル変換回路１００と、アナログ／デジタル変換回路１００で変換されたデジタル信号Ｄ１について、予め設定された周波数帯域成分のみを基準信号として通過させるバンドパスフィルタ１０１と、バンドパスフィルタ１０１を通過した基準信号Ｄ２と、ＰＬＬループ内に設けられる電圧制御発振器２０３からの出力信号Ｄ３との位相差が一定となるように電圧制御発振器２０３にフィードバック制御を行って発振させるＰＬＬ回路２００とを備え、バンドパスフィルタ１０１は、所定の条件に基づいて、アナログ／デジタル変換回路１００で変換されたデジタル信号Ｄ１の所定ビット幅について、「０」に固定するマスク処理を実行するマスク処理部１０２を備える。 （もっと読む）

【課題】ルックアップテーブル方式のようなメモリを使用せずに、正弦波、余弦波、角度情報が同時に得られるようにしたディジタル発振器を提供する。
【解決手段】初期値Ａが設定されクロックで動作する第１の積分器５Ａ、外部入力するアップ／ダウン信号でωの極性が切り替わる第１のω係数器６Ｂ、前記クロックで動作する第２の積分器５Ｂ、および前記アップ／ダウン信号でωの極性が前記第１のω係数器６Ｂのωの極性と反対に切り替わる第２のω係数器６Ａを順次リング接続して２相発振器を構成する。また、前記アップ／ダウン信号に応じて前記クロックをアップ／ダウンカウントするアップ／ダウンカウンタからなる角度取得ユニット３を設ける。前記第１の積分器５ＡからＡcosωｔを、前記第２の積分器５ＢからＡsinωtを、前記角度取得ユニット３から角度情報ωｔを、それぞれ同時に生成する。 （もっと読む）

【課題】発振周波数のトリミングを行うクロック発振回路であって、ＣＲ発振回路の特性に起因する発振周波数のばらつきを低減することが可能なクロック発振回路を提供する。
【解決手段】クロック発振回路は、周波数調整コードに応じた発振周波数のクロック信号を生成する発振部１０１と、発振部１０１の発振周波数をカウントするＯＳＣクロックカウンタ１０２と、外部接続された水晶発振器の発振周波数をカウントする基準クロックカウンタ１０３と、両発振周波数の比較を行う比較回路１０４とを備える。また、周波数調整コードの自動探索を行う探索回路１０５を備える。探索回路１０５は、周波数調整動作時において、発振部１０１に対する周波数調整コードの設定と、比較回路１０４による比較結果に応じた周波数調整コードの更新とを繰り返し行うことにより、周波数調整コードの自動探索を行う。 （もっと読む）

【課題】ワンスイッチでワンパルスを出力し、トランジスターへの接続も可能な信号を出力できる技術を提供する。
【解決手段】コンデンサーの放電、または、充電が完了することで、電圧の変化が得られることを利用した技術であって、正極９に接続された抵抗１を、片方が負極８に接続されたコンデンサー２と片方が負極８に接続された通電のためのスイッチ３に、直列に接続する。さらに、この接続ノード７を、コンデンサー５とコンデンサー４に接続し、コンデンサー５の他方は負極８に接続し、コンデンサー４の他方は抵抗６を介して負極８に接続する。このコンデンサー４と抵抗６の接続ノードから信号を出力する構成を有する。 （もっと読む）

【課題】共振部とインバータを並列接続する発振回路では、インバータのトランスコンダクタンスが発振周波数に拘わらず一定なので、スプリアスへの収束を回避することが難しい。本発明はスプリアスへの収束を回避できる発振回路を提供することを目的にする。
【解決手段】インバータの入力信号の遷移点（立ち上がり、立ち下がり）で一定幅のパルス信号を出力するワンショット回路を用い、このワンショット回路のパルス幅がインバータへの入力信号のパルス幅より大きいときに、インバータへの電源供給を停止するようにした。スプリアスではトランスコンダクタンスの時間平均が小さくなり、発振が持続しない。 （もっと読む）

【課題】同期信号の検出が困難なときにも正確な発振周波数のクロック信号を生成できるようにした発振周波数補正装置を提供する。
【解決手段】電源投入時の劣化検出タイミングにおいて、定電流源２３から抵抗器２２に通電して得られたＡ／Ｄ変換器６のＡＤ変換値（抵抗器２２の端子電圧Ｖ_Ｒ）に基づいて、ＣＰＵ２が逓倍数設定値ＦＭＵＬＲを補正する。この場合、定電流源２０を用いることなく定電流源２３が作動して抵抗器２２に通電する。ＣＰＵ２は、抵抗器２２の端子電圧を測定することでＣＲ発振器１４内の抵抗器Ｒ１の抵抗値の経年変化を反映し、この変化に基づいてＣＲ発振回路８のクロック信号ＣＬＫの逓倍数設定値ＦＭＵＬＲを補正する。 （もっと読む）

【課題】 パルス幅を容易かつ正確に調整可能であって、システムクロックとは非同期にパルス信号を生成することが可能なパルス発生回路を提供する。
【解決手段】 所定の電流値の電流を生成する定電流源３２と、前記定電流源３２からの電流によって電荷が充電されるキャパシター３６と、前記キャパシター３６に充電された電荷に基づく電圧１３０と、所定の電圧値Ｖ_Ｒを有するリファレンス電圧４２とを比較した結果に基づいて、パルス信号を出力するコンパレーター４０と、を含むパルス発生回路。前記コンパレーターの出力端子を、高電位側の電源電位にプルアップするプルアップ用トランジスター４４を含む。 （もっと読む）