【課題】安価な構成で、基準パルスと検出パルスの位相差を広範囲、且つ精密に検出でき、外乱に対しても同期はずれの生じる危険性を少なくして、精密なＰＬＬ制御が可能な速度制御装置を提供する。
【解決手段】本発明のモータ速度制御装置１２０は、ｔｇｔ＿ｆｒｑに基づくｒｅｆｃｌｋを出力する基準クロック発生器１０１と、モータ１０７の所定回転角度ごとに所定数のｆｇを出力するエンコーダ１０８と、ｒｅｆｐｕｌｓｅを出力する分周器１０２と、整数位相差ｐｈ＿ｉｎｔとして出力する整数位相差検出器１０３と、ｒｅｆｐｕｌｓｅのエッジとｆｇｐｕｌｓｅとの時間差を検出してｒｅｆｃｌｋ単位で計測してｐｈ＿ｆｒｃとして出力する小数位相差検出器１０４と、ｐｈ＿ｉｎｔとｐｈ＿ｆｒｃを混合器１０５で所定の比率で加算してｐｈｅｒｒとし、ｐｈｅｒｒに基づいてモータ１０７を駆動制御する制御部１０６と、を備えて構成されている。 （もっと読む）

【課題】動作電流を変えても直流出力電圧の変わらない差動論理回路及び分周回路、さらには、周波数シンセサイザにおける動作電流の調整方法を提供する。
【解決手段】複数対の差動論理信号を入力し論理演算を行ってその結果を一対の差動信号出力端子から出力する差動論理部と、差動論理部に電流を供給する電流源回路であって前記電流の大きさが制御可能な電流源回路と、差動信号出力端子に接続された負荷回路と、負荷回路に接続され、一対の差動信号出力端子の直流出力電圧が一定の電圧になるように負荷回路の負荷を制御する負荷制御回路と、を備える。 （もっと読む）

【解決手段】PLL及びVCOを含む発振システムのようなノイズに敏感なアナログ回路について適応切替周波数回路を含む電圧調整器を含む装置が開示される。例において、装置は参照クロック発振器30、低ジッタ発振器170a、低ジッタ発振器について電源電圧WD_REGを調整するためにクロック信号入力を含む電源120、低ジッタ発振器出力周波数が安定している場合クロック検出器制御信号BOOST_CLK_SELを生成するクロック検出器、クロック検出器制御信号がアサートされた場合、低ジッタ発振器出力信号の周期ジッタの影響を抑制するために、電源へのクロック信号CLK入力として、参照クロック発振器出力信号REF_CLK、及び低ジッタ発振器出力信号VCO_CLKのうち一つを選択するマルチプレクサ110を含む。他の例において、クロック検出器制御信号は低ジッタ発振器出力周波数が安定している場合、電源のクロック信号入力として低ジッタ発振器出力信号を選択するために、マルチプレクサを制御する。 （もっと読む）

【課題】比較的小さい回路規模で、発振停止を防ぐことのできる発振装置を提供する。
【解決手段】電流源から動作電流が加えられて発振信号を出力する発振器と、予め決められた時間の計測を開始し、前記計測が終了するとタイムアウト信号を出力する、少なくとも一つのタイマーと、前記タイマーから出力される前記タイムアウト信号を受信したときに、前記発振器から出力される前記発振信号の発振レベルと基準レベルとを比較し、前記発振レベルが前記基準レベル以上である場合、前記発振器に加えられる前記動作電流を減少させる制御を少なくとも１回行う制御部と、を備える。 （もっと読む）

【課題】従来技術の欠点を克服する、経年劣化補償方法及び発振回路の制御モジュールの提供。
【解決手段】発振回路装置は作用端から制御電圧Ｖｃｔｒｌを受信し、制御電圧Ｖｃｔｒｌに応じて所定周波数のクロック信号Ｖｏｕｔを出力し、経年劣化補償方法は、（ａ）作用端からの制御電圧Ｖｃｔｒｌを検査し制御電圧Ｖｃｔｒｌの第１の値Ｖ_１を得る段階、（ｂ）所定の時間期間ΔＴが経過した後、作用端からの制御電圧Ｖｃｔｒｌを検査し前記制御電圧の第２の値Ｖ_２を得る段階、（ｃ）制御電圧Ｖｃｔｒｌの前記第１の値と第２の値Ｖ_１、Ｖ_２の間に差があるかを決定する段階、（ｄ）差があると決定された場合、前記差に基づき制御電圧Ｖｃｔｒｌの値の補償を実行する段階、及び（ｅ）段階（ｂ）乃至（ｄ）を繰り返す段階、を有する。 （もっと読む）