説明

国際特許分類[H03L7/00]の内容

電気 (1,674,590) | 基本電子回路 (63,536) | 電子的振動またはパルス発生器の自動制御,起動,同期または安定化 (3,550) | 周波数または位相の自動制御;同期 (3,453)

国際特許分類[H03L7/00]の下位に属する分類

国際特許分類[H03L7/00]に分類される特許

241 - 247 / 247


本発明は、監視される性能指標に応答して集積回路の性能を制御するための、方法および回路構成に関し、集積回路の電力供給は、前記性能指標に基づいて制御される。制御された電力供給の雑音レベルと前記集積回路内で発生されたクロック周波数の少なくとも一方が監視され、チェック結果が所定の範囲内にない場合、それぞれの制御信号が制御機能にフィードバックされる。それによって、プロセス変動への簡単で容易に拡張可能な自動適応が達成されることができる。
(もっと読む)


複数の出力クロック信号を生成するクロック発生器において、PLLからクロック発生器へジッタ入力クロックが提供される場合、クロック発生器を入力基準クロックと同期させる装置及び方法が提供される。クロック発生器及びPLLは、それぞれ、同一の比を有する分周器を有する。前記装置は、同期装置(205)及び状態機械(210)を有する。同期装置は、入力基準クロック及びジッタ入力クロックを受信し、そしてそれらからジッタ入力クロックに対し同期入力クロック信号を生成する。状態機械は、同期入力クロック信号及びジッタ入力クロックを受信し、ジッタ入力クロックを用い同期入力クロック信号と同期し、そしてジッタ入力クロックが所定の最大数のクロック幅までのジッタを有する場合、再同期動作を自制する。
(もっと読む)


従来技術の不利な点を取り除き、特性(1)高い長期安定性、(2)低位相雑音、(3)高耐熱性、(4)その基準発振器の周波数についての正確な値、を改善したMEMS基準発振器を提供することが、本発明の目的である。
(もっと読む)


直接デジタル合成方式による周波数合成器は、入力(3)に存在する位相増分Mによって位相信号Pを周期的に増加するための位相アキュムレータ(1)と、位相信号Pの位相値に対応する正弦関数値を決定するため正弦関数値表をメモリーセルに記憶する記憶装置(6)と、時間対離散の正弦関数値を擬似アナログ正弦時間関数に変換するためのデジタル−アナログ変換器(11)と、擬似アナログ正弦時間関数を平滑化するためのアンチエイリアシングローパスフィルタ(16)とを備える。直接デジタル合成方式による周波数合成器はさらに、記憶装置(6)とデジタル−アナログ変換器(11)との間に接続された、時間対離散の正弦関数値に非周期的信号(NS)を重ね合わせる加算器(19)を含む。 (もっと読む)


【課題】 低速な同期信号を分配することによって、同期バスの動作周波数を高速に維持し、基板配線からの輻射ノイズへの対策を不要にする。
【解決手段】 各LSI2,3,4が備える内部クロック生成回路11,12,13は、内部クロックを発振する準備が完了すると、クロック同期信号生成回路14へ発振準備完了信号CLK_EN1,2,3を送信する。すると、クロック同期信号生成回路14は各LSI2,3,4へ低速のクロック同期信号SYNC_PULSEを送信する。これにより、各LSI2,3,4の内部クロック生成回路11,12,13は、クロック同期信号SYNC_PULSEに同期して、各水晶発振子8,9,10の信号を逓倍した高速のバスクロック信号CLK1,2,3を生成して共通の同期バス1へ送信する。従って、各LSI2,3,4が接続される同期バス1の動作周波数は高速のまま、信号線を流れるクロック同期信号SYNC_PULSEは低速となるので、基板からの輻射ノイズを低減することができる。 (もっと読む)


【課題】 100 GHz以上の高速で動作するリタイミング回路を提供する。
【解決手段】 クロック光を光吸収層205に照射したとき電子・正孔対が発生し、この層でのキャリア密度の変化により電気信号伝送路102の特性インピーダンスが変化し電気信号伝送速度が変化して、データ信号がクロック光に同期する。光励起で発生した電子・正孔対のうちの電子は緩衝層204,電子走行層203,電子取出層202から取出電極105,106に取り出され、正孔は拡散緩衝層206から接地電極103,104に取り出され、それら電子、正孔の寿命は再結合寿命に依存せず短い。 (もっと読む)



241 - 247 / 247