【課題】冗長化された基準周波数発生システムにおいて、現用側と予備側での出力切替時に出力信号のタイミングが急激に変動するのを防止する。
【解決手段】現用側の基準周波数発生装置５１においては、自機のＧＰＳ受信機２１ａが生成する１ＰＰＳ信号がＰＬＬ回路２２ａに供給される。予備側の基準周波数発生装置５２においては、現用側の基準周波数発生装置５１のＧＰＳ受信機２１ａからケーブル１０１を介して出力された１ＰＰＳ信号がＰＬＬ回路２２ｂに供給される。予備側に入力された１ＰＰＳ信号は、ケーブル１０１と遅延量が等しいケーブル１０２を介して現用側に戻される。現用側の基準周波数発生装置５１は、自機のＧＰＳ受信機２１ａからの１ＰＰＳ信号と、予備側に出力して戻された１ＰＰＳ信号と、の時間差に基づき補正用信号を出力する。予備側の基準周波数発生装置５２は、補正用信号に基づいて、ＰＬＬ回路２２ｂの出力信号の位相を調整する。 （もっと読む）

【課題】チャージポンプを用いずに、出力周波数の精度を高くすることのできる自動調整発振器を提供する。
【解決手段】発振器１０は、発振回路１１、パルスカウンタ１２、充電回路１３、リセット回路１４、調整回路１５及びタイミング制御部を備えている。タイミング制御部から供給されたカウント開始信号に基づいてパルスカウンタ１２は、発振回路１１から出力される周波数ｆ０のパルス信号をカウントし、この間、出力信号Ｓ１を充電回路１３に供給する。充電回路１３は、出力信号Ｓ１が供給されている間、定電流減ＰＳ１とコンデンサＣ１とを接続し、接続ノードＮＤ１の電圧Ｖ１を上昇させる。調整回路１５は、出力信号Ｓ１の出力が終了した場合の電圧Ｖ１が、高電位基準電圧ＶＨより高い場合には、周波数ｆ０を高くする調整値を発振回路１１に供給し、低電位基準電圧ＶＬより低い場合には、周波数ｆ０を低くする調整値を発振回路１１に供給する。 （もっと読む）

【課題】冗長化された基準周波数発生システムにおいて、現用側と予備側での出力切替時に出力信号のタイミングが急激に変動するのを防止する。
【解決手段】現用側の基準周波数発生装置５１においては、自機のＧＰＳ受信機２１ａが生成する１ＰＰＳ信号がＰＬＬ回路２２ａに供給される。予備側の基準周波数発生装置５２においては、現用側の基準周波数発生装置５１のＰＬＬ回路２２ａから出力された１Ｈｚの信号が、第１伝送経路を経由してＰＬＬ回路２２ｂに供給される。予備側に入力された１Ｈｚの信号は、前記第１伝送経路と遅延量が等しい第２伝送経路を経由して現用側に戻される。現用側の基準周波数発生装置５１は、自機のＰＬＬ回路２２ａからの１Ｈｚの信号と、予備側に出力して戻された１Ｈｚの信号と、の時間差に基づき補正用信号を出力する。予備側の基準周波数発生装置５２は、補正用信号に基づいて、ＰＬＬ回路２２ｂの出力信号の位相を調整する。 （もっと読む）

【課題】ユーザ側装置で立上りタイミングが一致した２つの信号を容易に得られる基準周波数発生装置を提供する。
【解決手段】基準周波数発生装置は、ユーザ側装置へ１０ＭＨｚ及び１Ｈｚの信号をそれぞれ出力する２つの出力端子と、ユーザ側装置から戻された上記信号をそれぞれ入力する２つの入力端子と、を備える。基準周波数発生装置を初めてユーザ側装置に接続したときは、２つの出力端子から出力される波形は何れも、その立上りタイミングがＵＴＣの１秒に正確に同期している。この基準状態で、出力する１Ｈｚの波形と、ユーザ側装置から戻された１Ｈｚの波形との間で、立上りタイミングの差が測定される。また、ユーザ側装置から戻された１Ｈｚの波形と、同様に戻された１０ＭＨｚの波形との間で、立上りタイミングの差が測定される。ＣＰＵは、得られた時間差に基づき、１０ＭＨｚ及び１Ｈｚの出力信号波形の位相を所定の関係に従って調整する。 （もっと読む）

【課題】従来のデューティ検出回路では、キャパシタに対するプリチャージ後の充放電動作が、通常のデューティ検出動作中の充放電動作とは異なるものとなり、正確なデューティ検出ができなかった。
【解決手段】内部クロック信号ＣＬＫがハイレベルを取る期間とロウレベルを取る期間との比（デューティ比）を積算し、電気的に記憶する記憶部（キャパシタＣ１，Ｃ２）と、記憶部（キャパシタＣ１，Ｃ２）における積算動作（デューティ検出動作）を制御する積算動作制御回路４２と、一端が積算動作制御回路４２と接続され、他端が電源線（ＶＤＤ，ＧＮＤ）に接続された定電流回路（バイアストランジスタＢＴｒ１，ＢＴｒ２）と、積算結果を初期化するプリチャージ回路４３とを備え、プリチャージ回路４３による初期化の実施中に電流回路（バイアストランジスタＢＴｒ１，ＢＴｒ２）に電流を流すようにする。 （もっと読む）

【課題】τ秒平均時間の短い期間における短期安定度を向上させた原子発振器を提供する
。
【解決手段】周波数制御部２は、光検出器の出力信号をデジタル信号に変換するＡ／Ｄ変
換器１２と、制御電圧を所定の周期又はデューティ比で間欠的に出力するタイミングを生
成するタイマ（制御周期生成手段）１３と、タイマ１３により生成されたタイミングに基
づいて出力された制御電圧Ｖｃをアナログ電圧に変換するＤ／Ａ変換器１０と、タイマ１
３のタイミングに基づいて、パワーダウンする期間を指示した信号を出力するＩＯ（パワ
ーダウン生成部）１４と、全体の動作を制御するＣＰＵ１１と、を備え、ＩＯ１４は、少
なくとも周波数合成逓倍部４、又は／及び、原子共鳴部３をパワーダウンするように構成
されている。 （もっと読む）

【課題】動作回路の通信タイミングを考慮すると共に、分周時に出力クロック信号の位相調整が可能なクロック分周回路、及びクロック分周方法を提供することである。
【解決手段】本発明にかかるクロック分周回路１００は、入力クロック信号（クロックＳ）のクロックパルスと、通信タイミング信号２６と、位相調整信号６０に応じて生成されたリセット値８１と、に基づき、入力クロック信号に対する通信タイミングの相対的な位相を示すカウント値５５を生成し、カウント値５５に基づき入力クロック信号のＭ個のクロックパルスのうち通信タイミング以外のクロックパルスに対してクロックパルスをマスクするマスク信号２５を生成するマスク制御回路２０を有する。更に、マスク信号２５に応じて入力クロック信号のクロックパルスをマスクするマスク回路１０を有する。 （もっと読む）

【課題】 プロセス要因で生じるクロック信号の位相バラツキを抑える。
【解決手段】 信号生成回路１００は、クロック信号PLLCKが通るクロック信号線３０に１以上のクロックバッファ３１が配置され、１以上のクロックバッファ３１によりクロック信号PLLCKを遅延させ、遅延したクロック信号に基づき所定の信号を生成する。この信号生成回路１００は、前記クロックバッファ３１と同一チップ上に形成された複数のクロックバッファ４１を有して構成される参照用クロックバッファ４０と、参照用クロックバッファ４０の遅延量を検知し、この遅延量と予め定められた遅延量との差に基づく位相調整信号PHADJを出力する遅延検知回路５０と、位相調整信号PHADJに応じて、クロック信号PLLCKの位相を変える位相調整回路２０と、を備える。 （もっと読む）

【課題】基準信号の周波数を容易かつすばやく校正し、無線基地局の安定動作を実現すること。
【解決手段】ＧＰＳユニット１４と、基準信号を発振し、電圧を印加することで前記基準信号の周波数が可変する発振源２２と、予め定められた測定時間における基準信号のパルス数を測定し、予め定められた基準パルス数からの測定したパルス数の誤差を示す周波数偏差ｔｆを測定する制御ユニット１１と、周波数偏差をなくすために発振源２２に印加される電圧値の指標を示す調整基準値を記憶するＲＡＭ１７と、周波数偏差ｔｆが閾値Ｂを超えた場合、調整基準値を用いて、基準信号の周波数を補正し、且つ、周波数偏差ｔｆが閾値Ｂを超えない場合、周波数偏差ｔｆをなくすような電圧値を基準信号発振部に印加することで前記基準信号の周波数を繰り返し補正する制御ユニット１１と、を備える。 （もっと読む）

【課題】よりジッタの少ないクロック信号を発生させること。
【解決手段】周期信号を発生するＤＤＳ回路と、入力信号と基準信号とを比較して２値化信号を出力するコンパレータと、を有し、前記ＤＤＳ回路において発生される前記周期信号に対し、前記基準信号との交差点における変化率を増加させる補正を行う変化率補正手段を備えることを特徴としている。 （もっと読む）