【目的】 周波数保持精度を向上させる。
【構成】 ローレベルの基準クロック断アラーム信号を入力すると、ラッチ回路はフィルタ５の出力信号を保持し、以降、基準クロックに対する位相同期動作は停止される。カウンタ１２は分周器１０の出力クロックの１周期ごとに計数動作繰り返す。カウンタ１２の計数値はＶＣＯ９の発振周波数に対応しており、メモリ１３はアラーム信号がローレベルになったとき、計数値を記憶する。コンパレータはメモリ１３が記憶する計数値と、カウンタ１２の計数値とを比較し、アップ／ダウン・カウンタ１５を制御する。その結果、ＶＣＯ９の発振周波数の変動に応じて変化するカウンタ１５の計数値が加算器１６によってラッチ回路６が保持する値に加算され、ＶＣＯ９の制御電圧が調整される。従って、電源電圧や温度が変動しても、ＶＣＯ９の発振周波数は一定に保たれる。 （もっと読む）