説明

国際特許分類[H04J3/22]の内容

電気 (1,674,590) | 電気通信技術 (544,871) | 多重通信 (20,054) | 時分割多重化方式 (2,402) | 複数の送信源が異なる速度または符号をもつもの (6)

国際特許分類[H04J3/22]に分類される特許

1 - 6 / 6


【課題】重畳信号を用いた通信の通信速度を向上させることができる通信システムおよび伝送ユニットを提供する。
【解決手段】信号送受信部10によって伝送路2に繰り返し送出される伝送信号は、1フレームごとに時間軸方向において複数の期間に分割され、一部の期間が重畳信号を重畳可能な重畳可能期間となり、残りの期間が重畳信号の重畳に使用されない重畳不可期間となる。伝送ユニット1は、伝送信号の1フレームに占める重畳可能期間の割合を変化させる信号調整部11を有している。信号調整部11は、第2通信端末4間で送受信される重畳信号の伝送状況に応じて重畳可能期間の割合を調整する。具体的には、信号調整部11は、第2通信端末4同士が重畳信号を用いて伝送する伝送データが多いほど、伝送信号の1フレームに占める重畳可能期間の割合が大きくなるように重畳可能期間の割合を調整する。 (もっと読む)


【課題】各チャネルが伝送路の特性に合わせて最適な周波数で伝送することができる制御回路及び回路間通信方法を目的とする。
【解決手段】本発明にかかる制御回路は、第1の回路1から第2の回路2へのデータ信号の送信において、第1の回路1からのデータ信号を、複数チャネルを用いて出力する出力回路3と、出力回路3から出力されたデータ信号を第2の回路2に入力する入力回路3を備える制御回路である。出力回路3は、複数チャネル毎に、複数の異なるクロック周波数を供給するクロック周波数生成手段31と、複数チャネルの各々のチャネルが、複数の異なるクロック周波数に基づいてデータ信号を出力する出力32とを備え、入力回路4は、出力手段32から取得したデータの受信品質を比較した結果に基づいて第2の回路2に出力するデータ信号を選択する判定手段41を備えるものである。 (もっと読む)


【課題】異なるビットレートのデータを混在して伝送する場合において、既存システムとの整合性を維持しながらも、簡易にBIP演算を行なう。
【解決手段】基本ビットレートおよび他のビットレートを有するデータ信号に、それぞれ該基本ビットレートのヘッダ情報を付加し(42a,42b)、前記ヘッダ情報が付加されたデータ信号について時分割多重によりデータ列を構成する(43)とともにフレームヘッダの付加によりフレーム信号を構成し(44a,44b)、連続して構成される前記フレーム信号のパリティを算出し(45)、前記パリティの演算結果に基づき前記基本ビットレートおよび前記他のビットレートのデータ信号のパリティ検査のためのパリティビットを該フレーム信号に挿入する(46,47)。 (もっと読む)


【課題】表示側装置を有するカーオーディオシステムなどに適用されるデータ入力処理システムにおいて、キースキャン回路やロータリエンコーダから出力されるサンプリング周期の長い低速処理信号と、リモコン装置などから出力されるサンプリング周期の短い高速処理信号を、少数の信号線を介してコントローラに出力できるデータ入力処理回路を提供する。
【解決手段】筐体10に実装されるコントローラから入力されるクロック信号に同期させた信号である低速処理信号(第1のデジタル信号)と、前記クロック信号に非同期の信号である複数の高速処理信号(第2のデジタル信号)のうちから一の前記高速処理信号を選択し、選択した前記高速処理信号のデジタルスルーによる信号とを、時分割多重により前記コントローラに出力する、表示側筐体20に実装されるデータ入力処理回路22から構成される。 (もっと読む)


【課題】 複数のパケット化されたディジタル信号が、異なったビットレートと異なったクロックで入力されても、定まったクロックとタイミングで入力順序を乱すことなく優先順位に応じた多重が実現できる。
【解決手段】 複数のパケット化されたディジタル信号を、異なったビットレートと異なったクロックで入力し、その複数のディジタル信号を多重化し、同一クロックで出力する。優先度制御部13は、同一クロックで出力するためのバッファメモリ11a〜11dと入力される複数のパケットに優先順位を設定する。出力制御部14は、優先順位に基づきパケット毎多重化し、入力パケットの送出順序の逆転を防止するように出力する。メモリ制御部12a〜12dは、出力伝送路の混み具合に応じ、バッファメモリ11a〜11dがオーバフローを起こさないよう入力パケットの伝送にブレーキングをかけ、パケットを優先度に応じ出力するように動作させる。 (もっと読む)


【目的】 書込み要求と読出し要求が重複しても、SRAMを使ってフレームフォーマットを変換することができるようにする。
【構成】 フレームフォーマット変換用のSRAM2aに対するデータの書込みは、変換先の伝送クロックのハイレベルの期間に行なわれる。これに対し、SRAM2aからのデータの読出しは、変換先の伝送クロックのロウレベルの期間に行なわれる。これにより、書込み要求と読出し要求が重複しても、書込みと読出しを同時に行なうことができる。 (もっと読む)


1 - 6 / 6