それぞれ、量子化ステップより実質的に大きい、公称インピーダンスを有し、量子化ステップより実質的に小さい、インピーダンスステップだけ、相互にインクリメント的に異なる、比較的に少数のサブドライバブランチまたはスライスを有する、高分解能出力ドライバ。一実装では、かかる「差動」または「非一様」サブドライバスライスは、ｎ ｃｈｏｏｓｅ ｋ等化器の個別の要素を実装し、各かかる差動サブドライバスライスは、一様要素インピーダンス較正ＤＡＣによって実装される。別の実装では、一様スライス等化器の各構成要素は、差動スライスインピーダンス較正ＤＡＣによって実装され、さらに別の実装では、差動スライス等化器の各構成要素は、差動スライスインピーダンス較正ＤＡＣによって実装される。付加的セットの実装の実装では、等化およびインピーダンス較正機能は、階層的実装のネスト化された「ＤＡＣ内のＤＡＣ」配設においてではなく、個別の並列セットのドライバブランチにおいて、双方向に実装される。かかる双方向配設を通して、等化器および較正器量子化の倍増が回避され、それによって、規定の範囲および分解能を満たすために要求されるサブドライバスライスの総数を減少させる。 （もっと読む）

【課題】高速信号伝送において、高インピーダンス線路が不要で、損失の少ない線路長に対しても過補償による波形劣化が発生しない波形補償機能を有する波形補償回路を得る。
【解決手段】第１の伝送線路２ａと、第１の伝送線路の終端部に接続されたインダクタ６と、インダクタを介して第１の伝送線路の終端部に一端が接続され、伝送されるディジタルデータパターンの１ｂｉｔ幅の半分の遅延時間と第１の伝送線路と同程度の特性インピーダンスを持つ第２の伝送線路２ｂと、第２の伝送線路の他端とグランド１００との間に接続された抵抗５と、抵抗に並列接続され、第２の伝送線路からグランドに向かう方向を順方向とするダイオード４とを備える。 （もっと読む）