【課題】省電力モード時に動作する制御部のリソースが、通常電力モード時に動作する制御部のリソースよりも少ない場合であっても、好適に省電力モードを維持するとともに、省電力モードにおいてセキュリティ通信を実現する画像処理装置、及びその制御方法を提供する。
【解決手段】本画像処理装置は、第１の電力モード及び該第１の電力モードよりも消費電力の小さい第２の電力モードを有し、装置全体を制御する第１制御部と、第１の電力モード及び第２の電力モードにおいて電力が供給される第２制御部とを備え、外部装置とセキュリティ通信を実行する。また、第１制御部は、第１の電力モードから第２の電力モードへ移行する際に、セキュリティ通信に関連する複数のセキュリティ関連情報を記憶する記憶部に記憶された複数のセキュリティ関連情報から第２制御部に通知するセキュリティ関連情報を選定する。 （もっと読む）

【課題】高速の物理乱数を安定に発生する物理乱数発生器を提供する。
【解決手段】周期パルスが入力され、遅延時間揺らぎを有する出力信号を出力する第１の遅延回路と、該第１の遅延回路の前記出力信号が入力される第１入力端及び他の信号が入力される第２入力端を有し、前記第１入力端及び前記第２入力端へ入力される信号の到達時刻の時間差に応じて“１”または“０”の信号を確率的に出力する論理回路とを備えた物理乱数発生器であって、前記他の信号と前記周期パルスとは同期関係を有し、前記論理回路は、前記出力信号の到達時刻と前記他の信号の到達時刻との時間差が所定の値（反応時間差：Ｔｈ）のときに確率５０％で“１”の信号を出力する。 （もっと読む）

【課題】小型化した非線形変換部を実現する。
【解決手段】データ処理対象となるデータの構成ビットを複数ラインに分割して入力し、各ラインのデータに対してラウンド関数を適用したデータ変換処理を繰り返して実行する暗号処理部を有し、暗号処理部は、複数ラインを構成する１ラインのデータを入力して、変換データを生成するＦ関数実行部を有し、Ｆ関数実行部は非線形変換処理を実行する非線形変換処理部を有し、非線形変換処理部は１つのＮＡＮＤまたはＮＯＲ演算部と、１つのＸＯＲまたはＸＮＯＲ演算部からなる非線形演算部と、ビット置換部との繰り返し構造を有する。この繰り返し構成により小型化された非線形変換部を実現する。 （もっと読む）

【課題】 ＨＳＭを用いる検証サーバにおいて、検証要求を受け付けてから検証結果を応答するまでの時間を短くし、検証サーバの処理性能を向上すること。
【解決手段】 ＨＳＭがＩ／Ｆ部１４８に接続されている検証サーバ１３０に、第一のソフトウェア暗号モジュール１４２と、第二のソフトウェア暗号モジュール１４３と、を備えておき、ＨＳＭ、第一のソフトウェア暗号モジュール１４２及び第二のソフトウェア暗号モジュール１４３の負荷状態を暗号モジュール監視部１４１で監視し、証明書の検証処理において暗号演算を行う際には、暗号モジュール選択部１４０において負荷が最もかるい暗号モジュールをこれらのなかから選択して、暗号演算を行う。 （もっと読む）

【課題】機密データをセキュアに記憶するためのデータ記憶回路、およびデータを処理および記憶するためのデータ処理装置、ならびに方法を開示する。
【解決手段】データ記憶回路は、データを記憶するための複数のデータ記憶場所を備える、データ記憶と、データ記憶にアクセスするための要求を受信するための入力と、データ記憶内の物理データ記憶場所へのアクセス要求に指定されたアーキテクチャデータ記憶場所をマッピングするためのリネーミング回路と、データ記憶内へのデータの記憶に先立って、データを暗号化するための暗号化回路であって、その中にデータが記憶される物理データ記憶場所に応じて、暗号化キーを生成するように構成される、暗号化回路と、データ記憶から読み取られたデータを復号するための復号回路であって、そこからデータが読み取られる物理データ記憶場所に応じて、復号キーを生成するように構成される、復号回路と、を備える。 （もっと読む）

【課題】外部記憶メディアの状態にかかわらず暗号器の正当性の確認を行うことができるようにする。
【解決手段】暗号器１５３に対するテストモードを設定するモード選択部１７１と、テストモード中のＤＭＡコントローラ１５２の動作を制御するＤＭＡコントローラ制御部１７４と、テストモード中の暗号器１５３の動作を制御する暗号器制御部１７３とを有し、テストモード時に暗号器１５３を通してメモリとＳＲＡＭ１５１との間でテストデータの読み取り、書き込みを往復で行うようにＤＭＡコントローラ１５２の転送方向を切り替え制御して暗号器１５３の暗号化、復号に関するテストを行わせるテスト回路１７０を備える。 （もっと読む）

【課題】記憶装置に記憶された機密データが容易に改ざんされたり読み出されたりすることを防止することが可能な半導体集積回路を提供すること。
【解決手段】本発明にかかる半導体集積回路１０は、複数のＣＰＵ暗号キーを格納するＣＰＵ暗号キー格納部６０と、複数のＣＰＵ暗号キーのうち何れかのＣＰＵ暗号キーをＣＰＵ暗号キー格納部６０の中から選択して出力するＣＰＵ３０と、ＣＰＵ３０によって選択されたＣＰＵ暗号キーと、外部から供給された外部暗号キーと、に基づいて内部暗号キーを生成する内部暗号キー生成回路４０と、ＣＰＵ３０から出力されたアドレス信号Ａ０〜Ａｎを内部暗号キーに基づいて変換し、アドレス信号Ｂ０〜Ｂｎとして出力するアドレス変換回路５０と、を備える。 （もっと読む）

【課題】ファイルの安全性の向上を容易に実現すること。
【解決手段】暗号化手段１ａは、情報処理装置２から受信した平文ファイル３を暗号化して生成した暗号化ファイル４を情報処理装置２に送信する。情報処理装置２は、暗号化ファイル４を復号して取得した平文ファイル３の補助記憶装置２ａへの出力を制限して暗号化ファイル４の編集を行う。復号手段１ｂは、情報処理装置２から暗号化ファイル４を編集した暗号化ファイル４ａを受信すると、暗号化ファイル４ａを復号して平文ファイル３ａを生成し、平文ファイル３に対応するファイルとして平文ファイル３ａを情報処理装置２に送信する。 （もっと読む）

【課題】外部クロック信号の周期が変更された場合であっても鍵が特定される可能性を低減することが可能な暗号化処理回路を提供すること。
【解決手段】暗号化処理回路１００は、レジスタに格納されている情報を取得し、当該取得された情報を予め設定された方式に従って鍵に基づいて変換し、当該変換された情報を当該レジスタに格納する、ラウンド処理を実行することにより、入力された情報を暗号化する暗号化処理回路である。暗号化処理回路１００は、外部から外部クロック信号が入力され、フィードバック制御を行うことにより、当該入力された外部クロック信号と同期した内部クロック信号を生成する位相同期回路１０１と、上記生成された内部クロック信号に同期して作動するように構成され、且つ、上記ラウンド処理を繰り返し実行することにより、上記入力された情報を暗号化するラウンド処理回路１０２と、を備える。 （もっと読む）

【課題】不正ソフトウェアによる正規の暗号鍵を用いた暗号化通信の防止を図ること。
【解決手段】通信装置１０１内のセキュアモジュール１０２は、暗号鍵Ｋをセキュアに管理している。セキュアモジュール１０２は、暗号化通信をおこなうプログラムの改ざんの有無を検出する。セキュアモジュール１０２は、改ざんされていない正規プログラムには暗号鍵Ｋを供するが、改ざんされた不正プログラムには暗号鍵Ｋを用いた暗号化通信ができないようにする。これにより、不正プログラムが送信内容を偽装したとしても、暗号鍵Ｋにより暗号化通信ができないため、安全な暗号化通信を担保できる。 （もっと読む）