センサモジュールおよびセンサモジュールの製造方法
【課題】磁気ヘッドから出力されたカードデータが第三者に盗取されることはなく、データの安全性を確保することができるセンサモジュールを提供する。
【解決手段】センサモジュール１０Ａでは、接続端子と抵抗素子とＡ／Ｄ変換チップとデジタルＩＣとを取り付けた可撓性基板１３の前端部が一方向へ向かって４つに折り畳まれた状態で所定容積のハウジング１１の内部に収容され、接続端子と抵抗素子とＡ／Ｄ変換チップとデジタルＩＣとが可撓性基板１３の前端部とともにハウジング１１の内部に充填されたエポキシ樹脂２８によってハウジング１１に固定されている。
【解決手段】センサモジュール１０Ａでは、接続端子と抵抗素子とＡ／Ｄ変換チップとデジタルＩＣとを取り付けた可撓性基板１３の前端部が一方向へ向かって４つに折り畳まれた状態で所定容積のハウジング１１の内部に収容され、接続端子と抵抗素子とＡ／Ｄ変換チップとデジタルＩＣとが可撓性基板１３の前端部とともにハウジング１１の内部に充填されたエポキシ樹脂２８によってハウジング１１に固定されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センサモジュールおよびその製造方法に関する。
【背景技術】
【０００２】
ドーム状のレンズ部とその下端から下方に延出する筒状のケース部とを備えたレンズ一体ケースと、ケース部に収容された取付板と、ケース部に収容されて取付板の下方に配置された回路基板と、取付板の上面に固定されたセンサと、ケース部の下端開口を塞ぐ下板とから形成されたセンサモジュールがある（特許文献１参照）。このセンサモジュールでは、センサから下方に延びる複数の端子が取付板と回路基板と下板とを貫通し、下板から下方へ突出している。センサは、その端子の回路基板に対する貫通部において回路基板に接続されている。回路基板は、センサから出力されたアナログ信号を増幅しつつデジタル信号に変換する。このセンサモジュールは、レンズ一体ケース内に取付板に固定されたセンサや回路基板が積層状態で収容されており、ケース部の下端開口が下板に被覆されているから、レンズ一体ケース内にそれらを納めることができ、センサモジュールの小型化を図ることができる。
【先行技術文献】
【特許文献】
【０００３】
特開２００２−１３１４４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
前記公報に開示のセンサモジュールは、それに取り付けられた回路基板においてセンサから出力されたアナログ信号を増幅しつつデジタル信号に変換するが、そのデジタル信号を暗号化することはできない。したがって、センサモジュールから出力されたデジタル信号を第三者が盗取し、そのデジタル信号からデータが第三者に取得されてしまう場合がある。また、取付板や回路基板がレンズ一体ケース内に露出しているから、レンズ一体ケースから回路基板を取り出し、それにデータを盗取するための回路を設置することができ、データの安全性を確保することができない。
【０００５】
本発明の目的は、センサから出力された各種データが第三者に盗取されることはなく、データの安全性を確保することができるセンサモジュールおよびそのセンサモジュールの製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
前記課題を解決するための本発明に係るセンサモジュールは、一方向へ延びる可撓性基板と、可撓性基板の前端部に設置された信号処理装置と、測定対象からの測定量をアナログ信号に変換するセンサ素子とを備え、信号処理装置が、センサ素子に接続されてセンサ素子から出力されたアナログ信号を受信する接続端子と、接続端子に接続されて接続端子がセンサ素子から受信したアナログ信号をデジタル信号に変換するＡ／Ｄ変換チップと、Ａ／Ｄ変換チップに接続されてＡ／Ｄ変換チップから出力されたデジタル信号を暗号化するデジタルＩＣとを含み、接続端子とＡ／Ｄ変換チップとデジタルＩＣとを取り付けた可撓性基板の前端部が一方向へ向かって少なくとも２つに折り畳まれた状態で所定容積のハウジングの内部に収容され、接続端子とＡ／Ｄ変換チップとデジタルＩＣとが可撓性基板の前端部とともにハウジングの内部に充填された固化物質によってハウジングに固定されていることにある。
【０００７】
本発明に係るセンサモジュールの一例としては、接続端子とＡ／Ｄ変換チップとデジタルＩＣとが一方向へ並んだ状態で可撓性基板の前端部に設置され、可撓性基板の前端部が接続端子とＡ／Ｄ変換チップとの間で折曲されているとともに、Ａ／Ｄ変換チップとデジタルＩＣとの間で折曲されている。
【０００８】
本発明に係るセンサモジュールの他の一例としては、可撓性基板の前端部のうちの接続端子を設置する部分が一方向へ並ぶ接続端子設置領域と電子部品設置領域とに区分され、接続端子設置領域と電子部品設置領域とに間で一方向へ向かって折曲されている。
【０００９】
本発明に係るセンサモジュールの他の一例としては、センサ素子がコイルとコアとを有して所定のデータを記憶した磁気カードからデータを読み取る磁気ヘッドである。
【００１０】
本発明に係るセンサモジュールの製造方法は、一方向へ延びる可撓性基板と、可撓性基板の前端部に設置された信号処理装置と、所定容積のハウジングと、測定対象からの測定量をアナログ信号に変換するセンサ素子とから作られるセンサモジュールの製造方法であり、信号処理装置が、センサ素子に接続されてセンサ素子から出力されたアナログ信号を受信する接続端子と、接続端子に接続されて接続端子がセンサ素子から受信したアナログ信号をデジタル信号に変換するＡ／Ｄ変換チップと、Ａ／Ｄ変換チップに接続されてＡ／Ｄ変換チップから出力されたデジタル信号を暗号化するデジタルＩＣとを含み、可撓性基板の前端部に接続端子とＡ／Ｄ変換チップとデジタルＩＣとを設置する設置工程と、可撓性基板の前端部を一方向へ向かって少なくとも２つに折り畳む折曲工程と、折り畳んだ可撓性基板の前端部を接続端子とＡ／Ｄ変換チップとデジタルＩＣとともにハウジングの内部に収容する収容工程と、ハウジング内部に固化物質を充填し、固化物質によって接続端子とＡ／Ｄ変換チップとデジタルＩＣとを可撓性基板の前端部とともにハウジングの内部に固定する固定工程とを有する。
【００１１】
本発明に係るセンサモジュールの製造方法の一例として、設置工程では、接続端子とＡ／Ｄ変換チップとデジタルＩＣとが一方向へ並んだ状態で可撓性基板の前端部に設置され、折曲工程では、可撓性基板の前端部が接続端子とＡ／Ｄ変換チップとの間で折曲されるとともに、Ａ／Ｄ変換チップとデジタルＩＣとの間で折曲される。
【００１２】
本発明に係るセンサモジュールの製造方法の他の一例として、折曲工程では、可撓性基板の前端部のうちの接続端子を設置する部分が一方向へ並ぶ接続端子設置領域と電子部品設置領域とに区分され、接続端子設置領域と電子部品設置領域とに間で一方向へ向かって折曲されている。
【００１３】
本発明に係るセンサモジュールの製造方法の他の一例としては、センサ素子がコイルとコアとを有して所定のデータを記憶した磁気カードからデータを読み取る磁気ヘッドである。
【発明の効果】
【００１４】
本発明に係るセンサモジュールによれば、それを構成する信号処理装置がデジタル信号を暗号化するデジタルＩＣを含み、デジタルＩＣがハウジング内に固定されているから、モジュール自身においてセンサから出力された各種データの暗号化を行うことができる。センサモジュールは、センサから出力された各種データがデジタルＩＣによって暗号化され、暗号化された信号がセンサモジュールから外部に出力されるから、第三者が暗号化されたデータを盗取したとしても、そのデータを復号化しなければデータの内容を把握することができず、データの安全性を確保することができる。センサモジュールは、接続端子とＡ／Ｄ変換チップとデジタルＩＣとを取り付けた可撓性基板の前端部が一方向へ向かって少なくとも２つに折り畳まれた状態でハウジングの内部に収容され、接続端子とＡ／Ｄ変換チップとデジタルＩＣとが可撓性基板の前端部とともにハウジングの内部に充填された固化物質によってハウジングに固定されているから、接続端子とＡ／Ｄ変換チップとデジタルＩＣとをハウジングの内部に一体に固定することができ、暗号化を行うデジタルＩＣを含むモジュールの小型化を実現することができる。このセンサモジュールは、可撓性基板の前端部をハウジングから取り出すときに固化物質を取り除かなければならず、固化物質を取り除く際に、基板のみならず、接続端子やＡ／Ｄ変換チップ、デジタルＩＣが破壊されるから、基板にデータ盗取用回路を設置して再び組み立てることはできず、基板に対するデータ盗取用回路の設置を防ぐことができ、データの安全性を確実に確保することができる。
【００１５】
可撓性基板の前端部が接続端子とＡ／Ｄ変換チップとの間で折曲されているとともに、Ａ／Ｄ変換チップとデジタルＩＣとの間で折曲されているセンサモジュールは、可撓性基板の前端部が一方向へ向かって３つに折り畳まれた状態でハウジングの内部に収容され、接続端子とＡ／Ｄ変換チップとデジタルＩＣとが可撓性基板の前端部とともにハウジングの内部に充填された固化物質によってハウジングに固定されているから、接続端子とＡ／Ｄ変換チップとデジタルＩＣとをハウジングの内部に一方向に重ね合わせて一体に固定することができ、暗号化を行うデジタルＩＣを含むモジュールの小型化を実現することができる。センサモジュールは、デジタルＩＣをハウジング内に固定することで、モジュール自身においてセンサから出力された各種データの暗号化を行うことができ、センサから出力された各種データの安全性を確保することができる。このセンサモジュールは、接続端子とＡ／Ｄ変換チップとデジタルＩＣとが一方向へ並んだ状態で基板の前端部に設置されるから、前端部の両面に接続端子やＡ／Ｄ変換チップ、デジタルＩＣを設置する場合と比較し、前端部の一方の面にそれらを並べて設置することができ、前端部にそれらを容易に設置することができる。
【００１６】
可撓性基板の前端部のうちの接続端子を設置する部分が接続端子設置領域と電子部品設置領域とに区分され、接続端子設置領域と電子部品設置領域とに間で一方向へ向かって折曲されているセンサモジュールは、可撓性基板の前端部が一方向へ向かって４つに折り畳まれた状態でハウジングの内部に収容され、接続端子と電子部品とＡ／Ｄ変換チップとデジタルＩＣとが可撓性基板の前端部とともにハウジングの内部に充填された固化物質によってハウジングに固定されているから、接続端子と電子部品とＡ／Ｄ変換チップとデジタルＩＣとをハウジングの内部に一方向に重ね合わせて一体に固定することができ、暗号化を行うデジタルＩＣを含むモジュールの小型化を実現することができる。センサモジュールは、デジタルＩＣをハウジング内に固定することで、モジュール自身においてセンサから出力された各種データの暗号化を行うことができ、センサから出力された各種データの安全性を確保することができる。このセンサモジュールは、接続端子と電子部品とＡ／Ｄ変換チップとデジタルＩＣとが一方向へ並んだ状態で基板の前端部に設置されるから、前端部の両面に接続端子や電子部品、Ａ／Ｄ変換チップ、デジタルＩＣを設置する場合と比較し、前端部の一方の面にそれらを並べて設置することができ、前端部にそれらを容易に設置することができる。
【００１７】
センサ素子がコイルとコアとを有して所定のデータを記憶した磁気カードからそのデータを読み取る磁気ヘッドであるセンサモジュールは、磁気カードから読み取った各種データがデジタルＩＣによって暗号化され、暗号化された信号がセンサモジュールから外部に出力されるから、暗号化された磁気カードのデータを盗取した第三者がそのデータを復号化しなければ、磁気カードのデータの内容を把握することができず、データの安全性を確保することができる。このセンサモジュールは、第三者による磁気カードのデータの不正な取得を確実に防ぐことができ、第三者による磁気カードの不正な複製や第三者による「なりすまし」を確実に防ぐことができる。
【００１８】
本発明に係るセンサモジュールの製造方法によれば、接続端子とＡ／Ｄ変換チップとデジタルＩＣとを取り付けた可撓性基板の前端部が一方向へ向かって少なくとも２つに折り畳まれた状態でハウジングの内部に収容され、接続端子とＡ／Ｄ変換チップとデジタルＩＣとが可撓性基板の前端部とともにハウジングの内部に充填された固化物質によってハウジングに固定されるから、接続端子とＡ／Ｄ変換チップとデジタルＩＣとをハウジングの内部に一体に固定することができ、暗号化を行うデジタルＩＣを含む小型のセンサモジュールを作ることができる。センサモジュールの製造方法は、デジタルＩＣがハウジング内に固定されるから、自身においてセンサから出力された各種データを暗号化することができ、センサから出力された各種データの安全性を確保可能なセンサモジュールを製造することができる。
【００１９】
設置工程において接続端子とＡ／Ｄ変換チップとデジタルＩＣとが一方向へ並んだ状態で可撓性基板の前端部に設置され、折曲工程において可撓性基板の前端部が接続端子とＡ／Ｄ変換チップとの間で折曲され、Ａ／Ｄ変換チップとデジタルＩＣとの間で折曲されるセンサモジュールの製造方法は、可撓性基板の前端部が一方向へ向かって３つに折り畳まれた状態でハウジングの内部に収容され、接続端子とＡ／Ｄ変換チップとデジタルＩＣとが可撓性基板の前端部とともにハウジングの内部に充填された固化物質によってハウジングに固定されるから、接続端子とＡ／Ｄ変換チップとデジタルＩＣとをハウジングの内部に一方向に重ね合わせて一体に固定することができ、暗号化を行うデジタルＩＣを含む小型のセンサモジュールを作ることができる。センサモジュールの製造方法は、デジタルＩＣがハウジング内に固定されるから、自身においてセンサから出力された各種データを暗号化することができ、センサから出力された各種データの安全性を確保可能なセンサモジュールを製造することができる。このセンサモジュールの製造方法は、接続端子とＡ／Ｄ変換チップとデジタルＩＣとが一方向へ並んだ状態で基板の前端部に設置されるから、前端部の両面に接続端子やＡ／Ｄ変換チップ、デジタルＩＣを設置する場合と比較し、前端部の一方の面にそれらを並べて設置することができ、前端部にそれらを容易に設置することができる。
【００２０】
折曲工程において可撓性基板の前端部のうちの接続端子を設置する部分が一方向へ並ぶ接続端子設置領域と電子部品設置領域とに区分され、接続端子設置領域と電子部品設置領域との間で一方向へ向かって折曲されるセンサモジュールの製造方法は、可撓性基板の前端部が一方向へ向かって４つに折り畳まれた状態でハウジングの内部に収容され、接続端子と電子部品とＡ／Ｄ変換チップとデジタルＩＣとが可撓性基板の前端部とともにハウジングの内部に充填された固化物質によってハウジングに固定されるから、接続端子と電子部品とＡ／Ｄ変換チップとデジタルＩＣとをハウジングの内部に一方向に重ね合わせて一体に固定することができ、暗号化を行うデジタルＩＣを含む小型のセンサモジュールを作ることができる。センサモジュールの製造方法は、デジタルＩＣがハウジング内に固定されるから、自身においてセンサから出力された各種データを暗号化することができ、センサから出力された各種データの安全性を確保可能なセンサモジュールを製造することができる。このセンサモジュールの製造方法は、接続端子と電子部品とＡ／Ｄ変換チップとデジタルＩＣとが一方向へ並んだ状態で基板の前端部に設置されるから、前端部の両面に接続端子や電子部品、Ａ／Ｄ変換チップ、デジタルＩＣを設置する場合と比較し、前端部の一方の面にそれらを並べて設置することができ、前端部にそれらを容易に設置することができる。
【００２１】
センサ素子がコイルとコアとを有して所定のデータを記憶した磁気カードからそのデータを読み取る磁気ヘッドであるセンサモジュールの製造方法は、接続端子とＡ／Ｄ変換チップとデジタルＩＣとを取り付けた可撓性基板の前端部が一方向へ向かって少なくとも２つに折り畳まれた状態で磁気ヘッドを設置するハウジングに収容され、接続端子とＡ／Ｄ変換チップとデジタルＩＣとが可撓性基板の前端部とともにハウジングの内部に充填された固化物質によってハウジングに固定されるから、自身において磁気ヘッドから出力された各種データを暗号化することができ、磁気カードの各種データの安全性を確実に確保することが可能なセンサモジュールを作ることができる。
【図面の簡単な説明】
【００２２】
【図１】一例として示すセンサモジュールの斜視図。
【図２】一例として示す可撓性基板の平面図。
【図３】信号処理装置を設置した可撓性基板の平面図。
【図４】折り曲げた状態で示す可撓性基板の斜視図。
【図５】ハウジングおよび可撓性基板の斜視図。
【図６】ハウジングにエポキシ樹脂を充填中のセンサモジュールの斜視図。
【図７】図１とは異なる態様のセンサモジュールの斜視図。
【図８】可撓性基板の平面図。
【図９】可撓性基板の平面図。
【図１０】図１，７とは異なる態様のセンサモジュールの斜視図。
【図１１】可撓性基板の平面図。
【図１２】可撓性基板の平面図。
【図１３】センサモジュールを利用した一例として示す磁気カード読み取りシステムのハードウェア構成図。
【図１４】外部サーバと磁気ヘッドとの間で行われる処理の一例を示すブロック図。
【図１５】外部認証の一例を示すラダー図。
【図１６】内部認証の一例を示すラダー図。
【図１７】外部サーバとマイクロプロセッサとの間におけるダウンロード処理の一例を示すラダー図。
【図１８】暗号化および復号化に使用する鍵の生成の一例を説明する図。
【図１９】暗号化および復号化に使用する鍵の生成の一例を説明する図。
【図２０】暗号化および復号化に使用する鍵の生成の一例を説明する図。
【図２１】暗号化および復号化に使用する鍵の生成の一例を説明する図。
【図２２】暗号化および復号化に使用する鍵の生成の一例を説明する図。
【図２３】暗号化および復号化に使用する鍵の生成の一例を説明する図。
【図２４】磁気ヘッドとホストコンピュータとの間で行われる処理の一例を示すブロック図。
【図２５】外部認証の一例を示すラダー図。
【図２６】内部認証の一例を示すラダー図。
【図２７】システムにおけるメイン処理の一例を示すラダー図。
【図２８】暗号化および復号化に使用する鍵の生成の他の一例を説明する図。
【図２９】暗号化および復号化に使用する鍵の生成の他の一例を説明する図。
【図３０】暗号化および復号化に使用する鍵の生成の他の一例を説明する図。
【図３１】暗号化および復号化に使用する鍵の生成の他の一例を説明する図。
【図３２】暗号化および復号化に使用する鍵の生成の他の一例を説明する図。
【図３３】暗号化および復号化に使用する鍵の生成の他の一例を説明する図。
【発明を実施するための形態】
【００２３】
添付の図面を参照し、本発明に係るセンサモジュールおよびその製造方法の詳細を説明すると、以下のとおりである。図１は、一例として示すセンサモジュール１０Ａの斜視図であり、図２は、一例として示す可撓性基板１３の平面図である。図３は、信号処理装置１４を設置した可撓性基板１３の平面図であり、図４は、折り曲げた状態で示す可撓性基板１３の斜視図である。図５は、ハウジング１１および可撓性基板１３の斜視図であり、図６は、ハウジング１１の内部にエポキシ樹脂２８（固化物質）を充填中のセンサモジュール１０Ａの斜視図である。図１，２では、縦方向を矢印Ａで示し、横方向を矢印Ｂで示す。
【００２４】
なお、センサ素子として磁気ヘッド１２を例としてセンサモジュール１０Ａを説明するが、センサ素子に特に限定はなく、他のあらゆるセンサ素子を使用することができる。それらセンサ素子には、ストレインゲージ、加速度センサ、レゾルバ、熱電対、白金線センサ、サーミスタ、半導体温度センサ、サーモグラフィー、セラミックスセンサ、高分子膜センサ、感圧導電性ゴム、感圧半導体、感圧フィルム、力角センサ、ＣｄＳセル、フォトダイオード、光電管、焦電センサ、ＣＣＤセンサ、ＰＳＤセンサ、マイクロホン、超音波センサ、半導体ガスセンサ、イオン電極センサ、ホール素子等がある。
【００２５】
センサモジュール１０Ａは、所定容積のハウジング１１および磁気ヘッド１２（センサ素子）と、縦方向（一方向）へ延びる可撓性基板１３（フレキシブルプリント基板）と、信号処理装置１４とから構成されている。ハウジング１１は、金属または合成樹脂から作られ、その内部が中空に成形されている。ハウジング１１は、上端開口１５と下端開口１６とを有する。磁気ヘッド１２は、磁気カード（測定対象）の磁性層に記憶された各種データ（測定量）を電気信号（アナログ信号）に変換する。磁気ヘッド１２は、図１に示すように、その外周面がハウジング１１に包被され、その一部分がハウジング１１の下端開口１６から露出している。磁気ヘッド１２は、図示はしていないが、磁気カードに記憶された各種データをアナログ信号（電気信号）に変換するコイルと、そのコイルが取り付けられたコアとを有する。
【００２６】
可撓性基板１３は、前端部１７と、前端部１７から縦方向へ延出する後端部１８とを有する。可撓性基板１３では、前端部１７がハウジング１１の内部に収容され、後端部１８がハウジング１１の上端開口１５から露出している。可撓性基板１３は、図示はしていないが、１２μｍ〜５０μｍの厚み寸法を有するフィルム状絶縁体と、フィルム状絶縁体の上に形成された接着層と、１２μｍ〜５０μｍの厚み寸法を有して接着層の上に形成された導体箔とから作られている。可撓性基板１３は、優れた柔軟性を有し、折り畳み等自由に変形させることができ、変形後もその電気的特性を維持する。絶縁体には、ポリイミド膜やフォトソルダーレジスロ膜が使用され、導体箔には、銅が使用される。導体箔は、前端部１７から後端部１８に向かって縦方向へ延び、それら端部１７，１８に取り付けられている。
【００２７】
可撓性基板１３の前端部１７は、接続端子設置領域１９（第１部分）、電子部品設置領域２０（第２部分）、Ａ／Ｄ変換チップ設置領域２１（第３部分）、マイクロプロセッサ設置領域２２（デジタルＩＣ設置領域）（第４部分）に区分されている。それら領域１９〜２２は、前端部１７の前端２３から後端部１８に向かって接続端子設置領域１９→電子部品設置領域２０→Ａ／Ｄ変換チップ設置領域２１→マイクロプロセッサ設置領域２２の順で縦方向へ並んでいる。
【００２８】
信号処理装置１４は、可撓性基板１３の前端部１７に取り付けられている。信号処理装置１４は、磁気ヘッド１２から出力されたアナログ信号を受信する接続端子２４と、アナログ信号のインピーダンスを調節する抵抗素子２５（電子部品）と、アナログ信号をデジタル信号に変換するＡ／Ｄ変換チップ２６と、Ａ／Ｄ変換チップ２６から出力されたデジタル信号を暗号化するマイクロプロセッサ２７（デジタルＩＣ）とから形成されている。可撓性基板１３の前端部１７では、その前端２３から後端部１８に向かって接続端子２４→抵抗素子２５→Ａ／Ｄ変換チップ２６→マイクロプロセッサ２７の順で縦方向へ並んでいる。
【００２９】
接続端子２４は、接続端子設置領域１９に設置され、磁気ヘッド１２に接続されている。抵抗素子２５は、電子部品設置領域２０に設置され、接続端子２４に接続されている。Ａ／Ｄ変換チップ２６は、Ａ／Ｄ変換チップ設置領域２１に設置され、抵抗素子２５に接続されている。マイクロプロセッサ２７は、マイクロプロセッサ設置領域２２に設置され、Ａ／Ｄ変換チップ２６に接続されている。
【００３０】
マイクロプロセッサ２７は、中央処理部とメモリ（フラッシュメモリやＥＥＲＯＭ）とを有する。プロセッサ２７の中央処理部は、演算ユニットおよび制御ユニットから形成されている。なお、マイクロプロセッサ２７に代えて、ゲートアレイやフィールドプログラマブルゲートアレイ、専用ハードウェアのうちのいずれかのデジタルＩＣを使用することもできる。
【００３１】
このセンサモジュール１０Ａでは、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とを取り付けた可撓性基板１３の前端部１７が縦一方向へ向かって４つに折り畳まれた状態でハウジング１１の内部に収容されている。具体的に可撓性基板１３の前端部１７は、接続端子設置領域１９と電子部品設置領域２０との間において縦方向へ向かって折曲され、電子部品設置領域２０とＡ／Ｄ変換チップ設置領域２１との間において縦方向へ向かって折曲されている。さらに、Ａ／Ｄ変換チップ設置領域２１とマイクロプロセッサ設置領域２２との間において縦方向へ向かって折曲され、マイクロプロセッサ設置領域２２と後端部１８との間において縦方向へ向かって折曲されている。センサモジュール１０Ａでは、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とが可撓性基板１３の前端部１７とともにハウジング１１の内部に充填されたエポキシ樹脂２８によってハウジング１１に固定されている。
【００３２】
センサモジュール１０Ａは、可撓性基板１３の前端部１７が縦方向へ向かって４つに折り畳まれた状態でハウジング１１の内部に収容され、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とが可撓性基板１３の前端部１７とともにハウジング１１の内部に充填されたエポキシ樹脂２８によってハウジング１１に固定されているから、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とをハウジング１１の内部に縦方向に重ね合わせて一体に固定することができ、暗号化を行うマイクロプロセッサ２７を含むモジュール１０Ａの小型化を実現することができる。センサモジュール１０Ａは、マイクロプロセッサ２７をハウジング１１内に固定することで、モジュール１０Ａ自身において磁気ヘッド１２から出力された各種データの暗号化を行うことができ、磁気ヘッド１２から出力された各種データの安全性を確保することができる。
【００３３】
このセンサモジュール１０Ａの製造方法の一例を説明すると、以下のとおりである。なお、ハウジング１１には、既に磁気ヘッド１２が設置されているものとする。センサモジュール１０Ａの製造方法は、設置工程、折曲工程、収容工程、固定工程を有する。それら各工程は、設置工程→折曲工程→収容工程→固定工程の順で実施される。設置工程では、図３に示すように、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とを縦方向へ並べた状態で可撓性基板１３の前端部１７の一方の面に取り付ける。
【００３４】
設置工程では、接続端子２４が接続端子設置領域１９に設置され、抵抗素子２５が電子部品設置領域２０に設置され、導体箔を介して接続端子２４に接続される。Ａ／Ｄ変換チップ２６がＡ／Ｄ変換チップ設置領域２１に設置され、導体箔を介して抵抗素子２５に接続され、マイクロプロセッサ２７がマイクロプロセッサ設置領域２２に設置され、導体箔を介してＡ／Ｄ変換チップ２６に接続される。それらの取り付け順番に特に限定はないが、それらが取り付けられた状態では、既述のようにそれらが前端部１７の前端２３から後端部１８に向かって接続端子２４→抵抗素子２５→Ａ／Ｄ変換チップ２６→マイクロプロセッサ２７の順で並ぶ。
【００３５】
折曲工程では、図４に示すように、可撓性基板１３の前端部１７が縦方向に向かって４つに折り畳まれる。折曲工程において可撓性基板１３の前端部１７は、接続端子設置領域１９と電子部品設置領域２０との間において横方向へ延びる第１折曲線２９を介して縦方向へ折曲され、電子部品設置領域２０とＡ／Ｄ変換チップ設置領域２１との間において横方向へ延びる第２折曲線３０を介して縦方向へ折曲される。さらに、Ａ／Ｄ変換チップ設置領域２１とマイクロプロセッサ設置領域２２との間において横方向へ延びる第３折曲線３１を介して縦方向へ折曲され、マイクロプロセッサ設置領域２２と後端部１８の間において横方向へ延びる第４折曲線３２を介して縦方向へ折曲される。折り畳まれた前端部１３では、接続端子設置領域１９と電子部品設置領域２０とが対向し、Ａ／Ｄ変換チップ設置領域２１とマイクロプロセッサ設置領域２２とが対向する。
【００３６】
収容工程では、図５に示すように、４つに折り畳んだ可撓性基板１３の前端部１７をハウジング１１の上端開口１５からハウジング１１の内部に収容する。前端部１７がハウジング１１に収容されると、ハウジング１１の内部において接続端子２３が磁気ヘッド１２に当接し、接続端子２３と磁気ヘッド１２とが接続される。可撓性基板１３の後端部１８は、ハウジング１１の外側に露出する。固定工程では、図６に示すように、ハウジング１１の内部にエポキシ樹脂２８を充填し、エポキシ樹脂２８によって接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とを可撓性基板１３の前端部１７とともにハウジング１１の内部に固定する。
【００３７】
センサモジュール１０Ａの製造方法は、可撓性基板１３の前端部１７が縦方向へ向かって４つに折り畳まれた状態でハウジング１１の内部に収容され、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とが可撓性基板１３の前端部１７とともにハウジング１１の内部に充填されたエポキシ樹脂２８によってハウジング１１に固定されるから、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とをハウジング１１の内部に縦方向に重ね合わせて一体に固定することができ、暗号化を行うマイクロプロセッサ２７を含む小型のセンサモジュール１０Ａを作ることができる。
【００３８】
製造方法は、マイクロプロセッサ２７がハウジング１１内に固定されるから、自身において磁気ヘッド１２から出力された各種データを暗号化することができ、磁気ヘッド１２から出力された各種データの安全性を確保可能なセンサモジュール１０Ａを製造することができる。この製造方法は、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とが縦方向へ並んだ状態で可撓性基板１３の前端部１７に設置されるから、前端部１７の両面に接続端子２４や抵抗素子２５、Ａ／Ｄ変換チップ２６、マイクロプロセッサ２７を設置する場合と比較し、前端部１７の一方の面にそれらを並べて設置することができ、前端部１７にそれらを容易に設置することができる。
【００３９】
図７は、図１とは異なる態様のセンサモジュール１０Ｂの斜視図であり、図８，９は、可撓性基板１３の平面図である。図７では、エポキシ樹脂２８の図示を省略している。図８は、可撓性基板１３の一方の面を示し、図９は、可撓性基板１３の他方の面を示す。このセンサモジュール１０Ｂは、所定容積のハウジング１１および磁気ヘッド１２と、縦方向（一方向）へ延びる可撓性基板１３（フレキシブルプリント基板）と、可撓性基板１３の前端部１７に設置された信号処理装置１４とから構成されている。ハウジング１１や磁気ヘッド１２、可撓性基板１３は図１のそれらと同一である。
【００４０】
可撓性基板１３の前端部１７は、その前端２３から後端部１８に向かって第１部分〜第３部分３３〜３５に３等分されている。第１部分３３は、接続端子設置領域１９と電子部品設置領域２０とを兼ねている。第１部分３３では、接続端子設置領域１９が部分３３の他方の面に形成され、電子部品設置領域２０が部分３３の一方の面に形成されている。第２部分３４は、Ａ／Ｄ変換チップ設置領域２１となる。Ａ／Ｄ変換チップ設置領域２１は、第２部分３４の一方の面に形成されている。第３部分３５は、マイクロプロセッサ設置領域２２（デジタルＩＣ設置領域）となる。マイクロプロセッサ設置領域２２は、第３部分３５の一方の面に形成されている。それら領域１９〜２２は、前端部１７の前端２３から後端部１８に向かって接続端子設置領域１９および電子部品設置領域２０→Ａ／Ｄ変換チップ設置領域２１→マイクロプロセッサ設置領域２２の順で縦方向へ並んでいる。
【００４１】
信号処理装置１４は、磁気ヘッド１２から出力されたアナログ信号を受信する接続端子２４と、アナログ信号のインピーダンスを調節する抵抗素子２５（電子部品）と、アナログ信号をデジタル信号に変換するＡ／Ｄ変換チップ２６と、Ａ／Ｄ変換チップ２６から出力されたデジタル信号を暗号化するマイクロプロセッサ２７（デジタルＩＣ）とから形成されている。可撓性基板１３の前端部１７では、その前端２３から後端部１８に向かって接続端子２４および抵抗素子２５→Ａ／Ｄ変換チップ２６→マイクロプロセッサ２７の順で縦方向へ並んでいる。接続端子２４は、接続端子設置領域１９に設置され、磁気ヘッド１２に接続されている。抵抗素子２５は、電子部品設置領域２０に設置され、接続端子２４に接続されている。Ａ／Ｄ変換チップ２６は、Ａ／Ｄ変換チップ設置領域２１に設置され、抵抗素子２５に接続されている。マイクロプロセッサ２７は、マイクロプロセッサ設置領域２２に設置され、Ａ／Ｄ変換チップ２６に接続されている。
【００４２】
このセンサモジュール１０Ｂでは、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とを取り付けた可撓性基板１３の前端部１７が縦方向へ向かって３つに折り畳まれた状態でハウジング１１の内部に収容されている。具体的に可撓性基板１３の前端部１７は、第１部分３３と第２部分３４との間において縦方向へ向かって折曲され、第２部分３４と第３部分３５との間において縦方向へ向かって折曲され、さらに、第３部分３５と後端部１８との間において縦方向へ向かって折曲されている。センサモジュール１０Ｂでは、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とが可撓性基板１３の前端部１７とともにハウジング１１の内部に充填されたエポキシ樹脂２８によってハウジング１１に固定されている。
【００４３】
センサモジュール１０Ｂは、可撓性基板１３の前端部１７が縦方向へ向かって３つに折り畳まれた状態でハウジング１１の内部に収容され、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とが可撓性基板１３の前端部１７とともにハウジング１１の内部に充填されたエポキシ樹脂２８によってハウジング１１に固定されているから、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とをハウジング１１の内部に縦方向に重ね合わせて一体に固定することができ、暗号化を行うマイクロプロセッサ２７を含むモジュール１０Ｂの小型化を実現することができる。センサモジュール１０Ｂは、マイクロプロセッサ２７をハウジング１１内に固定することで、モジュール１０Ａ自身において磁気ヘッド１２から出力された各種データの暗号化を行うことができ、磁気ヘッド１２から出力された各種データの安全性を確保することができる。
【００４４】
このセンサモジュール１０Ｂの製造方法の一例を説明すると、以下のとおりである。なお、ハウジング１１には、既に磁気ヘッド１２が設置されているものとする。センサモジュール１０Ｂの製造方法は、センサモジュール１０Ａのそれと同様に、設置工程、折曲工程、収容工程、固定工程を有する。
【００４５】
設置工程では、接続端子２４が第１部分３３の他方の面に形成された接続端子設置領域１９に設置され、抵抗素子２５が第１部分３３の一方の面に形成された電子部品設置領域２０に設置され、導体箔を介して接続端子２４に接続される。Ａ／Ｄ変換チップ２６が第２部分３４の一方の面に形成されたＡ／Ｄ変換チップ設置領域２１に設置され、導体箔を介して抵抗素子２５に接続され、マイクロプロセッサ２７が第３部分３５の一方の面に形成されたマイクロプロセッサ設置領域２２に設置され、導体箔を介してＡ／Ｄ変換チップ２６に接続される。
【００４６】
折曲工程では、可撓性基板１３の前端部１７が縦方向に向かって３つに折り畳まれる。折曲工程において可撓性基板１３の前端部１７は、第１部分３３と第２部分３２との間において横方向へ延びる第１折曲線２９を介して縦方向へ折曲され、第２部分３４と第３部分３５との間において横方向へ延びる第２折曲線３０を介して縦方向へ折曲される。さらに、第３部分３５と後端部１８との間において横方向へ延びる第３折曲線３１を介して縦方向へ折曲される。折り畳まれた前端部１３では、電子部品設置領域２０とＡ／Ｄ変換チップ設置領域２１とが対向する。
【００４７】
収容工程では、３つに折り畳んだ可撓性基板１３の前端部１７をハウジング１１の上部開口１５からハウジング１１の内部に収容する。前端部１７がハウジング１１に収容されると、ハウジング１１の内部において接続端子２３が磁気ヘッド１２に当接し、接続端子２３と磁気ヘッド１２とが接続される。可撓性基板１３の後端部１８は、ハウジング１１の外側に露出する。固定工程では、ハウジング１１の内部にエポキシ樹脂２８を充填し、エポキシ樹脂２８によって接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とを可撓性基板１３の前端部１７とともにハウジング１１の内部に固定する。
【００４８】
センサモジュール１０Ｂの製造方法は、可撓性基板１３の前端部１７が縦方向へ向かって３つに折り畳まれた状態でハウジング１１の内部に収容され、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とが可撓性基板１３の前端部１７とともにハウジング１１の内部に充填されたエポキシ樹脂２８によってハウジング１１に固定されるから、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とをハウジング１１の内部に縦方向に重ね合わせて一体に固定することができ、暗号化を行うマイクロプロセッサ２７を含む小型のセンサモジュール１０Ｂを作ることができる。この製造方法は、マイクロプロセッサ２７がハウジング１１内に固定されるから、自身において磁気ヘッド１２から出力された各種データを暗号化することができ、磁気ヘッド１２から出力された各種データの安全性を確保可能なセンサモジュール１０Ｂを製造することができる。
【００４９】
このセンサモジュール１０Ｂでは、抵抗素子２５を省くこともできる。この場合、第１部分３３の一方の面に接続端子設置領域１９が形成され、第２部分３４の一方の面にＡ／Ｄ変換チップ設置領域２１が形成され、第３部分３５の一方の面にマイクロプロセッサ設置領域２２（デジタルＩＣ設置領域）が形成される。それら領域１９，２１，２２は、前端部１７の前端２３から後端部１８に向かって接続端子設置領域１９→Ａ／Ｄ変換チップ設置領域２１→マイクロプロセッサ設置領域２２の順で縦方向へ並ぶ。
【００５０】
図１０は、図１，７とは異なる態様のセンサモジュール１０Ｃの斜視図であり、図１１，１２は、可撓性基板１３の平面図である。図１０では、エポキシ樹脂２８の図示を省略している。図１１は、可撓性基板１３の一方の面を示し、図１２は、可撓性基板１３の他方の面を示す。このセンサモジュール１０Ｃは、所定容積のハウジング１１および磁気ヘッド１２と、縦方向（一方向）へ延びる可撓性基板１３（フレキシブルプリント基板）と、可撓性基板１３の前端部１７に設置された信号処理装置１４とから構成されている。ハウジング１１や磁気ヘッド１２、可撓性基板１３は図１のそれらと同一である。
【００５１】
可撓性基板１３の前端部１７は、その前端２３から後端部１８に向かって第１部分３３〜第２部分３４に２等分されている。第１部分３３は、接続端子設置領域１９と電子部品設置領域２０とを兼ねている。第１部分３３では、接続端子設置領域１９が部分３３の一方の面に形成され、電子部品設置領域２０が部分３３の他方の面に形成されている。第２部分３４は、Ａ／Ｄ変換チップ設置領域２１とマイクロプロセッサ設置領域２２（デジタルＩＣ設置領域）とを兼ねている。第２部分３４では、Ａ／Ｄ変換チップ設置領域２１が部分３４の他方の面に形成され、マイクロプロセッサ設置領域２２が部分３４の一方の面に形成されている。それら領域１９〜２２は、前端部１７の前端２３から後端部１８に向かって接続端子設置領域１９および電子部品設置領域２０→Ａ／Ｄ変換チップ設置領域２１およびマイクロプロセッサ設置領域２２の順で縦方向へ並んでいる。
【００５２】
信号処理装置１４は、磁気ヘッド１２から出力されたアナログ信号を受信する接続端子２４と、アナログ信号のインピーダンスを調節する抵抗素子２５（電子部品）と、アナログ信号をデジタル信号に変換するＡ／Ｄ変換チップ２６と、Ａ／Ｄ変換チップ２６から出力されたデジタル信号を暗号化するマイクロプロセッサ２７（デジタルＩＣ）とから形成されている。可撓性基板１３の前端部１７では、その前端２３から後端部１８に向かって接続端子２４および抵抗素子２５→Ａ／Ｄ変換チップ２６およびマイクロプロセッサ２７の順で縦方向へ並んでいる。
【００５３】
接続端子２４は、接続端子設置領域１９に設置され、磁気ヘッド１２に接続されている。抵抗素子２５は、電子部品設置領域２０に設置され、接続端子２４に接続されている。Ａ／Ｄ変換チップ２６は、Ａ／Ｄ変換チップ設置領域２１に設置され、抵抗素子２５に接続されている。マイクロプロセッサ２７は、マイクロプロセッサ設置領域２２に設置され、Ａ／Ｄ変換チップ２６に接続されている。
【００５４】
このセンサモジュール１０Ｃでは、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とを取り付けた可撓性基板１３の前端部１７が縦方向へ向かって２つに折り畳まれた状態でハウジング１１の内部に収容されている。具体的に可撓性基板１３の前端部１７は、第１部分３３と第２部分３４との間において縦方向へ向かって折曲され、第２部分３４と後端部１８との間において縦方向へ向かって折曲されている。センサモジュール１０Ｃでは、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とが可撓性基板１３の前端部１７とともにハウジング１１の内部に充填されたエポキシ樹脂２８によってハウジング１１に固定されている。
【００５５】
センサモジュール１０Ｃは、可撓性基板１３の前端部１７が縦方向へ向かって２つに折り畳まれた状態でハウジング１１の内部に収容され、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とが可撓性基板１３の前端部１７とともにハウジング１１の内部に充填されたエポキシ樹脂２８によってハウジング１１に固定されているから、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とをハウジング１１の内部に縦方向に重ね合わせて一体に固定することができ、暗号化を行うマイクロプロセッサ２７を含むモジュール１０Ｃの小型化を実現することができる。センサモジュール１０Ｃは、マイクロプロセッサ２７をハウジング１１内に固定することで、モジュール１０Ａ自身において磁気ヘッド１２から出力された各種データの暗号化を行うことができ、磁気ヘッド１２から出力された各種データの安全性を確保することができる。
【００５６】
このセンサモジュール１０Ｃの製造方法の一例を説明すると、以下のとおりである。なお、ハウジング１１には、既に磁気ヘッド１２が設置されているものとする。センサモジュール１０Ｃの製造方法は、センサモジュール１０Ａのそれと同様に、設置工程、折曲工程、収容工程、固定工程を有する。
【００５７】
設置工程では、接続端子２４が第１部分３３の一方の面に形成された接続端子設置領域１９に設置され、抵抗素子２５が第１部分３３の他方の面に形成された電子部品設置領域２０に設置され、導体箔を介して接続端子２４に接続される。Ａ／Ｄ変換チップ２６が第２部分３４の他方の面に形成されたＡ／Ｄ変換チップ設置領域２１に設置され、導体箔を介して抵抗素子２５に接続され、マイクロプロセッサ２７が第２部分３４の一方の面に形成されたマイクロプロセッサ設置領域２２に設置され、導体箔を介してＡ／Ｄ変換チップ２６に接続される。
【００５８】
折曲工程では、可撓性基板１３の前端部１７が縦方向に向かって２つに折り畳まれる。折曲工程において可撓性基板１３の前端部１７は、第１部分３３と第２部分３４との間において横方向へ延びる第１折曲線２９を介して縦方向へ折曲され、第２部分３４と後端部１８との間において横方向へ延びる第２折曲線３０を介して縦方向へ折曲される。折り畳まれた前端部１３では、電子部品設置領域２０とＡ／Ｄ変換チップ設置領域２１とが対向する。
【００５９】
収容工程では、２つに折り畳んだ可撓性基板１３の前端部１７をハウジング１１の内部に収容する。前端部１７がハウジング１１に収容されると、ハウジング１１の内部において接続端子２３が磁気ヘッド１２に当接し、接続端子２３と磁気ヘッド１２とが接続される。可撓性基板１３の後端部１８は、ハウジング１１の外側に露出する。固定工程では、ハウジング１１の内部にエポキシ樹脂２８を充填し、エポキシ樹脂２８によって接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とを可撓性基板１３の前端部１７とともにハウジング１１の内部に固定する。
【００６０】
センサモジュール１０Ｃの製造方法は、可撓性基板１３の前端部１７が縦方向へ向かって２つに折り畳まれた状態でハウジング１１の内部に収容され、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とが可撓性基板１３の前端部１７とともにハウジング１１の内部に充填されたエポキシ樹脂２８によってハウジング１１に固定されるから、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とをハウジング１１の内部に縦方向に重ね合わせて一体に固定することができ、暗号化を行うマイクロプロセッサ２７を含む小型のセンサモジュール１０Ｃを作ることができる。この製造方法は、マイクロプロセッサ２７がハウジング１１内に固定されるから、自身において磁気ヘッド１２から出力された各種データを暗号化することができ、磁気ヘッド１２から出力された各種データの安全性を確保可能なセンサモジュール１０Ｃを製造することができる。
【００６１】
このセンサモジュール１０Ｃでは、抵抗素子２５を省くこともできる。この場合、第１部分３３の一方の面に接続端子設置領域１９が形成され、第２部分３４の一方の面にマイクロプロセッサ設置領域２２が形成され、第２部分３４の一方の面にＡ／Ｄ変換チップ設置領域２１が形成される。それら領域１９，２１，２２は、前端部１７の前端２３から後端部１８に向かって接続端子設置領域１９→Ａ／Ｄ変換チップ設置領域２１およびマイクロプロセッサ設置領域２２の順で縦方向へ並ぶ。
【００６２】
図１３は、センサモジュール１０Ａ〜１０Ｃのいずれかを利用した一例として示す磁気カード読み取りシステム５０のハードウェア構成図である。磁気カード読み取りシステム５０は、外部サーバ５１と、磁気カードに記憶されたカードデータ（各種データ）を読み取る磁気カードリーダ５２と、ホストコンピュータ５３とから形成されている。システム５０では、サーバ５１とカードリーダ５２とがインターフェイス（有線または無線）を介して接続され、カードリーダ５２とコンピュータ５３とがインターフェイス（有線または無線）を介して接続されている。
【００６３】
カードデータには、カード番号や暗証番号、ユーザＩＤ、パスワード、カード所持者の個人情報（郵便番号、住所または居所、氏名または名称、生年月日、家族構成、年収、勤務会社、電話番号、ファクシミリ番号、メールアドレス、ＵＲＬ等）、カード所持者の法人情報（郵便番号、住所、名称、設立年月日、各種の経営情報、取引先情報、電話番号、ファクシミリ番号、メールアドレス、ＵＲＬ等）、商取引内容等が含まれる。
【００６４】
外部サーバ５１は、中央処理部（ＣＰＵまたはＭＰＵ）とメモリ（大容量ハードディスク）とを有するコンピュータであり、ＤＮＳサーバ機能を備えている。メモリには、カードリーダ５２のＵＲＬが格納されている。サーバ５１の中央処理部は、演算ユニットおよび制御ユニットから形成されている。サーバ５１には、キーボードやマウス等の入力装置５４、ディスプレイやプリンタ等の出力装置５５がインターフェイスを介して接続されている。サーバ５１の中央処理部は、オペレーティングシステムによる制御に基づいて、メモリに格納されたアプリケーションを起動し、起動したアプリケーションに従って以下の各手段を実行する。
【００６５】
外部サーバ５１の中央処理部は、メモリに格納された鍵を使用して所定のファームウェアを暗号化するファームウェア暗号化手段を実行し、メモリに格納された鍵を使用して所定の暗号化アルゴリズムを暗号化するアルゴリズム暗号化手段を実行する。サーバ５１の中央処理部は、インターネットを介してカードリーダ５２の後記するコントローラにアクセスするアクセス手段を実行し、センサモジュール１０Ａ〜１０Ｃとの間で相互に認証を行う相互認証手段を実行する。
【００６６】
外部サーバ５１の中央処理部は、暗号化していないファームウェアまたは暗号化した後のファームウェアをセンサモジュール１０Ａ〜１０Ｃにダウンロードするファームウェア第１ダウンロード手段を実行し、暗号化していないあらたなファームウェア（バージョンアップファームウェア）または暗号化した後のあらたなファームウェア（バージョンアップファームウェア）をセンサモジュール１０Ａ〜１０Ｃにダウンロードするファームウェア第２ダウンロード手段を実行する。サーバ５１の中央処理部は、暗号化していない暗号化アルゴリズムまたは暗号化した後の暗号化アルゴリズムをセンサモジュール１０Ａ〜１０Ｃにダウンロードするアルゴリズム第１ダウンロード手段を実行し、暗号化していないあらたな暗号化アルゴリズムまたは暗号化した後のあらたな暗号化アルゴリズムをセンサモジュール１０Ａ〜１０Ｃにダウンロードするアルゴリズム第２ダウンロード手段を実行する。
【００６７】
ファームウェアとは、センサモジュール１０Ａ〜１０Ｃのマイクロプロセッサ２７の演算・記憶機能を制御するとともにプロセッサ２７につながる外部ハードウェアを制御するアプリケーションである。ファームウェアには、磁気カードの各種フォーマットに対応させてセンサモジュール１０Ａ〜１０Ｃのプロセッサ２７にカードの各種データを読み取らせるデータ読み取り制御が含まれる。さらに、所定の暗号化アルゴリズムに基づいてセンサモジュール１０Ａ〜１０Ｃのプロセッサ２７にカードデータ（デジタル信号）を暗号化させるデータ暗号化制御が含まれる。ファームウェアは、それを利用することで、センサモジュール１０Ａ〜１０Ｃの動作環境に応じたプロセッサ２７の演算・記憶機能の最適な制御を行うことができるとともに、プロセッサ２７につながる外部ハードウェアの最適な制御を行うことができる。
【００６８】
磁気カードリーダ５２は、挿入電動型であり、コントローラ（図示せず）が内蔵されている。カードリーダ５２は、図示はしていないが、前端に形成されたカード挿入口と、後端に形成されたカード排出口と、カード挿入口からカード排出口につながるカード案内レールとを有する。カードリーダ５２の中央には、センサモジュール１０Ａ〜１０Ｃが取り付けられている。挿入口や排出口、センサモジュール１０Ａ〜１０Ｃの近傍には、案内レールを移動する磁気カードの位置を検出するための光センサが取り付けられている。
【００６９】
挿入口から磁気カードを挿入すると、カードが案内レールを自動的に移動して排出口から排出される。案内レールにおけるカードの移動は、カードリーダ５２内に取り付けられたベルトによって行われる。ベルトの駆動は、カードリーダ５２内に設置されたモータによって行われる。センサモジュール１０Ａ〜１０Ｃや各センサ、モータは、カードリーダ５２のコントローラに接続されている。
【００７０】
カードリーダ５２のコントローラは、中央処理部（ＣＰＵまたはＭＰＵ）とメモリ（大容量ハードディスク）とを有するコンピュータである。メモリには、外部サーバ５１のＵＲＬが格納されている。コントローラの中央処理部は、演算ユニットおよび制御ユニットから形成されている。コントローラは、ＤＮＳサーバ（図示せず）とホストコンピュータ５３とに接続されている。コントローラは、インターネットを介して外部サーバ５１にアクセス可能である。コントローラは、スイッチのＯＮ／ＯＦＦによってモータの駆動や停止を行うとともに、カードデータの読み取り開始指令やカードデータの読み取り停止指令をセンサモジュール１０Ａ〜１０Ｃに出力する。
【００７１】
センサモジュール１０Ａ〜１０Ｃは、インターフェイスを介してホストコンピュータ１３に接続されている。カードリーダ５２内に設置されたセンサモジュール１０Ａ〜１０Ｃでは、磁気ヘッド１９を構成するコアの先端部が案内レールに対向している。磁気カードは、図示はしていないが、その下面から、カラー印刷層、ベース層、磁性層、遮蔽層、印字層の順で並んでいる。磁性層は強磁性体から作られ、ベース層はポリエチレン・テレフタレートから作られている。
【００７２】
マイクロプロセッサ２７の中央処理部は、オペレーティングシステムによる制御に基づいて、メモリに格納されたアプリケーションを起動し、起動したアプリケーションに従って以下の各手段を実行する。プロセッサ２７の中央処理部は、外部サーバ５１またはホストコンピュータ５３との間で相互に認証を行う相互認証手段を実行する。プロセッサ２７の中央処理部は、暗号化していないファームウェアが外部サーバ１１からセンサモジュール１０Ａ〜１０Ｃにダウンロードされると、そのファームウェアをメモリに格納するファームウェア記憶手段を実行する。
【００７３】
マイクロプロセッサ２７の中央処理部は、暗号化されたファームウェアがサーバ５１からセンサモジュール１０Ａ〜１０Ｃにダウンロードされると、メモリに格納された鍵を使用して暗号化されたファームウェアを復号化するファームウェア復号化手段を実行し、復号化したファームウェアをメモリに格納するファームウェア記憶手段を実行する。プロセッサ２７の中央処理部は、バージョンアップされたあらたなファームウェアがサーバ５１からセンサモジュール１０Ａ〜１０Ｃにダウンロードされると、バージョンアップ前のファームウェアをバージョンアップ後のファームウェアに書き換えるファームウェア更新手段を実行する。
【００７４】
ファームウェアをメモリに格納すると、マイクロプロセッサ２７の中央処理部は、メモリに格納したファームウェアを起動し、起動したファームウェアに従って以下の各手段を実行する。プロセッサ２７の中央処理部は、暗号化前の各種の暗号化アルゴリズムが外部サーバ５１からセンサモジュール１０Ａ〜１０Ｃにダウンロードされると、その暗号化アルゴリズムをメモリに格納するアルゴリズム記憶手段を実行する。または、暗号化後の各種の暗号化アルゴリズムが外部サーバ５１からセンサモジュール１０Ａ〜１０Ｃにダウンロードされると、メモリに格納された鍵を使用して暗号化された暗号化アルゴリズムを復号化するアルゴリズム復号化手段を実行し、復号化した暗号化アルゴリズムをメモリに格納するアルゴリズム記憶手段を実行する。
【００７５】
マイクロプロセッサ２７の中央処理部は、暗号化していないあらたな暗号化アルゴリズムが外部サーバ５１からセンサモジュール１０Ａ〜１０Ｃにダウンロードされると、すでに記憶した暗号化アルゴリズムをあらたな暗号化アルゴリズムに書き換えるアルゴリズム更新手段を実行する。または、暗号化されたあらたな暗号化アルゴリズムが外部サーバ５１からセンサモジュール１０Ａ〜１０Ｃにダウンロードされると、メモリに格納された鍵を使用して暗号化されたあらたな暗号化アルゴリズムを復号化するアルゴリズム復号化手段を実行し、すでに記憶した暗号化アルゴリズムを復号化したあらたな暗号化アルゴリズムに書き換えるアルゴリズム更新手段を実行する。プロセッサ２７の中央処理部は、磁気カードの各種フォーマットに対応してカードから各種データを読み取るフォーマット対応読み取り手段を実行し、カードデータ（デジタル信号）を所定の暗号化アルゴリズムに基づいて暗号化するデータ暗号化手段を実行する。プロセッサ２７の中央処理部は、暗号化したカードデータをホストコンピュータ５３に出力する暗号化データ出力手段を実行する。
【００７６】
ホストコンピュータ５３は、中央処理部（ＣＰＵまたはＭＰＵ）とメモリ（大容量ハードディスク）とを有する。コンピュータ５３の中央処理部は、演算ユニットおよび制御ユニットから形成されている。コンピュータ５３には、キーボードやマウス等の入力装置５６、ディスプレイやプリンタ等の出力装置５７がインターフェイスを介して接続されている。コンピュータ５３の中央処理部は、オペレーティングシステムによる制御に基づいて、メモリに格納されたアプリケーションを起動し、起動したアプリケーションに従って以下の各手段を実行する。
【００７７】
ホストコンピュータ５３の中央処理部は、マイクロプロセッサ２７との間で相互に認証を行う相互認証手段を実行する。コンピュータ５３の中央処理部は、暗号化されたカードデータがセンサモジュール１０Ａ〜１０Ｃから出力されると、そのデータを複合化するデータ復号化手段を実行し、復号化したデータをメモリに格納するデータ記憶手段を実行する。コンピュータ５３の中央処理部は、復号化したデータを出力装置５７を介して出力するデータ出力手段を実行する。
【００７８】
図１４は、外部サーバ５１とセンサモジュール１０Ａ〜１０Ｃとの間で行われる処理の一例を示すブロック図である。外部サーバ５１とセンサモジュール１０Ａ〜１０Ｃとの間で行われる相互認証の一例を説明すると、以下のとおりである。システム５０を起動させると、外部サーバ５１や磁気カードリーダ５２、ホストコンピュータ５３が稼動する。サーバ５１がカードリーダ５２のＵＲＬを利用し、インターネットを介してカードリーダ５２にアクセスする（アクセス手段）。または、カードリーダ５２がサーバ５１のＵＲＬを利用し、インターネットを介してサーバ５１にアクセスする。
【００７９】
外部サーバ５１と磁気カードリーダ５２のコントローラとがインターネットを介して接続されると、サーバ５１の中央処理部とマイクロプロセッサ２７の中央処理部とがカードリーダ５２のコントローラを介して接続される。サーバ５１の中央処理部とプロセッサ２７の中央処理部とは、メモリーテスト（Ｓ−１０）とコードサイニング（Ｓ−１１）とを行う（初期テスト）。コードサイニング（Ｓ−１１）は、ファームウェアのオブジェクトコードが書き替えられていないかを判定する。初期テストが終了し、その結果が正しい場合、サーバ５１の中央処理部とプロセッサ２７の中央処理部とは、それらの正当性を判断する相互認証を行う（相互認証手段）。相互認証は、サーバ５１がセンサモジュール１０Ａ〜１０Ｃの正当性を認証する外部認証（Ｓ−１２）を行った後、センサモジュール１０Ａ〜１０Ｃがサーバ５１の正当性を認証する内部認証（Ｓ−１３）を行う。
【００８０】
外部サーバ５１の中央処理部とマイクロプロセッサ２７の中央処理部とが相互認証による互いの認証結果を正当であると判断すると、サーバ５１からファームウェアや暗号化アルゴリズムのセンサモジュール１０Ａ〜１０Ｃへのダウンロードが可能となり、サーバ５１とプロセッサ２７との間でダウンロード処理が行われる（Ｓ−１４）。逆に、サーバ５１とプロセッサ２７との少なくとも一方が認証結果を不可であると判断すると、認証不可メッセージがサーバ５１のディスプレイに表示され、ファームウェアや暗号化アルゴリズムのセンサモジュール１０Ａ〜１０Ｃへのダウンロードを行うことができない。
【００８１】
サーバ５１とプロセッサ２７との間の相互認証は、システム５０を起動させる度毎に行われる場合、システム５０を連続して稼働させるときは日時単位や週単位、月単位で行われる場合、あるいは、ファームウェアをセンサモジュール１０Ａ〜１０Ｃにダウンロードする度毎に行われる場合、暗号化アルゴリズムをセンサモジュール１０Ａ〜１０Ｃにダウンロードする度毎に行われる場合がある。なお、サーバ５１とプロセッサ２７とが相互認証を行うことなく、サーバ５１とプロセッサ２７とがインターネットを介して接続され、サーバ１５がセンサモジュール１０Ａ〜１０Ｃへファームウェアや暗号化アルゴリズムのダウンロードを行うこともできる。
【００８２】
図１５は、外部認証の一例を示すラダー図であり、図１６は、内部認証の一例を示すラダー図である。外部認証における認証手順は、以下のとおりである。外部サーバ５１の中央処理部がマイクロプロセッサ２７の中央処理部に乱数（認証子）の生成と送信とを要求する（Ｓ−２０）。プロセッサ２７の中央処理部は、サーバ５１の指令に従って６４ｂｉｔ乱数を生成し、生成した乱数をサーバ５１に送信する（Ｓ−２１）。６４ｂｉｔ乱数を取得したサーバ５１の中央処理部は、メモリに格納された認証用の鍵を使用し、トリプルＤＥＳ（Triple Data Encryption Standard）によって乱数を暗号化した後、暗号化した乱数をプロセッサ２７に送信する（Ｓ−２２）。
【００８３】
プロセッサ２７の中央処理部は、メモリに格納された認証用の鍵を使用し、トリプルＤＥＳによって暗号化された乱数を復号化する。プロセッサ２７の中央処理部は、それが生成した乱数と復号化した乱数とを比較し、両者が同一であれば認証結果を正当であると判断し、認証結果正当情報をサーバ５１に送信する（Ｓ−２３）。一方、生成した乱数と復号化した乱数とが異なる場合、認証結果を不可であると判断し、認証結果不可情報をサーバ５１に送信する（Ｓ−２３）。サーバ５１は、プロセッサ２７から外部認証結果を取得する（Ｓ−２４）。
【００８４】
トリプルＤＥＳは、シングルＤＥＳ（Single Data Encryption Standard）を３回繰り返すことにより、鍵の伸長やアルゴリズムの偏りの減少を図り、暗号強度を強化する。トリプルＤＥＳには、３つの鍵が全て異なる３−ＫｅｙトリプルＤＥＳと、１回目と３回目とに同じ鍵を用いる２−ＫｅｙトリプルＤＥＳとがある。なお、トリプルＤＥＳは、３−ＫｅｙトリプルＤＥＳと２−ＫｅｙトリプルＤＥＳとのいずれでもよい。また、ＤＥＳは、トリプルＤＥＳではなく、シングルＤＥＳであってもよい。
【００８５】
内部認証における認証手順は、以下のとおりである。外部サーバ５１の中央処理部は、６４ｂｉｔ乱数（認証子）を生成し、それをマイクロプロセッサ２７に送信する（Ｓ−２５）。６４ｂｉｔ乱数を取得したプロセッサ２７の中央処理部は、メモリに格納された認証用の鍵を使用し、トリプルＤＥＳによって乱数を暗号化した後、暗号化した乱数をサーバ５１に送信する（Ｓ−２６）。サーバ５１の中央処理部は、メモリに格納された認証用の鍵を使用し、トリプルＤＥＳによって暗号化された乱数を復号化する（Ｓ−２７）。サーバ５１の中央処理部は、それが生成した乱数と復号化した乱数とを比較し、両者が同一であれば認証結果を正当であると判断する。一方、生成した乱数と復号化した乱数とが異なる場合、認証結果を不可であると判断し、センサモジュール１０Ａ〜１０Ｃへのファームウェアや暗号化アルゴリズムのダウンロードを不可とする。
【００８６】
図１７は、外部サーバ５１とマイクロプロセッサ２７との間におけるダウンロード処理の一例を示すラダー図である。外部サーバ５１のメモリには、ファームウェアおよび暗号化アルゴリズムとそれらを暗号化する暗号化用の鍵とが格納されており、必要に応じてバージョンアップされたあらたなファームウェアまたはあらたな暗号化アルゴリズムが随時格納される。マイクロプロセッサ２７のメモリには、ファームウェアおよび暗号化アルゴリズムの復号化用の鍵が格納されている。
【００８７】
外部サーバ５１の中央処理部は、ファームウェアおよび暗号化アルゴリズムと暗号化用の鍵とをメモリから取り出し、その鍵を使用してトリプルＤＥＳによってファームウェアや暗号化アルゴリズムを暗号化する（ファームウェア暗号化手段、アルゴリズム暗号化手段）（Ｓ−２８）。サーバ５１の中央処理部は、暗号化したファームウェアや暗号化アルゴリズムをインターネットを介してセンサモジュール１０Ａ〜１０Ｃにダウンロードする（ファームウェア第１ダウンロード手段、アルゴリズム第１ダウンロード手段）（Ｓ−２９）。なお、ファームウェアや暗号化アルゴリズムを暗号化しない場合、サーバ５１の中央処理部は、それらを暗号化せずにそのままセンサモジュール１０Ａ〜１０Ｃにダウンロードする（ファームウェア第１ダウンロード手段、アルゴリズム第１ダウンロード手段）（Ｓ−２９）。
【００８８】
外部サーバ５１の中央処理部は、バージョンアップされたあらたなファームウェアまたはあらたな暗号化アルゴリズムのセンサモジュール１０Ａ〜１０Ｃへのダウンロードが必要になると、あらたなファームウェアやあらたな暗号化アルゴリズムと暗号化用の鍵とをメモリから取り出し、その鍵を使用してトリプルＤＥＳによってファームウェアや暗号化アルゴリズムを暗号化する（ファームウェア暗号化手段、アルゴリズム暗号化手段）（Ｓ−２８）。サーバ５１の中央処理部は、暗号化したあらたなファームウェアおよびあらたな暗号化アルゴリズムをインターネットを介してセンサモジュール１０Ａ〜１０Ｃにダウンロードする（ファームウェア第２ダウンロード手段、アルゴリズム第２ダウンロード手段）（Ｓ−２９）。
【００８９】
なお、あらたなファームウェアやあらたな暗号化アルゴリズムを暗号化しない場合、サーバ５１の中央処理部は、それらを暗号化せずにそのままセンサモジュール１０Ａ〜１０Ｃにダウンロードする（ファームウェア第２ダウンロード手段、アルゴリズム第２ダウンロード手段）（Ｓ−２９）。サーバ５１からダウンロードされたファームウェアや暗号化アルゴリズムは、磁気カードリーダ５２のコントローラのメモリに一時保管された後、コントローラからセンサモジュール１０Ａ〜１０Ｃに出力される。
【００９０】
マイクロプロセッサ２７の中央処理部は、暗号化されたファームウェアおよび暗号化アルゴリズムを外部サーバ５１から受け取ると、メモリから復号化用の鍵を取り出し、その鍵を使用してリプルＤＥＳによって暗号化されたファームウェアや暗号化アルゴリズムを復号化する（ファームウェア復号化手段、アルゴリズム復号化手段）（Ｓ−３０）。プロセッサ２７の中央処理部は、複合化したファームウェアおよび暗号化アルゴリズムをメモリに格納する（ファームウェア記憶手段、アルゴリズム記憶手段）。暗号化していないファームウェアおよび暗号化アルゴリズムを外部サーバ５１から受け取ると、プロセッサ２７の中央処理部は、そのファームウェアや暗号化アルゴリズムをメモリに格納する（ファームウェア記憶手段、アルゴリズム記憶手段）。
【００９１】
マイクロプロセッサ２７の中央処理部は、暗号化されたあらたなファームウェアおよびあらたな暗号化アルゴリズムを外部サーバ５１から受け取ると、復号化用の鍵を使用してリプルＤＥＳによって暗号化されたあらたなファームウェアやあらたな暗号化アルゴリズムを復号化する（ファームウェア復号化手段、アルゴリズム復号化手段）（Ｓ−３０）。プロセッサ２７の中央処理部は、バージョンアップ前のファームウェアをバージョンアップ後の複合化したファームウェアに書き換え（ファームウェア更新手段）、バージョンアップ後のファームウェアをメモリに格納する。さらに、すでに記憶した暗号化アルゴリズムを復号化したあらたな暗号化アルゴリズムに書き換え（アルゴリズム更新手段）、あらたな暗号化アルゴリズムをメモリに格納する。
【００９２】
暗号化していないあらたなファームウェアやあらたな暗号化アルゴリズムをサーバ５１から受け取ると、プロセッサ２７の中央処理部は、バージョンアップ前のファームウェアをバージョンアップ後のファームウェアに書き換え（ファームウェア更新手段）、バージョンアップ後のファームウェアをメモリに格納するとともに、すでに記憶した暗号化アルゴリズムをあらたな暗号化アルゴリズムに書き換え（アルゴリズム更新手段）、あらたな暗号化アルゴリズムをメモリに格納する。
【００９３】
ファームウェアの書き換えは、それがバージョンアップされた場合、磁気カードの仕様が変更され、カードのフォーマットが変更された場合に行われる。暗号化アルゴリズムの書き換えは、第３者にアルゴリズムが解析されたことで、書き換えの必要が生じた場合、システム５０を起動させる度毎に行う場合、日時単位や週単位、月単位で行う場合、同期がずれた後、再び同期する場合に行われる。
【００９４】
図１８〜図２３は、暗号化および復号化に使用する鍵の生成の一例を説明する図である。外部サーバ５１の中央処理部とマイクロプロセッサ２７の中央処理部とは、暗号化されたファームウェアまたは暗号化アルゴリズムがセンサモジュール１０Ａ〜１０Ｃにダウンロードされる度毎に、それらのメモリにあらかじめ格納された同一かつ有限の回帰カウンタ値を使用して互いに同期しつつ、ファームウェアまたは暗号化アルゴリズムの暗号化と復号化とに必要な同一のあらたな第２〜第ｎ鍵を順に生成する（鍵生成手段）。サーバ１５の中央処理部とプロセッサ２７の中央処理部とが行う鍵生成手順の一例を説明すると、以下のとおりである。なお、回帰カウンタ値は１〜２０とする。ただし、回帰カウンタ値に特に限定はなく、カウンタ値を２１以上とすることもできる。
【００９５】
外部サーバ５１が第１番目のファームウェア（新規ファームウェア）または暗号化アルゴリズム（新規アルゴリズム）をセンサモジュール１０Ａ〜１０Ｃにダウンロードする場合、サーバ１５の中央処理部は、図１８に示すように、メモリに格納されたカウンタテーブルから回帰カウンタ値１を選択し、ファームウェアや暗号化アルゴリズムにカウンタ値１を添付する。カウンタテーブルには、カウンタ値（１〜２０）の格納エリアとそれに対応する３つの鍵の格納エリア（Ｋ１，Ｋ２，Ｋ３）とが作られている。ただし、図１８のカウンタデーブルでは、回帰カウンタ値２〜２０に対応する第２鍵〜第２０鍵は生成されていない。なお、カウンタ値１に対応する第１鍵（Ｋｅｙ１）は、初期値としてシステム５０の導入時に設定される。
【００９６】
外部サーバ５１の中央処理部は、カウンタテーブルからカウンタ値１に対応する第１鍵を取り出し、第１鍵を使用し、トリプルＤＥＳ（３−ＫｅｙトリプルＤＥＳ）によってファームウェアまたは暗号化アルゴリズムとカウンタ値１とを暗号化し（ファームウェア暗号化手段、アルゴリズム暗号化手段）、暗号化したファームウェアや暗号化アルゴリズムをセンサモジュール１０Ａ〜１０Ｃにダウンロードする（ファームウェア第１ダウンロード手段、アルゴリズム第１ダウンロード手段）。サーバ５１の中央処理部は、暗号化したファームウェアや暗号化アルゴリズムをセンサモジュール１０Ａ〜１０Ｃにダウンロードした後、回帰カウンタ値を１から２に変更し、カウンタ値２をメモリに格納する。
【００９７】
暗号化されたファームウェア（第１番目のファームウェア）または暗号化アルゴリズム（第１番目の暗号化アルゴリズム）を受け取ったマイクロプロセッサ２７の中央処理部は、図１９に示すように、メモリに格納されたカウンタテーブルから回帰カウンタ値１を選択する。カウンタテーブルには、カウンタ値（１〜２０）の格納エリアとそれに対応する３つの鍵の格納エリア（Ｋ１，Ｋ２，Ｋ３）とが作られている。ただし、図１９のカウンタデーブルでは、回帰カウンタ値２〜２０に対応する第２鍵〜第２０鍵は生成されていない。なお、カウンタ値１に対応する第１鍵（Ｋｅｙ１）は、外部サーバ５１のメモリに格納された第１鍵と同一であり、初期値としてシステム５０の導入時に設定される。
【００９８】
マイクロプロセッサ２７の中央処理部は、カウンタテーブルからカウンタ値１に対応する第１鍵を取り出し、第１鍵を使用し、トリプルＤＥＳ（３−ＫｅｙトリプルＤＥＳ）によって暗号化されたファームウェアや暗号化アルゴリズムを復号化して平文ファームウェア、平文アルゴリズムを取得する（ファームウェア復号化手段、アルゴリズム復号化手段）。プロセッサ２７の中央処理部は、ファームウェアや暗号化アルゴリズムを復号化した後、それらをメモリに格納するとともに（ファームウェア記憶手段、アルゴリズム記憶手段）、回帰カウンタ値を１から２に変更し、カウンタ値２をメモリに格納する。
【００９９】
外部サーバ５１は、マイクロプロセッサ２７が現在使用しているファームウェアや暗号化アルゴリズムの使用を中止させ、メモリに格納されたファームウェアや暗号化アルゴリズムの中からあらたなファームウェアやあらたなアルゴリズムを選択し、そのファームウェアやアルゴリズムを使用させることができる。サーバ５１が第２番目のファームウェア（バージョンアップファームウェア）または第２番目の暗号化アルゴリズム（あらたな暗号化アルゴリズム）をセンサモジュール１０Ａ〜１０Ｃにダウンロードする場合、外部サーバ５１の中央処理部は、図２０に示すように、メモリに格納されたカウンタテーブルから回帰カウンタ値２を選択し、第２番目のファームウェアや暗号化アルゴリズムにカウンタ値２を添付する。
【０１００】
外部サーバ５１の中央処理部は、カウンタ値１に対応する第１鍵（初期値）とカウンタ値１とを一方向ハッシュ関数によってハッシュ化したハッシュ出力値を生成し、そのハッシュ出力値をカウンタ値２に対応する第２鍵（Ｋｅｙ２）とする（鍵生成手段）。第２鍵（Ｋｅｙ２）となるハッシュ出力値は、カウンタテーブルのカウンタ値２に対応する鍵格納エリア（Ｋ１，Ｋ２，Ｋ３）に書き込まれる。なお、図２０のカウンタデーブルでは、回帰カウンタ値３〜２０に対応する第３鍵〜第２０鍵は生成されていない。
【０１０１】
外部サーバ５１の中央処理部は、カウンタテーブルからカウンタ値２に対応する第２鍵を取り出し、第２鍵を使用し、トリプルＤＥＳ（３−ＫｅｙトリプルＤＥＳ）によってファームウェアや暗号化アルゴリズムを暗号化（カウンタ値２を含む）し（ファームウェア暗号化手段、アルゴリズム暗号化手段）、暗号化したファームウェアや暗号化アルゴリズムをセンサモジュール１０Ａ〜１０Ｃにダウンロードする（ファームウェア第２ダウンロード手段、アルゴリズム第２ダウンロード手段）。サーバ５１の中央処理部は、暗号化したファームウェアまたは暗号化アルゴリズムをセンサモジュール１０Ａ〜１０Ｃにダウンロードした後、回帰カウンタ値を２から３に変更し、カウンタ値３をメモリに格納する。
【０１０２】
暗号化されたファームウェア（第２番目のファームウェア）または暗号化アルゴリズム（第２番目の暗号化アルゴリズム）を受け取ったマイクロプロセッサ２７の中央処理部は、図２１に示すように、メモリに格納されたカウンタテーブルから回帰カウンタ値２を選択する。プロセッサ２７の中央処理部は、カウンタ値１に対応する第１鍵（初期値）とカウンタ値１とを一方向ハッシュ関数によってハッシュ化したハッシュ出力値を生成し、そのハッシュ出力値をカウンタ値２に対応する第２鍵（Ｋｅｙ２）とする（鍵生成手段）。プロセッサ２７の中央処理部が使用するハッシュ関数はサーバ５１の中央処理部が使用するそれと同一であり、生成した第２鍵（Ｋｅｙ２）はサーバ５１の中央処理部が生成したそれと同一である。第２鍵（Ｋｅｙ２）となるハッシュ出力値は、カウンタテーブルのカウンタ値２に対応する鍵格納エリア（Ｋ１，Ｋ２，Ｋ３）に書き込まれる。なお、図２１のカウンタデーブルでは、回帰カウンタ値３〜２０に対応する第３鍵〜第２０鍵は生成されていない。
【０１０３】
マイクロプロセッサ２７の中央処理部は、カウンタテーブルからカウンタ値２に対応する第２鍵を取り出し、第２鍵を使用し、トリプルＤＥＳ（３−ＫｅｙトリプルＤＥＳ）によって暗号化されたファームウェアや暗号化アルゴリズムを復号化して平文ファームウェア、平文アルゴリズムを取得する（ファームウェア復号化手段、アルゴリズム復号化手段）。プロセッサ２７の中央処理部は、ファームウェアや暗号化アルゴリズムを復号化した後、それらをメモリに格納するとともに（ファームウェア記憶手段、アルゴリズム記憶手段）、回帰カウンタ値を２から３に変更し、カウンタ値３をメモリに格納する。
【０１０４】
外部サーバ５１が第３番目のファームウェア（バージョンアップファームウェア）または第３番目の暗号化アルゴリズム（あらたな暗号化アルゴリズム）をセンサモジュール１０Ａ〜１０Ｃにダウンロードする場合、サーバ５１の中央処理部は、図２２に示すように、メモリに格納されたカウンタテーブルから回帰カウンタ値３を選択し、第３番目のファームウェアや暗号化アルゴリズムにカウンタ値３を添付する。
【０１０５】
外部サーバ５１の中央処理部は、カウンタ値２に対応する第２鍵（Ｋｅｙ２、ハッシュ値）とカウンタ値２とを一方向ハッシュ関数によってハッシュ化したハッシュ出力値を生成し、そのハッシュ出力値をカウンタ値３に対応する第３鍵（Ｋｅｙ３）とする（鍵生成手段）。第３鍵（Ｋｅｙ３）となるハッシュ出力値は、カウンタテーブルのカウンタ値３に対応する鍵格納エリア（Ｋ１，Ｋ２，Ｋ３）に書き込まれる。なお、図２２のカウンタデーブルでは、回帰カウンタ値４〜２０に対応する第４鍵〜第２０鍵は生成されていない。
【０１０６】
外部サーバ５１の中央処理部は、カウンタテーブルからカウンタ値３に対応する第３鍵を取り出し、第３鍵を使用し、トリプルＤＥＳ（３−ＫｅｙトリプルＤＥＳ）によってファームウェアや暗号化アルゴリズムを暗号化（カウンタ値３を含む）し（ファームウェア暗号化手段、アルゴリズム暗号化手段）、暗号化したファームウェアや暗号化アルゴリズムをセンサモジュール１０Ａ〜１０Ｃにダウンロードする（ファームウェア第２ダウンロード手段、アルゴリズム第２ダウンロード手段）。サーバ５１の中央処理部は、暗号化したファームウェアまたは暗号化アルゴリズムをセンサモジュール１０Ａ〜１０Ｃにダウンロードした後、回帰カウンタ値を３から４に変更し、カウンタ値４をメモリに格納する。
【０１０７】
暗号化されたファームウェア（第３番目のファームウェア）または暗号化アルゴリズム（第３番目の暗号化アルゴリズム）を受け取ったマイクロプロセッサ２７の中央処理部は、図２３に示すように、メモリに格納されたカウンタテーブルから回帰カウンタ値３を選択する。プロセッサ２７の中央処理部は、カウンタ値２に対応する第２鍵（Ｋｅｙ２）とカウンタ値２とを一方向ハッシュ関数によってハッシュ化したハッシュ出力値を生成し、そのハッシュ出力値をカウンタ値３に対応する第３鍵（Ｋｅｙ３）とする（鍵生成手段）。プロセッサ２７の中央処理部が生成した第３鍵（Ｋｅｙ３）は外部サーバ５１の中央処理部が生成したそれと同一である。第３鍵（Ｋｅｙ３）となるハッシュ出力値は、カウンタテーブルのカウンタ値３に対応する鍵格納エリア（Ｋ１，Ｋ２，Ｋ３）に書き込まれる。なお、図２３のカウンタデーブルでは、回帰カウンタ値４〜２０に対応する第４鍵〜第２０鍵は生成されていない。
【０１０８】
マイクロプロセッサ２７の中央処理部は、カウンタテーブルからカウンタ値３に対応する第３鍵を取り出し、第３鍵を使用し、トリプルＤＥＳ（３−ＫｅｙトリプルＤＥＳ）によって暗号化されたファームウェアや暗号化アルゴリズムを復号化して平文ファームウェア、平文アルゴリズムを取得する（ファームウェア復号化手段、アルゴリズム復号化手段）。プロセッサ２７の中央処理部は、ファームウェアや暗号化アルゴリズムを復号化した後、それらをメモリに格納するとともに（ファームウェア記憶手段、アルゴリズム記憶手段）、回帰カウンタ値を３から４に変更し、カウンタ値４をメモリに格納する。
【０１０９】
このように、外部サーバ５１の中央処理部とマイクロプロセッサ２７の中央処理部とは、回帰カウンタ値１〜２０を順番に使って互いに同期しつつ、一方向ハッシュ関数を使用して第２〜第ｎ鍵を生成する。回帰カウンタ値が２０を超えると、サーバ５１の中央処理部とプロセッサ２７の中央処理部とは、再びカウンタ値１を使用し、第２１鍵〜第４０鍵を順に生成する。サーバ５１の中央処理部とプロセッサ２７の中央処理部とは、第２１鍵を生成すると、鍵格納エリアに格納された第１鍵を第２１鍵に書き換え、第２２鍵を生成すると、鍵格納エリアに格納された第２鍵を第２２鍵に書き替える。
【０１１０】
この磁気カード読み取りシステム５０は、相互認証手段を実行することで外部サーバ５１の中央処理部とマイクロプロセッサ２７の中央処理部とが互いの正当性を判断することができるから、偽サーバがセンサモジュール１０Ａ〜１０Ｃに接続された場合や偽センサモジュールが外部サーバ５１に接続された場合であっても、それを見破ることができる。このシステム５０は、第３者が偽サーバを利用してセンサモジュール１０Ａ〜１０Ｃにアクセスすることはできず、ファームウェアの改竄による第３者の磁気カードの不正利用を防ぐことができる。また、このシステム５０は、第３者が偽センサモジュールを利用して外部サーバ５１にアクセスすることはできず、サーバ５１から偽センサモジュールに暗号化アルゴリズムがダウンロードされることはない。
【０１１１】
システム５０は、外部サーバ５１の中央処理部とマイクロプロセッサ２７の中央処理部とが第２〜第ｎ鍵を個別に生成するから、サーバ５１からプロセッサ２７へ鍵を送信する必要はなく、鍵の送信過程における鍵の不正な取得を防ぐことができる。システム５０は、サーバ５１の中央処理部が常に別の鍵を使用してファームウェアや暗号化アルゴリズムの暗号化を行い、プロセッサ２７の中央処理部が常に別の鍵を使用してファームウェアや暗号化アルゴリズムの復号化を行うから、鍵を第３者に取得されたとしても、ファームウェアや暗号化アルゴリズムを復号化することはできない。また、第２〜第ｎ鍵にハッシュ値を使用するから、たとえ鍵が第３者に不正に取得されたとしても、鍵の解読をすることはできず、第３者による鍵の使用を確実に防ぐことができる。
【０１１２】
システム５０は、外部サーバ５１の中央処理部とマイクロプロセッサ２７の中央処理部とが同一かつ有限の回帰カウンタ値を使用して互いに同期しつつ、第２〜第ｎ鍵を順に生成するから、サーバ１５が生成する鍵とプロセッサ２７が生成する鍵とを一致させることができ、生成した鍵の不一致による暗号データの復号不能を防ぐことができる。また、第２〜第ｎ鍵となるハッシュ出力値に回帰カウンタ値をハッシュ化したハッシュ出力値が含まれるから、第３者がシステム５０に不正に進入したとしても、ハッシュ化した回帰カウンタ値を解読することはできず、サーバ５１の中央処理部とプロセッサ２７の中央処理部とがどのカウンタ値を使用して同期しているかを判別することができない。
【０１１３】
システム５０の稼働中に外部サーバ５１の中央処理部とマイクロプロセッサ２７の中央処理部との同期がずれると、サーバ５１の中央処理部が生成した鍵とプロセッサ２７の中央処理部が生成したそれとが異なり、サーバ５１の中央処理部からダウンロードされた暗号データをプロセッサ２７の中央処理部が復号化することができない。この場合、プロセッサ２７の中央処理部は、生成した鍵による復号化が不可能であると判断し、復号化不能をサーバ５１に送信するとともに（復号化不能情報送信手段）、サーバ５１との再同期を要求する（再同期要求手段）。
【０１１４】
マイクロプロセッサ２７の中央処理部は、カードリーダ５２のコントローラに外部サーバ５１へのアクセスを要求するとともに、メモリに格納されたデータ送受信用の鍵を使用し、トリプルＤＥＳによって復号化不能情報と再同期要求とを暗号化する。サーバ５１とカードリーダ５２とがインターネットを介して接続されると、プロセッサ２７の中央処理部は、暗号化した復号化不能情報と再同期要求とをサーバ５１に送信する。プロセッサ２７の中央処理部と再同期要求を受け取ったサーバ５１の中央処理部とは、それらの正当性を判断する外部認証と内部認証と（図１５，１６参照）を行う（相互認証手段）。サーバ５１の中央処理部とプロセッサ２７の中央処理部とは、相互認証による互いの認証結果を正当であると判断すると、回帰カウンタ値を１（初期値）に戻して再び同期を開始する。サーバ５１の中央処理部とプロセッサ２７の中央処理部とは、カウンタ値を１に戻すと、再び第１鍵を使用して暗号化および復号化を行う。
【０１１５】
システム５０は、外部サーバ５１とマイクロプロセッサ２７とが生成した鍵に不一致が生じたとしても、サーバ５１とプロセッサ２７とが回帰カウンタ値を１に戻して再び同期することができるから、サーバ５１が生成する鍵とプロセッサ２７が生成する鍵とを再度一致させることができ、生成した鍵の不一致によるファームウェアや暗号化アルゴリズムの復号不能を防ぐことができる。なお、システム５０が連続して稼働し、相互認証を日時単位や週単位、月単位で行う場合、サーバ５１の中央処理部とプロセッサ２７の中央処理部とは、相互認証による互いの認証結果を正当であると判断すると、回帰カウンタ値を１に戻して再び同期を開始する。以後の手順は、図１８〜図２３に基づいて説明したそれと同一である。
【０１１６】
一方向ハッシュ関数には、ＳＨＡ−１（Ｓｅｃｕｒｅ Ｈａｓｈ Ａｌｇｏｒｉｔｈｍ １）、ＭＤ２，ＭＤ４，ＭＤ５（Ｍｅｓｓａｇｅ Ｄｉｇｅｓｔ２，４，５）、ＲＩＰＥＭＤ−８０、ＲＩＰＥＭＤ−１２８、ＲＩＰＥＭＤ−１６０、Ｎ−Ｈａｓｈのいずれかを使用する。それらハッシュ関数は、外部サーバ５１のメモリとホストコンピュータ５３のメモリとに格納されている。
【０１１７】
暗号化アルゴリズムとしては、ＤＥＳの他に、ＲＳＡ、ＡＥＳ（Advanced Encryption Standard）、ＩＤＥＡ（International Data Encryption Algorithm）、ＦＥＡＬ−Ｎ／ＮＸ（Fast Encryption Algorithm）、ＭＵＬＴＩ２（Multimedia Encryption２）、ＭＩＳＴＹ、ＳＸＡＬ（Substitution Ｘor
Algorithm）、ＭＢＡＬ（Multi Block Algorithm）、ＲＣ２、ＲＣ５、ＥＮＣＲｉＰ、ＳＡＦＥＲ（Secure And Fast Encryption Routine）、Ｂｌｏｗｆｉｓｈ、Ｓｋｉｐｊａｃｋ、Ｋｈｕｆｕ、Ｋｈａｆｒｅ、ＣＡＳＴ、ＧＯＳＴ２８１４７−８９のいずれかを使用することもできる。それらアルゴリズムは、外部サーバ５１のメモリとホストコンピュータ５３のメモリとに格納されている。
【０１１８】
このシステム５０では、外部サーバ５１とマイクロプロセッサ２７とが図１８〜図２３に示す鍵の生成を行うことなく、サーバ５１がプロセッサ２７にファームウェアや暗号化アルゴリズムをダウンロードすることもできる。その一例を説明すると、以下のとおりである。外部サーバ５１がカードリーダ５２のＵＲＬを利用し、インターネットを介してカードリーダ５２にアクセスする（アクセス手段）。または、カードリーダ５２が外部サーバ５１のＵＲＬを利用し、インターネットを介してサーバ５１にアクセスする。サーバ５１とカードリーダ５２とがインターネットを介して接続されると、サーバ５１の中央処理部とマイクロプロセッサ２７の中央処理部とがコントローラを介して接続される。サーバ５１の中央処理部とプロセッサ２７の中央処理部とは、それらの正当性を判断する外部認証と内部認証と（図１５，１６参照）を行う（相互認証手段）。サーバ５１の中央処理部とプロセッサ２７の中央処理部とが相互認証による互いの認証結果を正当であると判断すると、サーバ５１からファームウェアや暗号化アルゴリズムのセンサモジュール１０Ａ〜１０Ｃへのダウンロードが可能となり、サーバ５１とプロセッサ２７との間でダウンロード処理が行われる。
【０１１９】
外部サーバ５１の中央処理部は、メモリに格納された情報送受信用の鍵を使用し、トリプルＤＥＳによってあらたなファームウェアや暗号化アルゴリズムを暗号化し（ファームウェア暗号化手段、アルゴリズム暗号化手段）、暗号化したファームウェアやアルゴリズムをセンサモジュール１０Ａ〜１０Ｃにダウンロードする（ファームウェア第１ダウンロード手段、アルゴリズム第１ダウンロード手段）。サーバ５１からダウンロードされたファームウェアや暗号化アルゴリズムは、カードリーダ５２のコントローラのメモリに一時的に保管された後、センサモジュール１０Ａ〜１０Ｃに出力される。
【０１２０】
マイクロプロセッサ２７の中央処理部は、暗号化されたファームウェアや暗号化アルゴリズムをサーバ５１から受け取ると、メモリに格納された情報送受信用の鍵を使用し、トリプルＤＥＳによって暗号化されたファームウェアやアルゴリズムを復号化して平文ファームウェア、平文アルゴリズムを取得する（ファームウェア復号化手段、アルゴリズム復号化手段）、復号化したファームウェアやアルゴリズムをメモリに格納する（ファームウェア記憶手段、アルゴリズム記憶手段）。
【０１２１】
外部サーバ５１は、マイクロプロセッサ２７が現在使用しているファームウェアや暗号化アルゴリズムの使用を中止させ、メモリに格納されたファームウェアや暗号化アルゴリズムの中からあらたなファームウェアやあらたなアルゴリズムを選択し、そのファームウェアやアルゴリズムを使用させることができる。サーバ５１は、あらたなファームウェアやあらたな暗号化アルゴリズムをプロセッサ２７に使用させる場合、プロセッサ２７に既存のファームウェアや暗号化アルゴリズムの書き換えを指示する（更新指令）。なお、外部認証と内部認証と（図１５，１６参照）がすでに行われ、サーバ５１とプロセッサ２７とが相互認証による互いの認証結果を正当であると判断したものとする。
【０１２２】
外部サーバ５１の中央処理部は、メモリに格納された情報送受信用の鍵を使用し、トリプルＤＥＳによって更新指令とあらたなファームウェアやあらたな暗号化アルゴリズムとを暗号化し（ファームウェア暗号化手段、アルゴリズム暗号化手段）、暗号化した更新指令やファームウェア、アルゴリズムをセンサモジュール１０Ａ〜１０Ｃにダウンロードする（ファームウェア第２ダウンロード手段、アルゴリズム第２ダウンロード手段）。サーバ５１からダウンロードされた更新指令やファームウェア、暗号化アルゴリズムは、カードリーダ５２のコントローラのメモリに一時的に保管された後、センサモジュール１０Ａ〜１０Ｃに出力される。
【０１２３】
マイクロプロセッサ２７の中央処理部は、暗号化された更新指令やファームウェア、暗号化アルゴリズムを外部サーバ５１から受け取ると、メモリに格納された情報送受信用の鍵を使用し、トリプルＤＥＳによって暗号化された更新指令とファームウェアやアルゴリズムとを復号化する（ファームウェア復号化手段、アルゴリズム復号化手段）。プロセッサ２７の中央処理部は、メモリに格納された既存のファームウェアを復号化したあらたなファームウェアに書き換え（ファームウェア更新手段）、あらたなファームウェアをメモリに格納する。さらに、プロセッサ２７の中央処理部は、メモリに格納された既存のアルゴリズムを復号化したあらたなアルゴリズムに書き換え（アルゴリズム更新手段）、あらたなアルゴリズムをメモリに格納する。プロセッサ２７の中央処理部は、更新完了をサーバ５１に通知する（更新完了通知）。プロセッサ２７の中央処理部は、メモリに格納された情報送受信用の鍵を使用し、トリプルＤＥＳによって更新完了通知を暗号化し、暗号化した更新完了通知をサーバ５１に送信する。
【０１２４】
外部サーバ５１は、現在使用しているハッシュ関数の使用を中止し、メモリに格納されたハッシュ関数の中からあらたなハッシュ関数を選択し、そのハッシュ関数を使用することができる。ハッシュ関数の変更は、システム５０を起動させる度毎に行う場合、日時単位や週単位、月単位で行う場合、同期がずれた後、再び同期するときに行う場合がある。サーバ５１は、あらたなハッシュ関数を使用する場合、マイクロプロセッサ２７に既存のハッシュ関数の書き換えを指示する（関数変更指令）。サーバ５１の中央処理部は、カードリーダ５２にアクセスする。サーバ５１とカードリーダ５２とがインターネットを介して接続されると、サーバ５１の中央処理部とプロセッサ２７の中央処理部とは、それらの正当性を判断する外部認証と内部認証と（図１５，１６参照）を行う（相互認証手段）。サーバ５１の中央処理部とプロセッサ２７の中央処理部とが相互認証による互いの認証結果を正当であると判断すると、サーバ５１の中央処理部は、メモリに格納されたデータ送受信用の鍵を使用し、トリプルＤＥＳによって関数変更指令とあらたなハッシュ関数とを暗号化した後、暗号化した関数変更指令とハッシュ関数とをプロセッサ２７に送信する。
【０１２５】
マイクロプロセッサ２７の中央処理部は、関数変更指令とハッシュ関数とを受信すると、メモリに格納されたデータ送受信用の鍵を使用し、トリプルＤＥＳによって暗号化された関数変更指令とハッシュ関数とを復号化する。プロセッサ２７の中央処理部は、メモリに格納した既存のハッシュ関数を復号化したあらたなハッシュ関数に変更した後、変更完了を外部サーバ５１に通知する（変更完了通知手段）。プロセッサ２７の中央処理部は、メモリに格納されたデータ送受信用の鍵を使用し、トリプルＤＥＳによって変更完了通知を暗号化し、暗号化した変更完了通知をサーバ５１に送信する。このシステム５０は、関数変更指令やハッシュ関数を暗号化してハッシュ関数の変更を行うから、使用するハッシュ関数を第３者に取得されることはなく、第３者によるハッシュ関数の解読を防ぐことができる。
【０１２６】
この磁気カード読み取りシステム５０は、ファームウェアまたは暗号化アルゴリズムが外部サーバ５１からセンサモジュール１０Ａ〜１０Ｃにダウンロードされると、プロセッサ２７がそのファームウェアや暗号化アルゴリズムをメモリに格納するから、センサモジュール１０Ａ〜１０Ｃが市場に出荷された後やセンサモジュール１０Ａ〜１０Ｃが磁気カードリーダ５２に設置された後において、サーバ５１からダウンロードされたファームウェアや暗号化アルゴリズムをプロセッサ２７に随時格納することができる。
【０１２７】
システム５０は、センサモジュール１０Ａ〜１０Ｃの出荷後や設置後でも、各種のファームウェアに対応することができ、それらファームウェアを利用することで、センサモジュール１０Ａ〜１０Ｃの動作環境に応じてプロセッサ２７の演算・記憶機能や外部ハードウェアの最適な制御を行うことができる。このシステム５０は、センサモジュール１０Ａ〜１０Ｃの出荷後や設置後において、センサモジュール１０Ａ〜１０Ｃを磁気カードの各種フォーマットに対応させることができ、磁気カードの各種仕様に適応しつつ、それらカードに記憶されたデータをセンサモジュール１０Ａ〜１０Ｃに確実に読み取らせることができる。
【０１２８】
システム５０は、センサモジュール１０Ａ〜１０Ｃの出荷後や設置後でも、各種の暗号化アルゴリズムを利用することができ、それらアルゴリズムを利用してカードデータを暗号化することができる。このシステム５０では、プロセッサ２７がバージョンアップ前のファームウェアをバージョンアップ後のファームウェアに書き換えるから、センサモジュール１０Ａ〜１０Ｃの出荷後や設置後において、ファームウェアのバージョンアップが行われたとしても、バージョンアップ後のファームウェアに即座に対応することができる。
【０１２９】
図２４は、センサモジュール１０Ａ〜１０Ｃとホストコンピュータ５３との間で行われる処理の一例を示すブロック図である。このシステム５０を起動させると、ホストコンピュータ５３の中央処理部とマイクロプロセッサ２７の中央処理部とは、メモリーテスト（Ｓ−５０）とコードサイニング（Ｓ−５１）とを行う（初期テスト）。初期テストが終了し、その結果が正しい場合、コンピュータ５３の中央処理部とプロセッサ２７の中央処理部とは、それらの正当性を判断する相互認証を行う（相互認証手段）。相互認証は、コンピュータ５３がセンサモジュール１０Ａ〜１０Ｃの正当性を認証する外部認証（Ｓ−５２）を行った後、磁気ヘッド１９がコンピュータ１３の正当性を認証する内部認証（Ｓ−５３）を行う。
【０１３０】
コンピュータ５３の中央処理部とマイクロプロセッサ２７の中央処理部とが相互認証による互いの認証結果を正当であると判断すると、磁気カードリーダ５２における磁気カードの読み取りが可能となり、コンピュータ５３とプロセッサ２７との間でメイン処理（Ｓ−５４）が行われる。逆に、コンピュータ５３とプロセッサ２７との少なくとも一方が認証結果を不可であると判断すると、カードリーダ５２による磁気カードの読み取りができず、読み取り不能メッセージがコンピュータ５３のディスプレイに表示される。相互認証は、システム５０を起動させる度毎に行われる他、システム５０を連続して稼働させる場合は日時単位や週単位、月単位で行われ、また、後記するように、コンピュータ５３の中央処理部とプロセッサ２７の中央処理部との同期が不一致になった場合にも行われる。
【０１３１】
図２５は、外部認証の一例を示すラダー図であり、図２６は、内部認証の一例を示すラダー図である。外部認証における認証手順は、以下のとおりである。ホストコンピュータ５３の中央処理部がマイクロプロセッサ２７の中央処理部に乱数（認証子）の生成と送信とを要求する（Ｓ−６０）。プロセッサ２７の中央処理部は、コンピュータ５３の指令に従って６４ｂｉｔ乱数を生成し、生成した乱数をコンピュータ５３に送信する（Ｓ−６１）。６４ｂｉｔ乱数を取得したコンピュータ５３の中央処理部は、メモリに格納された認証用の鍵を使用し、トリプルＤＥＳによって乱数を暗号化した後、暗号化した乱数をプロセッサ２７に送信する（Ｓ−６２）。
【０１３２】
マイクロプロセッサ２７の中央処理部は、メモリに格納された認証用の鍵を使用し、トリプルＤＥＳによって暗号化された乱数を復号化する（Ｓ−６３）。プロセッサ２７の中央処理部は、それが生成した乱数と復号化した乱数とを比較し、両者が同一であれば認証結果を正当であると判断し、認証結果正当情報をコンピュータ５３に送信する。一方、生成した乱数と復号化した乱数とが異なる場合、認証結果を不可であると判断し、認証結果不可情報と磁気カードの読み取り不可情報とをコンピュータ５３に送信する。コンピュータ５３は、マイクロプロセッサ２７から外部認証結果を取得する（Ｓ−６４）。
【０１３３】
内部認証における認証手順は、以下のとおりである。コンピュータ５３の中央処理部は、６４ｂｉｔ乱数（認証子）を生成し、それをマイクロプロセッサ２７に送信する（Ｓ−６５）。６４ｂｉｔ乱数を取得したプロセッサ２７の中央処理部は、メモリに格納された認証用の鍵を使用し、トリプルＤＥＳによって乱数を暗号化した後、暗号化した乱数をコンピュータ５３に送信する（Ｓ−６６）。コンピュータ５３の中央処理部は、メモリに格納された認証用の鍵を使用し、トリプルＤＥＳによって暗号化された乱数を復号化する（Ｓ−６７）。コンピュータ５３の中央処理部は、それが生成した乱数と復号化した乱数とを比較し、両者が同一であれば認証結果を正当であると判断する。一方、生成した乱数と復号化した乱数とが異なる場合、認証結果を不可であると判断し、カードリーダ５２における磁気カードの読み取りを不可とする。
【０１３４】
図２７は、このシステム５０におけるメイン処理の一例を示すラダー図である。図２８〜図３３は、暗号化および復号化に使用する鍵の生成の他の一例を説明する図である。相互認証の結果が正当であり、磁気カードの読み取りが可能となった後、カード所持者が磁気カードリーダ５２のカード挿入口から磁気カードを挿入すると、モータが駆動してカードが案内レールを移動する。カードが挿入口を通過すると、光センサがそれを検出し、カード挿入信号が光センサから出力されてカードリーダ５２のコントローラに入力される。コントローラは、カード挿入信号を受け取ると、センサモジュール１０Ａ〜１０Ｃのマイクロプロセッサ２７に、カードに記憶されたカードデータの読み取り開始指令を出力する。磁気カードがセンサモジュール１０Ａ〜１０Ｃを通過するとともに排出口から排出されると、光センサがそれを検出し、カード通過信号が光センサから出力されてカードリーダ５２のコントローラに入力される。カードリーダ５２のコントローラは、カード通過信号を受け取ると、センサモジュール１０Ａ〜１０Ｃのプロセッサ２７にカードデータの読み取り停止指令を出力するとともに、モータの駆動を停止する。
【０１３５】
磁気カードの磁化された磁性層が磁気ヘッド１２のコアの先端部（コアのギャップ）を通過すると、コア内に磁束が発生し、磁束と鎖交する方向へ誘導起電力が生じてコイルに電流が流れる。コイルに流れる電流は、その値が磁束の変化にともなって変わる。磁気カードの磁性層に記憶されたカードデータは、コイルによってアナログ信号として取り出され、アナログ信号が磁気ヘッド１２からＡ／Ｄ変換チップ２６に入力される。Ａ／Ｄ変換チップ２６は、磁気ヘッド１２から入力されたアナログ信号をデジタル信号に変換する。デジタル信号は、Ａ／Ｄ変換チップ２６からマイクロプロセッサ２７に入力され、プロセッサ２７のメモリに格納される。
【０１３６】
システム５０の稼働中、ホストコンピュータ５３の中央処理部は、マイクロプロセッサ２７のメモリに処理すべきカードデータが存在するかを所定間隔でプロセッサ２７に問い合わせる（データ確認指令）。コンピュータ５３の中央処理部は、メモリに格納された情報送受信用の鍵を使用し、トリプルＤＥＳによってデータ確認指令を暗号化し、暗号化したデータ確認指令をプロセッサ２７に送信する（Ｓ−６８）。なお、所定間隔は、秒単位またはミリ秒単位であることが好ましい。
【０１３７】
マイクロプロセッサ２７の中央処理部は、データ確認指令を受信すると、メモリに格納された情報送受信用の鍵を使用し、トリプルＤＥＳによって暗号化されたデータ確認指令を復号化する。プロセッサ２７の中央処理部は、コンピュータ５３からのデータ確認指令に従ってメモリを検索し、磁気カードのカードデータがデジタル信号としてメモリに格納されている場合、データ保有をコンピュータ５３に返答し（データ保有情報）、カードデータがメモリにない場合、データ非保有をコンピュータ５３に返答する（データ非保有情報）。プロセッサ２７は、情報送受信用の鍵を使用し、トリプルＤＥＳによってデータ保有情報やデータ非保有情報を暗号化し、暗号化したデータ保有情報やデータ非保有情報をコンピュータ５３に送信する（Ｓ−６９）。
【０１３８】
ホストコンピュータ５３の中央処理部は、データ保有情報やデータ非保有情報を受信すると、情報送受信用の鍵を使用し、トリプルＤＥＳによってデータ保有情報やデータ非保有情報を復号化する。コンピュータ５３の中央処理部は、データ非保有情報を受信すると、暗号化したデータ確認指令を所定の間隔で再びマイクロプロセッサ２７に送信し、メモリに処理すべきカードデータが存在するかをプロセッサ２７に問い合わせる（データ確認指令）。コンピュータ５３の中央処理部は、データ保有情報を受信すると、プロセッサ２７のメモリに格納されたカードデータの送信をプロセッサ２７に要求する（データ送信指令）。コンピュータ５３の中央処理部は、情報送受信用の鍵を使用し、トリプルＤＥＳによってデータ送信指令を暗号化し、暗号化したデータ送信指令をプロセッサ２７に送信する（Ｓ−７０）。プロセッサ２７の中央処理部は、データ送信指令を受信すると、情報送受信用の鍵を使用し、トリプルＤＥＳによって暗号化されたデータ送信指令を復号化する。
【０１３９】
マイクロプロセッサ２７の中央処理部は、メモリからデジタル信号（カードデータ）と暗号用の鍵とを取り出し、その鍵を使用してデジタル信号を暗号化して暗号データとする（データ暗号化手段）（Ｓ−７１）。プロセッサ２７の中央処理部は、暗号データをホストコンピュータ５３に送信する（暗号データ送信手段）。コンピュータ５３は、暗号データを増幅する増幅回路（図示せず）を有し、メモリから復号用の鍵を取り出し、その鍵を使用して増幅回路で増幅した暗号データを復号化する（データ復号化手段）（Ｓ−７２）。
【０１４０】
コンピュータ５３は、復号化したデジタル信号（平文カードデータ）を文字情報としてディスプレイに表示することができ（データ出力手段）、復号化したデジタル信号（平文カードデータ）を印字情報としてプリンタに印字させることができる（データ出力手段）。コンピュータ５３は、暗号化されたデジタル信号または復号化されたデジタル信号をメモリに格納する（データ記憶手段）。コンピュータ５３は、暗号データを復号化すると、暗号化したデータ確認指令を所定の間隔で再びプロセッサ２７に送信し、メモリに処理すべきカードデータが存在するかをプロセッサ２７に問い合わせる（データ確認指令）。
【０１４１】
コンピュータ５３の中央処置部とマイクロプロセッサ２７の中央処理部とは、暗号化されたデジタル信号がコンピュータ５３に入力される度毎に、コンピュータ５３のメモリとプロセッサ２７のメモリとにあらかじめ格納された同一かつ有限の回帰カウンタ値を使用して互いに同期しつつ、デジタル信号の暗号化と復号化とに必要な同一のあらたな第２〜第ｎ鍵を順に生成する（鍵生成手段）。コンピュータ５３の中央処置部とプロセッサ２７の中央処理部とが行う鍵生成手順の一例を、図２８〜図３３に基づいて説明すると、以下のとおりである。なお、回帰カウンタ値は１〜２０とする。ただし、回帰カウンタ値に特に限定はなく、カウンタ値を２１以上とすることもできる。
【０１４２】
システム５０を起動した後、第１番目のデジタル信号（カードデータ）がＡ／Ｄ変換チップ２６からマイクロプロセッサ２７に入力され、デジタル信号をメモリに格納した後、データ送信指令を受信すると、プロセッサ２７の中央処理部は、図２８に示すように、メモリに格納されたカウンタテーブルから回帰カウンタ値１を選択し、デジタル信号にカウンタ値１を添付する。カウンタテーブルには、カウンタ値（１〜２０）の格納エリアとそれに対応する３つの鍵の格納エリア（Ｋ１，Ｋ２，Ｋ３）とが作られている。ただし、図２８のカウンタデーブルでは、回帰カウンタ値２〜２０に対応する第２鍵〜第２０鍵は生成されていない。なお、カウンタ値１に対応する第１鍵（Ｋｅｙ１）は、初期値としてシステム５０の導入時に設定される。
【０１４３】
マイクロプロセッサ２７の中央処理部は、カウンタテーブルからカウンタ値１に対応する第１鍵を取り出し、第１鍵を使用し、トリプルＤＥＳ（３−ＫｅｙトリプルＤＥＳ）によってデジタル信号とカウンタ値１とを暗号化して暗号データとし（データ暗号化手段）、暗号データをコンピュータ５３に送信する（データ送信手段）。プロセッサ２７の中央処理部は、暗号データをコンピュータ５３に送信した後、回帰カウンタ値を１から２に変更し、カウンタ値２をメモリに格納するとともに、第１番目のデジタル信号（カードデータ）をメモリから消去する。
【０１４４】
第１番目の暗号データを受信したホストコンピュータ５３の中央処理部は、図２９に示すように、メモリに格納されたカウンタテーブルから回帰カウンタ値１を選択する。カウンタテーブルには、カウンタ値（１〜２０）の格納エリアとそれに対応する３つの鍵の格納エリア（Ｋ１，Ｋ２，Ｋ３）とが作られている。ただし、図２９のカウンタデーブルでは、回帰カウンタ値２〜２０に対応する第２鍵〜第２０鍵は生成されていない。なお、カウンタ値１に対応する第１鍵（Ｋｅｙ１）は、マイクロプロセッサ２７のメモリに格納された第１鍵と同一であり、初期値としてシステム５０の導入時に設定される。コンピュータ５３の中央処理部は、カウンタテーブルからカウンタ値１に対応する第１鍵を取り出し、第１鍵を使用し、トリプルＤＥＳ（３−ＫｅｙトリプルＤＥＳ）によって暗号データを復号化してデジタル信号（平文カードデータ）を取得する。コンピュータ５３の中央処理部は、暗号データを復号化した後、回帰カウンタ値を１から２に変更し、カウンタ値２をメモリに格納する。
【０１４５】
第２番目のデジタル信号（カードデータ）がＡ／Ｄ変換チップ２６からマイクロプロセッサ２７に入力され、デジタル信号をメモリに格納した後、データ送信指令を受信すると、プロセッサ２７の中央処理部は、図３０に示すように、メモリに格納されたカウンタテーブルから回帰カウンタ値２を選択し、デジタル信号にカウンタ値２を添付する。プロセッサ２７の中央処理部は、カウンタ値１に対応する第１鍵（初期値）とカウンタ値１とを一方向ハッシュ関数によってハッシュ化したハッシュ出力値を生成し、そのハッシュ出力値をカウンタ値２に対応する第２鍵（Ｋｅｙ２）とする（鍵生成手段）。第２鍵（Ｋｅｙ２）となるハッシュ出力値は、カウンタテーブルのカウンタ値２に対応する鍵格納エリア（Ｋ１，Ｋ２，Ｋ３）に書き込まれる。なお、図３０のカウンタデーブルでは、回帰カウンタ値３〜２０に対応する第３鍵〜第２０鍵は生成されていない。
【０１４６】
マイクロプロセッサ２７の中央処理部は、カウンタテーブルからカウンタ値２に対応する第２鍵を取り出し、第２鍵を使用し、トリプルＤＥＳ（３−ＫｅｙトリプルＤＥＳ）によってデジタル信号を暗号化（カウンタ値２を含む）して暗号データとし（データ暗号化手段）、暗号データをコンピュータ５３に送信する。プロセッサ２７の中央処理部は、暗号データをコンピュータ５３に送信した後、回帰カウンタ値を２から３に変更し、カウンタ値３をメモリに格納するとともに、第２番目のデジタル信号（カードデータ）をメモリから消去する。
【０１４７】
第２番目の暗号データを受信したコンピュータ５３は、図３１に示すように、メモリに格納されたカウンタテーブルから回帰カウンタ値２を選択する。コンピュータ５３の中央処理部は、カウンタ値１に対応する第１鍵（初期値）とカウンタ値１とを一方向ハッシュ関数によってハッシュ化したハッシュ出力値を生成し、そのハッシュ出力値をカウンタ値２に対応する第２鍵（Ｋｅｙ２）とする（鍵生成手段）。コンピュータ５３の中央処理部が使用するハッシュ関数はマイクロプロセッサ２７の中央処理部が使用するそれと同一であり、生成した第２鍵（Ｋｅｙ２）はプロセッサ２７の中央処理部が生成したそれと同一である。第２鍵（Ｋｅｙ２）となるハッシュ出力値は、カウンタテーブルのカウンタ値２に対応する鍵格納エリア（Ｋ１，Ｋ２，Ｋ３）に書き込まれる。なお、図３１のカウンタデーブルでは、回帰カウンタ値３〜２０に対応する第３鍵〜第２０鍵は生成されていない。
【０１４８】
コンピュータ５３の中央処理部は、カウンタテーブルからカウンタ値２に対応する第２鍵を取り出し、第２鍵を使用し、トリプルＤＥＳ（３−ＫｅｙトリプルＤＥＳ）によって暗号データを復号化してデジタル信号（平文カードデータ）を取得する。コンピュータ５３の中央処理部は、暗号データを復号化した後、回帰カウンタ値を２から３に変更し、カウンタ値３をメモリに格納する。
【０１４９】
第３番目のデジタル信号（カードデータ）がＡ／Ｄ変換チップ２６からマイクロプロセッサ２７に入力され、デジタル信号をメモリに格納した後、データ送信指令を受信すると、プロセッサ２７の中央処理部は、図３２に示すように、メモリに格納されたカウンタテーブルから回帰カウンタ値３を選択し、デジタル信号にカウンタ値３を添付する。プロセッサ２７の中央処理部は、カウンタ値２に対応する第２鍵（Ｋｅｙ２、ハッシュ値）とカウンタ値２とを一方向ハッシュ関数によってハッシュ化したハッシュ出力値を生成し、そのハッシュ出力値をカウンタ値３に対応する第３鍵（Ｋｅｙ３）とする（鍵生成手段）。第３鍵（Ｋｅｙ３）となるハッシュ出力値は、カウンタテーブルのカウンタ値３に対応する鍵格納エリア（Ｋ１，Ｋ２，Ｋ３）に書き込まれる。なお、図３２のカウンタデーブルでは、回帰カウンタ値４〜２０に対応する第４鍵〜第２０鍵は生成されていない。
【０１５０】
マイクロプロセッサ２７の中央処理部は、カウンタテーブルからカウンタ値３に対応する第３鍵を取り出し、第３鍵を使用し、トリプルＤＥＳ（３−ＫｅｙトリプルＤＥＳ）によってデジタル信号を暗号化（カウンタ値３を含む）して暗号データとし（暗号化手段）、暗号データをコンピュータ５３に送信する。プロセッサ２７の中央処理部は、暗号データをコンピュータ５３に送信した後、回帰カウンタ値を３から４に変更し、カウンタ値４をメモリに格納するとともに、第３番目のデジタル信号（カードデータ）をメモリから消去する。
【０１５１】
第３番目の暗号データを受信したホストコンピュータ５３の中央処理部は、図３３に示すように、メモリに格納されたカウンタテーブルから回帰カウンタ値３を選択する。コンピュータ５３の中央処理部は、カウンタ値２に対応する第２鍵（Ｋｅｙ２）とカウンタ値２とを一方向ハッシュ関数によってハッシュ化したハッシュ出力値を生成し、そのハッシュ出力値をカウンタ値３に対応する第３鍵（Ｋｅｙ３）とする（鍵生成手段）。コンピュータ５３の中央処理部が生成した第３鍵（Ｋｅｙ３）は、マイクロプロセッサ２７の中央処理部が生成したそれと同一である。第３鍵（Ｋｅｙ３）となるハッシュ出力値は、カウンタテーブルのカウンタ値３に対応する鍵格納エリア（Ｋ１，Ｋ２，Ｋ３）に書き込まれる。なお、図３３のカウンタデーブルでは、回帰カウンタ値４〜２０に対応する第４鍵〜第２０鍵は生成されていない。
【０１５２】
コンピュータ５３の中央処理部は、カウンタテーブルからカウンタ値３に対応する第３鍵を取り出し、第３鍵を使用し、トリプルＤＥＳ（３−ＫｅｙトリプルＤＥＳ）によって暗号データを復号化してデジタル信号（平文カードデータ）を取得する。コンピュータ５３の中央処理部は、暗号データを復号化した後、回帰カウンタ値を３から４に変更し、カウンタ値４をメモリに格納する。
【０１５３】
このように、ホストコンピュータ５３の中央処理部とマイクロプロセッサ２７の中央処理部とは、回帰カウンタ値１〜２０を順番に使って互いに同期しつつ、一方向ハッシュ関数を使用して第２〜第ｎ鍵を生成する。回帰カウンタ値が２０を超えると、コンピュータ５３の中央処理部とプロセッサ２７の中央処理部とは、再びカウンタ値１を使用し、第２１鍵〜第４０鍵を順に生成する。コンピュータ５３の中央処理部とプロセッサ２７の中央処理部とは、第２１鍵を生成すると、鍵格納エリアに格納された第１鍵を第２１鍵に書き換え、第２２鍵を生成すると、鍵格納エリアに格納された第２鍵を第２２鍵に書き替える。
【０１５４】
この磁気カード読み取りシステム５０は、相互認証手段を実行することでホストコンピュータ５３の中央処理部とマイクロプロセッサ２７の中央処理部とが互いの正当性を判断することができるから、偽コンピュータがセンサモジュール１０Ａ〜１０Ｃに接続された場合や偽センサモジュールがコンピュータ５３に接続された場合であっても、それを見破ることができる。システム５０は、第３者が偽コンピュータや偽センサモジュールを利用してシステム５０に進入することはできず、磁気カードのカードデータ、ハッシュ関数、鍵の盗取を防ぐことができる。
【０１５５】
このシステム５０は、コンピュータ５３の中央処理部とプロセッサ２７の中央処理部とが認証手段による認証結果が正当であると判断した後に、プロセッサ２７の中央処理部がデータ暗号化手段とデータ送信手段とを実行し、コンピュータ５３の中央処理部が復号化手段を実行するから、認証を行わずにそれら手段を実行する場合と比較し、磁気カードに格納されたカードデータの盗取を確実に防ぐことができ、第３者による磁気カードの不正な複製や第３者による「なりすまし」を確実に防ぐことができる。
【０１５６】
このシステム５０は、ホストコンピュータ５３の中央処理部とマイクロプロセッサ２７の中央処理部とが第２〜第ｎ鍵を個別に生成するから、コンピュータ５３からプロセッサ２７へ鍵を送信する必要はなく、鍵の送信過程における鍵の不正な取得を防ぐことができる。システム５０は、プロセッサ２７の中央処理部が常に別の鍵を使用して暗号化を行い、コンピュータ５３の中央処理部が常に別の鍵を使用して復号化を行うから、鍵を第３者に取得されたとしても、磁気カードに格納されたカードデータを復号化することはできない。また、第２〜第ｎ鍵にハッシュ値を使用するから、たとえ鍵が第３者に不正に取得されたとしても、鍵の解読をすることはできず、第３者による鍵の使用を確実に防ぐことができる。
【０１５７】
このシステム５０は、ホストコンピュータ５３の中央処理部とマイクロプロセッサ２７の中央処理部とが同一かつ有限の回帰カウンタ値を使用して互いに同期しつつ、第２〜第ｎ鍵を順に生成するから、コンピュータ５３が生成する鍵とプロセッサ２７が生成する鍵とを一致させることができ、生成した鍵の不一致による暗号データの復号不能を防ぐことができる。また、第２〜第ｎ鍵となるハッシュ出力値に回帰カウンタ値をハッシュ化したハッシュ出力値が含まれるから、第３者がシステム５０に不正に進入したとしても、ハッシュ化した回帰カウンタ値を解読することはできず、コンピュータ５３の中央処理部とプロセッサ２７の中央処理部とがどのカウンタ値を使用して同期しているかを判別することができない。
【０１５８】
システム５０の稼働中にホストコンピュータ５３の中央処理部とマイクロプロセッサ２７の中央処理部との同期がずれると、コンピュータ５３の中央処理部が生成した鍵とプロセッサ２７の中央処理部が生成したそれとが異なり、プロセッサ２７の中央処理部から送信された暗号データをコンピュータ５３の中央処理部が復号化することができない。この場合、コンピュータ５３の中央処理部は、生成した鍵による復号化が不可能であると判断し、復号化不能を通知するとともに（復号化不能情報）再同期を要求する（再同期要求）。コンピュータ５３の中央処理部は、メモリに格納された情報送受信用の鍵を使用し、トリプルＤＥＳによって復号化不能情報と再同期要求とを暗号化し、暗号化した復号化不能情報と再同期要求とをプロセッサ２７に送信する。
【０１５９】
コンピュータ５３の中央処理部と再同期要求を受け取ったプロセッサ２７の中央処理部とは、それらの正当性を判断する外部認証と内部認証（図１５，１６参照）とを行う（相互認証手段）。コンピュータ５３の中央処理部とプロセッサ２７の中央処理部とは、相互認証による互いの認証結果を正当であると判断すると、回帰カウンタ値を１（初期値）に戻して再び同期を開始する。コンピュータ５３の中央処理部とプロセッサ２７の中央処理部とは、カウンタ値を１に戻すと、再び第１鍵を使用して暗号化および復号化を行う。
【０１６０】
システム５０は、生成した鍵に不一致が生じたとしても、ホストコンピュータ５３とマイクロプロセッサ２７とが回帰カウンタ値を１に戻して再び同期することができるから、コンピュータ５３が生成する鍵とプロセッサ２７が生成する鍵とを再度一致させることができ、生成した鍵の不一致によるカードデータの復号不能を防ぐことができる。なお、システム５０が連続して稼働し、相互認証を日単位や週単位、月単位で行う場合、コンピュータ５３の中央処理部とプロセッサ２７の中央処理部とは、相互認証による互いの認証結果を正当であると判断すると、回帰カウンタ値を１に戻して再び同期を開始する。以後の手順は、図２８〜図３３に基づいて説明したそれと同一である。
【０１６１】
ホストコンピュータ５３は、現在使用しているハッシュ関数の使用を中止し、メモリに格納されたハッシュ関数の中からあらたなハッシュ関数を選択し、そのハッシュ関数を使用することができる。ハッシュ関数の変更は、システム５０を起動させる度毎に行う場合、日単位や週単位、月単位で行う場合、同期がずれた後、再び同期するときに行う場合がある。コンピュータ５３は、あらたなハッシュ関数を使用する場合、マイクロプロセッサ２７に既存のハッシュ関数の書き換えを指示する（関数変更指令）。コンピュータ５３の中央処理部は、メモリに格納された情報送受信用の鍵を使用し、トリプルＤＥＳによって関数変更指令とあらたなハッシュ関数とを暗号化し、暗号化した関数変更指令とハッシュ関数とをプロセッサ２７に送信する。
【０１６２】
マイクロプロセッサ２７の中央処理部は、関数変更指令とハッシュ関数とを受信すると、メモリに格納された情報送受信用の鍵を使用し、トリプルＤＥＳによって暗号化された関数変更指令とハッシュ関数とを復号化する。プロセッサ２７の中央処理部は、メモリに格納した既存のハッシュ関数を復号化したあらたなハッシュ関数に変更した後、変更完了をコンピュータ５３に通知する（変更完了通知）。プロセッサ２７の中央処理部は、メモリに格納された情報送受信用の鍵を使用し、トリプルＤＥＳによって変更完了通知を暗号化し、暗号化した変更完了通知をコンピュータ５３に送信する。このシステム５０は、関数変更指令やハッシュ関数を暗号化してハッシュ関数の変更を行うから、使用するハッシュ関数を第３者に取得されることはなく、第３者によるハッシュ関数の解読を防ぐことができる。
【０１６３】
ホストコンピュータ５３は、現在使用している暗号化アルゴリズムの使用を中止し、メモリに格納された暗号化アルゴリズムの中からあらたなアルゴリズムを選択し、そのアルゴリズムを使用することができる。暗号化アルゴリズムの変更は、システム５０を起動させる度毎に行う場合、日単位や週単位、月単位で行う場合、同期がずれた後、再び同期するときに行う場合がある。コンピュータ５３は、あらたな暗号化アルゴリズムを使用する場合、マイクロプロセッサ２７に既存のアルゴリズムの書き換えを指示する（関数変更指令）。コンピュータ５３の中央処理部は、メモリに格納された情報送受信用の鍵を使用し、トリプルＤＥＳによって関数変更指令とあらたな暗号化アルゴリズムとを暗号化し、暗号化した関数変更指令とアルゴリズムとをプロセッサ２７に送信する。
【０１６４】
マイクロプロセッサ２７の中央処理部は、関数変更指令と暗号化アルゴリズムとを受信すると、メモリに格納された情報送受信用の鍵を使用し、トリプルＤＥＳによって暗号化された関数変更指令とアルゴリズムとを復号化する。プロセッサ２７の中央処理部は、メモリに格納した既存のアルゴリズムを復号化したあらたなアルゴリズムに変更した後、変更完了をコンピュータ５３に通知する（変更完了通知）。プロセッサ２７の中央処理部は、メモリに格納された情報送受信用の鍵を使用し、トリプルＤＥＳによって変更完了通知を暗号化し、暗号化した変更完了通知をコンピュータ５３に送信する。このシステム５０は、関数変更指令や暗号化アルゴリズムを暗号化してアルゴリズムの変更を行うから、使用するアルゴリズムを第３者に取得されることはない。
【０１６５】
このシステム５０おける磁気カードリーダには、挿入電動型の他に、センサモジュール１０Ａ〜１０Ｃを取り付けた手動ハンディカードリーダを使用することもできる。また、磁気カードリーダをＰＯＳシステムに接続することもできる。磁気カードリーダがＰＯＳシステムに接続された場合、カードリーダにコントローラを設置する必要はなく、外部サーバ５１との接続はＰＯＳシステムに内蔵されたコンピュータによって行われる。ファームウェアや暗号化アルゴリズムは、外部サーバからＰＯＳシステムのコンピュータのメモリにダウンロードされて一時保管された後、カードリーダの磁気ヘッドのマイクロプロセッサ２７に出力される。
【符号の説明】
【０１６６】
１０Ａ センサモジュール
１０Ｂ センサモジュール
１０Ｃ センサモジュール
１１ ハウジング
１２ 磁気ヘッド（センサ素子）
１３ 可撓性基板
１４ 信号処理装置
１７ 前端部
１９ 接続端子設置領域
２０ 電子部品設置領域
２１ Ａ／Ｄ変換チップ設置領域
２２ マイクロプロセッサ設置領域（デジタルＩＣ設置領域）
２４ 接続端子
２５ 抵抗素子（電子部品）
２６ Ａ／Ｄ変換チップ
２７ マイクロプロセッサ（デジタルＩＣ）
２８ エポキシ樹脂（固化物質）
２９ 第１折曲線
３０ 第２折曲線
３１ 第３折曲線
３２ 第４折曲線
【技術分野】
【０００１】
本発明は、センサモジュールおよびその製造方法に関する。
【背景技術】
【０００２】
ドーム状のレンズ部とその下端から下方に延出する筒状のケース部とを備えたレンズ一体ケースと、ケース部に収容された取付板と、ケース部に収容されて取付板の下方に配置された回路基板と、取付板の上面に固定されたセンサと、ケース部の下端開口を塞ぐ下板とから形成されたセンサモジュールがある（特許文献１参照）。このセンサモジュールでは、センサから下方に延びる複数の端子が取付板と回路基板と下板とを貫通し、下板から下方へ突出している。センサは、その端子の回路基板に対する貫通部において回路基板に接続されている。回路基板は、センサから出力されたアナログ信号を増幅しつつデジタル信号に変換する。このセンサモジュールは、レンズ一体ケース内に取付板に固定されたセンサや回路基板が積層状態で収容されており、ケース部の下端開口が下板に被覆されているから、レンズ一体ケース内にそれらを納めることができ、センサモジュールの小型化を図ることができる。
【先行技術文献】
【特許文献】
【０００３】
特開２００２−１３１４４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
前記公報に開示のセンサモジュールは、それに取り付けられた回路基板においてセンサから出力されたアナログ信号を増幅しつつデジタル信号に変換するが、そのデジタル信号を暗号化することはできない。したがって、センサモジュールから出力されたデジタル信号を第三者が盗取し、そのデジタル信号からデータが第三者に取得されてしまう場合がある。また、取付板や回路基板がレンズ一体ケース内に露出しているから、レンズ一体ケースから回路基板を取り出し、それにデータを盗取するための回路を設置することができ、データの安全性を確保することができない。
【０００５】
本発明の目的は、センサから出力された各種データが第三者に盗取されることはなく、データの安全性を確保することができるセンサモジュールおよびそのセンサモジュールの製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
前記課題を解決するための本発明に係るセンサモジュールは、一方向へ延びる可撓性基板と、可撓性基板の前端部に設置された信号処理装置と、測定対象からの測定量をアナログ信号に変換するセンサ素子とを備え、信号処理装置が、センサ素子に接続されてセンサ素子から出力されたアナログ信号を受信する接続端子と、接続端子に接続されて接続端子がセンサ素子から受信したアナログ信号をデジタル信号に変換するＡ／Ｄ変換チップと、Ａ／Ｄ変換チップに接続されてＡ／Ｄ変換チップから出力されたデジタル信号を暗号化するデジタルＩＣとを含み、接続端子とＡ／Ｄ変換チップとデジタルＩＣとを取り付けた可撓性基板の前端部が一方向へ向かって少なくとも２つに折り畳まれた状態で所定容積のハウジングの内部に収容され、接続端子とＡ／Ｄ変換チップとデジタルＩＣとが可撓性基板の前端部とともにハウジングの内部に充填された固化物質によってハウジングに固定されていることにある。
【０００７】
本発明に係るセンサモジュールの一例としては、接続端子とＡ／Ｄ変換チップとデジタルＩＣとが一方向へ並んだ状態で可撓性基板の前端部に設置され、可撓性基板の前端部が接続端子とＡ／Ｄ変換チップとの間で折曲されているとともに、Ａ／Ｄ変換チップとデジタルＩＣとの間で折曲されている。
【０００８】
本発明に係るセンサモジュールの他の一例としては、可撓性基板の前端部のうちの接続端子を設置する部分が一方向へ並ぶ接続端子設置領域と電子部品設置領域とに区分され、接続端子設置領域と電子部品設置領域とに間で一方向へ向かって折曲されている。
【０００９】
本発明に係るセンサモジュールの他の一例としては、センサ素子がコイルとコアとを有して所定のデータを記憶した磁気カードからデータを読み取る磁気ヘッドである。
【００１０】
本発明に係るセンサモジュールの製造方法は、一方向へ延びる可撓性基板と、可撓性基板の前端部に設置された信号処理装置と、所定容積のハウジングと、測定対象からの測定量をアナログ信号に変換するセンサ素子とから作られるセンサモジュールの製造方法であり、信号処理装置が、センサ素子に接続されてセンサ素子から出力されたアナログ信号を受信する接続端子と、接続端子に接続されて接続端子がセンサ素子から受信したアナログ信号をデジタル信号に変換するＡ／Ｄ変換チップと、Ａ／Ｄ変換チップに接続されてＡ／Ｄ変換チップから出力されたデジタル信号を暗号化するデジタルＩＣとを含み、可撓性基板の前端部に接続端子とＡ／Ｄ変換チップとデジタルＩＣとを設置する設置工程と、可撓性基板の前端部を一方向へ向かって少なくとも２つに折り畳む折曲工程と、折り畳んだ可撓性基板の前端部を接続端子とＡ／Ｄ変換チップとデジタルＩＣとともにハウジングの内部に収容する収容工程と、ハウジング内部に固化物質を充填し、固化物質によって接続端子とＡ／Ｄ変換チップとデジタルＩＣとを可撓性基板の前端部とともにハウジングの内部に固定する固定工程とを有する。
【００１１】
本発明に係るセンサモジュールの製造方法の一例として、設置工程では、接続端子とＡ／Ｄ変換チップとデジタルＩＣとが一方向へ並んだ状態で可撓性基板の前端部に設置され、折曲工程では、可撓性基板の前端部が接続端子とＡ／Ｄ変換チップとの間で折曲されるとともに、Ａ／Ｄ変換チップとデジタルＩＣとの間で折曲される。
【００１２】
本発明に係るセンサモジュールの製造方法の他の一例として、折曲工程では、可撓性基板の前端部のうちの接続端子を設置する部分が一方向へ並ぶ接続端子設置領域と電子部品設置領域とに区分され、接続端子設置領域と電子部品設置領域とに間で一方向へ向かって折曲されている。
【００１３】
本発明に係るセンサモジュールの製造方法の他の一例としては、センサ素子がコイルとコアとを有して所定のデータを記憶した磁気カードからデータを読み取る磁気ヘッドである。
【発明の効果】
【００１４】
本発明に係るセンサモジュールによれば、それを構成する信号処理装置がデジタル信号を暗号化するデジタルＩＣを含み、デジタルＩＣがハウジング内に固定されているから、モジュール自身においてセンサから出力された各種データの暗号化を行うことができる。センサモジュールは、センサから出力された各種データがデジタルＩＣによって暗号化され、暗号化された信号がセンサモジュールから外部に出力されるから、第三者が暗号化されたデータを盗取したとしても、そのデータを復号化しなければデータの内容を把握することができず、データの安全性を確保することができる。センサモジュールは、接続端子とＡ／Ｄ変換チップとデジタルＩＣとを取り付けた可撓性基板の前端部が一方向へ向かって少なくとも２つに折り畳まれた状態でハウジングの内部に収容され、接続端子とＡ／Ｄ変換チップとデジタルＩＣとが可撓性基板の前端部とともにハウジングの内部に充填された固化物質によってハウジングに固定されているから、接続端子とＡ／Ｄ変換チップとデジタルＩＣとをハウジングの内部に一体に固定することができ、暗号化を行うデジタルＩＣを含むモジュールの小型化を実現することができる。このセンサモジュールは、可撓性基板の前端部をハウジングから取り出すときに固化物質を取り除かなければならず、固化物質を取り除く際に、基板のみならず、接続端子やＡ／Ｄ変換チップ、デジタルＩＣが破壊されるから、基板にデータ盗取用回路を設置して再び組み立てることはできず、基板に対するデータ盗取用回路の設置を防ぐことができ、データの安全性を確実に確保することができる。
【００１５】
可撓性基板の前端部が接続端子とＡ／Ｄ変換チップとの間で折曲されているとともに、Ａ／Ｄ変換チップとデジタルＩＣとの間で折曲されているセンサモジュールは、可撓性基板の前端部が一方向へ向かって３つに折り畳まれた状態でハウジングの内部に収容され、接続端子とＡ／Ｄ変換チップとデジタルＩＣとが可撓性基板の前端部とともにハウジングの内部に充填された固化物質によってハウジングに固定されているから、接続端子とＡ／Ｄ変換チップとデジタルＩＣとをハウジングの内部に一方向に重ね合わせて一体に固定することができ、暗号化を行うデジタルＩＣを含むモジュールの小型化を実現することができる。センサモジュールは、デジタルＩＣをハウジング内に固定することで、モジュール自身においてセンサから出力された各種データの暗号化を行うことができ、センサから出力された各種データの安全性を確保することができる。このセンサモジュールは、接続端子とＡ／Ｄ変換チップとデジタルＩＣとが一方向へ並んだ状態で基板の前端部に設置されるから、前端部の両面に接続端子やＡ／Ｄ変換チップ、デジタルＩＣを設置する場合と比較し、前端部の一方の面にそれらを並べて設置することができ、前端部にそれらを容易に設置することができる。
【００１６】
可撓性基板の前端部のうちの接続端子を設置する部分が接続端子設置領域と電子部品設置領域とに区分され、接続端子設置領域と電子部品設置領域とに間で一方向へ向かって折曲されているセンサモジュールは、可撓性基板の前端部が一方向へ向かって４つに折り畳まれた状態でハウジングの内部に収容され、接続端子と電子部品とＡ／Ｄ変換チップとデジタルＩＣとが可撓性基板の前端部とともにハウジングの内部に充填された固化物質によってハウジングに固定されているから、接続端子と電子部品とＡ／Ｄ変換チップとデジタルＩＣとをハウジングの内部に一方向に重ね合わせて一体に固定することができ、暗号化を行うデジタルＩＣを含むモジュールの小型化を実現することができる。センサモジュールは、デジタルＩＣをハウジング内に固定することで、モジュール自身においてセンサから出力された各種データの暗号化を行うことができ、センサから出力された各種データの安全性を確保することができる。このセンサモジュールは、接続端子と電子部品とＡ／Ｄ変換チップとデジタルＩＣとが一方向へ並んだ状態で基板の前端部に設置されるから、前端部の両面に接続端子や電子部品、Ａ／Ｄ変換チップ、デジタルＩＣを設置する場合と比較し、前端部の一方の面にそれらを並べて設置することができ、前端部にそれらを容易に設置することができる。
【００１７】
センサ素子がコイルとコアとを有して所定のデータを記憶した磁気カードからそのデータを読み取る磁気ヘッドであるセンサモジュールは、磁気カードから読み取った各種データがデジタルＩＣによって暗号化され、暗号化された信号がセンサモジュールから外部に出力されるから、暗号化された磁気カードのデータを盗取した第三者がそのデータを復号化しなければ、磁気カードのデータの内容を把握することができず、データの安全性を確保することができる。このセンサモジュールは、第三者による磁気カードのデータの不正な取得を確実に防ぐことができ、第三者による磁気カードの不正な複製や第三者による「なりすまし」を確実に防ぐことができる。
【００１８】
本発明に係るセンサモジュールの製造方法によれば、接続端子とＡ／Ｄ変換チップとデジタルＩＣとを取り付けた可撓性基板の前端部が一方向へ向かって少なくとも２つに折り畳まれた状態でハウジングの内部に収容され、接続端子とＡ／Ｄ変換チップとデジタルＩＣとが可撓性基板の前端部とともにハウジングの内部に充填された固化物質によってハウジングに固定されるから、接続端子とＡ／Ｄ変換チップとデジタルＩＣとをハウジングの内部に一体に固定することができ、暗号化を行うデジタルＩＣを含む小型のセンサモジュールを作ることができる。センサモジュールの製造方法は、デジタルＩＣがハウジング内に固定されるから、自身においてセンサから出力された各種データを暗号化することができ、センサから出力された各種データの安全性を確保可能なセンサモジュールを製造することができる。
【００１９】
設置工程において接続端子とＡ／Ｄ変換チップとデジタルＩＣとが一方向へ並んだ状態で可撓性基板の前端部に設置され、折曲工程において可撓性基板の前端部が接続端子とＡ／Ｄ変換チップとの間で折曲され、Ａ／Ｄ変換チップとデジタルＩＣとの間で折曲されるセンサモジュールの製造方法は、可撓性基板の前端部が一方向へ向かって３つに折り畳まれた状態でハウジングの内部に収容され、接続端子とＡ／Ｄ変換チップとデジタルＩＣとが可撓性基板の前端部とともにハウジングの内部に充填された固化物質によってハウジングに固定されるから、接続端子とＡ／Ｄ変換チップとデジタルＩＣとをハウジングの内部に一方向に重ね合わせて一体に固定することができ、暗号化を行うデジタルＩＣを含む小型のセンサモジュールを作ることができる。センサモジュールの製造方法は、デジタルＩＣがハウジング内に固定されるから、自身においてセンサから出力された各種データを暗号化することができ、センサから出力された各種データの安全性を確保可能なセンサモジュールを製造することができる。このセンサモジュールの製造方法は、接続端子とＡ／Ｄ変換チップとデジタルＩＣとが一方向へ並んだ状態で基板の前端部に設置されるから、前端部の両面に接続端子やＡ／Ｄ変換チップ、デジタルＩＣを設置する場合と比較し、前端部の一方の面にそれらを並べて設置することができ、前端部にそれらを容易に設置することができる。
【００２０】
折曲工程において可撓性基板の前端部のうちの接続端子を設置する部分が一方向へ並ぶ接続端子設置領域と電子部品設置領域とに区分され、接続端子設置領域と電子部品設置領域との間で一方向へ向かって折曲されるセンサモジュールの製造方法は、可撓性基板の前端部が一方向へ向かって４つに折り畳まれた状態でハウジングの内部に収容され、接続端子と電子部品とＡ／Ｄ変換チップとデジタルＩＣとが可撓性基板の前端部とともにハウジングの内部に充填された固化物質によってハウジングに固定されるから、接続端子と電子部品とＡ／Ｄ変換チップとデジタルＩＣとをハウジングの内部に一方向に重ね合わせて一体に固定することができ、暗号化を行うデジタルＩＣを含む小型のセンサモジュールを作ることができる。センサモジュールの製造方法は、デジタルＩＣがハウジング内に固定されるから、自身においてセンサから出力された各種データを暗号化することができ、センサから出力された各種データの安全性を確保可能なセンサモジュールを製造することができる。このセンサモジュールの製造方法は、接続端子と電子部品とＡ／Ｄ変換チップとデジタルＩＣとが一方向へ並んだ状態で基板の前端部に設置されるから、前端部の両面に接続端子や電子部品、Ａ／Ｄ変換チップ、デジタルＩＣを設置する場合と比較し、前端部の一方の面にそれらを並べて設置することができ、前端部にそれらを容易に設置することができる。
【００２１】
センサ素子がコイルとコアとを有して所定のデータを記憶した磁気カードからそのデータを読み取る磁気ヘッドであるセンサモジュールの製造方法は、接続端子とＡ／Ｄ変換チップとデジタルＩＣとを取り付けた可撓性基板の前端部が一方向へ向かって少なくとも２つに折り畳まれた状態で磁気ヘッドを設置するハウジングに収容され、接続端子とＡ／Ｄ変換チップとデジタルＩＣとが可撓性基板の前端部とともにハウジングの内部に充填された固化物質によってハウジングに固定されるから、自身において磁気ヘッドから出力された各種データを暗号化することができ、磁気カードの各種データの安全性を確実に確保することが可能なセンサモジュールを作ることができる。
【図面の簡単な説明】
【００２２】
【図１】一例として示すセンサモジュールの斜視図。
【図２】一例として示す可撓性基板の平面図。
【図３】信号処理装置を設置した可撓性基板の平面図。
【図４】折り曲げた状態で示す可撓性基板の斜視図。
【図５】ハウジングおよび可撓性基板の斜視図。
【図６】ハウジングにエポキシ樹脂を充填中のセンサモジュールの斜視図。
【図７】図１とは異なる態様のセンサモジュールの斜視図。
【図８】可撓性基板の平面図。
【図９】可撓性基板の平面図。
【図１０】図１，７とは異なる態様のセンサモジュールの斜視図。
【図１１】可撓性基板の平面図。
【図１２】可撓性基板の平面図。
【図１３】センサモジュールを利用した一例として示す磁気カード読み取りシステムのハードウェア構成図。
【図１４】外部サーバと磁気ヘッドとの間で行われる処理の一例を示すブロック図。
【図１５】外部認証の一例を示すラダー図。
【図１６】内部認証の一例を示すラダー図。
【図１７】外部サーバとマイクロプロセッサとの間におけるダウンロード処理の一例を示すラダー図。
【図１８】暗号化および復号化に使用する鍵の生成の一例を説明する図。
【図１９】暗号化および復号化に使用する鍵の生成の一例を説明する図。
【図２０】暗号化および復号化に使用する鍵の生成の一例を説明する図。
【図２１】暗号化および復号化に使用する鍵の生成の一例を説明する図。
【図２２】暗号化および復号化に使用する鍵の生成の一例を説明する図。
【図２３】暗号化および復号化に使用する鍵の生成の一例を説明する図。
【図２４】磁気ヘッドとホストコンピュータとの間で行われる処理の一例を示すブロック図。
【図２５】外部認証の一例を示すラダー図。
【図２６】内部認証の一例を示すラダー図。
【図２７】システムにおけるメイン処理の一例を示すラダー図。
【図２８】暗号化および復号化に使用する鍵の生成の他の一例を説明する図。
【図２９】暗号化および復号化に使用する鍵の生成の他の一例を説明する図。
【図３０】暗号化および復号化に使用する鍵の生成の他の一例を説明する図。
【図３１】暗号化および復号化に使用する鍵の生成の他の一例を説明する図。
【図３２】暗号化および復号化に使用する鍵の生成の他の一例を説明する図。
【図３３】暗号化および復号化に使用する鍵の生成の他の一例を説明する図。
【発明を実施するための形態】
【００２３】
添付の図面を参照し、本発明に係るセンサモジュールおよびその製造方法の詳細を説明すると、以下のとおりである。図１は、一例として示すセンサモジュール１０Ａの斜視図であり、図２は、一例として示す可撓性基板１３の平面図である。図３は、信号処理装置１４を設置した可撓性基板１３の平面図であり、図４は、折り曲げた状態で示す可撓性基板１３の斜視図である。図５は、ハウジング１１および可撓性基板１３の斜視図であり、図６は、ハウジング１１の内部にエポキシ樹脂２８（固化物質）を充填中のセンサモジュール１０Ａの斜視図である。図１，２では、縦方向を矢印Ａで示し、横方向を矢印Ｂで示す。
【００２４】
なお、センサ素子として磁気ヘッド１２を例としてセンサモジュール１０Ａを説明するが、センサ素子に特に限定はなく、他のあらゆるセンサ素子を使用することができる。それらセンサ素子には、ストレインゲージ、加速度センサ、レゾルバ、熱電対、白金線センサ、サーミスタ、半導体温度センサ、サーモグラフィー、セラミックスセンサ、高分子膜センサ、感圧導電性ゴム、感圧半導体、感圧フィルム、力角センサ、ＣｄＳセル、フォトダイオード、光電管、焦電センサ、ＣＣＤセンサ、ＰＳＤセンサ、マイクロホン、超音波センサ、半導体ガスセンサ、イオン電極センサ、ホール素子等がある。
【００２５】
センサモジュール１０Ａは、所定容積のハウジング１１および磁気ヘッド１２（センサ素子）と、縦方向（一方向）へ延びる可撓性基板１３（フレキシブルプリント基板）と、信号処理装置１４とから構成されている。ハウジング１１は、金属または合成樹脂から作られ、その内部が中空に成形されている。ハウジング１１は、上端開口１５と下端開口１６とを有する。磁気ヘッド１２は、磁気カード（測定対象）の磁性層に記憶された各種データ（測定量）を電気信号（アナログ信号）に変換する。磁気ヘッド１２は、図１に示すように、その外周面がハウジング１１に包被され、その一部分がハウジング１１の下端開口１６から露出している。磁気ヘッド１２は、図示はしていないが、磁気カードに記憶された各種データをアナログ信号（電気信号）に変換するコイルと、そのコイルが取り付けられたコアとを有する。
【００２６】
可撓性基板１３は、前端部１７と、前端部１７から縦方向へ延出する後端部１８とを有する。可撓性基板１３では、前端部１７がハウジング１１の内部に収容され、後端部１８がハウジング１１の上端開口１５から露出している。可撓性基板１３は、図示はしていないが、１２μｍ〜５０μｍの厚み寸法を有するフィルム状絶縁体と、フィルム状絶縁体の上に形成された接着層と、１２μｍ〜５０μｍの厚み寸法を有して接着層の上に形成された導体箔とから作られている。可撓性基板１３は、優れた柔軟性を有し、折り畳み等自由に変形させることができ、変形後もその電気的特性を維持する。絶縁体には、ポリイミド膜やフォトソルダーレジスロ膜が使用され、導体箔には、銅が使用される。導体箔は、前端部１７から後端部１８に向かって縦方向へ延び、それら端部１７，１８に取り付けられている。
【００２７】
可撓性基板１３の前端部１７は、接続端子設置領域１９（第１部分）、電子部品設置領域２０（第２部分）、Ａ／Ｄ変換チップ設置領域２１（第３部分）、マイクロプロセッサ設置領域２２（デジタルＩＣ設置領域）（第４部分）に区分されている。それら領域１９〜２２は、前端部１７の前端２３から後端部１８に向かって接続端子設置領域１９→電子部品設置領域２０→Ａ／Ｄ変換チップ設置領域２１→マイクロプロセッサ設置領域２２の順で縦方向へ並んでいる。
【００２８】
信号処理装置１４は、可撓性基板１３の前端部１７に取り付けられている。信号処理装置１４は、磁気ヘッド１２から出力されたアナログ信号を受信する接続端子２４と、アナログ信号のインピーダンスを調節する抵抗素子２５（電子部品）と、アナログ信号をデジタル信号に変換するＡ／Ｄ変換チップ２６と、Ａ／Ｄ変換チップ２６から出力されたデジタル信号を暗号化するマイクロプロセッサ２７（デジタルＩＣ）とから形成されている。可撓性基板１３の前端部１７では、その前端２３から後端部１８に向かって接続端子２４→抵抗素子２５→Ａ／Ｄ変換チップ２６→マイクロプロセッサ２７の順で縦方向へ並んでいる。
【００２９】
接続端子２４は、接続端子設置領域１９に設置され、磁気ヘッド１２に接続されている。抵抗素子２５は、電子部品設置領域２０に設置され、接続端子２４に接続されている。Ａ／Ｄ変換チップ２６は、Ａ／Ｄ変換チップ設置領域２１に設置され、抵抗素子２５に接続されている。マイクロプロセッサ２７は、マイクロプロセッサ設置領域２２に設置され、Ａ／Ｄ変換チップ２６に接続されている。
【００３０】
マイクロプロセッサ２７は、中央処理部とメモリ（フラッシュメモリやＥＥＲＯＭ）とを有する。プロセッサ２７の中央処理部は、演算ユニットおよび制御ユニットから形成されている。なお、マイクロプロセッサ２７に代えて、ゲートアレイやフィールドプログラマブルゲートアレイ、専用ハードウェアのうちのいずれかのデジタルＩＣを使用することもできる。
【００３１】
このセンサモジュール１０Ａでは、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とを取り付けた可撓性基板１３の前端部１７が縦一方向へ向かって４つに折り畳まれた状態でハウジング１１の内部に収容されている。具体的に可撓性基板１３の前端部１７は、接続端子設置領域１９と電子部品設置領域２０との間において縦方向へ向かって折曲され、電子部品設置領域２０とＡ／Ｄ変換チップ設置領域２１との間において縦方向へ向かって折曲されている。さらに、Ａ／Ｄ変換チップ設置領域２１とマイクロプロセッサ設置領域２２との間において縦方向へ向かって折曲され、マイクロプロセッサ設置領域２２と後端部１８との間において縦方向へ向かって折曲されている。センサモジュール１０Ａでは、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とが可撓性基板１３の前端部１７とともにハウジング１１の内部に充填されたエポキシ樹脂２８によってハウジング１１に固定されている。
【００３２】
センサモジュール１０Ａは、可撓性基板１３の前端部１７が縦方向へ向かって４つに折り畳まれた状態でハウジング１１の内部に収容され、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とが可撓性基板１３の前端部１７とともにハウジング１１の内部に充填されたエポキシ樹脂２８によってハウジング１１に固定されているから、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とをハウジング１１の内部に縦方向に重ね合わせて一体に固定することができ、暗号化を行うマイクロプロセッサ２７を含むモジュール１０Ａの小型化を実現することができる。センサモジュール１０Ａは、マイクロプロセッサ２７をハウジング１１内に固定することで、モジュール１０Ａ自身において磁気ヘッド１２から出力された各種データの暗号化を行うことができ、磁気ヘッド１２から出力された各種データの安全性を確保することができる。
【００３３】
このセンサモジュール１０Ａの製造方法の一例を説明すると、以下のとおりである。なお、ハウジング１１には、既に磁気ヘッド１２が設置されているものとする。センサモジュール１０Ａの製造方法は、設置工程、折曲工程、収容工程、固定工程を有する。それら各工程は、設置工程→折曲工程→収容工程→固定工程の順で実施される。設置工程では、図３に示すように、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とを縦方向へ並べた状態で可撓性基板１３の前端部１７の一方の面に取り付ける。
【００３４】
設置工程では、接続端子２４が接続端子設置領域１９に設置され、抵抗素子２５が電子部品設置領域２０に設置され、導体箔を介して接続端子２４に接続される。Ａ／Ｄ変換チップ２６がＡ／Ｄ変換チップ設置領域２１に設置され、導体箔を介して抵抗素子２５に接続され、マイクロプロセッサ２７がマイクロプロセッサ設置領域２２に設置され、導体箔を介してＡ／Ｄ変換チップ２６に接続される。それらの取り付け順番に特に限定はないが、それらが取り付けられた状態では、既述のようにそれらが前端部１７の前端２３から後端部１８に向かって接続端子２４→抵抗素子２５→Ａ／Ｄ変換チップ２６→マイクロプロセッサ２７の順で並ぶ。
【００３５】
折曲工程では、図４に示すように、可撓性基板１３の前端部１７が縦方向に向かって４つに折り畳まれる。折曲工程において可撓性基板１３の前端部１７は、接続端子設置領域１９と電子部品設置領域２０との間において横方向へ延びる第１折曲線２９を介して縦方向へ折曲され、電子部品設置領域２０とＡ／Ｄ変換チップ設置領域２１との間において横方向へ延びる第２折曲線３０を介して縦方向へ折曲される。さらに、Ａ／Ｄ変換チップ設置領域２１とマイクロプロセッサ設置領域２２との間において横方向へ延びる第３折曲線３１を介して縦方向へ折曲され、マイクロプロセッサ設置領域２２と後端部１８の間において横方向へ延びる第４折曲線３２を介して縦方向へ折曲される。折り畳まれた前端部１３では、接続端子設置領域１９と電子部品設置領域２０とが対向し、Ａ／Ｄ変換チップ設置領域２１とマイクロプロセッサ設置領域２２とが対向する。
【００３６】
収容工程では、図５に示すように、４つに折り畳んだ可撓性基板１３の前端部１７をハウジング１１の上端開口１５からハウジング１１の内部に収容する。前端部１７がハウジング１１に収容されると、ハウジング１１の内部において接続端子２３が磁気ヘッド１２に当接し、接続端子２３と磁気ヘッド１２とが接続される。可撓性基板１３の後端部１８は、ハウジング１１の外側に露出する。固定工程では、図６に示すように、ハウジング１１の内部にエポキシ樹脂２８を充填し、エポキシ樹脂２８によって接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とを可撓性基板１３の前端部１７とともにハウジング１１の内部に固定する。
【００３７】
センサモジュール１０Ａの製造方法は、可撓性基板１３の前端部１７が縦方向へ向かって４つに折り畳まれた状態でハウジング１１の内部に収容され、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とが可撓性基板１３の前端部１７とともにハウジング１１の内部に充填されたエポキシ樹脂２８によってハウジング１１に固定されるから、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とをハウジング１１の内部に縦方向に重ね合わせて一体に固定することができ、暗号化を行うマイクロプロセッサ２７を含む小型のセンサモジュール１０Ａを作ることができる。
【００３８】
製造方法は、マイクロプロセッサ２７がハウジング１１内に固定されるから、自身において磁気ヘッド１２から出力された各種データを暗号化することができ、磁気ヘッド１２から出力された各種データの安全性を確保可能なセンサモジュール１０Ａを製造することができる。この製造方法は、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とが縦方向へ並んだ状態で可撓性基板１３の前端部１７に設置されるから、前端部１７の両面に接続端子２４や抵抗素子２５、Ａ／Ｄ変換チップ２６、マイクロプロセッサ２７を設置する場合と比較し、前端部１７の一方の面にそれらを並べて設置することができ、前端部１７にそれらを容易に設置することができる。
【００３９】
図７は、図１とは異なる態様のセンサモジュール１０Ｂの斜視図であり、図８，９は、可撓性基板１３の平面図である。図７では、エポキシ樹脂２８の図示を省略している。図８は、可撓性基板１３の一方の面を示し、図９は、可撓性基板１３の他方の面を示す。このセンサモジュール１０Ｂは、所定容積のハウジング１１および磁気ヘッド１２と、縦方向（一方向）へ延びる可撓性基板１３（フレキシブルプリント基板）と、可撓性基板１３の前端部１７に設置された信号処理装置１４とから構成されている。ハウジング１１や磁気ヘッド１２、可撓性基板１３は図１のそれらと同一である。
【００４０】
可撓性基板１３の前端部１７は、その前端２３から後端部１８に向かって第１部分〜第３部分３３〜３５に３等分されている。第１部分３３は、接続端子設置領域１９と電子部品設置領域２０とを兼ねている。第１部分３３では、接続端子設置領域１９が部分３３の他方の面に形成され、電子部品設置領域２０が部分３３の一方の面に形成されている。第２部分３４は、Ａ／Ｄ変換チップ設置領域２１となる。Ａ／Ｄ変換チップ設置領域２１は、第２部分３４の一方の面に形成されている。第３部分３５は、マイクロプロセッサ設置領域２２（デジタルＩＣ設置領域）となる。マイクロプロセッサ設置領域２２は、第３部分３５の一方の面に形成されている。それら領域１９〜２２は、前端部１７の前端２３から後端部１８に向かって接続端子設置領域１９および電子部品設置領域２０→Ａ／Ｄ変換チップ設置領域２１→マイクロプロセッサ設置領域２２の順で縦方向へ並んでいる。
【００４１】
信号処理装置１４は、磁気ヘッド１２から出力されたアナログ信号を受信する接続端子２４と、アナログ信号のインピーダンスを調節する抵抗素子２５（電子部品）と、アナログ信号をデジタル信号に変換するＡ／Ｄ変換チップ２６と、Ａ／Ｄ変換チップ２６から出力されたデジタル信号を暗号化するマイクロプロセッサ２７（デジタルＩＣ）とから形成されている。可撓性基板１３の前端部１７では、その前端２３から後端部１８に向かって接続端子２４および抵抗素子２５→Ａ／Ｄ変換チップ２６→マイクロプロセッサ２７の順で縦方向へ並んでいる。接続端子２４は、接続端子設置領域１９に設置され、磁気ヘッド１２に接続されている。抵抗素子２５は、電子部品設置領域２０に設置され、接続端子２４に接続されている。Ａ／Ｄ変換チップ２６は、Ａ／Ｄ変換チップ設置領域２１に設置され、抵抗素子２５に接続されている。マイクロプロセッサ２７は、マイクロプロセッサ設置領域２２に設置され、Ａ／Ｄ変換チップ２６に接続されている。
【００４２】
このセンサモジュール１０Ｂでは、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とを取り付けた可撓性基板１３の前端部１７が縦方向へ向かって３つに折り畳まれた状態でハウジング１１の内部に収容されている。具体的に可撓性基板１３の前端部１７は、第１部分３３と第２部分３４との間において縦方向へ向かって折曲され、第２部分３４と第３部分３５との間において縦方向へ向かって折曲され、さらに、第３部分３５と後端部１８との間において縦方向へ向かって折曲されている。センサモジュール１０Ｂでは、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とが可撓性基板１３の前端部１７とともにハウジング１１の内部に充填されたエポキシ樹脂２８によってハウジング１１に固定されている。
【００４３】
センサモジュール１０Ｂは、可撓性基板１３の前端部１７が縦方向へ向かって３つに折り畳まれた状態でハウジング１１の内部に収容され、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とが可撓性基板１３の前端部１７とともにハウジング１１の内部に充填されたエポキシ樹脂２８によってハウジング１１に固定されているから、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とをハウジング１１の内部に縦方向に重ね合わせて一体に固定することができ、暗号化を行うマイクロプロセッサ２７を含むモジュール１０Ｂの小型化を実現することができる。センサモジュール１０Ｂは、マイクロプロセッサ２７をハウジング１１内に固定することで、モジュール１０Ａ自身において磁気ヘッド１２から出力された各種データの暗号化を行うことができ、磁気ヘッド１２から出力された各種データの安全性を確保することができる。
【００４４】
このセンサモジュール１０Ｂの製造方法の一例を説明すると、以下のとおりである。なお、ハウジング１１には、既に磁気ヘッド１２が設置されているものとする。センサモジュール１０Ｂの製造方法は、センサモジュール１０Ａのそれと同様に、設置工程、折曲工程、収容工程、固定工程を有する。
【００４５】
設置工程では、接続端子２４が第１部分３３の他方の面に形成された接続端子設置領域１９に設置され、抵抗素子２５が第１部分３３の一方の面に形成された電子部品設置領域２０に設置され、導体箔を介して接続端子２４に接続される。Ａ／Ｄ変換チップ２６が第２部分３４の一方の面に形成されたＡ／Ｄ変換チップ設置領域２１に設置され、導体箔を介して抵抗素子２５に接続され、マイクロプロセッサ２７が第３部分３５の一方の面に形成されたマイクロプロセッサ設置領域２２に設置され、導体箔を介してＡ／Ｄ変換チップ２６に接続される。
【００４６】
折曲工程では、可撓性基板１３の前端部１７が縦方向に向かって３つに折り畳まれる。折曲工程において可撓性基板１３の前端部１７は、第１部分３３と第２部分３２との間において横方向へ延びる第１折曲線２９を介して縦方向へ折曲され、第２部分３４と第３部分３５との間において横方向へ延びる第２折曲線３０を介して縦方向へ折曲される。さらに、第３部分３５と後端部１８との間において横方向へ延びる第３折曲線３１を介して縦方向へ折曲される。折り畳まれた前端部１３では、電子部品設置領域２０とＡ／Ｄ変換チップ設置領域２１とが対向する。
【００４７】
収容工程では、３つに折り畳んだ可撓性基板１３の前端部１７をハウジング１１の上部開口１５からハウジング１１の内部に収容する。前端部１７がハウジング１１に収容されると、ハウジング１１の内部において接続端子２３が磁気ヘッド１２に当接し、接続端子２３と磁気ヘッド１２とが接続される。可撓性基板１３の後端部１８は、ハウジング１１の外側に露出する。固定工程では、ハウジング１１の内部にエポキシ樹脂２８を充填し、エポキシ樹脂２８によって接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とを可撓性基板１３の前端部１７とともにハウジング１１の内部に固定する。
【００４８】
センサモジュール１０Ｂの製造方法は、可撓性基板１３の前端部１７が縦方向へ向かって３つに折り畳まれた状態でハウジング１１の内部に収容され、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とが可撓性基板１３の前端部１７とともにハウジング１１の内部に充填されたエポキシ樹脂２８によってハウジング１１に固定されるから、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とをハウジング１１の内部に縦方向に重ね合わせて一体に固定することができ、暗号化を行うマイクロプロセッサ２７を含む小型のセンサモジュール１０Ｂを作ることができる。この製造方法は、マイクロプロセッサ２７がハウジング１１内に固定されるから、自身において磁気ヘッド１２から出力された各種データを暗号化することができ、磁気ヘッド１２から出力された各種データの安全性を確保可能なセンサモジュール１０Ｂを製造することができる。
【００４９】
このセンサモジュール１０Ｂでは、抵抗素子２５を省くこともできる。この場合、第１部分３３の一方の面に接続端子設置領域１９が形成され、第２部分３４の一方の面にＡ／Ｄ変換チップ設置領域２１が形成され、第３部分３５の一方の面にマイクロプロセッサ設置領域２２（デジタルＩＣ設置領域）が形成される。それら領域１９，２１，２２は、前端部１７の前端２３から後端部１８に向かって接続端子設置領域１９→Ａ／Ｄ変換チップ設置領域２１→マイクロプロセッサ設置領域２２の順で縦方向へ並ぶ。
【００５０】
図１０は、図１，７とは異なる態様のセンサモジュール１０Ｃの斜視図であり、図１１，１２は、可撓性基板１３の平面図である。図１０では、エポキシ樹脂２８の図示を省略している。図１１は、可撓性基板１３の一方の面を示し、図１２は、可撓性基板１３の他方の面を示す。このセンサモジュール１０Ｃは、所定容積のハウジング１１および磁気ヘッド１２と、縦方向（一方向）へ延びる可撓性基板１３（フレキシブルプリント基板）と、可撓性基板１３の前端部１７に設置された信号処理装置１４とから構成されている。ハウジング１１や磁気ヘッド１２、可撓性基板１３は図１のそれらと同一である。
【００５１】
可撓性基板１３の前端部１７は、その前端２３から後端部１８に向かって第１部分３３〜第２部分３４に２等分されている。第１部分３３は、接続端子設置領域１９と電子部品設置領域２０とを兼ねている。第１部分３３では、接続端子設置領域１９が部分３３の一方の面に形成され、電子部品設置領域２０が部分３３の他方の面に形成されている。第２部分３４は、Ａ／Ｄ変換チップ設置領域２１とマイクロプロセッサ設置領域２２（デジタルＩＣ設置領域）とを兼ねている。第２部分３４では、Ａ／Ｄ変換チップ設置領域２１が部分３４の他方の面に形成され、マイクロプロセッサ設置領域２２が部分３４の一方の面に形成されている。それら領域１９〜２２は、前端部１７の前端２３から後端部１８に向かって接続端子設置領域１９および電子部品設置領域２０→Ａ／Ｄ変換チップ設置領域２１およびマイクロプロセッサ設置領域２２の順で縦方向へ並んでいる。
【００５２】
信号処理装置１４は、磁気ヘッド１２から出力されたアナログ信号を受信する接続端子２４と、アナログ信号のインピーダンスを調節する抵抗素子２５（電子部品）と、アナログ信号をデジタル信号に変換するＡ／Ｄ変換チップ２６と、Ａ／Ｄ変換チップ２６から出力されたデジタル信号を暗号化するマイクロプロセッサ２７（デジタルＩＣ）とから形成されている。可撓性基板１３の前端部１７では、その前端２３から後端部１８に向かって接続端子２４および抵抗素子２５→Ａ／Ｄ変換チップ２６およびマイクロプロセッサ２７の順で縦方向へ並んでいる。
【００５３】
接続端子２４は、接続端子設置領域１９に設置され、磁気ヘッド１２に接続されている。抵抗素子２５は、電子部品設置領域２０に設置され、接続端子２４に接続されている。Ａ／Ｄ変換チップ２６は、Ａ／Ｄ変換チップ設置領域２１に設置され、抵抗素子２５に接続されている。マイクロプロセッサ２７は、マイクロプロセッサ設置領域２２に設置され、Ａ／Ｄ変換チップ２６に接続されている。
【００５４】
このセンサモジュール１０Ｃでは、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とを取り付けた可撓性基板１３の前端部１７が縦方向へ向かって２つに折り畳まれた状態でハウジング１１の内部に収容されている。具体的に可撓性基板１３の前端部１７は、第１部分３３と第２部分３４との間において縦方向へ向かって折曲され、第２部分３４と後端部１８との間において縦方向へ向かって折曲されている。センサモジュール１０Ｃでは、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とが可撓性基板１３の前端部１７とともにハウジング１１の内部に充填されたエポキシ樹脂２８によってハウジング１１に固定されている。
【００５５】
センサモジュール１０Ｃは、可撓性基板１３の前端部１７が縦方向へ向かって２つに折り畳まれた状態でハウジング１１の内部に収容され、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とが可撓性基板１３の前端部１７とともにハウジング１１の内部に充填されたエポキシ樹脂２８によってハウジング１１に固定されているから、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とをハウジング１１の内部に縦方向に重ね合わせて一体に固定することができ、暗号化を行うマイクロプロセッサ２７を含むモジュール１０Ｃの小型化を実現することができる。センサモジュール１０Ｃは、マイクロプロセッサ２７をハウジング１１内に固定することで、モジュール１０Ａ自身において磁気ヘッド１２から出力された各種データの暗号化を行うことができ、磁気ヘッド１２から出力された各種データの安全性を確保することができる。
【００５６】
このセンサモジュール１０Ｃの製造方法の一例を説明すると、以下のとおりである。なお、ハウジング１１には、既に磁気ヘッド１２が設置されているものとする。センサモジュール１０Ｃの製造方法は、センサモジュール１０Ａのそれと同様に、設置工程、折曲工程、収容工程、固定工程を有する。
【００５７】
設置工程では、接続端子２４が第１部分３３の一方の面に形成された接続端子設置領域１９に設置され、抵抗素子２５が第１部分３３の他方の面に形成された電子部品設置領域２０に設置され、導体箔を介して接続端子２４に接続される。Ａ／Ｄ変換チップ２６が第２部分３４の他方の面に形成されたＡ／Ｄ変換チップ設置領域２１に設置され、導体箔を介して抵抗素子２５に接続され、マイクロプロセッサ２７が第２部分３４の一方の面に形成されたマイクロプロセッサ設置領域２２に設置され、導体箔を介してＡ／Ｄ変換チップ２６に接続される。
【００５８】
折曲工程では、可撓性基板１３の前端部１７が縦方向に向かって２つに折り畳まれる。折曲工程において可撓性基板１３の前端部１７は、第１部分３３と第２部分３４との間において横方向へ延びる第１折曲線２９を介して縦方向へ折曲され、第２部分３４と後端部１８との間において横方向へ延びる第２折曲線３０を介して縦方向へ折曲される。折り畳まれた前端部１３では、電子部品設置領域２０とＡ／Ｄ変換チップ設置領域２１とが対向する。
【００５９】
収容工程では、２つに折り畳んだ可撓性基板１３の前端部１７をハウジング１１の内部に収容する。前端部１７がハウジング１１に収容されると、ハウジング１１の内部において接続端子２３が磁気ヘッド１２に当接し、接続端子２３と磁気ヘッド１２とが接続される。可撓性基板１３の後端部１８は、ハウジング１１の外側に露出する。固定工程では、ハウジング１１の内部にエポキシ樹脂２８を充填し、エポキシ樹脂２８によって接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とを可撓性基板１３の前端部１７とともにハウジング１１の内部に固定する。
【００６０】
センサモジュール１０Ｃの製造方法は、可撓性基板１３の前端部１７が縦方向へ向かって２つに折り畳まれた状態でハウジング１１の内部に収容され、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とが可撓性基板１３の前端部１７とともにハウジング１１の内部に充填されたエポキシ樹脂２８によってハウジング１１に固定されるから、接続端子２４と抵抗素子２５とＡ／Ｄ変換チップ２６とマイクロプロセッサ２７とをハウジング１１の内部に縦方向に重ね合わせて一体に固定することができ、暗号化を行うマイクロプロセッサ２７を含む小型のセンサモジュール１０Ｃを作ることができる。この製造方法は、マイクロプロセッサ２７がハウジング１１内に固定されるから、自身において磁気ヘッド１２から出力された各種データを暗号化することができ、磁気ヘッド１２から出力された各種データの安全性を確保可能なセンサモジュール１０Ｃを製造することができる。
【００６１】
このセンサモジュール１０Ｃでは、抵抗素子２５を省くこともできる。この場合、第１部分３３の一方の面に接続端子設置領域１９が形成され、第２部分３４の一方の面にマイクロプロセッサ設置領域２２が形成され、第２部分３４の一方の面にＡ／Ｄ変換チップ設置領域２１が形成される。それら領域１９，２１，２２は、前端部１７の前端２３から後端部１８に向かって接続端子設置領域１９→Ａ／Ｄ変換チップ設置領域２１およびマイクロプロセッサ設置領域２２の順で縦方向へ並ぶ。
【００６２】
図１３は、センサモジュール１０Ａ〜１０Ｃのいずれかを利用した一例として示す磁気カード読み取りシステム５０のハードウェア構成図である。磁気カード読み取りシステム５０は、外部サーバ５１と、磁気カードに記憶されたカードデータ（各種データ）を読み取る磁気カードリーダ５２と、ホストコンピュータ５３とから形成されている。システム５０では、サーバ５１とカードリーダ５２とがインターフェイス（有線または無線）を介して接続され、カードリーダ５２とコンピュータ５３とがインターフェイス（有線または無線）を介して接続されている。
【００６３】
カードデータには、カード番号や暗証番号、ユーザＩＤ、パスワード、カード所持者の個人情報（郵便番号、住所または居所、氏名または名称、生年月日、家族構成、年収、勤務会社、電話番号、ファクシミリ番号、メールアドレス、ＵＲＬ等）、カード所持者の法人情報（郵便番号、住所、名称、設立年月日、各種の経営情報、取引先情報、電話番号、ファクシミリ番号、メールアドレス、ＵＲＬ等）、商取引内容等が含まれる。
【００６４】
外部サーバ５１は、中央処理部（ＣＰＵまたはＭＰＵ）とメモリ（大容量ハードディスク）とを有するコンピュータであり、ＤＮＳサーバ機能を備えている。メモリには、カードリーダ５２のＵＲＬが格納されている。サーバ５１の中央処理部は、演算ユニットおよび制御ユニットから形成されている。サーバ５１には、キーボードやマウス等の入力装置５４、ディスプレイやプリンタ等の出力装置５５がインターフェイスを介して接続されている。サーバ５１の中央処理部は、オペレーティングシステムによる制御に基づいて、メモリに格納されたアプリケーションを起動し、起動したアプリケーションに従って以下の各手段を実行する。
【００６５】
外部サーバ５１の中央処理部は、メモリに格納された鍵を使用して所定のファームウェアを暗号化するファームウェア暗号化手段を実行し、メモリに格納された鍵を使用して所定の暗号化アルゴリズムを暗号化するアルゴリズム暗号化手段を実行する。サーバ５１の中央処理部は、インターネットを介してカードリーダ５２の後記するコントローラにアクセスするアクセス手段を実行し、センサモジュール１０Ａ〜１０Ｃとの間で相互に認証を行う相互認証手段を実行する。
【００６６】
外部サーバ５１の中央処理部は、暗号化していないファームウェアまたは暗号化した後のファームウェアをセンサモジュール１０Ａ〜１０Ｃにダウンロードするファームウェア第１ダウンロード手段を実行し、暗号化していないあらたなファームウェア（バージョンアップファームウェア）または暗号化した後のあらたなファームウェア（バージョンアップファームウェア）をセンサモジュール１０Ａ〜１０Ｃにダウンロードするファームウェア第２ダウンロード手段を実行する。サーバ５１の中央処理部は、暗号化していない暗号化アルゴリズムまたは暗号化した後の暗号化アルゴリズムをセンサモジュール１０Ａ〜１０Ｃにダウンロードするアルゴリズム第１ダウンロード手段を実行し、暗号化していないあらたな暗号化アルゴリズムまたは暗号化した後のあらたな暗号化アルゴリズムをセンサモジュール１０Ａ〜１０Ｃにダウンロードするアルゴリズム第２ダウンロード手段を実行する。
【００６７】
ファームウェアとは、センサモジュール１０Ａ〜１０Ｃのマイクロプロセッサ２７の演算・記憶機能を制御するとともにプロセッサ２７につながる外部ハードウェアを制御するアプリケーションである。ファームウェアには、磁気カードの各種フォーマットに対応させてセンサモジュール１０Ａ〜１０Ｃのプロセッサ２７にカードの各種データを読み取らせるデータ読み取り制御が含まれる。さらに、所定の暗号化アルゴリズムに基づいてセンサモジュール１０Ａ〜１０Ｃのプロセッサ２７にカードデータ（デジタル信号）を暗号化させるデータ暗号化制御が含まれる。ファームウェアは、それを利用することで、センサモジュール１０Ａ〜１０Ｃの動作環境に応じたプロセッサ２７の演算・記憶機能の最適な制御を行うことができるとともに、プロセッサ２７につながる外部ハードウェアの最適な制御を行うことができる。
【００６８】
磁気カードリーダ５２は、挿入電動型であり、コントローラ（図示せず）が内蔵されている。カードリーダ５２は、図示はしていないが、前端に形成されたカード挿入口と、後端に形成されたカード排出口と、カード挿入口からカード排出口につながるカード案内レールとを有する。カードリーダ５２の中央には、センサモジュール１０Ａ〜１０Ｃが取り付けられている。挿入口や排出口、センサモジュール１０Ａ〜１０Ｃの近傍には、案内レールを移動する磁気カードの位置を検出するための光センサが取り付けられている。
【００６９】
挿入口から磁気カードを挿入すると、カードが案内レールを自動的に移動して排出口から排出される。案内レールにおけるカードの移動は、カードリーダ５２内に取り付けられたベルトによって行われる。ベルトの駆動は、カードリーダ５２内に設置されたモータによって行われる。センサモジュール１０Ａ〜１０Ｃや各センサ、モータは、カードリーダ５２のコントローラに接続されている。
【００７０】
カードリーダ５２のコントローラは、中央処理部（ＣＰＵまたはＭＰＵ）とメモリ（大容量ハードディスク）とを有するコンピュータである。メモリには、外部サーバ５１のＵＲＬが格納されている。コントローラの中央処理部は、演算ユニットおよび制御ユニットから形成されている。コントローラは、ＤＮＳサーバ（図示せず）とホストコンピュータ５３とに接続されている。コントローラは、インターネットを介して外部サーバ５１にアクセス可能である。コントローラは、スイッチのＯＮ／ＯＦＦによってモータの駆動や停止を行うとともに、カードデータの読み取り開始指令やカードデータの読み取り停止指令をセンサモジュール１０Ａ〜１０Ｃに出力する。
【００７１】
センサモジュール１０Ａ〜１０Ｃは、インターフェイスを介してホストコンピュータ１３に接続されている。カードリーダ５２内に設置されたセンサモジュール１０Ａ〜１０Ｃでは、磁気ヘッド１９を構成するコアの先端部が案内レールに対向している。磁気カードは、図示はしていないが、その下面から、カラー印刷層、ベース層、磁性層、遮蔽層、印字層の順で並んでいる。磁性層は強磁性体から作られ、ベース層はポリエチレン・テレフタレートから作られている。
【００７２】
マイクロプロセッサ２７の中央処理部は、オペレーティングシステムによる制御に基づいて、メモリに格納されたアプリケーションを起動し、起動したアプリケーションに従って以下の各手段を実行する。プロセッサ２７の中央処理部は、外部サーバ５１またはホストコンピュータ５３との間で相互に認証を行う相互認証手段を実行する。プロセッサ２７の中央処理部は、暗号化していないファームウェアが外部サーバ１１からセンサモジュール１０Ａ〜１０Ｃにダウンロードされると、そのファームウェアをメモリに格納するファームウェア記憶手段を実行する。
【００７３】
マイクロプロセッサ２７の中央処理部は、暗号化されたファームウェアがサーバ５１からセンサモジュール１０Ａ〜１０Ｃにダウンロードされると、メモリに格納された鍵を使用して暗号化されたファームウェアを復号化するファームウェア復号化手段を実行し、復号化したファームウェアをメモリに格納するファームウェア記憶手段を実行する。プロセッサ２７の中央処理部は、バージョンアップされたあらたなファームウェアがサーバ５１からセンサモジュール１０Ａ〜１０Ｃにダウンロードされると、バージョンアップ前のファームウェアをバージョンアップ後のファームウェアに書き換えるファームウェア更新手段を実行する。
【００７４】
ファームウェアをメモリに格納すると、マイクロプロセッサ２７の中央処理部は、メモリに格納したファームウェアを起動し、起動したファームウェアに従って以下の各手段を実行する。プロセッサ２７の中央処理部は、暗号化前の各種の暗号化アルゴリズムが外部サーバ５１からセンサモジュール１０Ａ〜１０Ｃにダウンロードされると、その暗号化アルゴリズムをメモリに格納するアルゴリズム記憶手段を実行する。または、暗号化後の各種の暗号化アルゴリズムが外部サーバ５１からセンサモジュール１０Ａ〜１０Ｃにダウンロードされると、メモリに格納された鍵を使用して暗号化された暗号化アルゴリズムを復号化するアルゴリズム復号化手段を実行し、復号化した暗号化アルゴリズムをメモリに格納するアルゴリズム記憶手段を実行する。
【００７５】
マイクロプロセッサ２７の中央処理部は、暗号化していないあらたな暗号化アルゴリズムが外部サーバ５１からセンサモジュール１０Ａ〜１０Ｃにダウンロードされると、すでに記憶した暗号化アルゴリズムをあらたな暗号化アルゴリズムに書き換えるアルゴリズム更新手段を実行する。または、暗号化されたあらたな暗号化アルゴリズムが外部サーバ５１からセンサモジュール１０Ａ〜１０Ｃにダウンロードされると、メモリに格納された鍵を使用して暗号化されたあらたな暗号化アルゴリズムを復号化するアルゴリズム復号化手段を実行し、すでに記憶した暗号化アルゴリズムを復号化したあらたな暗号化アルゴリズムに書き換えるアルゴリズム更新手段を実行する。プロセッサ２７の中央処理部は、磁気カードの各種フォーマットに対応してカードから各種データを読み取るフォーマット対応読み取り手段を実行し、カードデータ（デジタル信号）を所定の暗号化アルゴリズムに基づいて暗号化するデータ暗号化手段を実行する。プロセッサ２７の中央処理部は、暗号化したカードデータをホストコンピュータ５３に出力する暗号化データ出力手段を実行する。
【００７６】
ホストコンピュータ５３は、中央処理部（ＣＰＵまたはＭＰＵ）とメモリ（大容量ハードディスク）とを有する。コンピュータ５３の中央処理部は、演算ユニットおよび制御ユニットから形成されている。コンピュータ５３には、キーボードやマウス等の入力装置５６、ディスプレイやプリンタ等の出力装置５７がインターフェイスを介して接続されている。コンピュータ５３の中央処理部は、オペレーティングシステムによる制御に基づいて、メモリに格納されたアプリケーションを起動し、起動したアプリケーションに従って以下の各手段を実行する。
【００７７】
ホストコンピュータ５３の中央処理部は、マイクロプロセッサ２７との間で相互に認証を行う相互認証手段を実行する。コンピュータ５３の中央処理部は、暗号化されたカードデータがセンサモジュール１０Ａ〜１０Ｃから出力されると、そのデータを複合化するデータ復号化手段を実行し、復号化したデータをメモリに格納するデータ記憶手段を実行する。コンピュータ５３の中央処理部は、復号化したデータを出力装置５７を介して出力するデータ出力手段を実行する。
【００７８】
図１４は、外部サーバ５１とセンサモジュール１０Ａ〜１０Ｃとの間で行われる処理の一例を示すブロック図である。外部サーバ５１とセンサモジュール１０Ａ〜１０Ｃとの間で行われる相互認証の一例を説明すると、以下のとおりである。システム５０を起動させると、外部サーバ５１や磁気カードリーダ５２、ホストコンピュータ５３が稼動する。サーバ５１がカードリーダ５２のＵＲＬを利用し、インターネットを介してカードリーダ５２にアクセスする（アクセス手段）。または、カードリーダ５２がサーバ５１のＵＲＬを利用し、インターネットを介してサーバ５１にアクセスする。
【００７９】
外部サーバ５１と磁気カードリーダ５２のコントローラとがインターネットを介して接続されると、サーバ５１の中央処理部とマイクロプロセッサ２７の中央処理部とがカードリーダ５２のコントローラを介して接続される。サーバ５１の中央処理部とプロセッサ２７の中央処理部とは、メモリーテスト（Ｓ−１０）とコードサイニング（Ｓ−１１）とを行う（初期テスト）。コードサイニング（Ｓ−１１）は、ファームウェアのオブジェクトコードが書き替えられていないかを判定する。初期テストが終了し、その結果が正しい場合、サーバ５１の中央処理部とプロセッサ２７の中央処理部とは、それらの正当性を判断する相互認証を行う（相互認証手段）。相互認証は、サーバ５１がセンサモジュール１０Ａ〜１０Ｃの正当性を認証する外部認証（Ｓ−１２）を行った後、センサモジュール１０Ａ〜１０Ｃがサーバ５１の正当性を認証する内部認証（Ｓ−１３）を行う。
【００８０】
外部サーバ５１の中央処理部とマイクロプロセッサ２７の中央処理部とが相互認証による互いの認証結果を正当であると判断すると、サーバ５１からファームウェアや暗号化アルゴリズムのセンサモジュール１０Ａ〜１０Ｃへのダウンロードが可能となり、サーバ５１とプロセッサ２７との間でダウンロード処理が行われる（Ｓ−１４）。逆に、サーバ５１とプロセッサ２７との少なくとも一方が認証結果を不可であると判断すると、認証不可メッセージがサーバ５１のディスプレイに表示され、ファームウェアや暗号化アルゴリズムのセンサモジュール１０Ａ〜１０Ｃへのダウンロードを行うことができない。
【００８１】
サーバ５１とプロセッサ２７との間の相互認証は、システム５０を起動させる度毎に行われる場合、システム５０を連続して稼働させるときは日時単位や週単位、月単位で行われる場合、あるいは、ファームウェアをセンサモジュール１０Ａ〜１０Ｃにダウンロードする度毎に行われる場合、暗号化アルゴリズムをセンサモジュール１０Ａ〜１０Ｃにダウンロードする度毎に行われる場合がある。なお、サーバ５１とプロセッサ２７とが相互認証を行うことなく、サーバ５１とプロセッサ２７とがインターネットを介して接続され、サーバ１５がセンサモジュール１０Ａ〜１０Ｃへファームウェアや暗号化アルゴリズムのダウンロードを行うこともできる。
【００８２】
図１５は、外部認証の一例を示すラダー図であり、図１６は、内部認証の一例を示すラダー図である。外部認証における認証手順は、以下のとおりである。外部サーバ５１の中央処理部がマイクロプロセッサ２７の中央処理部に乱数（認証子）の生成と送信とを要求する（Ｓ−２０）。プロセッサ２７の中央処理部は、サーバ５１の指令に従って６４ｂｉｔ乱数を生成し、生成した乱数をサーバ５１に送信する（Ｓ−２１）。６４ｂｉｔ乱数を取得したサーバ５１の中央処理部は、メモリに格納された認証用の鍵を使用し、トリプルＤＥＳ（Triple Data Encryption Standard）によって乱数を暗号化した後、暗号化した乱数をプロセッサ２７に送信する（Ｓ−２２）。
【００８３】
プロセッサ２７の中央処理部は、メモリに格納された認証用の鍵を使用し、トリプルＤＥＳによって暗号化された乱数を復号化する。プロセッサ２７の中央処理部は、それが生成した乱数と復号化した乱数とを比較し、両者が同一であれば認証結果を正当であると判断し、認証結果正当情報をサーバ５１に送信する（Ｓ−２３）。一方、生成した乱数と復号化した乱数とが異なる場合、認証結果を不可であると判断し、認証結果不可情報をサーバ５１に送信する（Ｓ−２３）。サーバ５１は、プロセッサ２７から外部認証結果を取得する（Ｓ−２４）。
【００８４】
トリプルＤＥＳは、シングルＤＥＳ（Single Data Encryption Standard）を３回繰り返すことにより、鍵の伸長やアルゴリズムの偏りの減少を図り、暗号強度を強化する。トリプルＤＥＳには、３つの鍵が全て異なる３−ＫｅｙトリプルＤＥＳと、１回目と３回目とに同じ鍵を用いる２−ＫｅｙトリプルＤＥＳとがある。なお、トリプルＤＥＳは、３−ＫｅｙトリプルＤＥＳと２−ＫｅｙトリプルＤＥＳとのいずれでもよい。また、ＤＥＳは、トリプルＤＥＳではなく、シングルＤＥＳであってもよい。
【００８５】
内部認証における認証手順は、以下のとおりである。外部サーバ５１の中央処理部は、６４ｂｉｔ乱数（認証子）を生成し、それをマイクロプロセッサ２７に送信する（Ｓ−２５）。６４ｂｉｔ乱数を取得したプロセッサ２７の中央処理部は、メモリに格納された認証用の鍵を使用し、トリプルＤＥＳによって乱数を暗号化した後、暗号化した乱数をサーバ５１に送信する（Ｓ−２６）。サーバ５１の中央処理部は、メモリに格納された認証用の鍵を使用し、トリプルＤＥＳによって暗号化された乱数を復号化する（Ｓ−２７）。サーバ５１の中央処理部は、それが生成した乱数と復号化した乱数とを比較し、両者が同一であれば認証結果を正当であると判断する。一方、生成した乱数と復号化した乱数とが異なる場合、認証結果を不可であると判断し、センサモジュール１０Ａ〜１０Ｃへのファームウェアや暗号化アルゴリズムのダウンロードを不可とする。
【００８６】
図１７は、外部サーバ５１とマイクロプロセッサ２７との間におけるダウンロード処理の一例を示すラダー図である。外部サーバ５１のメモリには、ファームウェアおよび暗号化アルゴリズムとそれらを暗号化する暗号化用の鍵とが格納されており、必要に応じてバージョンアップされたあらたなファームウェアまたはあらたな暗号化アルゴリズムが随時格納される。マイクロプロセッサ２７のメモリには、ファームウェアおよび暗号化アルゴリズムの復号化用の鍵が格納されている。
【００８７】
外部サーバ５１の中央処理部は、ファームウェアおよび暗号化アルゴリズムと暗号化用の鍵とをメモリから取り出し、その鍵を使用してトリプルＤＥＳによってファームウェアや暗号化アルゴリズムを暗号化する（ファームウェア暗号化手段、アルゴリズム暗号化手段）（Ｓ−２８）。サーバ５１の中央処理部は、暗号化したファームウェアや暗号化アルゴリズムをインターネットを介してセンサモジュール１０Ａ〜１０Ｃにダウンロードする（ファームウェア第１ダウンロード手段、アルゴリズム第１ダウンロード手段）（Ｓ−２９）。なお、ファームウェアや暗号化アルゴリズムを暗号化しない場合、サーバ５１の中央処理部は、それらを暗号化せずにそのままセンサモジュール１０Ａ〜１０Ｃにダウンロードする（ファームウェア第１ダウンロード手段、アルゴリズム第１ダウンロード手段）（Ｓ−２９）。
【００８８】
外部サーバ５１の中央処理部は、バージョンアップされたあらたなファームウェアまたはあらたな暗号化アルゴリズムのセンサモジュール１０Ａ〜１０Ｃへのダウンロードが必要になると、あらたなファームウェアやあらたな暗号化アルゴリズムと暗号化用の鍵とをメモリから取り出し、その鍵を使用してトリプルＤＥＳによってファームウェアや暗号化アルゴリズムを暗号化する（ファームウェア暗号化手段、アルゴリズム暗号化手段）（Ｓ−２８）。サーバ５１の中央処理部は、暗号化したあらたなファームウェアおよびあらたな暗号化アルゴリズムをインターネットを介してセンサモジュール１０Ａ〜１０Ｃにダウンロードする（ファームウェア第２ダウンロード手段、アルゴリズム第２ダウンロード手段）（Ｓ−２９）。
【００８９】
なお、あらたなファームウェアやあらたな暗号化アルゴリズムを暗号化しない場合、サーバ５１の中央処理部は、それらを暗号化せずにそのままセンサモジュール１０Ａ〜１０Ｃにダウンロードする（ファームウェア第２ダウンロード手段、アルゴリズム第２ダウンロード手段）（Ｓ−２９）。サーバ５１からダウンロードされたファームウェアや暗号化アルゴリズムは、磁気カードリーダ５２のコントローラのメモリに一時保管された後、コントローラからセンサモジュール１０Ａ〜１０Ｃに出力される。
【００９０】
マイクロプロセッサ２７の中央処理部は、暗号化されたファームウェアおよび暗号化アルゴリズムを外部サーバ５１から受け取ると、メモリから復号化用の鍵を取り出し、その鍵を使用してリプルＤＥＳによって暗号化されたファームウェアや暗号化アルゴリズムを復号化する（ファームウェア復号化手段、アルゴリズム復号化手段）（Ｓ−３０）。プロセッサ２７の中央処理部は、複合化したファームウェアおよび暗号化アルゴリズムをメモリに格納する（ファームウェア記憶手段、アルゴリズム記憶手段）。暗号化していないファームウェアおよび暗号化アルゴリズムを外部サーバ５１から受け取ると、プロセッサ２７の中央処理部は、そのファームウェアや暗号化アルゴリズムをメモリに格納する（ファームウェア記憶手段、アルゴリズム記憶手段）。
【００９１】
マイクロプロセッサ２７の中央処理部は、暗号化されたあらたなファームウェアおよびあらたな暗号化アルゴリズムを外部サーバ５１から受け取ると、復号化用の鍵を使用してリプルＤＥＳによって暗号化されたあらたなファームウェアやあらたな暗号化アルゴリズムを復号化する（ファームウェア復号化手段、アルゴリズム復号化手段）（Ｓ−３０）。プロセッサ２７の中央処理部は、バージョンアップ前のファームウェアをバージョンアップ後の複合化したファームウェアに書き換え（ファームウェア更新手段）、バージョンアップ後のファームウェアをメモリに格納する。さらに、すでに記憶した暗号化アルゴリズムを復号化したあらたな暗号化アルゴリズムに書き換え（アルゴリズム更新手段）、あらたな暗号化アルゴリズムをメモリに格納する。
【００９２】
暗号化していないあらたなファームウェアやあらたな暗号化アルゴリズムをサーバ５１から受け取ると、プロセッサ２７の中央処理部は、バージョンアップ前のファームウェアをバージョンアップ後のファームウェアに書き換え（ファームウェア更新手段）、バージョンアップ後のファームウェアをメモリに格納するとともに、すでに記憶した暗号化アルゴリズムをあらたな暗号化アルゴリズムに書き換え（アルゴリズム更新手段）、あらたな暗号化アルゴリズムをメモリに格納する。
【００９３】
ファームウェアの書き換えは、それがバージョンアップされた場合、磁気カードの仕様が変更され、カードのフォーマットが変更された場合に行われる。暗号化アルゴリズムの書き換えは、第３者にアルゴリズムが解析されたことで、書き換えの必要が生じた場合、システム５０を起動させる度毎に行う場合、日時単位や週単位、月単位で行う場合、同期がずれた後、再び同期する場合に行われる。
【００９４】
図１８〜図２３は、暗号化および復号化に使用する鍵の生成の一例を説明する図である。外部サーバ５１の中央処理部とマイクロプロセッサ２７の中央処理部とは、暗号化されたファームウェアまたは暗号化アルゴリズムがセンサモジュール１０Ａ〜１０Ｃにダウンロードされる度毎に、それらのメモリにあらかじめ格納された同一かつ有限の回帰カウンタ値を使用して互いに同期しつつ、ファームウェアまたは暗号化アルゴリズムの暗号化と復号化とに必要な同一のあらたな第２〜第ｎ鍵を順に生成する（鍵生成手段）。サーバ１５の中央処理部とプロセッサ２７の中央処理部とが行う鍵生成手順の一例を説明すると、以下のとおりである。なお、回帰カウンタ値は１〜２０とする。ただし、回帰カウンタ値に特に限定はなく、カウンタ値を２１以上とすることもできる。
【００９５】
外部サーバ５１が第１番目のファームウェア（新規ファームウェア）または暗号化アルゴリズム（新規アルゴリズム）をセンサモジュール１０Ａ〜１０Ｃにダウンロードする場合、サーバ１５の中央処理部は、図１８に示すように、メモリに格納されたカウンタテーブルから回帰カウンタ値１を選択し、ファームウェアや暗号化アルゴリズムにカウンタ値１を添付する。カウンタテーブルには、カウンタ値（１〜２０）の格納エリアとそれに対応する３つの鍵の格納エリア（Ｋ１，Ｋ２，Ｋ３）とが作られている。ただし、図１８のカウンタデーブルでは、回帰カウンタ値２〜２０に対応する第２鍵〜第２０鍵は生成されていない。なお、カウンタ値１に対応する第１鍵（Ｋｅｙ１）は、初期値としてシステム５０の導入時に設定される。
【００９６】
外部サーバ５１の中央処理部は、カウンタテーブルからカウンタ値１に対応する第１鍵を取り出し、第１鍵を使用し、トリプルＤＥＳ（３−ＫｅｙトリプルＤＥＳ）によってファームウェアまたは暗号化アルゴリズムとカウンタ値１とを暗号化し（ファームウェア暗号化手段、アルゴリズム暗号化手段）、暗号化したファームウェアや暗号化アルゴリズムをセンサモジュール１０Ａ〜１０Ｃにダウンロードする（ファームウェア第１ダウンロード手段、アルゴリズム第１ダウンロード手段）。サーバ５１の中央処理部は、暗号化したファームウェアや暗号化アルゴリズムをセンサモジュール１０Ａ〜１０Ｃにダウンロードした後、回帰カウンタ値を１から２に変更し、カウンタ値２をメモリに格納する。
【００９７】
暗号化されたファームウェア（第１番目のファームウェア）または暗号化アルゴリズム（第１番目の暗号化アルゴリズム）を受け取ったマイクロプロセッサ２７の中央処理部は、図１９に示すように、メモリに格納されたカウンタテーブルから回帰カウンタ値１を選択する。カウンタテーブルには、カウンタ値（１〜２０）の格納エリアとそれに対応する３つの鍵の格納エリア（Ｋ１，Ｋ２，Ｋ３）とが作られている。ただし、図１９のカウンタデーブルでは、回帰カウンタ値２〜２０に対応する第２鍵〜第２０鍵は生成されていない。なお、カウンタ値１に対応する第１鍵（Ｋｅｙ１）は、外部サーバ５１のメモリに格納された第１鍵と同一であり、初期値としてシステム５０の導入時に設定される。
【００９８】
マイクロプロセッサ２７の中央処理部は、カウンタテーブルからカウンタ値１に対応する第１鍵を取り出し、第１鍵を使用し、トリプルＤＥＳ（３−ＫｅｙトリプルＤＥＳ）によって暗号化されたファームウェアや暗号化アルゴリズムを復号化して平文ファームウェア、平文アルゴリズムを取得する（ファームウェア復号化手段、アルゴリズム復号化手段）。プロセッサ２７の中央処理部は、ファームウェアや暗号化アルゴリズムを復号化した後、それらをメモリに格納するとともに（ファームウェア記憶手段、アルゴリズム記憶手段）、回帰カウンタ値を１から２に変更し、カウンタ値２をメモリに格納する。
【００９９】
外部サーバ５１は、マイクロプロセッサ２７が現在使用しているファームウェアや暗号化アルゴリズムの使用を中止させ、メモリに格納されたファームウェアや暗号化アルゴリズムの中からあらたなファームウェアやあらたなアルゴリズムを選択し、そのファームウェアやアルゴリズムを使用させることができる。サーバ５１が第２番目のファームウェア（バージョンアップファームウェア）または第２番目の暗号化アルゴリズム（あらたな暗号化アルゴリズム）をセンサモジュール１０Ａ〜１０Ｃにダウンロードする場合、外部サーバ５１の中央処理部は、図２０に示すように、メモリに格納されたカウンタテーブルから回帰カウンタ値２を選択し、第２番目のファームウェアや暗号化アルゴリズムにカウンタ値２を添付する。
【０１００】
外部サーバ５１の中央処理部は、カウンタ値１に対応する第１鍵（初期値）とカウンタ値１とを一方向ハッシュ関数によってハッシュ化したハッシュ出力値を生成し、そのハッシュ出力値をカウンタ値２に対応する第２鍵（Ｋｅｙ２）とする（鍵生成手段）。第２鍵（Ｋｅｙ２）となるハッシュ出力値は、カウンタテーブルのカウンタ値２に対応する鍵格納エリア（Ｋ１，Ｋ２，Ｋ３）に書き込まれる。なお、図２０のカウンタデーブルでは、回帰カウンタ値３〜２０に対応する第３鍵〜第２０鍵は生成されていない。
【０１０１】
外部サーバ５１の中央処理部は、カウンタテーブルからカウンタ値２に対応する第２鍵を取り出し、第２鍵を使用し、トリプルＤＥＳ（３−ＫｅｙトリプルＤＥＳ）によってファームウェアや暗号化アルゴリズムを暗号化（カウンタ値２を含む）し（ファームウェア暗号化手段、アルゴリズム暗号化手段）、暗号化したファームウェアや暗号化アルゴリズムをセンサモジュール１０Ａ〜１０Ｃにダウンロードする（ファームウェア第２ダウンロード手段、アルゴリズム第２ダウンロード手段）。サーバ５１の中央処理部は、暗号化したファームウェアまたは暗号化アルゴリズムをセンサモジュール１０Ａ〜１０Ｃにダウンロードした後、回帰カウンタ値を２から３に変更し、カウンタ値３をメモリに格納する。
【０１０２】
暗号化されたファームウェア（第２番目のファームウェア）または暗号化アルゴリズム（第２番目の暗号化アルゴリズム）を受け取ったマイクロプロセッサ２７の中央処理部は、図２１に示すように、メモリに格納されたカウンタテーブルから回帰カウンタ値２を選択する。プロセッサ２７の中央処理部は、カウンタ値１に対応する第１鍵（初期値）とカウンタ値１とを一方向ハッシュ関数によってハッシュ化したハッシュ出力値を生成し、そのハッシュ出力値をカウンタ値２に対応する第２鍵（Ｋｅｙ２）とする（鍵生成手段）。プロセッサ２７の中央処理部が使用するハッシュ関数はサーバ５１の中央処理部が使用するそれと同一であり、生成した第２鍵（Ｋｅｙ２）はサーバ５１の中央処理部が生成したそれと同一である。第２鍵（Ｋｅｙ２）となるハッシュ出力値は、カウンタテーブルのカウンタ値２に対応する鍵格納エリア（Ｋ１，Ｋ２，Ｋ３）に書き込まれる。なお、図２１のカウンタデーブルでは、回帰カウンタ値３〜２０に対応する第３鍵〜第２０鍵は生成されていない。
【０１０３】
マイクロプロセッサ２７の中央処理部は、カウンタテーブルからカウンタ値２に対応する第２鍵を取り出し、第２鍵を使用し、トリプルＤＥＳ（３−ＫｅｙトリプルＤＥＳ）によって暗号化されたファームウェアや暗号化アルゴリズムを復号化して平文ファームウェア、平文アルゴリズムを取得する（ファームウェア復号化手段、アルゴリズム復号化手段）。プロセッサ２７の中央処理部は、ファームウェアや暗号化アルゴリズムを復号化した後、それらをメモリに格納するとともに（ファームウェア記憶手段、アルゴリズム記憶手段）、回帰カウンタ値を２から３に変更し、カウンタ値３をメモリに格納する。
【０１０４】
外部サーバ５１が第３番目のファームウェア（バージョンアップファームウェア）または第３番目の暗号化アルゴリズム（あらたな暗号化アルゴリズム）をセンサモジュール１０Ａ〜１０Ｃにダウンロードする場合、サーバ５１の中央処理部は、図２２に示すように、メモリに格納されたカウンタテーブルから回帰カウンタ値３を選択し、第３番目のファームウェアや暗号化アルゴリズムにカウンタ値３を添付する。
【０１０５】
外部サーバ５１の中央処理部は、カウンタ値２に対応する第２鍵（Ｋｅｙ２、ハッシュ値）とカウンタ値２とを一方向ハッシュ関数によってハッシュ化したハッシュ出力値を生成し、そのハッシュ出力値をカウンタ値３に対応する第３鍵（Ｋｅｙ３）とする（鍵生成手段）。第３鍵（Ｋｅｙ３）となるハッシュ出力値は、カウンタテーブルのカウンタ値３に対応する鍵格納エリア（Ｋ１，Ｋ２，Ｋ３）に書き込まれる。なお、図２２のカウンタデーブルでは、回帰カウンタ値４〜２０に対応する第４鍵〜第２０鍵は生成されていない。
【０１０６】
外部サーバ５１の中央処理部は、カウンタテーブルからカウンタ値３に対応する第３鍵を取り出し、第３鍵を使用し、トリプルＤＥＳ（３−ＫｅｙトリプルＤＥＳ）によってファームウェアや暗号化アルゴリズムを暗号化（カウンタ値３を含む）し（ファームウェア暗号化手段、アルゴリズム暗号化手段）、暗号化したファームウェアや暗号化アルゴリズムをセンサモジュール１０Ａ〜１０Ｃにダウンロードする（ファームウェア第２ダウンロード手段、アルゴリズム第２ダウンロード手段）。サーバ５１の中央処理部は、暗号化したファームウェアまたは暗号化アルゴリズムをセンサモジュール１０Ａ〜１０Ｃにダウンロードした後、回帰カウンタ値を３から４に変更し、カウンタ値４をメモリに格納する。
【０１０７】
暗号化されたファームウェア（第３番目のファームウェア）または暗号化アルゴリズム（第３番目の暗号化アルゴリズム）を受け取ったマイクロプロセッサ２７の中央処理部は、図２３に示すように、メモリに格納されたカウンタテーブルから回帰カウンタ値３を選択する。プロセッサ２７の中央処理部は、カウンタ値２に対応する第２鍵（Ｋｅｙ２）とカウンタ値２とを一方向ハッシュ関数によってハッシュ化したハッシュ出力値を生成し、そのハッシュ出力値をカウンタ値３に対応する第３鍵（Ｋｅｙ３）とする（鍵生成手段）。プロセッサ２７の中央処理部が生成した第３鍵（Ｋｅｙ３）は外部サーバ５１の中央処理部が生成したそれと同一である。第３鍵（Ｋｅｙ３）となるハッシュ出力値は、カウンタテーブルのカウンタ値３に対応する鍵格納エリア（Ｋ１，Ｋ２，Ｋ３）に書き込まれる。なお、図２３のカウンタデーブルでは、回帰カウンタ値４〜２０に対応する第４鍵〜第２０鍵は生成されていない。
【０１０８】
マイクロプロセッサ２７の中央処理部は、カウンタテーブルからカウンタ値３に対応する第３鍵を取り出し、第３鍵を使用し、トリプルＤＥＳ（３−ＫｅｙトリプルＤＥＳ）によって暗号化されたファームウェアや暗号化アルゴリズムを復号化して平文ファームウェア、平文アルゴリズムを取得する（ファームウェア復号化手段、アルゴリズム復号化手段）。プロセッサ２７の中央処理部は、ファームウェアや暗号化アルゴリズムを復号化した後、それらをメモリに格納するとともに（ファームウェア記憶手段、アルゴリズム記憶手段）、回帰カウンタ値を３から４に変更し、カウンタ値４をメモリに格納する。
【０１０９】
このように、外部サーバ５１の中央処理部とマイクロプロセッサ２７の中央処理部とは、回帰カウンタ値１〜２０を順番に使って互いに同期しつつ、一方向ハッシュ関数を使用して第２〜第ｎ鍵を生成する。回帰カウンタ値が２０を超えると、サーバ５１の中央処理部とプロセッサ２７の中央処理部とは、再びカウンタ値１を使用し、第２１鍵〜第４０鍵を順に生成する。サーバ５１の中央処理部とプロセッサ２７の中央処理部とは、第２１鍵を生成すると、鍵格納エリアに格納された第１鍵を第２１鍵に書き換え、第２２鍵を生成すると、鍵格納エリアに格納された第２鍵を第２２鍵に書き替える。
【０１１０】
この磁気カード読み取りシステム５０は、相互認証手段を実行することで外部サーバ５１の中央処理部とマイクロプロセッサ２７の中央処理部とが互いの正当性を判断することができるから、偽サーバがセンサモジュール１０Ａ〜１０Ｃに接続された場合や偽センサモジュールが外部サーバ５１に接続された場合であっても、それを見破ることができる。このシステム５０は、第３者が偽サーバを利用してセンサモジュール１０Ａ〜１０Ｃにアクセスすることはできず、ファームウェアの改竄による第３者の磁気カードの不正利用を防ぐことができる。また、このシステム５０は、第３者が偽センサモジュールを利用して外部サーバ５１にアクセスすることはできず、サーバ５１から偽センサモジュールに暗号化アルゴリズムがダウンロードされることはない。
【０１１１】
システム５０は、外部サーバ５１の中央処理部とマイクロプロセッサ２７の中央処理部とが第２〜第ｎ鍵を個別に生成するから、サーバ５１からプロセッサ２７へ鍵を送信する必要はなく、鍵の送信過程における鍵の不正な取得を防ぐことができる。システム５０は、サーバ５１の中央処理部が常に別の鍵を使用してファームウェアや暗号化アルゴリズムの暗号化を行い、プロセッサ２７の中央処理部が常に別の鍵を使用してファームウェアや暗号化アルゴリズムの復号化を行うから、鍵を第３者に取得されたとしても、ファームウェアや暗号化アルゴリズムを復号化することはできない。また、第２〜第ｎ鍵にハッシュ値を使用するから、たとえ鍵が第３者に不正に取得されたとしても、鍵の解読をすることはできず、第３者による鍵の使用を確実に防ぐことができる。
【０１１２】
システム５０は、外部サーバ５１の中央処理部とマイクロプロセッサ２７の中央処理部とが同一かつ有限の回帰カウンタ値を使用して互いに同期しつつ、第２〜第ｎ鍵を順に生成するから、サーバ１５が生成する鍵とプロセッサ２７が生成する鍵とを一致させることができ、生成した鍵の不一致による暗号データの復号不能を防ぐことができる。また、第２〜第ｎ鍵となるハッシュ出力値に回帰カウンタ値をハッシュ化したハッシュ出力値が含まれるから、第３者がシステム５０に不正に進入したとしても、ハッシュ化した回帰カウンタ値を解読することはできず、サーバ５１の中央処理部とプロセッサ２７の中央処理部とがどのカウンタ値を使用して同期しているかを判別することができない。
【０１１３】
システム５０の稼働中に外部サーバ５１の中央処理部とマイクロプロセッサ２７の中央処理部との同期がずれると、サーバ５１の中央処理部が生成した鍵とプロセッサ２７の中央処理部が生成したそれとが異なり、サーバ５１の中央処理部からダウンロードされた暗号データをプロセッサ２７の中央処理部が復号化することができない。この場合、プロセッサ２７の中央処理部は、生成した鍵による復号化が不可能であると判断し、復号化不能をサーバ５１に送信するとともに（復号化不能情報送信手段）、サーバ５１との再同期を要求する（再同期要求手段）。
【０１１４】
マイクロプロセッサ２７の中央処理部は、カードリーダ５２のコントローラに外部サーバ５１へのアクセスを要求するとともに、メモリに格納されたデータ送受信用の鍵を使用し、トリプルＤＥＳによって復号化不能情報と再同期要求とを暗号化する。サーバ５１とカードリーダ５２とがインターネットを介して接続されると、プロセッサ２７の中央処理部は、暗号化した復号化不能情報と再同期要求とをサーバ５１に送信する。プロセッサ２７の中央処理部と再同期要求を受け取ったサーバ５１の中央処理部とは、それらの正当性を判断する外部認証と内部認証と（図１５，１６参照）を行う（相互認証手段）。サーバ５１の中央処理部とプロセッサ２７の中央処理部とは、相互認証による互いの認証結果を正当であると判断すると、回帰カウンタ値を１（初期値）に戻して再び同期を開始する。サーバ５１の中央処理部とプロセッサ２７の中央処理部とは、カウンタ値を１に戻すと、再び第１鍵を使用して暗号化および復号化を行う。
【０１１５】
システム５０は、外部サーバ５１とマイクロプロセッサ２７とが生成した鍵に不一致が生じたとしても、サーバ５１とプロセッサ２７とが回帰カウンタ値を１に戻して再び同期することができるから、サーバ５１が生成する鍵とプロセッサ２７が生成する鍵とを再度一致させることができ、生成した鍵の不一致によるファームウェアや暗号化アルゴリズムの復号不能を防ぐことができる。なお、システム５０が連続して稼働し、相互認証を日時単位や週単位、月単位で行う場合、サーバ５１の中央処理部とプロセッサ２７の中央処理部とは、相互認証による互いの認証結果を正当であると判断すると、回帰カウンタ値を１に戻して再び同期を開始する。以後の手順は、図１８〜図２３に基づいて説明したそれと同一である。
【０１１６】
一方向ハッシュ関数には、ＳＨＡ−１（Ｓｅｃｕｒｅ Ｈａｓｈ Ａｌｇｏｒｉｔｈｍ １）、ＭＤ２，ＭＤ４，ＭＤ５（Ｍｅｓｓａｇｅ Ｄｉｇｅｓｔ２，４，５）、ＲＩＰＥＭＤ−８０、ＲＩＰＥＭＤ−１２８、ＲＩＰＥＭＤ−１６０、Ｎ−Ｈａｓｈのいずれかを使用する。それらハッシュ関数は、外部サーバ５１のメモリとホストコンピュータ５３のメモリとに格納されている。
【０１１７】
暗号化アルゴリズムとしては、ＤＥＳの他に、ＲＳＡ、ＡＥＳ（Advanced Encryption Standard）、ＩＤＥＡ（International Data Encryption Algorithm）、ＦＥＡＬ−Ｎ／ＮＸ（Fast Encryption Algorithm）、ＭＵＬＴＩ２（Multimedia Encryption２）、ＭＩＳＴＹ、ＳＸＡＬ（Substitution Ｘor
Algorithm）、ＭＢＡＬ（Multi Block Algorithm）、ＲＣ２、ＲＣ５、ＥＮＣＲｉＰ、ＳＡＦＥＲ（Secure And Fast Encryption Routine）、Ｂｌｏｗｆｉｓｈ、Ｓｋｉｐｊａｃｋ、Ｋｈｕｆｕ、Ｋｈａｆｒｅ、ＣＡＳＴ、ＧＯＳＴ２８１４７−８９のいずれかを使用することもできる。それらアルゴリズムは、外部サーバ５１のメモリとホストコンピュータ５３のメモリとに格納されている。
【０１１８】
このシステム５０では、外部サーバ５１とマイクロプロセッサ２７とが図１８〜図２３に示す鍵の生成を行うことなく、サーバ５１がプロセッサ２７にファームウェアや暗号化アルゴリズムをダウンロードすることもできる。その一例を説明すると、以下のとおりである。外部サーバ５１がカードリーダ５２のＵＲＬを利用し、インターネットを介してカードリーダ５２にアクセスする（アクセス手段）。または、カードリーダ５２が外部サーバ５１のＵＲＬを利用し、インターネットを介してサーバ５１にアクセスする。サーバ５１とカードリーダ５２とがインターネットを介して接続されると、サーバ５１の中央処理部とマイクロプロセッサ２７の中央処理部とがコントローラを介して接続される。サーバ５１の中央処理部とプロセッサ２７の中央処理部とは、それらの正当性を判断する外部認証と内部認証と（図１５，１６参照）を行う（相互認証手段）。サーバ５１の中央処理部とプロセッサ２７の中央処理部とが相互認証による互いの認証結果を正当であると判断すると、サーバ５１からファームウェアや暗号化アルゴリズムのセンサモジュール１０Ａ〜１０Ｃへのダウンロードが可能となり、サーバ５１とプロセッサ２７との間でダウンロード処理が行われる。
【０１１９】
外部サーバ５１の中央処理部は、メモリに格納された情報送受信用の鍵を使用し、トリプルＤＥＳによってあらたなファームウェアや暗号化アルゴリズムを暗号化し（ファームウェア暗号化手段、アルゴリズム暗号化手段）、暗号化したファームウェアやアルゴリズムをセンサモジュール１０Ａ〜１０Ｃにダウンロードする（ファームウェア第１ダウンロード手段、アルゴリズム第１ダウンロード手段）。サーバ５１からダウンロードされたファームウェアや暗号化アルゴリズムは、カードリーダ５２のコントローラのメモリに一時的に保管された後、センサモジュール１０Ａ〜１０Ｃに出力される。
【０１２０】
マイクロプロセッサ２７の中央処理部は、暗号化されたファームウェアや暗号化アルゴリズムをサーバ５１から受け取ると、メモリに格納された情報送受信用の鍵を使用し、トリプルＤＥＳによって暗号化されたファームウェアやアルゴリズムを復号化して平文ファームウェア、平文アルゴリズムを取得する（ファームウェア復号化手段、アルゴリズム復号化手段）、復号化したファームウェアやアルゴリズムをメモリに格納する（ファームウェア記憶手段、アルゴリズム記憶手段）。
【０１２１】
外部サーバ５１は、マイクロプロセッサ２７が現在使用しているファームウェアや暗号化アルゴリズムの使用を中止させ、メモリに格納されたファームウェアや暗号化アルゴリズムの中からあらたなファームウェアやあらたなアルゴリズムを選択し、そのファームウェアやアルゴリズムを使用させることができる。サーバ５１は、あらたなファームウェアやあらたな暗号化アルゴリズムをプロセッサ２７に使用させる場合、プロセッサ２７に既存のファームウェアや暗号化アルゴリズムの書き換えを指示する（更新指令）。なお、外部認証と内部認証と（図１５，１６参照）がすでに行われ、サーバ５１とプロセッサ２７とが相互認証による互いの認証結果を正当であると判断したものとする。
【０１２２】
外部サーバ５１の中央処理部は、メモリに格納された情報送受信用の鍵を使用し、トリプルＤＥＳによって更新指令とあらたなファームウェアやあらたな暗号化アルゴリズムとを暗号化し（ファームウェア暗号化手段、アルゴリズム暗号化手段）、暗号化した更新指令やファームウェア、アルゴリズムをセンサモジュール１０Ａ〜１０Ｃにダウンロードする（ファームウェア第２ダウンロード手段、アルゴリズム第２ダウンロード手段）。サーバ５１からダウンロードされた更新指令やファームウェア、暗号化アルゴリズムは、カードリーダ５２のコントローラのメモリに一時的に保管された後、センサモジュール１０Ａ〜１０Ｃに出力される。
【０１２３】
マイクロプロセッサ２７の中央処理部は、暗号化された更新指令やファームウェア、暗号化アルゴリズムを外部サーバ５１から受け取ると、メモリに格納された情報送受信用の鍵を使用し、トリプルＤＥＳによって暗号化された更新指令とファームウェアやアルゴリズムとを復号化する（ファームウェア復号化手段、アルゴリズム復号化手段）。プロセッサ２７の中央処理部は、メモリに格納された既存のファームウェアを復号化したあらたなファームウェアに書き換え（ファームウェア更新手段）、あらたなファームウェアをメモリに格納する。さらに、プロセッサ２７の中央処理部は、メモリに格納された既存のアルゴリズムを復号化したあらたなアルゴリズムに書き換え（アルゴリズム更新手段）、あらたなアルゴリズムをメモリに格納する。プロセッサ２７の中央処理部は、更新完了をサーバ５１に通知する（更新完了通知）。プロセッサ２７の中央処理部は、メモリに格納された情報送受信用の鍵を使用し、トリプルＤＥＳによって更新完了通知を暗号化し、暗号化した更新完了通知をサーバ５１に送信する。
【０１２４】
外部サーバ５１は、現在使用しているハッシュ関数の使用を中止し、メモリに格納されたハッシュ関数の中からあらたなハッシュ関数を選択し、そのハッシュ関数を使用することができる。ハッシュ関数の変更は、システム５０を起動させる度毎に行う場合、日時単位や週単位、月単位で行う場合、同期がずれた後、再び同期するときに行う場合がある。サーバ５１は、あらたなハッシュ関数を使用する場合、マイクロプロセッサ２７に既存のハッシュ関数の書き換えを指示する（関数変更指令）。サーバ５１の中央処理部は、カードリーダ５２にアクセスする。サーバ５１とカードリーダ５２とがインターネットを介して接続されると、サーバ５１の中央処理部とプロセッサ２７の中央処理部とは、それらの正当性を判断する外部認証と内部認証と（図１５，１６参照）を行う（相互認証手段）。サーバ５１の中央処理部とプロセッサ２７の中央処理部とが相互認証による互いの認証結果を正当であると判断すると、サーバ５１の中央処理部は、メモリに格納されたデータ送受信用の鍵を使用し、トリプルＤＥＳによって関数変更指令とあらたなハッシュ関数とを暗号化した後、暗号化した関数変更指令とハッシュ関数とをプロセッサ２７に送信する。
【０１２５】
マイクロプロセッサ２７の中央処理部は、関数変更指令とハッシュ関数とを受信すると、メモリに格納されたデータ送受信用の鍵を使用し、トリプルＤＥＳによって暗号化された関数変更指令とハッシュ関数とを復号化する。プロセッサ２７の中央処理部は、メモリに格納した既存のハッシュ関数を復号化したあらたなハッシュ関数に変更した後、変更完了を外部サーバ５１に通知する（変更完了通知手段）。プロセッサ２７の中央処理部は、メモリに格納されたデータ送受信用の鍵を使用し、トリプルＤＥＳによって変更完了通知を暗号化し、暗号化した変更完了通知をサーバ５１に送信する。このシステム５０は、関数変更指令やハッシュ関数を暗号化してハッシュ関数の変更を行うから、使用するハッシュ関数を第３者に取得されることはなく、第３者によるハッシュ関数の解読を防ぐことができる。
【０１２６】
この磁気カード読み取りシステム５０は、ファームウェアまたは暗号化アルゴリズムが外部サーバ５１からセンサモジュール１０Ａ〜１０Ｃにダウンロードされると、プロセッサ２７がそのファームウェアや暗号化アルゴリズムをメモリに格納するから、センサモジュール１０Ａ〜１０Ｃが市場に出荷された後やセンサモジュール１０Ａ〜１０Ｃが磁気カードリーダ５２に設置された後において、サーバ５１からダウンロードされたファームウェアや暗号化アルゴリズムをプロセッサ２７に随時格納することができる。
【０１２７】
システム５０は、センサモジュール１０Ａ〜１０Ｃの出荷後や設置後でも、各種のファームウェアに対応することができ、それらファームウェアを利用することで、センサモジュール１０Ａ〜１０Ｃの動作環境に応じてプロセッサ２７の演算・記憶機能や外部ハードウェアの最適な制御を行うことができる。このシステム５０は、センサモジュール１０Ａ〜１０Ｃの出荷後や設置後において、センサモジュール１０Ａ〜１０Ｃを磁気カードの各種フォーマットに対応させることができ、磁気カードの各種仕様に適応しつつ、それらカードに記憶されたデータをセンサモジュール１０Ａ〜１０Ｃに確実に読み取らせることができる。
【０１２８】
システム５０は、センサモジュール１０Ａ〜１０Ｃの出荷後や設置後でも、各種の暗号化アルゴリズムを利用することができ、それらアルゴリズムを利用してカードデータを暗号化することができる。このシステム５０では、プロセッサ２７がバージョンアップ前のファームウェアをバージョンアップ後のファームウェアに書き換えるから、センサモジュール１０Ａ〜１０Ｃの出荷後や設置後において、ファームウェアのバージョンアップが行われたとしても、バージョンアップ後のファームウェアに即座に対応することができる。
【０１２９】
図２４は、センサモジュール１０Ａ〜１０Ｃとホストコンピュータ５３との間で行われる処理の一例を示すブロック図である。このシステム５０を起動させると、ホストコンピュータ５３の中央処理部とマイクロプロセッサ２７の中央処理部とは、メモリーテスト（Ｓ−５０）とコードサイニング（Ｓ−５１）とを行う（初期テスト）。初期テストが終了し、その結果が正しい場合、コンピュータ５３の中央処理部とプロセッサ２７の中央処理部とは、それらの正当性を判断する相互認証を行う（相互認証手段）。相互認証は、コンピュータ５３がセンサモジュール１０Ａ〜１０Ｃの正当性を認証する外部認証（Ｓ−５２）を行った後、磁気ヘッド１９がコンピュータ１３の正当性を認証する内部認証（Ｓ−５３）を行う。
【０１３０】
コンピュータ５３の中央処理部とマイクロプロセッサ２７の中央処理部とが相互認証による互いの認証結果を正当であると判断すると、磁気カードリーダ５２における磁気カードの読み取りが可能となり、コンピュータ５３とプロセッサ２７との間でメイン処理（Ｓ−５４）が行われる。逆に、コンピュータ５３とプロセッサ２７との少なくとも一方が認証結果を不可であると判断すると、カードリーダ５２による磁気カードの読み取りができず、読み取り不能メッセージがコンピュータ５３のディスプレイに表示される。相互認証は、システム５０を起動させる度毎に行われる他、システム５０を連続して稼働させる場合は日時単位や週単位、月単位で行われ、また、後記するように、コンピュータ５３の中央処理部とプロセッサ２７の中央処理部との同期が不一致になった場合にも行われる。
【０１３１】
図２５は、外部認証の一例を示すラダー図であり、図２６は、内部認証の一例を示すラダー図である。外部認証における認証手順は、以下のとおりである。ホストコンピュータ５３の中央処理部がマイクロプロセッサ２７の中央処理部に乱数（認証子）の生成と送信とを要求する（Ｓ−６０）。プロセッサ２７の中央処理部は、コンピュータ５３の指令に従って６４ｂｉｔ乱数を生成し、生成した乱数をコンピュータ５３に送信する（Ｓ−６１）。６４ｂｉｔ乱数を取得したコンピュータ５３の中央処理部は、メモリに格納された認証用の鍵を使用し、トリプルＤＥＳによって乱数を暗号化した後、暗号化した乱数をプロセッサ２７に送信する（Ｓ−６２）。
【０１３２】
マイクロプロセッサ２７の中央処理部は、メモリに格納された認証用の鍵を使用し、トリプルＤＥＳによって暗号化された乱数を復号化する（Ｓ−６３）。プロセッサ２７の中央処理部は、それが生成した乱数と復号化した乱数とを比較し、両者が同一であれば認証結果を正当であると判断し、認証結果正当情報をコンピュータ５３に送信する。一方、生成した乱数と復号化した乱数とが異なる場合、認証結果を不可であると判断し、認証結果不可情報と磁気カードの読み取り不可情報とをコンピュータ５３に送信する。コンピュータ５３は、マイクロプロセッサ２７から外部認証結果を取得する（Ｓ−６４）。
【０１３３】
内部認証における認証手順は、以下のとおりである。コンピュータ５３の中央処理部は、６４ｂｉｔ乱数（認証子）を生成し、それをマイクロプロセッサ２７に送信する（Ｓ−６５）。６４ｂｉｔ乱数を取得したプロセッサ２７の中央処理部は、メモリに格納された認証用の鍵を使用し、トリプルＤＥＳによって乱数を暗号化した後、暗号化した乱数をコンピュータ５３に送信する（Ｓ−６６）。コンピュータ５３の中央処理部は、メモリに格納された認証用の鍵を使用し、トリプルＤＥＳによって暗号化された乱数を復号化する（Ｓ−６７）。コンピュータ５３の中央処理部は、それが生成した乱数と復号化した乱数とを比較し、両者が同一であれば認証結果を正当であると判断する。一方、生成した乱数と復号化した乱数とが異なる場合、認証結果を不可であると判断し、カードリーダ５２における磁気カードの読み取りを不可とする。
【０１３４】
図２７は、このシステム５０におけるメイン処理の一例を示すラダー図である。図２８〜図３３は、暗号化および復号化に使用する鍵の生成の他の一例を説明する図である。相互認証の結果が正当であり、磁気カードの読み取りが可能となった後、カード所持者が磁気カードリーダ５２のカード挿入口から磁気カードを挿入すると、モータが駆動してカードが案内レールを移動する。カードが挿入口を通過すると、光センサがそれを検出し、カード挿入信号が光センサから出力されてカードリーダ５２のコントローラに入力される。コントローラは、カード挿入信号を受け取ると、センサモジュール１０Ａ〜１０Ｃのマイクロプロセッサ２７に、カードに記憶されたカードデータの読み取り開始指令を出力する。磁気カードがセンサモジュール１０Ａ〜１０Ｃを通過するとともに排出口から排出されると、光センサがそれを検出し、カード通過信号が光センサから出力されてカードリーダ５２のコントローラに入力される。カードリーダ５２のコントローラは、カード通過信号を受け取ると、センサモジュール１０Ａ〜１０Ｃのプロセッサ２７にカードデータの読み取り停止指令を出力するとともに、モータの駆動を停止する。
【０１３５】
磁気カードの磁化された磁性層が磁気ヘッド１２のコアの先端部（コアのギャップ）を通過すると、コア内に磁束が発生し、磁束と鎖交する方向へ誘導起電力が生じてコイルに電流が流れる。コイルに流れる電流は、その値が磁束の変化にともなって変わる。磁気カードの磁性層に記憶されたカードデータは、コイルによってアナログ信号として取り出され、アナログ信号が磁気ヘッド１２からＡ／Ｄ変換チップ２６に入力される。Ａ／Ｄ変換チップ２６は、磁気ヘッド１２から入力されたアナログ信号をデジタル信号に変換する。デジタル信号は、Ａ／Ｄ変換チップ２６からマイクロプロセッサ２７に入力され、プロセッサ２７のメモリに格納される。
【０１３６】
システム５０の稼働中、ホストコンピュータ５３の中央処理部は、マイクロプロセッサ２７のメモリに処理すべきカードデータが存在するかを所定間隔でプロセッサ２７に問い合わせる（データ確認指令）。コンピュータ５３の中央処理部は、メモリに格納された情報送受信用の鍵を使用し、トリプルＤＥＳによってデータ確認指令を暗号化し、暗号化したデータ確認指令をプロセッサ２７に送信する（Ｓ−６８）。なお、所定間隔は、秒単位またはミリ秒単位であることが好ましい。
【０１３７】
マイクロプロセッサ２７の中央処理部は、データ確認指令を受信すると、メモリに格納された情報送受信用の鍵を使用し、トリプルＤＥＳによって暗号化されたデータ確認指令を復号化する。プロセッサ２７の中央処理部は、コンピュータ５３からのデータ確認指令に従ってメモリを検索し、磁気カードのカードデータがデジタル信号としてメモリに格納されている場合、データ保有をコンピュータ５３に返答し（データ保有情報）、カードデータがメモリにない場合、データ非保有をコンピュータ５３に返答する（データ非保有情報）。プロセッサ２７は、情報送受信用の鍵を使用し、トリプルＤＥＳによってデータ保有情報やデータ非保有情報を暗号化し、暗号化したデータ保有情報やデータ非保有情報をコンピュータ５３に送信する（Ｓ−６９）。
【０１３８】
ホストコンピュータ５３の中央処理部は、データ保有情報やデータ非保有情報を受信すると、情報送受信用の鍵を使用し、トリプルＤＥＳによってデータ保有情報やデータ非保有情報を復号化する。コンピュータ５３の中央処理部は、データ非保有情報を受信すると、暗号化したデータ確認指令を所定の間隔で再びマイクロプロセッサ２７に送信し、メモリに処理すべきカードデータが存在するかをプロセッサ２７に問い合わせる（データ確認指令）。コンピュータ５３の中央処理部は、データ保有情報を受信すると、プロセッサ２７のメモリに格納されたカードデータの送信をプロセッサ２７に要求する（データ送信指令）。コンピュータ５３の中央処理部は、情報送受信用の鍵を使用し、トリプルＤＥＳによってデータ送信指令を暗号化し、暗号化したデータ送信指令をプロセッサ２７に送信する（Ｓ−７０）。プロセッサ２７の中央処理部は、データ送信指令を受信すると、情報送受信用の鍵を使用し、トリプルＤＥＳによって暗号化されたデータ送信指令を復号化する。
【０１３９】
マイクロプロセッサ２７の中央処理部は、メモリからデジタル信号（カードデータ）と暗号用の鍵とを取り出し、その鍵を使用してデジタル信号を暗号化して暗号データとする（データ暗号化手段）（Ｓ−７１）。プロセッサ２７の中央処理部は、暗号データをホストコンピュータ５３に送信する（暗号データ送信手段）。コンピュータ５３は、暗号データを増幅する増幅回路（図示せず）を有し、メモリから復号用の鍵を取り出し、その鍵を使用して増幅回路で増幅した暗号データを復号化する（データ復号化手段）（Ｓ−７２）。
【０１４０】
コンピュータ５３は、復号化したデジタル信号（平文カードデータ）を文字情報としてディスプレイに表示することができ（データ出力手段）、復号化したデジタル信号（平文カードデータ）を印字情報としてプリンタに印字させることができる（データ出力手段）。コンピュータ５３は、暗号化されたデジタル信号または復号化されたデジタル信号をメモリに格納する（データ記憶手段）。コンピュータ５３は、暗号データを復号化すると、暗号化したデータ確認指令を所定の間隔で再びプロセッサ２７に送信し、メモリに処理すべきカードデータが存在するかをプロセッサ２７に問い合わせる（データ確認指令）。
【０１４１】
コンピュータ５３の中央処置部とマイクロプロセッサ２７の中央処理部とは、暗号化されたデジタル信号がコンピュータ５３に入力される度毎に、コンピュータ５３のメモリとプロセッサ２７のメモリとにあらかじめ格納された同一かつ有限の回帰カウンタ値を使用して互いに同期しつつ、デジタル信号の暗号化と復号化とに必要な同一のあらたな第２〜第ｎ鍵を順に生成する（鍵生成手段）。コンピュータ５３の中央処置部とプロセッサ２７の中央処理部とが行う鍵生成手順の一例を、図２８〜図３３に基づいて説明すると、以下のとおりである。なお、回帰カウンタ値は１〜２０とする。ただし、回帰カウンタ値に特に限定はなく、カウンタ値を２１以上とすることもできる。
【０１４２】
システム５０を起動した後、第１番目のデジタル信号（カードデータ）がＡ／Ｄ変換チップ２６からマイクロプロセッサ２７に入力され、デジタル信号をメモリに格納した後、データ送信指令を受信すると、プロセッサ２７の中央処理部は、図２８に示すように、メモリに格納されたカウンタテーブルから回帰カウンタ値１を選択し、デジタル信号にカウンタ値１を添付する。カウンタテーブルには、カウンタ値（１〜２０）の格納エリアとそれに対応する３つの鍵の格納エリア（Ｋ１，Ｋ２，Ｋ３）とが作られている。ただし、図２８のカウンタデーブルでは、回帰カウンタ値２〜２０に対応する第２鍵〜第２０鍵は生成されていない。なお、カウンタ値１に対応する第１鍵（Ｋｅｙ１）は、初期値としてシステム５０の導入時に設定される。
【０１４３】
マイクロプロセッサ２７の中央処理部は、カウンタテーブルからカウンタ値１に対応する第１鍵を取り出し、第１鍵を使用し、トリプルＤＥＳ（３−ＫｅｙトリプルＤＥＳ）によってデジタル信号とカウンタ値１とを暗号化して暗号データとし（データ暗号化手段）、暗号データをコンピュータ５３に送信する（データ送信手段）。プロセッサ２７の中央処理部は、暗号データをコンピュータ５３に送信した後、回帰カウンタ値を１から２に変更し、カウンタ値２をメモリに格納するとともに、第１番目のデジタル信号（カードデータ）をメモリから消去する。
【０１４４】
第１番目の暗号データを受信したホストコンピュータ５３の中央処理部は、図２９に示すように、メモリに格納されたカウンタテーブルから回帰カウンタ値１を選択する。カウンタテーブルには、カウンタ値（１〜２０）の格納エリアとそれに対応する３つの鍵の格納エリア（Ｋ１，Ｋ２，Ｋ３）とが作られている。ただし、図２９のカウンタデーブルでは、回帰カウンタ値２〜２０に対応する第２鍵〜第２０鍵は生成されていない。なお、カウンタ値１に対応する第１鍵（Ｋｅｙ１）は、マイクロプロセッサ２７のメモリに格納された第１鍵と同一であり、初期値としてシステム５０の導入時に設定される。コンピュータ５３の中央処理部は、カウンタテーブルからカウンタ値１に対応する第１鍵を取り出し、第１鍵を使用し、トリプルＤＥＳ（３−ＫｅｙトリプルＤＥＳ）によって暗号データを復号化してデジタル信号（平文カードデータ）を取得する。コンピュータ５３の中央処理部は、暗号データを復号化した後、回帰カウンタ値を１から２に変更し、カウンタ値２をメモリに格納する。
【０１４５】
第２番目のデジタル信号（カードデータ）がＡ／Ｄ変換チップ２６からマイクロプロセッサ２７に入力され、デジタル信号をメモリに格納した後、データ送信指令を受信すると、プロセッサ２７の中央処理部は、図３０に示すように、メモリに格納されたカウンタテーブルから回帰カウンタ値２を選択し、デジタル信号にカウンタ値２を添付する。プロセッサ２７の中央処理部は、カウンタ値１に対応する第１鍵（初期値）とカウンタ値１とを一方向ハッシュ関数によってハッシュ化したハッシュ出力値を生成し、そのハッシュ出力値をカウンタ値２に対応する第２鍵（Ｋｅｙ２）とする（鍵生成手段）。第２鍵（Ｋｅｙ２）となるハッシュ出力値は、カウンタテーブルのカウンタ値２に対応する鍵格納エリア（Ｋ１，Ｋ２，Ｋ３）に書き込まれる。なお、図３０のカウンタデーブルでは、回帰カウンタ値３〜２０に対応する第３鍵〜第２０鍵は生成されていない。
【０１４６】
マイクロプロセッサ２７の中央処理部は、カウンタテーブルからカウンタ値２に対応する第２鍵を取り出し、第２鍵を使用し、トリプルＤＥＳ（３−ＫｅｙトリプルＤＥＳ）によってデジタル信号を暗号化（カウンタ値２を含む）して暗号データとし（データ暗号化手段）、暗号データをコンピュータ５３に送信する。プロセッサ２７の中央処理部は、暗号データをコンピュータ５３に送信した後、回帰カウンタ値を２から３に変更し、カウンタ値３をメモリに格納するとともに、第２番目のデジタル信号（カードデータ）をメモリから消去する。
【０１４７】
第２番目の暗号データを受信したコンピュータ５３は、図３１に示すように、メモリに格納されたカウンタテーブルから回帰カウンタ値２を選択する。コンピュータ５３の中央処理部は、カウンタ値１に対応する第１鍵（初期値）とカウンタ値１とを一方向ハッシュ関数によってハッシュ化したハッシュ出力値を生成し、そのハッシュ出力値をカウンタ値２に対応する第２鍵（Ｋｅｙ２）とする（鍵生成手段）。コンピュータ５３の中央処理部が使用するハッシュ関数はマイクロプロセッサ２７の中央処理部が使用するそれと同一であり、生成した第２鍵（Ｋｅｙ２）はプロセッサ２７の中央処理部が生成したそれと同一である。第２鍵（Ｋｅｙ２）となるハッシュ出力値は、カウンタテーブルのカウンタ値２に対応する鍵格納エリア（Ｋ１，Ｋ２，Ｋ３）に書き込まれる。なお、図３１のカウンタデーブルでは、回帰カウンタ値３〜２０に対応する第３鍵〜第２０鍵は生成されていない。
【０１４８】
コンピュータ５３の中央処理部は、カウンタテーブルからカウンタ値２に対応する第２鍵を取り出し、第２鍵を使用し、トリプルＤＥＳ（３−ＫｅｙトリプルＤＥＳ）によって暗号データを復号化してデジタル信号（平文カードデータ）を取得する。コンピュータ５３の中央処理部は、暗号データを復号化した後、回帰カウンタ値を２から３に変更し、カウンタ値３をメモリに格納する。
【０１４９】
第３番目のデジタル信号（カードデータ）がＡ／Ｄ変換チップ２６からマイクロプロセッサ２７に入力され、デジタル信号をメモリに格納した後、データ送信指令を受信すると、プロセッサ２７の中央処理部は、図３２に示すように、メモリに格納されたカウンタテーブルから回帰カウンタ値３を選択し、デジタル信号にカウンタ値３を添付する。プロセッサ２７の中央処理部は、カウンタ値２に対応する第２鍵（Ｋｅｙ２、ハッシュ値）とカウンタ値２とを一方向ハッシュ関数によってハッシュ化したハッシュ出力値を生成し、そのハッシュ出力値をカウンタ値３に対応する第３鍵（Ｋｅｙ３）とする（鍵生成手段）。第３鍵（Ｋｅｙ３）となるハッシュ出力値は、カウンタテーブルのカウンタ値３に対応する鍵格納エリア（Ｋ１，Ｋ２，Ｋ３）に書き込まれる。なお、図３２のカウンタデーブルでは、回帰カウンタ値４〜２０に対応する第４鍵〜第２０鍵は生成されていない。
【０１５０】
マイクロプロセッサ２７の中央処理部は、カウンタテーブルからカウンタ値３に対応する第３鍵を取り出し、第３鍵を使用し、トリプルＤＥＳ（３−ＫｅｙトリプルＤＥＳ）によってデジタル信号を暗号化（カウンタ値３を含む）して暗号データとし（暗号化手段）、暗号データをコンピュータ５３に送信する。プロセッサ２７の中央処理部は、暗号データをコンピュータ５３に送信した後、回帰カウンタ値を３から４に変更し、カウンタ値４をメモリに格納するとともに、第３番目のデジタル信号（カードデータ）をメモリから消去する。
【０１５１】
第３番目の暗号データを受信したホストコンピュータ５３の中央処理部は、図３３に示すように、メモリに格納されたカウンタテーブルから回帰カウンタ値３を選択する。コンピュータ５３の中央処理部は、カウンタ値２に対応する第２鍵（Ｋｅｙ２）とカウンタ値２とを一方向ハッシュ関数によってハッシュ化したハッシュ出力値を生成し、そのハッシュ出力値をカウンタ値３に対応する第３鍵（Ｋｅｙ３）とする（鍵生成手段）。コンピュータ５３の中央処理部が生成した第３鍵（Ｋｅｙ３）は、マイクロプロセッサ２７の中央処理部が生成したそれと同一である。第３鍵（Ｋｅｙ３）となるハッシュ出力値は、カウンタテーブルのカウンタ値３に対応する鍵格納エリア（Ｋ１，Ｋ２，Ｋ３）に書き込まれる。なお、図３３のカウンタデーブルでは、回帰カウンタ値４〜２０に対応する第４鍵〜第２０鍵は生成されていない。
【０１５２】
コンピュータ５３の中央処理部は、カウンタテーブルからカウンタ値３に対応する第３鍵を取り出し、第３鍵を使用し、トリプルＤＥＳ（３−ＫｅｙトリプルＤＥＳ）によって暗号データを復号化してデジタル信号（平文カードデータ）を取得する。コンピュータ５３の中央処理部は、暗号データを復号化した後、回帰カウンタ値を３から４に変更し、カウンタ値４をメモリに格納する。
【０１５３】
このように、ホストコンピュータ５３の中央処理部とマイクロプロセッサ２７の中央処理部とは、回帰カウンタ値１〜２０を順番に使って互いに同期しつつ、一方向ハッシュ関数を使用して第２〜第ｎ鍵を生成する。回帰カウンタ値が２０を超えると、コンピュータ５３の中央処理部とプロセッサ２７の中央処理部とは、再びカウンタ値１を使用し、第２１鍵〜第４０鍵を順に生成する。コンピュータ５３の中央処理部とプロセッサ２７の中央処理部とは、第２１鍵を生成すると、鍵格納エリアに格納された第１鍵を第２１鍵に書き換え、第２２鍵を生成すると、鍵格納エリアに格納された第２鍵を第２２鍵に書き替える。
【０１５４】
この磁気カード読み取りシステム５０は、相互認証手段を実行することでホストコンピュータ５３の中央処理部とマイクロプロセッサ２７の中央処理部とが互いの正当性を判断することができるから、偽コンピュータがセンサモジュール１０Ａ〜１０Ｃに接続された場合や偽センサモジュールがコンピュータ５３に接続された場合であっても、それを見破ることができる。システム５０は、第３者が偽コンピュータや偽センサモジュールを利用してシステム５０に進入することはできず、磁気カードのカードデータ、ハッシュ関数、鍵の盗取を防ぐことができる。
【０１５５】
このシステム５０は、コンピュータ５３の中央処理部とプロセッサ２７の中央処理部とが認証手段による認証結果が正当であると判断した後に、プロセッサ２７の中央処理部がデータ暗号化手段とデータ送信手段とを実行し、コンピュータ５３の中央処理部が復号化手段を実行するから、認証を行わずにそれら手段を実行する場合と比較し、磁気カードに格納されたカードデータの盗取を確実に防ぐことができ、第３者による磁気カードの不正な複製や第３者による「なりすまし」を確実に防ぐことができる。
【０１５６】
このシステム５０は、ホストコンピュータ５３の中央処理部とマイクロプロセッサ２７の中央処理部とが第２〜第ｎ鍵を個別に生成するから、コンピュータ５３からプロセッサ２７へ鍵を送信する必要はなく、鍵の送信過程における鍵の不正な取得を防ぐことができる。システム５０は、プロセッサ２７の中央処理部が常に別の鍵を使用して暗号化を行い、コンピュータ５３の中央処理部が常に別の鍵を使用して復号化を行うから、鍵を第３者に取得されたとしても、磁気カードに格納されたカードデータを復号化することはできない。また、第２〜第ｎ鍵にハッシュ値を使用するから、たとえ鍵が第３者に不正に取得されたとしても、鍵の解読をすることはできず、第３者による鍵の使用を確実に防ぐことができる。
【０１５７】
このシステム５０は、ホストコンピュータ５３の中央処理部とマイクロプロセッサ２７の中央処理部とが同一かつ有限の回帰カウンタ値を使用して互いに同期しつつ、第２〜第ｎ鍵を順に生成するから、コンピュータ５３が生成する鍵とプロセッサ２７が生成する鍵とを一致させることができ、生成した鍵の不一致による暗号データの復号不能を防ぐことができる。また、第２〜第ｎ鍵となるハッシュ出力値に回帰カウンタ値をハッシュ化したハッシュ出力値が含まれるから、第３者がシステム５０に不正に進入したとしても、ハッシュ化した回帰カウンタ値を解読することはできず、コンピュータ５３の中央処理部とプロセッサ２７の中央処理部とがどのカウンタ値を使用して同期しているかを判別することができない。
【０１５８】
システム５０の稼働中にホストコンピュータ５３の中央処理部とマイクロプロセッサ２７の中央処理部との同期がずれると、コンピュータ５３の中央処理部が生成した鍵とプロセッサ２７の中央処理部が生成したそれとが異なり、プロセッサ２７の中央処理部から送信された暗号データをコンピュータ５３の中央処理部が復号化することができない。この場合、コンピュータ５３の中央処理部は、生成した鍵による復号化が不可能であると判断し、復号化不能を通知するとともに（復号化不能情報）再同期を要求する（再同期要求）。コンピュータ５３の中央処理部は、メモリに格納された情報送受信用の鍵を使用し、トリプルＤＥＳによって復号化不能情報と再同期要求とを暗号化し、暗号化した復号化不能情報と再同期要求とをプロセッサ２７に送信する。
【０１５９】
コンピュータ５３の中央処理部と再同期要求を受け取ったプロセッサ２７の中央処理部とは、それらの正当性を判断する外部認証と内部認証（図１５，１６参照）とを行う（相互認証手段）。コンピュータ５３の中央処理部とプロセッサ２７の中央処理部とは、相互認証による互いの認証結果を正当であると判断すると、回帰カウンタ値を１（初期値）に戻して再び同期を開始する。コンピュータ５３の中央処理部とプロセッサ２７の中央処理部とは、カウンタ値を１に戻すと、再び第１鍵を使用して暗号化および復号化を行う。
【０１６０】
システム５０は、生成した鍵に不一致が生じたとしても、ホストコンピュータ５３とマイクロプロセッサ２７とが回帰カウンタ値を１に戻して再び同期することができるから、コンピュータ５３が生成する鍵とプロセッサ２７が生成する鍵とを再度一致させることができ、生成した鍵の不一致によるカードデータの復号不能を防ぐことができる。なお、システム５０が連続して稼働し、相互認証を日単位や週単位、月単位で行う場合、コンピュータ５３の中央処理部とプロセッサ２７の中央処理部とは、相互認証による互いの認証結果を正当であると判断すると、回帰カウンタ値を１に戻して再び同期を開始する。以後の手順は、図２８〜図３３に基づいて説明したそれと同一である。
【０１６１】
ホストコンピュータ５３は、現在使用しているハッシュ関数の使用を中止し、メモリに格納されたハッシュ関数の中からあらたなハッシュ関数を選択し、そのハッシュ関数を使用することができる。ハッシュ関数の変更は、システム５０を起動させる度毎に行う場合、日単位や週単位、月単位で行う場合、同期がずれた後、再び同期するときに行う場合がある。コンピュータ５３は、あらたなハッシュ関数を使用する場合、マイクロプロセッサ２７に既存のハッシュ関数の書き換えを指示する（関数変更指令）。コンピュータ５３の中央処理部は、メモリに格納された情報送受信用の鍵を使用し、トリプルＤＥＳによって関数変更指令とあらたなハッシュ関数とを暗号化し、暗号化した関数変更指令とハッシュ関数とをプロセッサ２７に送信する。
【０１６２】
マイクロプロセッサ２７の中央処理部は、関数変更指令とハッシュ関数とを受信すると、メモリに格納された情報送受信用の鍵を使用し、トリプルＤＥＳによって暗号化された関数変更指令とハッシュ関数とを復号化する。プロセッサ２７の中央処理部は、メモリに格納した既存のハッシュ関数を復号化したあらたなハッシュ関数に変更した後、変更完了をコンピュータ５３に通知する（変更完了通知）。プロセッサ２７の中央処理部は、メモリに格納された情報送受信用の鍵を使用し、トリプルＤＥＳによって変更完了通知を暗号化し、暗号化した変更完了通知をコンピュータ５３に送信する。このシステム５０は、関数変更指令やハッシュ関数を暗号化してハッシュ関数の変更を行うから、使用するハッシュ関数を第３者に取得されることはなく、第３者によるハッシュ関数の解読を防ぐことができる。
【０１６３】
ホストコンピュータ５３は、現在使用している暗号化アルゴリズムの使用を中止し、メモリに格納された暗号化アルゴリズムの中からあらたなアルゴリズムを選択し、そのアルゴリズムを使用することができる。暗号化アルゴリズムの変更は、システム５０を起動させる度毎に行う場合、日単位や週単位、月単位で行う場合、同期がずれた後、再び同期するときに行う場合がある。コンピュータ５３は、あらたな暗号化アルゴリズムを使用する場合、マイクロプロセッサ２７に既存のアルゴリズムの書き換えを指示する（関数変更指令）。コンピュータ５３の中央処理部は、メモリに格納された情報送受信用の鍵を使用し、トリプルＤＥＳによって関数変更指令とあらたな暗号化アルゴリズムとを暗号化し、暗号化した関数変更指令とアルゴリズムとをプロセッサ２７に送信する。
【０１６４】
マイクロプロセッサ２７の中央処理部は、関数変更指令と暗号化アルゴリズムとを受信すると、メモリに格納された情報送受信用の鍵を使用し、トリプルＤＥＳによって暗号化された関数変更指令とアルゴリズムとを復号化する。プロセッサ２７の中央処理部は、メモリに格納した既存のアルゴリズムを復号化したあらたなアルゴリズムに変更した後、変更完了をコンピュータ５３に通知する（変更完了通知）。プロセッサ２７の中央処理部は、メモリに格納された情報送受信用の鍵を使用し、トリプルＤＥＳによって変更完了通知を暗号化し、暗号化した変更完了通知をコンピュータ５３に送信する。このシステム５０は、関数変更指令や暗号化アルゴリズムを暗号化してアルゴリズムの変更を行うから、使用するアルゴリズムを第３者に取得されることはない。
【０１６５】
このシステム５０おける磁気カードリーダには、挿入電動型の他に、センサモジュール１０Ａ〜１０Ｃを取り付けた手動ハンディカードリーダを使用することもできる。また、磁気カードリーダをＰＯＳシステムに接続することもできる。磁気カードリーダがＰＯＳシステムに接続された場合、カードリーダにコントローラを設置する必要はなく、外部サーバ５１との接続はＰＯＳシステムに内蔵されたコンピュータによって行われる。ファームウェアや暗号化アルゴリズムは、外部サーバからＰＯＳシステムのコンピュータのメモリにダウンロードされて一時保管された後、カードリーダの磁気ヘッドのマイクロプロセッサ２７に出力される。
【符号の説明】
【０１６６】
１０Ａ センサモジュール
１０Ｂ センサモジュール
１０Ｃ センサモジュール
１１ ハウジング
１２ 磁気ヘッド（センサ素子）
１３ 可撓性基板
１４ 信号処理装置
１７ 前端部
１９ 接続端子設置領域
２０ 電子部品設置領域
２１ Ａ／Ｄ変換チップ設置領域
２２ マイクロプロセッサ設置領域（デジタルＩＣ設置領域）
２４ 接続端子
２５ 抵抗素子（電子部品）
２６ Ａ／Ｄ変換チップ
２７ マイクロプロセッサ（デジタルＩＣ）
２８ エポキシ樹脂（固化物質）
２９ 第１折曲線
３０ 第２折曲線
３１ 第３折曲線
３２ 第４折曲線
【特許請求の範囲】
【請求項１】
一方向へ延びる可撓性基板と、前記可撓性基板の前端部に設置された信号処理装置と、測定対象からの測定量をアナログ信号に変換するセンサ素子とを備え、前記信号処理装置が、前記センサ素子に接続されて該センサ素子から出力されたアナログ信号を受信する接続端子と、前記接続端子に接続されて該接続端子が前記センサ素子から受信したアナログ信号をデジタル信号に変換するＡ／Ｄ変換チップと、前記Ａ／Ｄ変換チップに接続されて該Ａ／Ｄ変換チップから出力されたデジタル信号を暗号化するデジタルＩＣとを含み、
前記接続端子と前記Ａ／Ｄ変換チップと前記デジタルＩＣとを取り付けた前記可撓性基板の前端部が、前記一方向へ向かって少なくとも２つに折り畳まれた状態で所定容積のハウジングの内部に収容され、前記接続端子と前記Ａ／Ｄ変換チップと前記デジタルＩＣとが、前記可撓性基板の前端部とともに前記ハウジングの内部に充填された固化物質によって該ハウジングに固定されていることを特徴とするセンサモジュール。
【請求項２】
前記接続端子と前記Ａ／Ｄ変換チップと前記デジタルＩＣとが、前記一方向へ並んだ状態で前記可撓性基板の前端部に設置され、前記可撓性基板の前端部が、前記接続端子と前記Ａ／Ｄ変換チップとの間で折曲されているとともに、前記Ａ／Ｄ変換チップと前記デジタルＩＣとの間で折曲されている請求項１記載のセンサモジュール。
【請求項３】
前記可撓性基板の前端部のうちの前記接続端子を設置する部分が、前記一方向へ並ぶ接続端子設置領域と電子部品設置領域とに区分され、前記接続端子設置領域と前記電子部品設置領域とに間で前記一方向へ向かって折曲されている請求項２記載のセンサモジュール。
【請求項４】
前記センサ素子が、コイルとコアとを有して所定のデータを記憶した磁気カードから前記データを読み取る磁気ヘッドである請求項１ないし請求項３いずれかに記載のセンサモジュール。
【請求項５】
一方向へ延びる可撓性基板と、前記可撓性基板の前端部に設置された信号処理装置と、所定容積のハウジングと、測定対象からの測定量をアナログ信号に変換するセンサ素子とから作られるセンサモジュールの製造方法において、
前記信号処理装置が、前記センサ素子に接続されて該センサ素子から出力されたアナログ信号を受信する接続端子と、前記接続端子に接続されて該接続端子が前記センサ素子から受信したアナログ信号をデジタル信号に変換するＡ／Ｄ変換チップと、前記Ａ／Ｄ変換チップに接続されて該Ａ／Ｄ変換チップから出力されたデジタル信号を暗号化するデジタルＩＣとを含み、
前記可撓性基板の前端部に前記接続端子と前記Ａ／Ｄ変換チップと前記デジタルＩＣとを設置する設置工程と、前記可撓性基板の前端部を前記一方向へ向かって少なくとも２つに折り畳む折曲工程と、折り畳んだ前記可撓性基板の前端部を前記接続端子と前記Ａ／Ｄ変換チップと前記デジタルＩＣとともに前記ハウジングの内部に収容する収容工程と、前記ハウジング内部に固化物質を充填し、前記固化物質によって前記接続端子と前記Ａ／Ｄ変換チップと前記デジタルＩＣとを前記可撓性基板の前端部とともに前記ハウジングの内部に固定する固定工程とを有するセンサモジュールの製造方法。
【請求項６】
前記設置工程では、前記接続端子と前記Ａ／Ｄ変換チップと前記デジタルＩＣとが前記一方向へ並んだ状態で前記可撓性基板の前端部に設置され、前記折曲工程では、前記可撓性基板の前端部が前記接続端子と前記Ａ／Ｄ変換チップとの間で折曲されるとともに、前記Ａ／Ｄ変換チップと前記デジタルＩＣとの間で折曲される請求項５記載のセンサモジュールの製造方法。
【請求項７】
前記折曲工程では、前記可撓性基板の前端部のうちの前記接続端子を設置する部分が前記一方向へ並ぶ接続端子設置領域と電子部品設置領域とに区分され、前記接続端子設置領域と前記電子部品設置領域とに間で前記一方向へ向かって折曲されている請求項６記載のセンサモジュールの製造方法。
【請求項８】
前記センサ素子が、コイルとコアとを有して所定のデータを記憶した磁気カードから前記データを読み取る磁気ヘッドである請求項５ないし請求項７いずれかに記載のセンサモジュールの製造方法。
【請求項１】
一方向へ延びる可撓性基板と、前記可撓性基板の前端部に設置された信号処理装置と、測定対象からの測定量をアナログ信号に変換するセンサ素子とを備え、前記信号処理装置が、前記センサ素子に接続されて該センサ素子から出力されたアナログ信号を受信する接続端子と、前記接続端子に接続されて該接続端子が前記センサ素子から受信したアナログ信号をデジタル信号に変換するＡ／Ｄ変換チップと、前記Ａ／Ｄ変換チップに接続されて該Ａ／Ｄ変換チップから出力されたデジタル信号を暗号化するデジタルＩＣとを含み、
前記接続端子と前記Ａ／Ｄ変換チップと前記デジタルＩＣとを取り付けた前記可撓性基板の前端部が、前記一方向へ向かって少なくとも２つに折り畳まれた状態で所定容積のハウジングの内部に収容され、前記接続端子と前記Ａ／Ｄ変換チップと前記デジタルＩＣとが、前記可撓性基板の前端部とともに前記ハウジングの内部に充填された固化物質によって該ハウジングに固定されていることを特徴とするセンサモジュール。
【請求項２】
前記接続端子と前記Ａ／Ｄ変換チップと前記デジタルＩＣとが、前記一方向へ並んだ状態で前記可撓性基板の前端部に設置され、前記可撓性基板の前端部が、前記接続端子と前記Ａ／Ｄ変換チップとの間で折曲されているとともに、前記Ａ／Ｄ変換チップと前記デジタルＩＣとの間で折曲されている請求項１記載のセンサモジュール。
【請求項３】
前記可撓性基板の前端部のうちの前記接続端子を設置する部分が、前記一方向へ並ぶ接続端子設置領域と電子部品設置領域とに区分され、前記接続端子設置領域と前記電子部品設置領域とに間で前記一方向へ向かって折曲されている請求項２記載のセンサモジュール。
【請求項４】
前記センサ素子が、コイルとコアとを有して所定のデータを記憶した磁気カードから前記データを読み取る磁気ヘッドである請求項１ないし請求項３いずれかに記載のセンサモジュール。
【請求項５】
一方向へ延びる可撓性基板と、前記可撓性基板の前端部に設置された信号処理装置と、所定容積のハウジングと、測定対象からの測定量をアナログ信号に変換するセンサ素子とから作られるセンサモジュールの製造方法において、
前記信号処理装置が、前記センサ素子に接続されて該センサ素子から出力されたアナログ信号を受信する接続端子と、前記接続端子に接続されて該接続端子が前記センサ素子から受信したアナログ信号をデジタル信号に変換するＡ／Ｄ変換チップと、前記Ａ／Ｄ変換チップに接続されて該Ａ／Ｄ変換チップから出力されたデジタル信号を暗号化するデジタルＩＣとを含み、
前記可撓性基板の前端部に前記接続端子と前記Ａ／Ｄ変換チップと前記デジタルＩＣとを設置する設置工程と、前記可撓性基板の前端部を前記一方向へ向かって少なくとも２つに折り畳む折曲工程と、折り畳んだ前記可撓性基板の前端部を前記接続端子と前記Ａ／Ｄ変換チップと前記デジタルＩＣとともに前記ハウジングの内部に収容する収容工程と、前記ハウジング内部に固化物質を充填し、前記固化物質によって前記接続端子と前記Ａ／Ｄ変換チップと前記デジタルＩＣとを前記可撓性基板の前端部とともに前記ハウジングの内部に固定する固定工程とを有するセンサモジュールの製造方法。
【請求項６】
前記設置工程では、前記接続端子と前記Ａ／Ｄ変換チップと前記デジタルＩＣとが前記一方向へ並んだ状態で前記可撓性基板の前端部に設置され、前記折曲工程では、前記可撓性基板の前端部が前記接続端子と前記Ａ／Ｄ変換チップとの間で折曲されるとともに、前記Ａ／Ｄ変換チップと前記デジタルＩＣとの間で折曲される請求項５記載のセンサモジュールの製造方法。
【請求項７】
前記折曲工程では、前記可撓性基板の前端部のうちの前記接続端子を設置する部分が前記一方向へ並ぶ接続端子設置領域と電子部品設置領域とに区分され、前記接続端子設置領域と前記電子部品設置領域とに間で前記一方向へ向かって折曲されている請求項６記載のセンサモジュールの製造方法。
【請求項８】
前記センサ素子が、コイルとコアとを有して所定のデータを記憶した磁気カードから前記データを読み取る磁気ヘッドである請求項５ないし請求項７いずれかに記載のセンサモジュールの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【公開番号】特開２０１０−１９２０６０（Ｐ２０１０−１９２０６０Ａ）
【公開日】平成２２年９月２日（２０１０．９．２）
【国際特許分類】
【出願番号】特願２００９−３７２９７（Ｐ２００９−３７２９７）
【出願日】平成２１年２月２０日（２００９．２．２０）
【出願人】（５０２１２９５１９）シーイエス エレクトロニカ インダストリア エ コメルスィオ リミタダ (3)
【Ｆターム（参考）】
【公開日】平成２２年９月２日（２０１０．９．２）
【国際特許分類】
【出願日】平成２１年２月２０日（２００９．２．２０）
【出願人】（５０２１２９５１９）シーイエス エレクトロニカ インダストリア エ コメルスィオ リミタダ (3)
【Ｆターム（参考）】
[ Back to top ]