バッテリー保護回路
【目的】 複数の二次電池を直列に接続したバッテリーを保護するバッテリー保護回路に、各二次電池の充電、放電によるバッテリーの性能劣化を防止する回路群を組み込んでバッテリーの寿命を延ばすことを目的とする。
【構成】 バッテリー保護回路内に、電池が過放電状態になった場合には、最小限の回路にのみ電流が流れるようにして、残存容量の電源が０Ｖになる時間を出来る限り長くするパワーダウン手段を設けると共に、瞬間的な過電流等の障害を検出してもパワーダウンモードにならないように構成する。
【構成】 バッテリー保護回路内に、電池が過放電状態になった場合には、最小限の回路にのみ電流が流れるようにして、残存容量の電源が０Ｖになる時間を出来る限り長くするパワーダウン手段を設けると共に、瞬間的な過電流等の障害を検出してもパワーダウンモードにならないように構成する。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、二次電池の過充電及び過放電を防止するための、所謂バッテリー保護回路に関するものである。
【０００２】
【従来の技術】従来から電池が過放電状態になると電池性能は著しく劣化する。そのため、保護回路を設けて電池の劣化を未然に防止するようにしている。例えば、複数本の電池を直列に接続したバッテリーパックにおいては、直列に接続されたトータルの電圧を基準に過充電や過放電を検出した充電器や、負荷側をオン／オフすることによって電池の過充電及び過放電を防止するようにしている。
【０００３】又、電池の保護機能は電池側ではなく、充電器や負荷側に設けられており、該充電器や負荷側が異常な過充電や過大電流が生じたときは、電池又はバッテリーパック内に備えてあるサーモスタット等の温度による検出によって電源供給をオン／オフする回路も付加されている。
【０００４】しかし、上記方法では、特に複数の電池から構成されたバッテリーにおいては、夫々の電池の特性が揃っていない場合は、特定の電池のみ過充電や過放電状態となる恐れがあり、特に過放電及び過充電での性能の劣化が大きい電池であっては使用可能容量が減ったり、実質的に使用できない状態となってしまう。
【０００５】そこで、同一出願人による先願発明（特願平３−２１３０１９号明細書）が提案された。この先願発明においては、直列接続された二次電池が充電及び放電を繰り返す過程において、個々の構成する電池の個体差により、電池の容量バランスが崩れてきても、そのバランスを復活する機能を有する電池容量バランス回路を充放電回路に設けて過充電及び過放電を防止する方法である。
【０００６】即ち、電池容量バランス回路は、基本的に電池を保護する回路から構成されており、それは過充電の検出、充電電流のオフ、オーバーフローの検出、過放電の検出、放電電流のオフ、ヒステリシス、過電流の検出等の回路群から構成してバッテリーの保護をする方法である。
【０００７】
【発明が解決しようとする課題】しかしながら、前記先願発明においては、例え電池の過放電、過充電を検出しても、過放電検出後における回路群には電流が流れており、常時消費電流が生じている。そのため、バッテリー残存容量維持期間が短くなってしまう。例えば、残存容量が３０ｍＡｈとして、回路電流が２０μＡとすると１５００時間（約２ケ月）でバッテリー残存容量を使いきってしまうという問題点があった。
【０００８】従って、バッテリーの過放電、過充電を検出する回路群と共に、過放電を検出後に回路に流れる電流を出来る限り少なくして放電をできるかぎり抑制して電池を保護することに解決しなければならない課題を有している。
【０００９】
【課題を解決するための手段】前記課題を解決する具体的手段として本発明は、二次電池と、該電池の電圧を検出すると共に、該検出電圧と基準電圧とを比較して上記二次電池の過放電状態又は過充電状態を検知する状態検知手段と、放電電流又は充電電流を遮断するための第一及び第二のスイッチ手段と、上記状態検知手段の検知結果に基づいて上記第一及び第二のスイッチ手段の導通及び非導通を制御する制御手段と、上記状態検知手段に供給する電源及び基準電圧源を遮断するためのパワーダウンスイッチ手段と、上記状態検知手段により過放電状態が検知された場合に上記パワーダウンスイッチ手段を非導通状態にするパワーダウン手段と、過放電状態から再び充電が開始された場合に上記パワーダウンスイッチ手段を非導通状態から導通状態に復帰させるパワーダウン解除手段とを備えたバッテリー保護回路において、上記過放電状態から、再び充電開始の状態を上記二次電池の端子間に充電電圧が発生したことにより検出し、検出された充電状態を保持する状態保持手段を備えたことを特徴とするバッテリー保護回路を提供するものである。
【００１０】そして、上記状態保持手段は、上記二次電池の電圧が過放電領域を脱出するまで、上記充電状態を保持すること；上記二次電池が複数直列につながれたバッテリー保護回路にあっては、上記パワーダウン手段は上記状態検知手段により少なくとも１つの上記二次電池の過放電状態が検知された場合に上記パワーダウンスイッチ手段を非導通状態にすること；上記パワーダウン解除手段は、上記状態検知手段における基準電圧用パワーダウンスイッチ手段を先に導通状態にし、基準電圧の発生を検知してから他のパワーダウンスイッチ手段を導通状態にすること；上記パワーダウンスイッチ手段が、非導通時であって、上記二次電池の電圧が略０Ｖの場合は、強制的に上記二次電池充電可能状態にする強制手段を備えたこと；いずれかの上記二次電池が過充電状態の場合は、上記パワーダウンスイッチ手段が非導通状態にならないようにするパワーダウン禁止手段を備えたこと；瞬間的に大電流が流れた場合には、該大電流を検出する過電流検出手段を設け、該過電流検出手段の検出信号に基づいて上記パワーダウンスイッチ手段が非導通状態にならないように、パワーダウン禁止手段を備えたこと；複数の上記二次電池の過充放電用の電池バランスを取る手段を備えたことを特徴とするバッテリー保護回路を提供するものである。
【００１１】
【作用】本発明に係るバッテリー保護回路は、バッテリーパックを構成する各電池毎からの端子電圧を監視して過充電、過放電を検出し、バッテリーパック側のスイッチ、負荷、充電器をオン／オフするので充電器や負荷の異常による影響を最小限に抑制すると共に、過充電、過放電の状態に応じ、バッテリーパックを構成する電池間のバランスを取ること、並びに電圧検出や制御に用いている回路群の消費電流を過放電領域ではパワーダウンモードにして消費電流を小さくするものである。
【００１２】
【実施例】本発明に係るバッテリー保護回路について、図を参照にして詳細に説明する。図１は本発明に係る第１実施例のバッテリー保護回路の概略を示すブロック図であり、該ブロック図において、１はバッテリー保護回路であり、該バッテリー保護回路１は、検出部２と、制御部３と、復帰部４と、パワーダウンＳＷ部５と、充放電スイッチ部６と、から構成され、複数のバッテリーであるところの電池Ａｂａｔ、Ｂｂａｔの充放電制御を行うものである。
【００１３】検出部２は、電池電圧検出部７と過電流検出部８とから構成され、電池電圧検出部７は電池Ａｂａｔ、Ｂｂａｔの各電圧より過充電（Ａ、Ｂ）及び過放電（Ａ、Ｂ）状態を検出すると共に、過電流検出部８では過電流状態の検出を行う。
【００１４】制御部３は、放電系制御ロジック部９及び放電ＳＷ制御部１０と、ＧＮＤレベルシフト部１１と、充電系制御ロジック部１２及び充電ＳＷ制御部１３とから構成されている。
【００１５】制御部３の放電系制御ロジック部９及び放電ＳＷ制御部１０は、検出部２の電池電圧検出部７で検出した電池Ａｂａｔ、Ｂｂａｔの充放電状態や過電流検出部８からの過電流信号の状態から、電池電圧検出部７へオーバーフロー電流信号、後述する充放電スイッチ部６へは放電スイッチ信号、復帰部４へはパワーダウン信号を出力する。
【００１６】又、放電系制御ロジック部９及び放電ＳＷ制御部１０からのグランド信号はＧＮＤレベルシフト部１１を介して充電系制御ロジック部１２及び充電ＳＷ制御部１３に入力される。
【００１７】制御部３のＧＮＤレベルシフト部１１は、放電系制御ロジック部９及び放電ＳＷ制御部１０の放電スイッチと、充電系制御ロジック部１２及び充電ＳＷ制御部１３の充電スイッチのグランド（ＧＮＤ）が異なるため、夫々のグランド電位を一定の基準に定めるものである。
【００１８】制御部３の充電系制御ロジック部１２及び充電ＳＷ制御部１３は、電池状態、充電検出（起動回路）等から充放電スイッチ部６の制御、復帰部４に対してパワーダウン解除信号の出力等を行う。
【００１９】復帰部４は、パワーダウン制御部１４と起動回路充電検出部１５とから構成されている。パワーダウン制御部１４は、放電系制御ロジック部９からのパワーダウン信号を後述するパワーダウンＳＷ部５に送り、又、充電系制御ロジック部１２からのパワーダウン解除信号をパワーダウンＳＷ部５に送る。更に、起動回路充電検出部１５は、自動により充電を開始させるものである。
【００２０】パワーダウンＳＷ部５は、パワーダウン制御部１４からのパワーダウン信号を検出部２及び制御部３に送り、電源をオフにしてパワーダウンモードにする。
【００２１】充放電スイッチ部６は、制御部３の放電ＳＷ制御部１０及び充電ＳＷ制御部１３からの制御に基づいて電池Ａｂａｔ、Ｂｂａｔの充電及び放電の制御を行うものである。
【００２２】次に、図１のブロック図に基づいて放電時と、充電時における概ねの動作を説明する。
［１］ 放電時複数の電池Ａｂａｔ、Ｂｂａｔとから構成されたバッテリーにおいて、検出部２の電池電圧検出部７は常時電池Ａｂａｔ及び電池Ｂｂａｔとの放電状態を監視していて、該電池Ａｂａｔ又は電池Ｂｂａｔのいずれかが過放電状態になると過放電（Ａ）信号または過放電（Ｂ）信号を制御部３の放電系制御ロジック部９に送出し、放電系制御ロジック部９の制御により放電ＳＷ制御部１０によって充放電スイッチ部６の放電スイッチをオフする。
【００２３】そして、充放電スイッチ部６の放電スイッチをオフすると共にパワーダウンモードとなる。このパワーダウンモードになるのは、電池Ａｂａｔ、Ｂｂａｔのいずれかが過放電状態になった場合、即ち、電池Ａｂａｔ、Ｂｂａｔとから構成されたバッテリーであれば、電池Ａｂａｔ、又は電池Ｂｂａｔのいずれかが過放電となった場合にパワーダウンモードに入る。
【００２４】又、放電時において、所定値からなる過大電流が所定時間流れたことを検出部２の過電流検出部８によって検出した場合には、制御部３の放電ＳＷ制御部１０によって充放電スイッチ部６の放電スイッチをオフする。尚、瞬間的な大電流による過電流の状態が所定時間以内であれば放電スイッチはオフとならず、又その大電流によって過放電状態となっても所定時間内であればパワーダウンモードにならない様に構成してある。
【００２５】［２］ 充電時電池Ａｂａｔ、又は電池Ｂｂａｔから構成されたバッテリーにおいて、電池Ａｂａｔ、又は電池Ｂｂａｔが過充電状態になったことを検出部２の電池電圧検出部７が検出すると、過充電（Ａ）信号または過充電（Ｂ）信号を制御部３の充電系制御ロジック部１２に送出し、充放電スイッチ部６の充電スイッチをオフする。同時に図示していないが、オーバーフロー回路により過充電状態となった電池を放電させる。
【００２６】ここで、パワーダウンモード時からの充電の場合は、復帰部４の起動回路充電検出部１５からの充電検出信号に基づいて、制御部３の充電ＳＷ制御部１３の制御により強制的に充電動作を行い、且つパワーダウンからの解除準備を行う。トータル電池電圧が上昇し、所定電圧値以上（基準電圧発生）になり、検出部２が強制的にパワーダウン解除となって電池電圧を検出し、電池Ａｂａｔ、Ｂｂａｔ共に過放電を脱するとパワーダウン解除信号を復帰部４のパワーダウン制御部１４に送出してパワーダウンモードから抜け出す。即ち、過放電状態を脱出して、正常充電状態となる。尚、電池Ａｂａｔ、又は電池Ｂｂａｔの片方が過放電状態であっても、他方が過充電状態であればパワーダウンモードには入らず、過充電状態が最優先される。
【００２７】次に、電池Ａｂａｔ、Ｂｂａｔから構成されているバッテリーの放電特性とパワーダウンモードについて説明する。即ち、バッテリーの放電特性は、図２に示したように、放電時間の経過と共に電池電圧が放電カーブ１６を描きながら下がり続け、予め所定電圧値に設定されている過放電電圧値１７以下になった状態が過放電状態である。
【００２８】この過放電状態を図１に示した検出部２が検出すれば、充放電スイッチ部６の放電スイッチをオフすることによって負荷に対する放電は無くなり、バッテリーの電圧は過放電領域１８で保持され、その残存容量（ｍＡｈ）１９は予め算出することができる。
【００２９】しかし、負荷に対する放電は無くなったとしても、前記図１で示したバッテリー保護回路１にはその後も若干の電流が流れ続ける。従って、放電は進行し続けるので、残存容量１９の放電カーブは放電方向２０となる。
【００３０】そのため考え出されたのがパワーダウンモードであって、過放電状態になったバッテリー保護回路の内、必要とする最小限の回路を除いた回路への電流を遮断する方法である。
【００３１】この、パワーダウンモードを設けることによって、放電カーブは放電方向２１となり、過放電状態になったときの残存容量１９による電圧維持の期間に、パワーダウンモードを設けなかった場合と比較するときわめて大きな差が出る。例えば過放電状態となったときの残存容量１９が３０ｍＡｈ、過放電領域１８において動作をするための回路消費電流が２０μＡ、パワーダウンモードを設けた場合の過放電領域１８において動作するための回路消費電流を１μＡとすれば、以下の表１に示すように電池電圧が過放電領域１８から０Ｖになるまでの時間を大幅に改善することができる。
【００３２】
【表１】
【００３３】この表から理解できるように、電池電圧が０Ｖになるまでの時間が１５００時間→３万時間と大幅に改善することができ、実際には電池電圧が下がると消費電流もある程度少なくなるので、更に長期間維持でき、バッテリーが過放電状態となることによって生じる性能劣化を未然に防止することができる。
【００３４】次に本発明に係る第１実施例のバッテリー保護回路について図を参照して説明する。図３は、バッテリー保護回路１の構成を示したものであり、主に５個のコンパレータと複数のスイッチング素子と、複数のゲートとで構成され、これらの接続状態は以下のようになっている。
【００３５】即ち、バッテリー保護回路１が組み込まれたバッテリー構成体は、充電器又は負荷のプラス側と接続するプラス側接続端子（Ｅｂ＋）に接続されたヒューズ２３を介して電池Ａｂａｔのプラス側に接続され、該電池Ａｂａｔのマイナス側は電池Ｂｂａｔのプラス側に接続された、所謂直列接続になっている。
【００３６】そして、電池Ｂｂａｔのマイナス側は放電用パワーＮＭＯＳトランジスターＱＤと、充電用パワーＮＭＯＳトランジスターＱＣを介して、充電器又は負荷のマイナス側の接続端子であるマイナス側端子（Ｅｂ−）に接続されている。
【００３７】前記、バッテリー保護回路１は、プラス側端子（Ｅｂ＋）と保護抵抗Ｒ１０を介して端子ＶＤＤに接続され、端子ＣＰＵは抵抗Ｒ１１を介してＮＭＯＳトランジスターＱ１４のドレン端子に接続されている。
【００３８】電池Ａｂａｔのマイナス側と電池Ｂｂａｔのプラス側との接続点は、端子ＶＣに接続され、電池Ｂｂａｔのマイナス側の端子ＣＰＤは抵抗Ｒ１２を介してＮＭＯＳトランジスターＱ１５のドレン端子に接続され、保護抵抗Ｒ１３を介して端子ＶＳＳに接続されている。
【００３９】パワーＮチャネルＭＯＳトランジスターＱＤ（以下、パワーＮＭＯＳトランジスターＱＤと云う）は、ソース、ゲート及びドレン端子と寄生ダイオードＤ１を備えたトランジスターであって、ソース端子は電池Ｂｂａｔのマイナス側に接続され、ゲート端子は端子ＤＯに接続され、ドレン端子はパワーＮＭＯＳトランジスターＱＣのドレン端子に接続されている。
【００４０】パワーＮチャネルＭＯＳトランジスターＱＣ（以下、パワーＮＭＯＳトランジスターＱＣと云う）は、ソース、ゲート及びドレン端子と寄生ダイオードＤ２を備えたトランジスターであって、ソース端子はマイナス側端子（Ｅｂ−）に接続され、ゲート端子は端子ＯＶに接続され、ドレン端子はパワーＮＭＯＳトランジスターＱＤのドレン端子に接続されている。そして、マイナス側端子（Ｅｂ−）には保護抵抗Ｒ２２を介して端子ＶＭに接続されている。
【００４１】パワーダウンスイッチ（ＰＤＳＷ１〜４）は、パワーダウン信号（ＰＤＡ、ＰＤＢ）により開閉するスイッチであって、パワーダウンスイッチ（ＰＤＳＷ１、２）の一方の端子を端子ＶＤＤに接続し、他方の端子であるパワーダウンスイッチＰＤＳＷ１の接続点ａ及びパワーダウンスイッチＰＤＳＷ２の接続点ｂは、夫々コンパレーターＣＯＭＰ１、２、３、４、５の電源入力端子及び基準電圧源２９の電源入力端子に接続されている。
【００４２】更に、パワーダウンスイッチＰＤＳＷ３は、その一方の端子を抵抗１６の他端に接続され、他方の端子は、端子ＶＣに接続されている。
【００４３】もう一つのパワーダウンスイッチＰＤＳＷ４は、その一方の端子を抵抗Ｒ１９の他端に接続され、他方の端子は、端子ＶＳＳに接続されている。
【００４４】コンパレーターＣＯＭＰ１は、２個の入力端子と１個の出力端子とから構成され、一方の反転入力端子（以下マイナス側入力端子と云う）は、抵抗Ｒ１４の他端と抵抗Ｒ１５の一端との接続点に接続され、他方の非反転入力端子（以下プラス側入力端子と云う）は、基準電圧Ｅ１（＋１．５Ｖ）のプラス側に接続され、出力端子はノアゲートＧ２の入力端子に接続されている。尚、抵抗Ｒ１４の一端は端子ＶＤＤに、抵抗Ｒ１５の他端は抵抗Ｒ１１の一端とコンパレーターＣＯＭＰ２のプラス側入力端子との接続点に接続され、基準電圧Ｅ１のマイナス側は端子ＶＣに接続されている。
【００４５】コンパレーターＣＯＭＰ２は、２個の入力端子と１個の出力端子とから構成され、一方のマイナス側入力端子は、基準電圧Ｅ１（＋１．５Ｖ）のプラス側に接続され、他方のプラス側入力端子は、抵抗Ｒ１５の他端と抵抗Ｒ１１の一端との接続点に接続され、出力端子はノアゲートＧ８の入力端子及びＮＭＯＳトランジスターＱ１４のゲート端子に接続されている。尚、コンパレーターＣＯＭＰ２のヒステリシススイッチ入力端子は、アンドゲートＧ１の出力端子に接続されている。
【００４６】コンパレーターＣＯＭＰ３は、２個の入力端子と１個の出力端子とから構成され、一方のマイナス側入力端子は、抵抗Ｒ１７の他端と抵抗Ｒ１８の一端との接続点に接続され、他方のプラス側入力端子は、基準電圧Ｅ２（＋１．５Ｖ）のプラス側に接続され、出力端子はノアゲートＧ２の入力端子に接続されている。尚、抵抗Ｒ１７の一端は端子ＶＣに接続され、抵抗Ｒ１８の他端は抵抗Ｒ１９の一端とコンパレーターＣＯＭＰ４のプラス側入力端子とに接続されている。
【００４７】コンパレーターＣＯＭＰ４は、２個の入力端子と１個の出力端子とから構成され、一方のマイナス側入力端子は、基準電圧Ｅ２（＋１．５Ｖ）のプラス側に接続され、他方のプラス側入力端子は、抵抗Ｒ１８の他端と抵抗Ｒ１９の一端との接続点に接続され、出力端子はノアゲートＧ８の入力端子及びＮＭＯＳトランジスターＱ１５のゲート端子に接続されている。尚、コンパレーターＣＯＭＰ４のヒステリシススイッチ入力端子は、アンドゲートＧ１の出力端子に接続されている。
【００４８】コンパレーターＣＯＭＰ５は、２個の入力端子と１個の出力端子とから構成され、一方のマイナス側入力端子は、基準電圧Ｅ３（＋０．４Ｖ）のプラス側に接続され、他方のプラス側入力端子は、端子ＶＭに接続され、出力端子は遅延用ＣＲを構成する抵抗Ｒ４の他端及びアンドゲートＧ１の入力端子に接続されている。尚、抵抗Ｒ４の一端はノアゲートＧ９の入力端子及びキャパシターＣ２の一端に接続され、キャパシターＣ２の他端は端子ＶＤＤに接続されている。
【００４９】アンドゲートＧ１は、２個の入力端子と１個の出力端子からなるゲートであって、一方の入力端子はコンパレーターＣＯＭＰ５の出力端子に接続され、他方の入力端子はノアゲートＧ２の出力端子に接続され、出力端子はコンパレーターＣＯＭＰ２、４のヒステリシススイッチ入力端子に接続されている。
【００５０】ノアゲートＧ２は、２個の入力端子と１個の出力端子からなるゲートであって、一方の入力端子は、コンパレーターＣＯＭＰ１の出力端子に、他方の入力端子はコンパレーターＣＯＭＰ３の出力端子に接続され、出力端子はアンドゲートＧ１の入力端子、ノアゲートＧ３の入力端子、ノアゲートＧ１１の入力端子、及びＮＭＯＳトランジスターＱ１３のゲート端子に接続されている。
【００５１】ノアゲートＧ３は、２個の入力端子と１個の出力端子からなるゲートであって、一方の入力端子はノアゲートＧ２の出力端子に接続され、他方の入力端子はコンパレーターＣＯＭＰ５の出力端子に接続され、出力端子はナンドゲートＧ４の入力端子及びノアゲートＧ９の入力端子に接続されている。
【００５２】ナンドゲートＧ４は、２個の入力端子と１個の出力端子を備えているゲートであり、一方の入力端子はノアゲートＧ３の出力端子に接続され、他方の入力端子はノアゲートＧ８の出力端子に接続され、出力端子はパワーダウンラッチ回路のナンドゲートＧ６の入力端子に接続されている。
【００５３】ナンドゲートＧ５は、２個の入力端子と１個の出力端子からなるゲートであって、ナンドゲートＧ６と共にパワーダウンラッチ回路を形成するものであり、一方の入力端子は抵抗Ｒ１の他端に接続され、他方の入力端子はナンドゲートＧ６の出力端子に接続され、出力端子はＮＭＯＳトランジスターＱ１５のソース端子にに接続され、この出力端子からはパワーダウン信号ＰＤＢを発生させる。
【００５４】ナンドゲートＧ６は、２個の入力端子と１個の出力端子からなるゲートであって、ナンドゲートＧ５と共にパワーダウンラッチ回路を形成するものであり、一方の入力端子はナンドゲートＧ５の出力端子に接続され、他方の入力端子はナンドゲートＧ４の出力端子に接続され、出力端子はナンドゲートＧ５の入力端子、充電ロジックのＧＮＤレベルシフト部ＬＳＨ１の入力部、及びノアゲートＧ１１の入力端子に接続されている。
【００５５】オアゲートＧ７は、２個の入力端子と１個の出力端子からなるゲートであって、充電ロジックの一要素であり、一方の入力端子は抵抗Ｒ１を介して端子ＶＤＤに接続され、他方の入力端子はＧＮＤレベルシフト部ＬＳＨ１の出力部に接続され、出力端子はナンドゲートＧ１０の入力端子に接続されている。
【００５６】ノアゲートＧ８は、２個の入力端子と１個の出力端子からなるゲートであって、一方の入力端子はコンパレーターＣＯＭＰ２の出力端子に接続され、他方の入力端子はコンパレーターＣＯＭＰ４の出力端子に接続され、出力端子はナンドゲートＧ４の入力端子及び充電ロジックを構成するＧＮＤレベルシフト部ＬＳＨ２の入力部に接続されている。
【００５７】ノアゲートＧ９は、２個の入力端子と１個の出力端子からなるゲートであって、一方の入力端子はノアゲートＧ３の出力端子に接続され、他方の入力端子は抵抗Ｒ４の一端及びキャパシターＣ２の一端に接続され、出力端子は端子ＤＯを介してパワーＮＭＯＳトランジスターＱＤのゲート端子に接続されている。
【００５８】ナンドゲートＧ１０は、２個の入力端子と１個の出力端子からなるゲートであって、一方の入力端子はオアゲートＧ７の出力端子に接続され、他方の入力端子はＧＮＤレベルシフト部ＬＳＨ２の出力部に接続され、出力端子はＰＭＯＳトランジスターＱ９、Ｑ１０のゲート端子に接続されている。
【００５９】ノアゲートＧ１１は、２個の入力端子と１個の出力端子からなるゲートであって、一方の入力端子はノアゲートＧ２の出力端子に接続され、他方の入力端子はＮＭＯＳトランジスターＱ１２の出力端子に接続され、出力端子はＮＭＯＳトランジスターＱ１２のゲート端子に接続されている。
【００６０】ＰチャネルＭＯＳトランジスターＱ９（以下、ＰＭＯＳトランジスターＱ９と云う）は、ソース、ゲート、ドレン端子からなるトランジスターであって、ソース端子は端子ＶＤＤに接続され、ゲート端子はナンドゲートＧ１０の出力端子に接続され、ドレン端子はＮＭＯＳトランジスターＱ１０のドレン端子及び端子ＯＶを介してパワーＮＭＯＳトランジスターＱＣのゲート端子に接続されている。
【００６１】ＮチャネルＭＯＳトランジスターＱ１０（以下、ＮＭＯＳトランジスターＱ１０と云う）は、ソース、ゲート、ドレン端子からなるトランジスターであって、ソース端子は端子ＶＭ及び充電ロジックのＧＮＤに接続され、ゲート端子はナンドゲートＧ１０の出力端子に接続され、ドレン端子はＰＭＯＳトランジスターＱ９のドレン端子及び端子ＯＶを介してパワーＮＭＯＳトランジスターＱＣのゲート端子に接続されている。
【００６２】ＰチャネルＭＯＳトランジスターＱ１１（以下、ＰＭＯＳトランジスターＱ１１と云う）は、ソース、ゲート、ドレン端子からなるトランジスターであって、ソース端子はナンドゲートＧ５の出力端子に接続され、ゲート端子は基準電圧源の基準電圧発生信号を発生させる端子に接続され、ドレン端子は抵抗Ｒ０の一端に接続され、この端子からはパワーダウン信号（ＰＤＡ）が出力される。尚、抵抗Ｒ０の他端は接地されている。
【００６３】ＮチャネルＭＯＳトランジスターＱ１２（以下、ＮＭＯＳトランジスターＱ１２と云う）は、ソース、ゲート、ドレン端子からなるトランジスターであって、ソース端子は端子ＶＭに接続され、ゲート端子はノアゲートＧ１１の出力端子に接続され、ドレン端子はナンドゲートＧ５、Ｇ７の入力端子及び抵抗Ｒ１の他端に接続されている。
【００６４】ＮチャネルＭＯＳトランジスターＱ１３（以下、ＮＭＯＳトランジスターＱ１３と云う）は、ソース、ゲート、ドレン端子からなるトランジスターであって、ソース端子は端子ＶＳＳに接続され、ゲート端子はノアゲートＧ２の出力端子に接続され、ドレン端子は抵抗Ｒ５の一端に接続されている。尚、抵抗Ｒ５の他端は端子ＶＭに接続されている。
【００６５】ＮチャネルＭＯＳトランジスターＱ１４（以下、ＮＭＯＳトランジスターＱ１４と云う）は、ソース、ゲート、ドレン端子からなるトランジスターであって、ソース端子は端子ＶＣに接続され、ゲート端子はコンパレーターＣＯＭＰ２の出力端子に接続され、ドレン端子は抵抗Ｒ１１を介して端子ＣＰＵに接続されている。
【００６６】ＮチャネルＭＯＳトランジスターＱ１５（以下、ＮＭＯＳトランジスターＱ１５と云う）は、ソース、ゲート、ドレン端子からなるトランジスターであって、ソース端子は端子ＶＣに接続され、ゲート端子はコンパレーターＣＯＭＰ４の出力端子に接続され、ドレン端子は抵抗Ｒ１２を介して端子ＣＰＤに接続されている。
【００６７】ＧＮＤレベルシフト部ＬＳＨ１は、その入力部はパワーダウンラッチ回路のナンドゲートＧ６の出力端子に接続され、その出力部はオアゲートＧ７の入力端子に接続されている。
【００６８】そして、ＧＮＤレベルシフト部ＬＳＨ２は、その入力部はノアゲートＧ８の出力端子に接続され、その出力部はナンドゲートＧ１０の入力端子に接続されている。
【００６９】基準電圧源２９は、基準電圧値Ｅ１、Ｅ２、Ｅ３を発生させ、基準電圧値Ｅ１はコンパレーターＣＯＭＰ１のプラス側入力端子及びコンパレーターＣＯＭＰ２のマイナス側入力端子に接続し、基準電圧値Ｅ２はコンパレーターＣＯＭＰ３のプラス側入力端子及びコンパレーターＣＯＭＰ４のマイナス側入力端子に接続し、基準電圧値Ｅ３はコンパレーターＣＯＭＰ５のマイナス側入力端子に接続されている。
【００７０】上記接続状態にあるバッテリー保護回路１における各々の電池Ａｂａｔ、Ｂｂａｔの端子電圧は、コンパレーターＣＯＭＰ１〜４により、基準電圧値Ｅ１、Ｅ２（＋１．５Ｖ）とラダー抵抗群（Ｒ１４、Ｒ１５、Ｒ１１、Ｒ１７、Ｒ１８、Ｒ１９）を介した，所謂検出電圧値とを比較して、過充電や過放電を検出する。即ち、コンパレーターＣＯＭＰ１、ＣＯＭＰ３は正の基準電圧Ｅ１、Ｅ２（＋１．５Ｖ）をプラス側入力端子に入力して基準とし、コンパレーターＣＯＭＰ２、ＣＯＭＰ４は正の基準電圧Ｅ１、Ｅ２（＋１．５Ｖ）をマイナス側入力端子に入力して基準とし、電池Ａｂａｔ、Ｂｂａｔの端子電圧を分圧した検出電圧値と比較している。尚、基準電圧Ｅ１（＋１．５Ｖ）は、レベルシフトをして端子ＶＣの電位を０ＶとしてコンパレーターＣＯＭＰ１、ＣＯＭＰ２の比較基準としている。
【００７１】ここで、直列接続された抵抗Ｒ１４、Ｒ１５、Ｒ１１、Ｒ１７、Ｒ１８、Ｒ１９からなるラダー抵抗群は、過充電、過放電電圧時に各々が基準電圧Ｅ１、Ｅ２（＋１．５Ｖ）と比較できるよう分圧する抵抗群である。更に、コンパレーターＣＯＭＰ５は、基準電圧値Ｅ３（＋０．４Ｖ）とマイナス側端子（Ｅｂ−）の電圧値とを比較して過電流の検出に使用するものである。
【００７２】次に、このような基準電圧値を基準にした動作を項目毎に説明する。
（１）充電及び過充電の場合。
充電の場合には、外部の充電器との接続端子又は放電負荷端子となるプラス側端子（Ｅｂ＋）から二次電池Ａｂａｔ、Ｂｂａｔ、パワーＮＭＯＳトランジスターＱＤ、ＱＣを経て、マイナス側端子（Ｅｂ−）へ充電電流が流れる。
【００７３】充電が進み過充電状態になると過充電検出回路（コンパレーターＣＯＭＰ２、ＣＯＭＰ４）からのＨレベル信号がノアゲートＧ８を介してＬレベル信号が充電ロジックのＧＮＤレベルシフト部ＬＳＨ２に入力されグランドレベルシフト（後述する）され、ナンドゲートＧ１０の入力条件が満足しなくなり、パワーＮＭＯＳトランジスターＱＣはオフされる。
【００７４】この時、コンパレーターＣＯＭＰ２、４にヒステリシス幅電圧（例えば０．２Ｖ）の余裕を持たせアンドゲートＧ１からのヒステリシス信号がＨレベルの時はヒステリシスを解除（後述する（５）ヒステリシス解除信号の項参照）して、直ちに再度充電の開始する動作を回避する。
【００７５】同時に、コンパレーターＣＯＭＰ２の出力端子からのＨレベルの信号は、ＮＭＯＳトランジスターＱ１４をオンさせることによって、過充電オーバーフロー電流を放電させバッテリーである電池Ａｂａｔを保護する。即ち、ＮＭＯＳトランジスターＱ１４がオンすると、電池Ａｂａｔのプラス側に接続されている端子ＣＰＵを介して抵抗Ｒ１１に電流が流れ、ヒステリシス幅分低い電圧（例えば４．２Ｖ）まで放電する。尚、電池Ｂｂａｔで使用されるコンパレーターＣＯＭＰ４及びＰＭＯＳトランジスターＱ１５等についても同様の機能をするのでその説明を省略する。
【００７６】即ち、充電電流を遮断後、直ちに充電をしないようにヒステリシスを持たせる回路を作動させると共に、過充電オーバーフロー電流を放電させることによって、バッテリー（電池Ａｂａｔ、Ｂｂａｔ）を保護することができる。
【００７７】（２）過放電の場合。
プラス側端子（Ｅｂ＋）とマイナス側端子（Ｅｂ−）とに負荷をつなぐことによって、バッテリー（電池Ａｂａｔと電池Ｂｂａｔ）は放電状態となる。この放電状態は、コンパレーターＣＯＭＰ１及びコンパレーターＣＯＭＰ３を中心とする過放電検出回路によって常時監視されている。以下、電池Ａｂａｔの過放電状態を検出するコンパレーターＣＯＭＰ１を中心に説明する。即ち、放電状態が続き、例えば電池Ａｂａｔの電圧が過放電電圧（例えば２．４Ｖ）になると、基準電圧値Ｅ１（＋１．５Ｖ）と比較され、コンパレーターＣＯＭＰ１の出力端子からはＨレベルの信号が出力する。
【００７８】コンパレーターＣＯＭＰ１の出力端子からのＨレベル信号は、ノアゲートＧ２を介してノアゲートＧ３に入力され、Ｈレベル信号を出力する。このノアゲートＧ３からのＨレベル信号はノアゲートＧ９に入力され、その出力信号はＬレベルになって、パワーＮＭＯＳトランジスターＱＤをオフして放電電流を遮断する。
【００７９】一方、ノアゲートＧ３からのＨレベル信号はナンドゲートＧ４に入力され、パワーダウンラッチ回路のナンドゲートＧ６にＬレベル信号を入力し、ナンドゲートＧ５、Ｇ６でラッチ状態にして、この状態をホールドすることによってパワーダウン信号（ＰＤＢ）がＬレベルになる。
【００８０】同時に、ＰＭＯＳトランジスターＱ１１を介してパワーダウン信号（ＰＤＡ）もＬレベルになる。
【００８１】この、Ｌレベルになったパワーダウン信号（ＰＤＢ）は、パワーダウンスイッチＰＤＳＷ２を開状態にして基準電圧源２９を遮断することによって基準電圧値Ｅ１、Ｅ２、Ｅ３をオフする。
【００８２】更に、Ｌレベルとなったパワーダウン信号（ＰＤＡ）は、パワーダウンスイッチＰＤＳＷ２，３，４を開状態にしてコンパレーターＣＯＭＰ１〜５に供給されている電源、及びラダー抵抗群（抵抗Ｒ１４、Ｒ１５、Ｒ１１、Ｒ１７、Ｒ１８、Ｒ１９）に供給している電源を遮断する。
【００８３】このパワーダウン時は、コンパレーターＣＯＭＰ２、ＣＯＭＰ４の出力はＬレベル信号、コンパレーターＣＯＭＰ１、ＣＯＭＰ３の出力はＨレベルの信号、コンパレーターＣＯＭＰ５の出力はＬレベルの信号、遅延用ＣＲの出力はＨレベルの信号になるように回路構成を切り換える。
【００８４】（３）過電流検出の場合。
過電流の検出はコンパレーターＣＯＭＰ５を中心とした回路によって構成され、基準電圧値Ｅ３（＋０．４Ｖ）と比較して検出する。即ち、パワーＮＭＯＳトランジスターＱＤ及びパワーＮＭＯＳトランジスターＱＣのオン抵抗（例えば合計して１００ｍΩ）による電圧降下で生ずる電位差が基準電圧値Ｅ３（＋０．４Ｖ）を越えると、コンパレーターＣＯＭＰ５の出力端子の信号がＨレベルとなる。
【００８５】コンパレーターＣＯＭＰ５の出力端子からのＨレベルの信号は、抵抗Ｒ４とキャパシタＣ２によって構成された遅延用ＣＲから発生する時間帯（例えば約１．８ｍｓｅｃ）の経過後にノアゲートＧ９を介してパワーＮＭＯＳトランジスターＱＤをオフして放電電流を遮断する。この状態の時、即ち、パワーＮＭＯＳトランジスターＱＤがオフされると、プラス側端子（Ｅｂ＋）とマイナス側端子（Ｅｂ−）に接続されている負荷を介して、端子（Ｅｂ＋）の高い電圧が端子ＶＭの電圧値となる。従って、端子ＶＭに生じた高い電圧値は、ほぼプラス側端子（Ｅｂ＋）に生じている電圧値に近い値となり、コンパレータＣＯＭＰ５の出力側の過電流検出信号をＨレベルにホールドすることができる。
【００８６】ここで、プラス側端子（Ｅｂ＋）とマイナス側端子（Ｅｂ−）との間に接続されている負荷を外すと、ＮＭＯＳトランジスターＱ１３及び抵抗Ｒ５を介して端子ＶＭの電圧を約０Ｖまで引き下げることによってコンパレーターＣＯＭＰ５の出力端子の過電流検出信号はＬレベルになり過電流状態から復帰することができる。
【００８７】又、抵抗Ｒ４とキャパシターＣ２とからなる遅延用ＣＲは所定時間（例えば約１．８ｍｓｅｃ）以上の時間を持たせてある。これはコンデンサー負荷等などで瞬間的な大電流が流れた時に、パワーＮＭＯＳトランジスターＱＤをオフさせないために設けたものである。
【００８８】（４）パワーダウン禁止ロジック。
パワーダウン禁止ロジックは、ノアゲートＧ３とナンドゲートＧ４とから構成され、前記した瞬間的な大電流等で過放電が働き、パワーダウンモードとなることを防止する回路である。即ち、過電流検出が働くような大電流では、バッテリーの内部抵抗で端子電圧が過放電検出状態まで下がることがある。そして、コンデンサー負荷や間違ってショートした場合にパワーダウンモードになってしまっては実用上きわめて不都合である。そこで、コンパレーターＣＯＭＰ５が作動して出力端子からＨレベルの信号が出力されると、即座にノアゲートＧ３に入力してパワーダウンモードに入るのを禁止する。
【００８９】又、電池ＡｂａｔとＢｂａｔからなるバッテリーのバランスが極端に相違して片方の電池は過充電状態（例えば、充電後、オーバーフロー放電中）の時も、他方の電池が過放電状態になってもナンドゲートＧ４によりパワーダウンモードに入るのを禁止する。従って、もしオーバーフロー放電の時にオフされることによって、過充電状態のままで放置されることを未然に防止してバッテリーを保護できる。
【００９０】（５）ヒステリシス解除信号（アンドゲートＧ１の出力信号）。
過充電状態（例えば、充電直後）で放電すると、パワーＮＭＯＳトランジスターＱＣがオフしているため、放電電流が寄生ダイオードＤ２に流れ、寄生ダイオードＤ２の順方向電圧（例えば約０．７Ｖ）によって、端子ＶＭの電圧が高くなり、過電流検出回路が働いて放電ができなくなる。
【００９１】そのため、過電流検出回路のコンパレーターＣＯＭＰ５の出力端子の信号がＨレベルになった場合には、コンパレーターＣＯＭＰ２、ＣＯＭＰ４のヒステリシス解除回路にＨレベル信号を入力して強制的にヒステリシスを解除する。ヒステリシスが解除されると、過充電検出が正常状態に戻るのでパワーＮＭＯＳトランジスターＱＤがオンとなり放電が可能となる。
【００９２】尚、電池Ａｂａｔ又は電池Ｂｂａｔとのどちらかが過放電状態の時は、アンドゲートＧ１によりヒステリシスの解除が禁止される。過放電状態では、放電電流を流すことが出来ないのにヒステリシスを解除するとパワーダウンモードとなってしまい、過充電状態の電池Ａｂａｔ又は電池Ｂｂａｔはオーバーフロー電流がオフとなり、過充電状態のままとなってしまうことを回避してバッテリーを保護するためである。尚、片側が過充電、もう一方が過放電という状態は非常に希なケースである。
【００９３】（６）パワーダウンモード時からの充電。
プラス側端子（Ｅｂ＋）とマイナス側端子（Ｅｂ−）間に充電器をつなぐと両端子間に充電電圧が掛かり、バッテリー電圧（電池Ａｂａｔ、Ｂｂａｔ間電圧）よりも充電電圧が高いのでマイナス側端子（Ｅｂ−）の電圧が電池Ｂｂａｔのマイナス側電圧（ＧＮＤ）より低くなる。パワーダウンモード時は、前記したようにパワーＮＭＯＳトランジスターＱＤとパワーＮＭＯＳトランジスターＱＣとが共にオフの状態となっている。
【００９４】この状態において、マイナス側端子（Ｅｂ−）の電位、即ち端子ＶＭの電位がＧＮＤより下がるのでＮＭＯＳトランジスターＱ１２のゲート端子とソース端子間に正の電圧が掛かる。従って、ＮＭＯＳトランジスターＱ１２がオンできる状態になる。ＮＭＯＳトランジスターＱ１２がオンすると、ナンドゲートＧ５の入力がＬレベル信号になるので、もう一方の入力の状態に拘らず出力がＨレベル信号となり、パワーダウン解除の準備が出来る（後述する（７）パワーダウンモードからの復帰の項参照）。
【００９５】ＮＭＯＳトランジスターＱ１２がオンするとオアゲートＧ７、ナンドゲートＧ１０を介してＰＭＯＳトランジスターＱ９がオン、ＮＭＯＳトランジスターＱ１０がオフの状態になり端子ＯＶの電位が端子ＶＤＤを介してプラス側端子（Ｅｂ＋）の電位となり、パワーＮＭＯＳトランジスターＱＣをオンにして充電が開始し充電電流を流すことができる。
【００９６】同時に、ノアゲートＧ１１の入力がＬレベル信号となるので（もう一方の入力は過放電状態なのでＬレベル信号）、ノアゲートＧ１１の出力はＨレベルの信号となりＮＭＯＳトランジスターＱ１２のゲート端子の信号をＨレベルにする。従って、ＮＭＯＳトランジスターＱ１２とノアゲートＧ１１とで起動状態がホールドされることになる。
【００９７】ここで、パワーＮＭＯＳトランジスターＱＣがオンするとマイナス側端子（Ｅｂ−）の電圧は上昇しＧＮＤよりも少し低い電圧となる。この電圧は電池Ａｂａｔ、Ｂｂａｔの保持電圧により状況が変化する。即ち、電池Ａｂａｔ、Ｂｂａｔの保持電圧が０Ｖでは、パワーＮＭＯＳトランジスターＱＣのドレーン端子とソース端子間の電圧はパワーＮＭＯＳトランジスターＱＣのゲート端子とソース端子間のカットオフ電圧Ｖｇｓｏｆｆ（例えば２Ｖ）以下にならない。
【００９８】このことにより、パワーＮＭＯＳトランジスターＱＣは、ゲート電圧が０Ｖ、ソース電圧、即ち端子ＶＭの電圧がマイナスでオンとなり充電電流を流す。この時はパワーＮＭＯＳトランジスターＱＤはオフなので充電電流は、パワーＮＭＯＳトランジスターＱＤの寄生ダイオードＤ１を通り流れることになる。
【００９９】又、充電ロジックのＧＮＤレベルは端子ＶＭの電位となっているので、パワんＭＯＳトランジスターＱＤ、ＱＣで生じる充電による電圧降下分の電圧が充電ロジックの動作用の電圧源となる。
【０１００】少し充電が進み、バッテリーの保持電圧が上昇すると共にパワーＮＭＯＳトランジスターＱＣのゲート電圧も上昇し、端子ＶＭの電位のマイナス分が減少する。更に充電が進みパワーダウンモードを脱するとパワーＮＭＯＳトランジスターＱＤがオンして端子ＶＭの電位は略０Ｖとなる。
【０１０１】電池Ａｂａｔ、Ｂｂａｔの電圧が両方とも過放電電圧以上になるとコンパレーターＣＯＭＰ１、ＣＯＭＰ２の出力端子の信号が両方ともＬレベル信号となり、ノアゲートＧ２の出力端子の信号がＨレベル信号になり、ナンドゲートＧ６の入力端子の信号がＨレベル信号となる。一方、ナンドゲートＧ５の入力端子の信号はＬレベル信号なのでナンドゲートＧ５の出力はＨレベル信号となって、ナンドゲートＧ６の２つの入力がＨレベル信号になるので、パワーダウン回路のラッチは反転してパワーダウンモードから脱する。
【０１０２】同時にノアゲートＧ２の出力がＨレベル信号になることでアンドゲートＧ１１の入力がＨレベル信号となり、ナンドゲートＧ１１のもう一方の入力レベルにかかわらずナンドゲートＧ１１の出力がＬレベル信号となり、ＮＭＯＳトランジスターＱ１２とナンドゲートＧ１１とによる起動状態のホールドが解除される。又、ノアゲートＧ３の出力端子のＬレベル信号により、ノアゲートＧ９を介してパワーＮＭＯＳトランジスターＱＤをオンにして正常状態の充電となる。
【０１０３】（７）パワーダウンモードからの復帰。
パワーダウンモードからの復帰は、パワーダウン信号ＰＤＡ、ＰＤＢがＬレベルからＨレベルになることによって復帰することができる。このパワーダウン信号ＰＤＡがＨレベルになるためには、バッテリー（電池Ａｂａｔ、Ｂｂａｔ）の電圧と深く関係している。即ち、パワーダウン信号ＰＤＡは、ラダー抵抗群とコンパレーターのオン／オフを制御し、パワーダウン信号ＰＤＢは基準電圧源２９のオン／オフを制御している。このパワーダウン信号ＰＤＢは充電が開始（ＮＭＯＳトランジスターＱ１２がオン、ＰＭＯＳトランジスターＱ１１はオフの状態）すると直ちにＨレベルに復帰し、パワーダウンスイッチＰＤＳＷ２を閉状態にして基準電圧源２９をオンし、基準電圧値Ｅ１、Ｅ２（＋１．５Ｖ）、Ｅ３（０．４Ｖ）が発生すると所定の基準電圧発生信号により、ＰＭＯＳトランジスターＱ１１がオンして、パワーダウン信号ＰＤＡがＬレベルになり、パワーダウンスイッチＰＤＳＷ１、３、４を閉状態にする。
【０１０４】（８）充電ロジック。
充電の開始は前記した起動回路（ノアゲートＧ１１及びＮＭＯＳトランジスターＱ１２で構成）からのＬレベルの信号がオアゲートＧ７に入力され、その出力信号はＨレベルとなり、ナンドゲートＧ１０の一方の入力条件を満足する。他方のナンドゲートＧ１０の入力条件はＧＮＤレベルシフト部ＬＳＨ２からの信号であり、過充電でない場合にはＨレベル信号であるので、ナンドゲートＧ１０の入力条件はすべて満足され、その出力はＬレベル信号となり、ＰＭＯＳトランジスターＱ９をオンし、ＮＭＯＳトランジスターＱ１０をオフすることにより、端子ＯＶの信号がＨレベルになり、パワーＮＭＯＳトランジスターＱＣをオンさせ、充電電流が流れる。
【０１０５】上記充電電流が継続した状態に於て、もし、過充電状態となると過充電検出回路からの信号はＬレベルとなってグランドレベルシフト（後述する）をしてナンドゲートＧ１０に入力され入力条件が満足しなくなり、その出力端子はＨレベルの信号となり、端子ＣＯの信号がＬレベルの信号になって、パワーＮＭＯＳトランジスターＱＣがオフし、充電電流は遮断される。
【０１０６】グランドレベルシフトについては図４及び図５によって説明する。このグランドレベルシフトとは、放電側グランド（電池のグランド端子ＶＳＳの電位）であるパワーＮＭＯＳトランジスターＱＤのソース電位と、充電側グランド（端子ＶＭの電位）であるハイパワーＮＭＯＳトランジスターＱＣのソース端子の電位とをシフトして同一電位にするものである。そして、図５R>５は、前記説明した図３に示した全体回路図の内、パワーＮＭＯＳトランジスターＱＤとパワーＮＭＯＳトランジスターＱＣとを中心にした充放電回路であって、充電するパワーＮＭＯＳトランジスターＱＣと、放電するパワーＮＭＯＳトランジスターＱＤは夫々、端子ＶＭの電位、端子ＶＳＳの電位に対して０Ｖにしないと完全にオフする事ができない。
【０１０７】この不都合を解決すべく充電ロジックに抵抗を設けて、所謂グランドレベルシフト機能を付加する。このグランドレベルシフトについて、図５を参照にして詳細に説明すると、図５は、前記説明した図３の充電ロジックのＭＯＳトランジスターをＱＰとＱＮとし、抵抗Ｒで表したものである。
【０１０８】即ち、ｘ点である端子ＶＳＳの電位がＬレベルの信号の時に端子ＶＭの電位が、端子ＶＳＳの電位と同電位であれば、ＭＯＳトランジスターＱＰがオンし、ＭＯＳトランジスターＱＮがオフすることによってＯＵＴ信号がＨレベルとなり、何ら問題はない。しかし、もし抵抗Ｒを介在させない状態で端子ＶＭの電位が低くなると（充電中は必ずこの状態となる）、ＭＯＳトランジスターＱＮもオンしてしまい、ＭＯＳトランジスターＱＰとＭＯＳトランジスターＱＮが、共にオンとなってしまう、即ちショート状態となるので、ＯＵＴ信号のＨレベル状態が不確定状態のレベルとなり、更に、ショート電流がＭＯＳトランジスターＱＰとＭＯＳトランジスターＱＮ間に流れるという不都合が生じる。
【０１０９】そこで、図５に示すように、ＭＯＳトランジスターＱＰとＭＯＳトランジスターＱＮの間に抵抗Ｒを介在させることによって、ＭＯＳトランジスターＱＮがオンしても、ｙ点がＬレベルとなるだけであって、ＯＵＴ信号のＨレベル状態は確保される。この抵抗Ｒにはショート電流が流れることになるので、抵抗値は数Ｋオーム〜数Ｍオームにする必要がある。尚、このショート電流は充電時だけ流れる。又、ｘ点がＨレベルの時は、端子ＶＭの電位が低くなっても、高くなってもＯＵＴ信号はＬレベル（即ち端子ＶＭの電位）となる。
【０１１０】（９）パワーダウンモード時における回路。
パワーダウンモードに入ると各コンパレーターの出力は切り放され、夫々必要な信号状態になっている。即ち、過充電検出出力の信号はＬレベル、過放電検出出力の信号はＨレベル、過電流検出出力の信号はＬレベル、に維持され、適宜ＭＯＳトランジスター等を組み込んでパワーダウン信号により制御するようにできる。又、定電流回路のＮＭＯＳトランジスターＱ１３は、無負荷時における端子ＶＭの電圧を０Ｖにする回路であり、パワーダウンモードの時は当然にオフされている。
【０１１１】そのほか、端子ＶＤＤ、ＣＰＵ、ＣＰＤ、ＶＳＳ、ＶＭについている抵抗Ｒ１０、Ｒ１１、Ｒ１２、Ｒ１３、Ｒ２２は保護用のものであり、基本的には抵抗による電位差は生じない。
【０１１２】
【発明の効果】以上説明したように本発明のバッテリー保護回路は、以下のような効果を奏する。
（１）過放電状態から、再び充電開始の状態を二次電池の端子間に充電電圧が発生したことを検出して充電状態を保持する状態保持手段を備えたことによって、いわゆるパワーダウンモードから充電状態への復帰を容易に行うことができる。
【０１１３】（２）状態保持手段は、二次電池の電圧が過放電領域を脱出するまで、充電状態を保持することによって、確実にパワーダウンモードから復帰することができる。
【０１１４】（３）パワーダウンモードからの解除は、基準電圧を発生させた後、パワーダウンスイッチ手段を導通状態にすることによって、パワーダウンモードからの復帰を確実に行うことができる。
【０１１５】（４）パワーダウンスイッチ手段が非導通時であった場合に二次電池の電圧が略０Ｖの場合は、強制的に二次電池充電可能状態にする強制手段を備えたことによって、スイッチ手段を制御する電圧がなくてもパワーダウンモードから復帰することができる。
【０１１６】（５）いずれかの二次電池が過充電状態の場合は、パワーダウンスイッチ手段が非導通状態にならないようにするパワーダウン禁止手段を備えたことによって、過充電状態にある二次電池のいわゆるオーバーフロー電流を流すことができ、電池の寿命を長くすることができる。
【０１１７】（６）瞬間的に大電流が流れた場合には、パワーダウンモードにならないような防止手段を備えたことによって、コンデンサー負荷等の瞬間的に生じる大電流の発生や、瞬間的なショート状態が発生してもパワーダウンモードにならないので、一時的な外部変動に対しても安定してバッテリーの電圧を供給することができる。
【図面の簡単な説明】
【図１】本発明に係るバッテリー保護回路の全体ブロックダイヤグラム図である。
【図２】同、バッテリー放電特性をグラフで表した説明図である。
【図３】同、全体の回路図である。
【図４】同、パワーＭＯＳトランジスターのグランド（ＧＮＤ）の様子を示した説明図である。
【図５】図８で示したグランド（ＧＮＤ）をシフトして同電位にする、所謂グランドレベルシフトの例をブロック図で示した説明図である。
【符号の説明】
１ バッテリー保護回路
２ 検出部
３ 制御部
４ 復帰部
５ パワーダウンＳＷ部
６ 充放電スイッチ部
７ 電池電圧検出部
８ 過電流検出部
９ 放電系制御ロジック部
１０ 放電ＳＷ制御部
１１ ＧＮＤレベルシフト部
１２ 充電系制御ロジック部
１３ 充電ＳＷ制御部
１４ パワーダウン制御部
１５ 起動回路充電検出部
１６ 放電カーブ
１７ 過放電電圧値
１８ 過放電領域
１９ 残存容量
２０、２１ 放電方向
２３ ヒューズ
２８ 起動部
Ａｂａｔ、Ｂｂａｔ 電池
ＣＯＭＰ１〜ＣＯＭＰ５ コンパレーター
Ｃ２ キャパシター
Ｃ３ 平滑用キャパシター
Ｄ１、Ｄ２ 寄生ダイオード
Ｅｂ＋ プラス側端子
Ｅｂ− マイナス側端子
Ｇ２、Ｇ３，Ｇ８、Ｇ９、Ｇ１１ ノアゲート
Ｇ１ アンドゲート
Ｇ４、Ｇ５、Ｇ６、Ｇ１０ ナンドゲート
Ｇ７ オアゲート
ＰＤＳＷ１〜４ パワーダウンスイッチ
Ｑ１〜Ｑ１５ ＭＯＳトランジスター
ＱＣ、ＱＤ パワーＭＯＳトランジスター
ＣＰＵ，ＶＤＤ、ＶＣ、ＣＰＤ、ＶＳＳ、ＤＯ、ＯＶ、ＶＭ 端子
【０００１】
【産業上の利用分野】本発明は、二次電池の過充電及び過放電を防止するための、所謂バッテリー保護回路に関するものである。
【０００２】
【従来の技術】従来から電池が過放電状態になると電池性能は著しく劣化する。そのため、保護回路を設けて電池の劣化を未然に防止するようにしている。例えば、複数本の電池を直列に接続したバッテリーパックにおいては、直列に接続されたトータルの電圧を基準に過充電や過放電を検出した充電器や、負荷側をオン／オフすることによって電池の過充電及び過放電を防止するようにしている。
【０００３】又、電池の保護機能は電池側ではなく、充電器や負荷側に設けられており、該充電器や負荷側が異常な過充電や過大電流が生じたときは、電池又はバッテリーパック内に備えてあるサーモスタット等の温度による検出によって電源供給をオン／オフする回路も付加されている。
【０００４】しかし、上記方法では、特に複数の電池から構成されたバッテリーにおいては、夫々の電池の特性が揃っていない場合は、特定の電池のみ過充電や過放電状態となる恐れがあり、特に過放電及び過充電での性能の劣化が大きい電池であっては使用可能容量が減ったり、実質的に使用できない状態となってしまう。
【０００５】そこで、同一出願人による先願発明（特願平３−２１３０１９号明細書）が提案された。この先願発明においては、直列接続された二次電池が充電及び放電を繰り返す過程において、個々の構成する電池の個体差により、電池の容量バランスが崩れてきても、そのバランスを復活する機能を有する電池容量バランス回路を充放電回路に設けて過充電及び過放電を防止する方法である。
【０００６】即ち、電池容量バランス回路は、基本的に電池を保護する回路から構成されており、それは過充電の検出、充電電流のオフ、オーバーフローの検出、過放電の検出、放電電流のオフ、ヒステリシス、過電流の検出等の回路群から構成してバッテリーの保護をする方法である。
【０００７】
【発明が解決しようとする課題】しかしながら、前記先願発明においては、例え電池の過放電、過充電を検出しても、過放電検出後における回路群には電流が流れており、常時消費電流が生じている。そのため、バッテリー残存容量維持期間が短くなってしまう。例えば、残存容量が３０ｍＡｈとして、回路電流が２０μＡとすると１５００時間（約２ケ月）でバッテリー残存容量を使いきってしまうという問題点があった。
【０００８】従って、バッテリーの過放電、過充電を検出する回路群と共に、過放電を検出後に回路に流れる電流を出来る限り少なくして放電をできるかぎり抑制して電池を保護することに解決しなければならない課題を有している。
【０００９】
【課題を解決するための手段】前記課題を解決する具体的手段として本発明は、二次電池と、該電池の電圧を検出すると共に、該検出電圧と基準電圧とを比較して上記二次電池の過放電状態又は過充電状態を検知する状態検知手段と、放電電流又は充電電流を遮断するための第一及び第二のスイッチ手段と、上記状態検知手段の検知結果に基づいて上記第一及び第二のスイッチ手段の導通及び非導通を制御する制御手段と、上記状態検知手段に供給する電源及び基準電圧源を遮断するためのパワーダウンスイッチ手段と、上記状態検知手段により過放電状態が検知された場合に上記パワーダウンスイッチ手段を非導通状態にするパワーダウン手段と、過放電状態から再び充電が開始された場合に上記パワーダウンスイッチ手段を非導通状態から導通状態に復帰させるパワーダウン解除手段とを備えたバッテリー保護回路において、上記過放電状態から、再び充電開始の状態を上記二次電池の端子間に充電電圧が発生したことにより検出し、検出された充電状態を保持する状態保持手段を備えたことを特徴とするバッテリー保護回路を提供するものである。
【００１０】そして、上記状態保持手段は、上記二次電池の電圧が過放電領域を脱出するまで、上記充電状態を保持すること；上記二次電池が複数直列につながれたバッテリー保護回路にあっては、上記パワーダウン手段は上記状態検知手段により少なくとも１つの上記二次電池の過放電状態が検知された場合に上記パワーダウンスイッチ手段を非導通状態にすること；上記パワーダウン解除手段は、上記状態検知手段における基準電圧用パワーダウンスイッチ手段を先に導通状態にし、基準電圧の発生を検知してから他のパワーダウンスイッチ手段を導通状態にすること；上記パワーダウンスイッチ手段が、非導通時であって、上記二次電池の電圧が略０Ｖの場合は、強制的に上記二次電池充電可能状態にする強制手段を備えたこと；いずれかの上記二次電池が過充電状態の場合は、上記パワーダウンスイッチ手段が非導通状態にならないようにするパワーダウン禁止手段を備えたこと；瞬間的に大電流が流れた場合には、該大電流を検出する過電流検出手段を設け、該過電流検出手段の検出信号に基づいて上記パワーダウンスイッチ手段が非導通状態にならないように、パワーダウン禁止手段を備えたこと；複数の上記二次電池の過充放電用の電池バランスを取る手段を備えたことを特徴とするバッテリー保護回路を提供するものである。
【００１１】
【作用】本発明に係るバッテリー保護回路は、バッテリーパックを構成する各電池毎からの端子電圧を監視して過充電、過放電を検出し、バッテリーパック側のスイッチ、負荷、充電器をオン／オフするので充電器や負荷の異常による影響を最小限に抑制すると共に、過充電、過放電の状態に応じ、バッテリーパックを構成する電池間のバランスを取ること、並びに電圧検出や制御に用いている回路群の消費電流を過放電領域ではパワーダウンモードにして消費電流を小さくするものである。
【００１２】
【実施例】本発明に係るバッテリー保護回路について、図を参照にして詳細に説明する。図１は本発明に係る第１実施例のバッテリー保護回路の概略を示すブロック図であり、該ブロック図において、１はバッテリー保護回路であり、該バッテリー保護回路１は、検出部２と、制御部３と、復帰部４と、パワーダウンＳＷ部５と、充放電スイッチ部６と、から構成され、複数のバッテリーであるところの電池Ａｂａｔ、Ｂｂａｔの充放電制御を行うものである。
【００１３】検出部２は、電池電圧検出部７と過電流検出部８とから構成され、電池電圧検出部７は電池Ａｂａｔ、Ｂｂａｔの各電圧より過充電（Ａ、Ｂ）及び過放電（Ａ、Ｂ）状態を検出すると共に、過電流検出部８では過電流状態の検出を行う。
【００１４】制御部３は、放電系制御ロジック部９及び放電ＳＷ制御部１０と、ＧＮＤレベルシフト部１１と、充電系制御ロジック部１２及び充電ＳＷ制御部１３とから構成されている。
【００１５】制御部３の放電系制御ロジック部９及び放電ＳＷ制御部１０は、検出部２の電池電圧検出部７で検出した電池Ａｂａｔ、Ｂｂａｔの充放電状態や過電流検出部８からの過電流信号の状態から、電池電圧検出部７へオーバーフロー電流信号、後述する充放電スイッチ部６へは放電スイッチ信号、復帰部４へはパワーダウン信号を出力する。
【００１６】又、放電系制御ロジック部９及び放電ＳＷ制御部１０からのグランド信号はＧＮＤレベルシフト部１１を介して充電系制御ロジック部１２及び充電ＳＷ制御部１３に入力される。
【００１７】制御部３のＧＮＤレベルシフト部１１は、放電系制御ロジック部９及び放電ＳＷ制御部１０の放電スイッチと、充電系制御ロジック部１２及び充電ＳＷ制御部１３の充電スイッチのグランド（ＧＮＤ）が異なるため、夫々のグランド電位を一定の基準に定めるものである。
【００１８】制御部３の充電系制御ロジック部１２及び充電ＳＷ制御部１３は、電池状態、充電検出（起動回路）等から充放電スイッチ部６の制御、復帰部４に対してパワーダウン解除信号の出力等を行う。
【００１９】復帰部４は、パワーダウン制御部１４と起動回路充電検出部１５とから構成されている。パワーダウン制御部１４は、放電系制御ロジック部９からのパワーダウン信号を後述するパワーダウンＳＷ部５に送り、又、充電系制御ロジック部１２からのパワーダウン解除信号をパワーダウンＳＷ部５に送る。更に、起動回路充電検出部１５は、自動により充電を開始させるものである。
【００２０】パワーダウンＳＷ部５は、パワーダウン制御部１４からのパワーダウン信号を検出部２及び制御部３に送り、電源をオフにしてパワーダウンモードにする。
【００２１】充放電スイッチ部６は、制御部３の放電ＳＷ制御部１０及び充電ＳＷ制御部１３からの制御に基づいて電池Ａｂａｔ、Ｂｂａｔの充電及び放電の制御を行うものである。
【００２２】次に、図１のブロック図に基づいて放電時と、充電時における概ねの動作を説明する。
［１］ 放電時複数の電池Ａｂａｔ、Ｂｂａｔとから構成されたバッテリーにおいて、検出部２の電池電圧検出部７は常時電池Ａｂａｔ及び電池Ｂｂａｔとの放電状態を監視していて、該電池Ａｂａｔ又は電池Ｂｂａｔのいずれかが過放電状態になると過放電（Ａ）信号または過放電（Ｂ）信号を制御部３の放電系制御ロジック部９に送出し、放電系制御ロジック部９の制御により放電ＳＷ制御部１０によって充放電スイッチ部６の放電スイッチをオフする。
【００２３】そして、充放電スイッチ部６の放電スイッチをオフすると共にパワーダウンモードとなる。このパワーダウンモードになるのは、電池Ａｂａｔ、Ｂｂａｔのいずれかが過放電状態になった場合、即ち、電池Ａｂａｔ、Ｂｂａｔとから構成されたバッテリーであれば、電池Ａｂａｔ、又は電池Ｂｂａｔのいずれかが過放電となった場合にパワーダウンモードに入る。
【００２４】又、放電時において、所定値からなる過大電流が所定時間流れたことを検出部２の過電流検出部８によって検出した場合には、制御部３の放電ＳＷ制御部１０によって充放電スイッチ部６の放電スイッチをオフする。尚、瞬間的な大電流による過電流の状態が所定時間以内であれば放電スイッチはオフとならず、又その大電流によって過放電状態となっても所定時間内であればパワーダウンモードにならない様に構成してある。
【００２５】［２］ 充電時電池Ａｂａｔ、又は電池Ｂｂａｔから構成されたバッテリーにおいて、電池Ａｂａｔ、又は電池Ｂｂａｔが過充電状態になったことを検出部２の電池電圧検出部７が検出すると、過充電（Ａ）信号または過充電（Ｂ）信号を制御部３の充電系制御ロジック部１２に送出し、充放電スイッチ部６の充電スイッチをオフする。同時に図示していないが、オーバーフロー回路により過充電状態となった電池を放電させる。
【００２６】ここで、パワーダウンモード時からの充電の場合は、復帰部４の起動回路充電検出部１５からの充電検出信号に基づいて、制御部３の充電ＳＷ制御部１３の制御により強制的に充電動作を行い、且つパワーダウンからの解除準備を行う。トータル電池電圧が上昇し、所定電圧値以上（基準電圧発生）になり、検出部２が強制的にパワーダウン解除となって電池電圧を検出し、電池Ａｂａｔ、Ｂｂａｔ共に過放電を脱するとパワーダウン解除信号を復帰部４のパワーダウン制御部１４に送出してパワーダウンモードから抜け出す。即ち、過放電状態を脱出して、正常充電状態となる。尚、電池Ａｂａｔ、又は電池Ｂｂａｔの片方が過放電状態であっても、他方が過充電状態であればパワーダウンモードには入らず、過充電状態が最優先される。
【００２７】次に、電池Ａｂａｔ、Ｂｂａｔから構成されているバッテリーの放電特性とパワーダウンモードについて説明する。即ち、バッテリーの放電特性は、図２に示したように、放電時間の経過と共に電池電圧が放電カーブ１６を描きながら下がり続け、予め所定電圧値に設定されている過放電電圧値１７以下になった状態が過放電状態である。
【００２８】この過放電状態を図１に示した検出部２が検出すれば、充放電スイッチ部６の放電スイッチをオフすることによって負荷に対する放電は無くなり、バッテリーの電圧は過放電領域１８で保持され、その残存容量（ｍＡｈ）１９は予め算出することができる。
【００２９】しかし、負荷に対する放電は無くなったとしても、前記図１で示したバッテリー保護回路１にはその後も若干の電流が流れ続ける。従って、放電は進行し続けるので、残存容量１９の放電カーブは放電方向２０となる。
【００３０】そのため考え出されたのがパワーダウンモードであって、過放電状態になったバッテリー保護回路の内、必要とする最小限の回路を除いた回路への電流を遮断する方法である。
【００３１】この、パワーダウンモードを設けることによって、放電カーブは放電方向２１となり、過放電状態になったときの残存容量１９による電圧維持の期間に、パワーダウンモードを設けなかった場合と比較するときわめて大きな差が出る。例えば過放電状態となったときの残存容量１９が３０ｍＡｈ、過放電領域１８において動作をするための回路消費電流が２０μＡ、パワーダウンモードを設けた場合の過放電領域１８において動作するための回路消費電流を１μＡとすれば、以下の表１に示すように電池電圧が過放電領域１８から０Ｖになるまでの時間を大幅に改善することができる。
【００３２】
【表１】
【００３３】この表から理解できるように、電池電圧が０Ｖになるまでの時間が１５００時間→３万時間と大幅に改善することができ、実際には電池電圧が下がると消費電流もある程度少なくなるので、更に長期間維持でき、バッテリーが過放電状態となることによって生じる性能劣化を未然に防止することができる。
【００３４】次に本発明に係る第１実施例のバッテリー保護回路について図を参照して説明する。図３は、バッテリー保護回路１の構成を示したものであり、主に５個のコンパレータと複数のスイッチング素子と、複数のゲートとで構成され、これらの接続状態は以下のようになっている。
【００３５】即ち、バッテリー保護回路１が組み込まれたバッテリー構成体は、充電器又は負荷のプラス側と接続するプラス側接続端子（Ｅｂ＋）に接続されたヒューズ２３を介して電池Ａｂａｔのプラス側に接続され、該電池Ａｂａｔのマイナス側は電池Ｂｂａｔのプラス側に接続された、所謂直列接続になっている。
【００３６】そして、電池Ｂｂａｔのマイナス側は放電用パワーＮＭＯＳトランジスターＱＤと、充電用パワーＮＭＯＳトランジスターＱＣを介して、充電器又は負荷のマイナス側の接続端子であるマイナス側端子（Ｅｂ−）に接続されている。
【００３７】前記、バッテリー保護回路１は、プラス側端子（Ｅｂ＋）と保護抵抗Ｒ１０を介して端子ＶＤＤに接続され、端子ＣＰＵは抵抗Ｒ１１を介してＮＭＯＳトランジスターＱ１４のドレン端子に接続されている。
【００３８】電池Ａｂａｔのマイナス側と電池Ｂｂａｔのプラス側との接続点は、端子ＶＣに接続され、電池Ｂｂａｔのマイナス側の端子ＣＰＤは抵抗Ｒ１２を介してＮＭＯＳトランジスターＱ１５のドレン端子に接続され、保護抵抗Ｒ１３を介して端子ＶＳＳに接続されている。
【００３９】パワーＮチャネルＭＯＳトランジスターＱＤ（以下、パワーＮＭＯＳトランジスターＱＤと云う）は、ソース、ゲート及びドレン端子と寄生ダイオードＤ１を備えたトランジスターであって、ソース端子は電池Ｂｂａｔのマイナス側に接続され、ゲート端子は端子ＤＯに接続され、ドレン端子はパワーＮＭＯＳトランジスターＱＣのドレン端子に接続されている。
【００４０】パワーＮチャネルＭＯＳトランジスターＱＣ（以下、パワーＮＭＯＳトランジスターＱＣと云う）は、ソース、ゲート及びドレン端子と寄生ダイオードＤ２を備えたトランジスターであって、ソース端子はマイナス側端子（Ｅｂ−）に接続され、ゲート端子は端子ＯＶに接続され、ドレン端子はパワーＮＭＯＳトランジスターＱＤのドレン端子に接続されている。そして、マイナス側端子（Ｅｂ−）には保護抵抗Ｒ２２を介して端子ＶＭに接続されている。
【００４１】パワーダウンスイッチ（ＰＤＳＷ１〜４）は、パワーダウン信号（ＰＤＡ、ＰＤＢ）により開閉するスイッチであって、パワーダウンスイッチ（ＰＤＳＷ１、２）の一方の端子を端子ＶＤＤに接続し、他方の端子であるパワーダウンスイッチＰＤＳＷ１の接続点ａ及びパワーダウンスイッチＰＤＳＷ２の接続点ｂは、夫々コンパレーターＣＯＭＰ１、２、３、４、５の電源入力端子及び基準電圧源２９の電源入力端子に接続されている。
【００４２】更に、パワーダウンスイッチＰＤＳＷ３は、その一方の端子を抵抗１６の他端に接続され、他方の端子は、端子ＶＣに接続されている。
【００４３】もう一つのパワーダウンスイッチＰＤＳＷ４は、その一方の端子を抵抗Ｒ１９の他端に接続され、他方の端子は、端子ＶＳＳに接続されている。
【００４４】コンパレーターＣＯＭＰ１は、２個の入力端子と１個の出力端子とから構成され、一方の反転入力端子（以下マイナス側入力端子と云う）は、抵抗Ｒ１４の他端と抵抗Ｒ１５の一端との接続点に接続され、他方の非反転入力端子（以下プラス側入力端子と云う）は、基準電圧Ｅ１（＋１．５Ｖ）のプラス側に接続され、出力端子はノアゲートＧ２の入力端子に接続されている。尚、抵抗Ｒ１４の一端は端子ＶＤＤに、抵抗Ｒ１５の他端は抵抗Ｒ１１の一端とコンパレーターＣＯＭＰ２のプラス側入力端子との接続点に接続され、基準電圧Ｅ１のマイナス側は端子ＶＣに接続されている。
【００４５】コンパレーターＣＯＭＰ２は、２個の入力端子と１個の出力端子とから構成され、一方のマイナス側入力端子は、基準電圧Ｅ１（＋１．５Ｖ）のプラス側に接続され、他方のプラス側入力端子は、抵抗Ｒ１５の他端と抵抗Ｒ１１の一端との接続点に接続され、出力端子はノアゲートＧ８の入力端子及びＮＭＯＳトランジスターＱ１４のゲート端子に接続されている。尚、コンパレーターＣＯＭＰ２のヒステリシススイッチ入力端子は、アンドゲートＧ１の出力端子に接続されている。
【００４６】コンパレーターＣＯＭＰ３は、２個の入力端子と１個の出力端子とから構成され、一方のマイナス側入力端子は、抵抗Ｒ１７の他端と抵抗Ｒ１８の一端との接続点に接続され、他方のプラス側入力端子は、基準電圧Ｅ２（＋１．５Ｖ）のプラス側に接続され、出力端子はノアゲートＧ２の入力端子に接続されている。尚、抵抗Ｒ１７の一端は端子ＶＣに接続され、抵抗Ｒ１８の他端は抵抗Ｒ１９の一端とコンパレーターＣＯＭＰ４のプラス側入力端子とに接続されている。
【００４７】コンパレーターＣＯＭＰ４は、２個の入力端子と１個の出力端子とから構成され、一方のマイナス側入力端子は、基準電圧Ｅ２（＋１．５Ｖ）のプラス側に接続され、他方のプラス側入力端子は、抵抗Ｒ１８の他端と抵抗Ｒ１９の一端との接続点に接続され、出力端子はノアゲートＧ８の入力端子及びＮＭＯＳトランジスターＱ１５のゲート端子に接続されている。尚、コンパレーターＣＯＭＰ４のヒステリシススイッチ入力端子は、アンドゲートＧ１の出力端子に接続されている。
【００４８】コンパレーターＣＯＭＰ５は、２個の入力端子と１個の出力端子とから構成され、一方のマイナス側入力端子は、基準電圧Ｅ３（＋０．４Ｖ）のプラス側に接続され、他方のプラス側入力端子は、端子ＶＭに接続され、出力端子は遅延用ＣＲを構成する抵抗Ｒ４の他端及びアンドゲートＧ１の入力端子に接続されている。尚、抵抗Ｒ４の一端はノアゲートＧ９の入力端子及びキャパシターＣ２の一端に接続され、キャパシターＣ２の他端は端子ＶＤＤに接続されている。
【００４９】アンドゲートＧ１は、２個の入力端子と１個の出力端子からなるゲートであって、一方の入力端子はコンパレーターＣＯＭＰ５の出力端子に接続され、他方の入力端子はノアゲートＧ２の出力端子に接続され、出力端子はコンパレーターＣＯＭＰ２、４のヒステリシススイッチ入力端子に接続されている。
【００５０】ノアゲートＧ２は、２個の入力端子と１個の出力端子からなるゲートであって、一方の入力端子は、コンパレーターＣＯＭＰ１の出力端子に、他方の入力端子はコンパレーターＣＯＭＰ３の出力端子に接続され、出力端子はアンドゲートＧ１の入力端子、ノアゲートＧ３の入力端子、ノアゲートＧ１１の入力端子、及びＮＭＯＳトランジスターＱ１３のゲート端子に接続されている。
【００５１】ノアゲートＧ３は、２個の入力端子と１個の出力端子からなるゲートであって、一方の入力端子はノアゲートＧ２の出力端子に接続され、他方の入力端子はコンパレーターＣＯＭＰ５の出力端子に接続され、出力端子はナンドゲートＧ４の入力端子及びノアゲートＧ９の入力端子に接続されている。
【００５２】ナンドゲートＧ４は、２個の入力端子と１個の出力端子を備えているゲートであり、一方の入力端子はノアゲートＧ３の出力端子に接続され、他方の入力端子はノアゲートＧ８の出力端子に接続され、出力端子はパワーダウンラッチ回路のナンドゲートＧ６の入力端子に接続されている。
【００５３】ナンドゲートＧ５は、２個の入力端子と１個の出力端子からなるゲートであって、ナンドゲートＧ６と共にパワーダウンラッチ回路を形成するものであり、一方の入力端子は抵抗Ｒ１の他端に接続され、他方の入力端子はナンドゲートＧ６の出力端子に接続され、出力端子はＮＭＯＳトランジスターＱ１５のソース端子にに接続され、この出力端子からはパワーダウン信号ＰＤＢを発生させる。
【００５４】ナンドゲートＧ６は、２個の入力端子と１個の出力端子からなるゲートであって、ナンドゲートＧ５と共にパワーダウンラッチ回路を形成するものであり、一方の入力端子はナンドゲートＧ５の出力端子に接続され、他方の入力端子はナンドゲートＧ４の出力端子に接続され、出力端子はナンドゲートＧ５の入力端子、充電ロジックのＧＮＤレベルシフト部ＬＳＨ１の入力部、及びノアゲートＧ１１の入力端子に接続されている。
【００５５】オアゲートＧ７は、２個の入力端子と１個の出力端子からなるゲートであって、充電ロジックの一要素であり、一方の入力端子は抵抗Ｒ１を介して端子ＶＤＤに接続され、他方の入力端子はＧＮＤレベルシフト部ＬＳＨ１の出力部に接続され、出力端子はナンドゲートＧ１０の入力端子に接続されている。
【００５６】ノアゲートＧ８は、２個の入力端子と１個の出力端子からなるゲートであって、一方の入力端子はコンパレーターＣＯＭＰ２の出力端子に接続され、他方の入力端子はコンパレーターＣＯＭＰ４の出力端子に接続され、出力端子はナンドゲートＧ４の入力端子及び充電ロジックを構成するＧＮＤレベルシフト部ＬＳＨ２の入力部に接続されている。
【００５７】ノアゲートＧ９は、２個の入力端子と１個の出力端子からなるゲートであって、一方の入力端子はノアゲートＧ３の出力端子に接続され、他方の入力端子は抵抗Ｒ４の一端及びキャパシターＣ２の一端に接続され、出力端子は端子ＤＯを介してパワーＮＭＯＳトランジスターＱＤのゲート端子に接続されている。
【００５８】ナンドゲートＧ１０は、２個の入力端子と１個の出力端子からなるゲートであって、一方の入力端子はオアゲートＧ７の出力端子に接続され、他方の入力端子はＧＮＤレベルシフト部ＬＳＨ２の出力部に接続され、出力端子はＰＭＯＳトランジスターＱ９、Ｑ１０のゲート端子に接続されている。
【００５９】ノアゲートＧ１１は、２個の入力端子と１個の出力端子からなるゲートであって、一方の入力端子はノアゲートＧ２の出力端子に接続され、他方の入力端子はＮＭＯＳトランジスターＱ１２の出力端子に接続され、出力端子はＮＭＯＳトランジスターＱ１２のゲート端子に接続されている。
【００６０】ＰチャネルＭＯＳトランジスターＱ９（以下、ＰＭＯＳトランジスターＱ９と云う）は、ソース、ゲート、ドレン端子からなるトランジスターであって、ソース端子は端子ＶＤＤに接続され、ゲート端子はナンドゲートＧ１０の出力端子に接続され、ドレン端子はＮＭＯＳトランジスターＱ１０のドレン端子及び端子ＯＶを介してパワーＮＭＯＳトランジスターＱＣのゲート端子に接続されている。
【００６１】ＮチャネルＭＯＳトランジスターＱ１０（以下、ＮＭＯＳトランジスターＱ１０と云う）は、ソース、ゲート、ドレン端子からなるトランジスターであって、ソース端子は端子ＶＭ及び充電ロジックのＧＮＤに接続され、ゲート端子はナンドゲートＧ１０の出力端子に接続され、ドレン端子はＰＭＯＳトランジスターＱ９のドレン端子及び端子ＯＶを介してパワーＮＭＯＳトランジスターＱＣのゲート端子に接続されている。
【００６２】ＰチャネルＭＯＳトランジスターＱ１１（以下、ＰＭＯＳトランジスターＱ１１と云う）は、ソース、ゲート、ドレン端子からなるトランジスターであって、ソース端子はナンドゲートＧ５の出力端子に接続され、ゲート端子は基準電圧源の基準電圧発生信号を発生させる端子に接続され、ドレン端子は抵抗Ｒ０の一端に接続され、この端子からはパワーダウン信号（ＰＤＡ）が出力される。尚、抵抗Ｒ０の他端は接地されている。
【００６３】ＮチャネルＭＯＳトランジスターＱ１２（以下、ＮＭＯＳトランジスターＱ１２と云う）は、ソース、ゲート、ドレン端子からなるトランジスターであって、ソース端子は端子ＶＭに接続され、ゲート端子はノアゲートＧ１１の出力端子に接続され、ドレン端子はナンドゲートＧ５、Ｇ７の入力端子及び抵抗Ｒ１の他端に接続されている。
【００６４】ＮチャネルＭＯＳトランジスターＱ１３（以下、ＮＭＯＳトランジスターＱ１３と云う）は、ソース、ゲート、ドレン端子からなるトランジスターであって、ソース端子は端子ＶＳＳに接続され、ゲート端子はノアゲートＧ２の出力端子に接続され、ドレン端子は抵抗Ｒ５の一端に接続されている。尚、抵抗Ｒ５の他端は端子ＶＭに接続されている。
【００６５】ＮチャネルＭＯＳトランジスターＱ１４（以下、ＮＭＯＳトランジスターＱ１４と云う）は、ソース、ゲート、ドレン端子からなるトランジスターであって、ソース端子は端子ＶＣに接続され、ゲート端子はコンパレーターＣＯＭＰ２の出力端子に接続され、ドレン端子は抵抗Ｒ１１を介して端子ＣＰＵに接続されている。
【００６６】ＮチャネルＭＯＳトランジスターＱ１５（以下、ＮＭＯＳトランジスターＱ１５と云う）は、ソース、ゲート、ドレン端子からなるトランジスターであって、ソース端子は端子ＶＣに接続され、ゲート端子はコンパレーターＣＯＭＰ４の出力端子に接続され、ドレン端子は抵抗Ｒ１２を介して端子ＣＰＤに接続されている。
【００６７】ＧＮＤレベルシフト部ＬＳＨ１は、その入力部はパワーダウンラッチ回路のナンドゲートＧ６の出力端子に接続され、その出力部はオアゲートＧ７の入力端子に接続されている。
【００６８】そして、ＧＮＤレベルシフト部ＬＳＨ２は、その入力部はノアゲートＧ８の出力端子に接続され、その出力部はナンドゲートＧ１０の入力端子に接続されている。
【００６９】基準電圧源２９は、基準電圧値Ｅ１、Ｅ２、Ｅ３を発生させ、基準電圧値Ｅ１はコンパレーターＣＯＭＰ１のプラス側入力端子及びコンパレーターＣＯＭＰ２のマイナス側入力端子に接続し、基準電圧値Ｅ２はコンパレーターＣＯＭＰ３のプラス側入力端子及びコンパレーターＣＯＭＰ４のマイナス側入力端子に接続し、基準電圧値Ｅ３はコンパレーターＣＯＭＰ５のマイナス側入力端子に接続されている。
【００７０】上記接続状態にあるバッテリー保護回路１における各々の電池Ａｂａｔ、Ｂｂａｔの端子電圧は、コンパレーターＣＯＭＰ１〜４により、基準電圧値Ｅ１、Ｅ２（＋１．５Ｖ）とラダー抵抗群（Ｒ１４、Ｒ１５、Ｒ１１、Ｒ１７、Ｒ１８、Ｒ１９）を介した，所謂検出電圧値とを比較して、過充電や過放電を検出する。即ち、コンパレーターＣＯＭＰ１、ＣＯＭＰ３は正の基準電圧Ｅ１、Ｅ２（＋１．５Ｖ）をプラス側入力端子に入力して基準とし、コンパレーターＣＯＭＰ２、ＣＯＭＰ４は正の基準電圧Ｅ１、Ｅ２（＋１．５Ｖ）をマイナス側入力端子に入力して基準とし、電池Ａｂａｔ、Ｂｂａｔの端子電圧を分圧した検出電圧値と比較している。尚、基準電圧Ｅ１（＋１．５Ｖ）は、レベルシフトをして端子ＶＣの電位を０ＶとしてコンパレーターＣＯＭＰ１、ＣＯＭＰ２の比較基準としている。
【００７１】ここで、直列接続された抵抗Ｒ１４、Ｒ１５、Ｒ１１、Ｒ１７、Ｒ１８、Ｒ１９からなるラダー抵抗群は、過充電、過放電電圧時に各々が基準電圧Ｅ１、Ｅ２（＋１．５Ｖ）と比較できるよう分圧する抵抗群である。更に、コンパレーターＣＯＭＰ５は、基準電圧値Ｅ３（＋０．４Ｖ）とマイナス側端子（Ｅｂ−）の電圧値とを比較して過電流の検出に使用するものである。
【００７２】次に、このような基準電圧値を基準にした動作を項目毎に説明する。
（１）充電及び過充電の場合。
充電の場合には、外部の充電器との接続端子又は放電負荷端子となるプラス側端子（Ｅｂ＋）から二次電池Ａｂａｔ、Ｂｂａｔ、パワーＮＭＯＳトランジスターＱＤ、ＱＣを経て、マイナス側端子（Ｅｂ−）へ充電電流が流れる。
【００７３】充電が進み過充電状態になると過充電検出回路（コンパレーターＣＯＭＰ２、ＣＯＭＰ４）からのＨレベル信号がノアゲートＧ８を介してＬレベル信号が充電ロジックのＧＮＤレベルシフト部ＬＳＨ２に入力されグランドレベルシフト（後述する）され、ナンドゲートＧ１０の入力条件が満足しなくなり、パワーＮＭＯＳトランジスターＱＣはオフされる。
【００７４】この時、コンパレーターＣＯＭＰ２、４にヒステリシス幅電圧（例えば０．２Ｖ）の余裕を持たせアンドゲートＧ１からのヒステリシス信号がＨレベルの時はヒステリシスを解除（後述する（５）ヒステリシス解除信号の項参照）して、直ちに再度充電の開始する動作を回避する。
【００７５】同時に、コンパレーターＣＯＭＰ２の出力端子からのＨレベルの信号は、ＮＭＯＳトランジスターＱ１４をオンさせることによって、過充電オーバーフロー電流を放電させバッテリーである電池Ａｂａｔを保護する。即ち、ＮＭＯＳトランジスターＱ１４がオンすると、電池Ａｂａｔのプラス側に接続されている端子ＣＰＵを介して抵抗Ｒ１１に電流が流れ、ヒステリシス幅分低い電圧（例えば４．２Ｖ）まで放電する。尚、電池Ｂｂａｔで使用されるコンパレーターＣＯＭＰ４及びＰＭＯＳトランジスターＱ１５等についても同様の機能をするのでその説明を省略する。
【００７６】即ち、充電電流を遮断後、直ちに充電をしないようにヒステリシスを持たせる回路を作動させると共に、過充電オーバーフロー電流を放電させることによって、バッテリー（電池Ａｂａｔ、Ｂｂａｔ）を保護することができる。
【００７７】（２）過放電の場合。
プラス側端子（Ｅｂ＋）とマイナス側端子（Ｅｂ−）とに負荷をつなぐことによって、バッテリー（電池Ａｂａｔと電池Ｂｂａｔ）は放電状態となる。この放電状態は、コンパレーターＣＯＭＰ１及びコンパレーターＣＯＭＰ３を中心とする過放電検出回路によって常時監視されている。以下、電池Ａｂａｔの過放電状態を検出するコンパレーターＣＯＭＰ１を中心に説明する。即ち、放電状態が続き、例えば電池Ａｂａｔの電圧が過放電電圧（例えば２．４Ｖ）になると、基準電圧値Ｅ１（＋１．５Ｖ）と比較され、コンパレーターＣＯＭＰ１の出力端子からはＨレベルの信号が出力する。
【００７８】コンパレーターＣＯＭＰ１の出力端子からのＨレベル信号は、ノアゲートＧ２を介してノアゲートＧ３に入力され、Ｈレベル信号を出力する。このノアゲートＧ３からのＨレベル信号はノアゲートＧ９に入力され、その出力信号はＬレベルになって、パワーＮＭＯＳトランジスターＱＤをオフして放電電流を遮断する。
【００７９】一方、ノアゲートＧ３からのＨレベル信号はナンドゲートＧ４に入力され、パワーダウンラッチ回路のナンドゲートＧ６にＬレベル信号を入力し、ナンドゲートＧ５、Ｇ６でラッチ状態にして、この状態をホールドすることによってパワーダウン信号（ＰＤＢ）がＬレベルになる。
【００８０】同時に、ＰＭＯＳトランジスターＱ１１を介してパワーダウン信号（ＰＤＡ）もＬレベルになる。
【００８１】この、Ｌレベルになったパワーダウン信号（ＰＤＢ）は、パワーダウンスイッチＰＤＳＷ２を開状態にして基準電圧源２９を遮断することによって基準電圧値Ｅ１、Ｅ２、Ｅ３をオフする。
【００８２】更に、Ｌレベルとなったパワーダウン信号（ＰＤＡ）は、パワーダウンスイッチＰＤＳＷ２，３，４を開状態にしてコンパレーターＣＯＭＰ１〜５に供給されている電源、及びラダー抵抗群（抵抗Ｒ１４、Ｒ１５、Ｒ１１、Ｒ１７、Ｒ１８、Ｒ１９）に供給している電源を遮断する。
【００８３】このパワーダウン時は、コンパレーターＣＯＭＰ２、ＣＯＭＰ４の出力はＬレベル信号、コンパレーターＣＯＭＰ１、ＣＯＭＰ３の出力はＨレベルの信号、コンパレーターＣＯＭＰ５の出力はＬレベルの信号、遅延用ＣＲの出力はＨレベルの信号になるように回路構成を切り換える。
【００８４】（３）過電流検出の場合。
過電流の検出はコンパレーターＣＯＭＰ５を中心とした回路によって構成され、基準電圧値Ｅ３（＋０．４Ｖ）と比較して検出する。即ち、パワーＮＭＯＳトランジスターＱＤ及びパワーＮＭＯＳトランジスターＱＣのオン抵抗（例えば合計して１００ｍΩ）による電圧降下で生ずる電位差が基準電圧値Ｅ３（＋０．４Ｖ）を越えると、コンパレーターＣＯＭＰ５の出力端子の信号がＨレベルとなる。
【００８５】コンパレーターＣＯＭＰ５の出力端子からのＨレベルの信号は、抵抗Ｒ４とキャパシタＣ２によって構成された遅延用ＣＲから発生する時間帯（例えば約１．８ｍｓｅｃ）の経過後にノアゲートＧ９を介してパワーＮＭＯＳトランジスターＱＤをオフして放電電流を遮断する。この状態の時、即ち、パワーＮＭＯＳトランジスターＱＤがオフされると、プラス側端子（Ｅｂ＋）とマイナス側端子（Ｅｂ−）に接続されている負荷を介して、端子（Ｅｂ＋）の高い電圧が端子ＶＭの電圧値となる。従って、端子ＶＭに生じた高い電圧値は、ほぼプラス側端子（Ｅｂ＋）に生じている電圧値に近い値となり、コンパレータＣＯＭＰ５の出力側の過電流検出信号をＨレベルにホールドすることができる。
【００８６】ここで、プラス側端子（Ｅｂ＋）とマイナス側端子（Ｅｂ−）との間に接続されている負荷を外すと、ＮＭＯＳトランジスターＱ１３及び抵抗Ｒ５を介して端子ＶＭの電圧を約０Ｖまで引き下げることによってコンパレーターＣＯＭＰ５の出力端子の過電流検出信号はＬレベルになり過電流状態から復帰することができる。
【００８７】又、抵抗Ｒ４とキャパシターＣ２とからなる遅延用ＣＲは所定時間（例えば約１．８ｍｓｅｃ）以上の時間を持たせてある。これはコンデンサー負荷等などで瞬間的な大電流が流れた時に、パワーＮＭＯＳトランジスターＱＤをオフさせないために設けたものである。
【００８８】（４）パワーダウン禁止ロジック。
パワーダウン禁止ロジックは、ノアゲートＧ３とナンドゲートＧ４とから構成され、前記した瞬間的な大電流等で過放電が働き、パワーダウンモードとなることを防止する回路である。即ち、過電流検出が働くような大電流では、バッテリーの内部抵抗で端子電圧が過放電検出状態まで下がることがある。そして、コンデンサー負荷や間違ってショートした場合にパワーダウンモードになってしまっては実用上きわめて不都合である。そこで、コンパレーターＣＯＭＰ５が作動して出力端子からＨレベルの信号が出力されると、即座にノアゲートＧ３に入力してパワーダウンモードに入るのを禁止する。
【００８９】又、電池ＡｂａｔとＢｂａｔからなるバッテリーのバランスが極端に相違して片方の電池は過充電状態（例えば、充電後、オーバーフロー放電中）の時も、他方の電池が過放電状態になってもナンドゲートＧ４によりパワーダウンモードに入るのを禁止する。従って、もしオーバーフロー放電の時にオフされることによって、過充電状態のままで放置されることを未然に防止してバッテリーを保護できる。
【００９０】（５）ヒステリシス解除信号（アンドゲートＧ１の出力信号）。
過充電状態（例えば、充電直後）で放電すると、パワーＮＭＯＳトランジスターＱＣがオフしているため、放電電流が寄生ダイオードＤ２に流れ、寄生ダイオードＤ２の順方向電圧（例えば約０．７Ｖ）によって、端子ＶＭの電圧が高くなり、過電流検出回路が働いて放電ができなくなる。
【００９１】そのため、過電流検出回路のコンパレーターＣＯＭＰ５の出力端子の信号がＨレベルになった場合には、コンパレーターＣＯＭＰ２、ＣＯＭＰ４のヒステリシス解除回路にＨレベル信号を入力して強制的にヒステリシスを解除する。ヒステリシスが解除されると、過充電検出が正常状態に戻るのでパワーＮＭＯＳトランジスターＱＤがオンとなり放電が可能となる。
【００９２】尚、電池Ａｂａｔ又は電池Ｂｂａｔとのどちらかが過放電状態の時は、アンドゲートＧ１によりヒステリシスの解除が禁止される。過放電状態では、放電電流を流すことが出来ないのにヒステリシスを解除するとパワーダウンモードとなってしまい、過充電状態の電池Ａｂａｔ又は電池Ｂｂａｔはオーバーフロー電流がオフとなり、過充電状態のままとなってしまうことを回避してバッテリーを保護するためである。尚、片側が過充電、もう一方が過放電という状態は非常に希なケースである。
【００９３】（６）パワーダウンモード時からの充電。
プラス側端子（Ｅｂ＋）とマイナス側端子（Ｅｂ−）間に充電器をつなぐと両端子間に充電電圧が掛かり、バッテリー電圧（電池Ａｂａｔ、Ｂｂａｔ間電圧）よりも充電電圧が高いのでマイナス側端子（Ｅｂ−）の電圧が電池Ｂｂａｔのマイナス側電圧（ＧＮＤ）より低くなる。パワーダウンモード時は、前記したようにパワーＮＭＯＳトランジスターＱＤとパワーＮＭＯＳトランジスターＱＣとが共にオフの状態となっている。
【００９４】この状態において、マイナス側端子（Ｅｂ−）の電位、即ち端子ＶＭの電位がＧＮＤより下がるのでＮＭＯＳトランジスターＱ１２のゲート端子とソース端子間に正の電圧が掛かる。従って、ＮＭＯＳトランジスターＱ１２がオンできる状態になる。ＮＭＯＳトランジスターＱ１２がオンすると、ナンドゲートＧ５の入力がＬレベル信号になるので、もう一方の入力の状態に拘らず出力がＨレベル信号となり、パワーダウン解除の準備が出来る（後述する（７）パワーダウンモードからの復帰の項参照）。
【００９５】ＮＭＯＳトランジスターＱ１２がオンするとオアゲートＧ７、ナンドゲートＧ１０を介してＰＭＯＳトランジスターＱ９がオン、ＮＭＯＳトランジスターＱ１０がオフの状態になり端子ＯＶの電位が端子ＶＤＤを介してプラス側端子（Ｅｂ＋）の電位となり、パワーＮＭＯＳトランジスターＱＣをオンにして充電が開始し充電電流を流すことができる。
【００９６】同時に、ノアゲートＧ１１の入力がＬレベル信号となるので（もう一方の入力は過放電状態なのでＬレベル信号）、ノアゲートＧ１１の出力はＨレベルの信号となりＮＭＯＳトランジスターＱ１２のゲート端子の信号をＨレベルにする。従って、ＮＭＯＳトランジスターＱ１２とノアゲートＧ１１とで起動状態がホールドされることになる。
【００９７】ここで、パワーＮＭＯＳトランジスターＱＣがオンするとマイナス側端子（Ｅｂ−）の電圧は上昇しＧＮＤよりも少し低い電圧となる。この電圧は電池Ａｂａｔ、Ｂｂａｔの保持電圧により状況が変化する。即ち、電池Ａｂａｔ、Ｂｂａｔの保持電圧が０Ｖでは、パワーＮＭＯＳトランジスターＱＣのドレーン端子とソース端子間の電圧はパワーＮＭＯＳトランジスターＱＣのゲート端子とソース端子間のカットオフ電圧Ｖｇｓｏｆｆ（例えば２Ｖ）以下にならない。
【００９８】このことにより、パワーＮＭＯＳトランジスターＱＣは、ゲート電圧が０Ｖ、ソース電圧、即ち端子ＶＭの電圧がマイナスでオンとなり充電電流を流す。この時はパワーＮＭＯＳトランジスターＱＤはオフなので充電電流は、パワーＮＭＯＳトランジスターＱＤの寄生ダイオードＤ１を通り流れることになる。
【００９９】又、充電ロジックのＧＮＤレベルは端子ＶＭの電位となっているので、パワんＭＯＳトランジスターＱＤ、ＱＣで生じる充電による電圧降下分の電圧が充電ロジックの動作用の電圧源となる。
【０１００】少し充電が進み、バッテリーの保持電圧が上昇すると共にパワーＮＭＯＳトランジスターＱＣのゲート電圧も上昇し、端子ＶＭの電位のマイナス分が減少する。更に充電が進みパワーダウンモードを脱するとパワーＮＭＯＳトランジスターＱＤがオンして端子ＶＭの電位は略０Ｖとなる。
【０１０１】電池Ａｂａｔ、Ｂｂａｔの電圧が両方とも過放電電圧以上になるとコンパレーターＣＯＭＰ１、ＣＯＭＰ２の出力端子の信号が両方ともＬレベル信号となり、ノアゲートＧ２の出力端子の信号がＨレベル信号になり、ナンドゲートＧ６の入力端子の信号がＨレベル信号となる。一方、ナンドゲートＧ５の入力端子の信号はＬレベル信号なのでナンドゲートＧ５の出力はＨレベル信号となって、ナンドゲートＧ６の２つの入力がＨレベル信号になるので、パワーダウン回路のラッチは反転してパワーダウンモードから脱する。
【０１０２】同時にノアゲートＧ２の出力がＨレベル信号になることでアンドゲートＧ１１の入力がＨレベル信号となり、ナンドゲートＧ１１のもう一方の入力レベルにかかわらずナンドゲートＧ１１の出力がＬレベル信号となり、ＮＭＯＳトランジスターＱ１２とナンドゲートＧ１１とによる起動状態のホールドが解除される。又、ノアゲートＧ３の出力端子のＬレベル信号により、ノアゲートＧ９を介してパワーＮＭＯＳトランジスターＱＤをオンにして正常状態の充電となる。
【０１０３】（７）パワーダウンモードからの復帰。
パワーダウンモードからの復帰は、パワーダウン信号ＰＤＡ、ＰＤＢがＬレベルからＨレベルになることによって復帰することができる。このパワーダウン信号ＰＤＡがＨレベルになるためには、バッテリー（電池Ａｂａｔ、Ｂｂａｔ）の電圧と深く関係している。即ち、パワーダウン信号ＰＤＡは、ラダー抵抗群とコンパレーターのオン／オフを制御し、パワーダウン信号ＰＤＢは基準電圧源２９のオン／オフを制御している。このパワーダウン信号ＰＤＢは充電が開始（ＮＭＯＳトランジスターＱ１２がオン、ＰＭＯＳトランジスターＱ１１はオフの状態）すると直ちにＨレベルに復帰し、パワーダウンスイッチＰＤＳＷ２を閉状態にして基準電圧源２９をオンし、基準電圧値Ｅ１、Ｅ２（＋１．５Ｖ）、Ｅ３（０．４Ｖ）が発生すると所定の基準電圧発生信号により、ＰＭＯＳトランジスターＱ１１がオンして、パワーダウン信号ＰＤＡがＬレベルになり、パワーダウンスイッチＰＤＳＷ１、３、４を閉状態にする。
【０１０４】（８）充電ロジック。
充電の開始は前記した起動回路（ノアゲートＧ１１及びＮＭＯＳトランジスターＱ１２で構成）からのＬレベルの信号がオアゲートＧ７に入力され、その出力信号はＨレベルとなり、ナンドゲートＧ１０の一方の入力条件を満足する。他方のナンドゲートＧ１０の入力条件はＧＮＤレベルシフト部ＬＳＨ２からの信号であり、過充電でない場合にはＨレベル信号であるので、ナンドゲートＧ１０の入力条件はすべて満足され、その出力はＬレベル信号となり、ＰＭＯＳトランジスターＱ９をオンし、ＮＭＯＳトランジスターＱ１０をオフすることにより、端子ＯＶの信号がＨレベルになり、パワーＮＭＯＳトランジスターＱＣをオンさせ、充電電流が流れる。
【０１０５】上記充電電流が継続した状態に於て、もし、過充電状態となると過充電検出回路からの信号はＬレベルとなってグランドレベルシフト（後述する）をしてナンドゲートＧ１０に入力され入力条件が満足しなくなり、その出力端子はＨレベルの信号となり、端子ＣＯの信号がＬレベルの信号になって、パワーＮＭＯＳトランジスターＱＣがオフし、充電電流は遮断される。
【０１０６】グランドレベルシフトについては図４及び図５によって説明する。このグランドレベルシフトとは、放電側グランド（電池のグランド端子ＶＳＳの電位）であるパワーＮＭＯＳトランジスターＱＤのソース電位と、充電側グランド（端子ＶＭの電位）であるハイパワーＮＭＯＳトランジスターＱＣのソース端子の電位とをシフトして同一電位にするものである。そして、図５R>５は、前記説明した図３に示した全体回路図の内、パワーＮＭＯＳトランジスターＱＤとパワーＮＭＯＳトランジスターＱＣとを中心にした充放電回路であって、充電するパワーＮＭＯＳトランジスターＱＣと、放電するパワーＮＭＯＳトランジスターＱＤは夫々、端子ＶＭの電位、端子ＶＳＳの電位に対して０Ｖにしないと完全にオフする事ができない。
【０１０７】この不都合を解決すべく充電ロジックに抵抗を設けて、所謂グランドレベルシフト機能を付加する。このグランドレベルシフトについて、図５を参照にして詳細に説明すると、図５は、前記説明した図３の充電ロジックのＭＯＳトランジスターをＱＰとＱＮとし、抵抗Ｒで表したものである。
【０１０８】即ち、ｘ点である端子ＶＳＳの電位がＬレベルの信号の時に端子ＶＭの電位が、端子ＶＳＳの電位と同電位であれば、ＭＯＳトランジスターＱＰがオンし、ＭＯＳトランジスターＱＮがオフすることによってＯＵＴ信号がＨレベルとなり、何ら問題はない。しかし、もし抵抗Ｒを介在させない状態で端子ＶＭの電位が低くなると（充電中は必ずこの状態となる）、ＭＯＳトランジスターＱＮもオンしてしまい、ＭＯＳトランジスターＱＰとＭＯＳトランジスターＱＮが、共にオンとなってしまう、即ちショート状態となるので、ＯＵＴ信号のＨレベル状態が不確定状態のレベルとなり、更に、ショート電流がＭＯＳトランジスターＱＰとＭＯＳトランジスターＱＮ間に流れるという不都合が生じる。
【０１０９】そこで、図５に示すように、ＭＯＳトランジスターＱＰとＭＯＳトランジスターＱＮの間に抵抗Ｒを介在させることによって、ＭＯＳトランジスターＱＮがオンしても、ｙ点がＬレベルとなるだけであって、ＯＵＴ信号のＨレベル状態は確保される。この抵抗Ｒにはショート電流が流れることになるので、抵抗値は数Ｋオーム〜数Ｍオームにする必要がある。尚、このショート電流は充電時だけ流れる。又、ｘ点がＨレベルの時は、端子ＶＭの電位が低くなっても、高くなってもＯＵＴ信号はＬレベル（即ち端子ＶＭの電位）となる。
【０１１０】（９）パワーダウンモード時における回路。
パワーダウンモードに入ると各コンパレーターの出力は切り放され、夫々必要な信号状態になっている。即ち、過充電検出出力の信号はＬレベル、過放電検出出力の信号はＨレベル、過電流検出出力の信号はＬレベル、に維持され、適宜ＭＯＳトランジスター等を組み込んでパワーダウン信号により制御するようにできる。又、定電流回路のＮＭＯＳトランジスターＱ１３は、無負荷時における端子ＶＭの電圧を０Ｖにする回路であり、パワーダウンモードの時は当然にオフされている。
【０１１１】そのほか、端子ＶＤＤ、ＣＰＵ、ＣＰＤ、ＶＳＳ、ＶＭについている抵抗Ｒ１０、Ｒ１１、Ｒ１２、Ｒ１３、Ｒ２２は保護用のものであり、基本的には抵抗による電位差は生じない。
【０１１２】
【発明の効果】以上説明したように本発明のバッテリー保護回路は、以下のような効果を奏する。
（１）過放電状態から、再び充電開始の状態を二次電池の端子間に充電電圧が発生したことを検出して充電状態を保持する状態保持手段を備えたことによって、いわゆるパワーダウンモードから充電状態への復帰を容易に行うことができる。
【０１１３】（２）状態保持手段は、二次電池の電圧が過放電領域を脱出するまで、充電状態を保持することによって、確実にパワーダウンモードから復帰することができる。
【０１１４】（３）パワーダウンモードからの解除は、基準電圧を発生させた後、パワーダウンスイッチ手段を導通状態にすることによって、パワーダウンモードからの復帰を確実に行うことができる。
【０１１５】（４）パワーダウンスイッチ手段が非導通時であった場合に二次電池の電圧が略０Ｖの場合は、強制的に二次電池充電可能状態にする強制手段を備えたことによって、スイッチ手段を制御する電圧がなくてもパワーダウンモードから復帰することができる。
【０１１６】（５）いずれかの二次電池が過充電状態の場合は、パワーダウンスイッチ手段が非導通状態にならないようにするパワーダウン禁止手段を備えたことによって、過充電状態にある二次電池のいわゆるオーバーフロー電流を流すことができ、電池の寿命を長くすることができる。
【０１１７】（６）瞬間的に大電流が流れた場合には、パワーダウンモードにならないような防止手段を備えたことによって、コンデンサー負荷等の瞬間的に生じる大電流の発生や、瞬間的なショート状態が発生してもパワーダウンモードにならないので、一時的な外部変動に対しても安定してバッテリーの電圧を供給することができる。
【図面の簡単な説明】
【図１】本発明に係るバッテリー保護回路の全体ブロックダイヤグラム図である。
【図２】同、バッテリー放電特性をグラフで表した説明図である。
【図３】同、全体の回路図である。
【図４】同、パワーＭＯＳトランジスターのグランド（ＧＮＤ）の様子を示した説明図である。
【図５】図８で示したグランド（ＧＮＤ）をシフトして同電位にする、所謂グランドレベルシフトの例をブロック図で示した説明図である。
【符号の説明】
１ バッテリー保護回路
２ 検出部
３ 制御部
４ 復帰部
５ パワーダウンＳＷ部
６ 充放電スイッチ部
７ 電池電圧検出部
８ 過電流検出部
９ 放電系制御ロジック部
１０ 放電ＳＷ制御部
１１ ＧＮＤレベルシフト部
１２ 充電系制御ロジック部
１３ 充電ＳＷ制御部
１４ パワーダウン制御部
１５ 起動回路充電検出部
１６ 放電カーブ
１７ 過放電電圧値
１８ 過放電領域
１９ 残存容量
２０、２１ 放電方向
２３ ヒューズ
２８ 起動部
Ａｂａｔ、Ｂｂａｔ 電池
ＣＯＭＰ１〜ＣＯＭＰ５ コンパレーター
Ｃ２ キャパシター
Ｃ３ 平滑用キャパシター
Ｄ１、Ｄ２ 寄生ダイオード
Ｅｂ＋ プラス側端子
Ｅｂ− マイナス側端子
Ｇ２、Ｇ３，Ｇ８、Ｇ９、Ｇ１１ ノアゲート
Ｇ１ アンドゲート
Ｇ４、Ｇ５、Ｇ６、Ｇ１０ ナンドゲート
Ｇ７ オアゲート
ＰＤＳＷ１〜４ パワーダウンスイッチ
Ｑ１〜Ｑ１５ ＭＯＳトランジスター
ＱＣ、ＱＤ パワーＭＯＳトランジスター
ＣＰＵ，ＶＤＤ、ＶＣ、ＣＰＤ、ＶＳＳ、ＤＯ、ＯＶ、ＶＭ 端子
【特許請求の範囲】
【請求項１】 二次電池と、該電池の電圧を検出すると共に、該検出電圧と基準電圧とを比較して上記二次電池の過放電状態又は過充電状態を検知する状態検知手段と、放電電流又は充電電流を遮断するための第一及び第二のスイッチ手段と、上記状態検知手段の検知結果に基づいて上記第一及び第二のスイッチ手段の導通及び非導通を制御する制御手段と、上記状態検知手段に供給する電源及び基準電圧源を遮断するためのパワーダウンスイッチ手段と、上記状態検知手段により過放電状態が検知された場合に上記パワーダウンスイッチ手段を非導通状態にするパワーダウン手段と、過放電状態から再び充電が開始された場合に上記パワーダウンスイッチ手段を非導通状態から導通状態に復帰させるパワーダウン解除手段とを備えたバッテリー保護回路において、上記過放電状態から、再び充電開始の状態を上記二次電池の端子間に充電電圧が発生したことにより検出し、検出された充電状態を保持する状態保持手段を備えたことを特徴とするバッテリー保護回路。
【請求項２】 上記状態保持手段は、上記二次電池の電圧が過放電領域を脱出するまで、上記充電状態を保持することを特徴とする請求項１記載のバッテリー保護回路。
【請求項３】 上記二次電池が複数直列につながれたバッテリー保護回路にあっては、上記パワーダウン手段は上記状態検知手段により少なくとも１つの上記二次電池の過放電状態が検知された場合に上記パワーダウンスイッチ手段を非導通状態にすることを特徴とする請求項２に記載のバッテリー保護回路。
【請求項４】 上記パワーダウン解除手段は、上記状態検知手段における基準電圧用パワーダウンスイッチ手段を先に導通状態にし、基準電圧の発生を検知してから他のパワーダウンスイッチ手段を導通状態にすることを特徴とする請求項２に記載のバッテリー保護回路。
【請求項５】 上記パワーダウンスイッチ手段が、非導通時であって、上記二次電池の電圧が略０Ｖの場合は、強制的に上記二次電池充電可能状態にする強制手段を備えたことを特徴とする請求項１又は請求項３に記載のバッテリー保護回路。
【請求項６】 いずれかの上記二次電池が過充電状態の場合は、上記パワーダウンスイッチ手段が非導通状態にならないようにするパワーダウン禁止手段を備えたことを特徴とする請求項３に記載のバッテリー保護回路。
【請求項７】 瞬間的に大電流が流れた場合には、該大電流を検出する過電流検出手段を設け、該過電流検出手段の検出信号に基づいて上記パワーダウンスイッチ手段が非導通状態にならないように、パワーダウン禁止手段を備えたことを特徴とする請求項１、３又は６に記載のバッテリー保護回路。
【請求項８】 複数の上記二次電池の電池バランスを取る手段を備えたことを特徴とする請求項３に記載のバッテリー保護回路。
【請求項１】 二次電池と、該電池の電圧を検出すると共に、該検出電圧と基準電圧とを比較して上記二次電池の過放電状態又は過充電状態を検知する状態検知手段と、放電電流又は充電電流を遮断するための第一及び第二のスイッチ手段と、上記状態検知手段の検知結果に基づいて上記第一及び第二のスイッチ手段の導通及び非導通を制御する制御手段と、上記状態検知手段に供給する電源及び基準電圧源を遮断するためのパワーダウンスイッチ手段と、上記状態検知手段により過放電状態が検知された場合に上記パワーダウンスイッチ手段を非導通状態にするパワーダウン手段と、過放電状態から再び充電が開始された場合に上記パワーダウンスイッチ手段を非導通状態から導通状態に復帰させるパワーダウン解除手段とを備えたバッテリー保護回路において、上記過放電状態から、再び充電開始の状態を上記二次電池の端子間に充電電圧が発生したことにより検出し、検出された充電状態を保持する状態保持手段を備えたことを特徴とするバッテリー保護回路。
【請求項２】 上記状態保持手段は、上記二次電池の電圧が過放電領域を脱出するまで、上記充電状態を保持することを特徴とする請求項１記載のバッテリー保護回路。
【請求項３】 上記二次電池が複数直列につながれたバッテリー保護回路にあっては、上記パワーダウン手段は上記状態検知手段により少なくとも１つの上記二次電池の過放電状態が検知された場合に上記パワーダウンスイッチ手段を非導通状態にすることを特徴とする請求項２に記載のバッテリー保護回路。
【請求項４】 上記パワーダウン解除手段は、上記状態検知手段における基準電圧用パワーダウンスイッチ手段を先に導通状態にし、基準電圧の発生を検知してから他のパワーダウンスイッチ手段を導通状態にすることを特徴とする請求項２に記載のバッテリー保護回路。
【請求項５】 上記パワーダウンスイッチ手段が、非導通時であって、上記二次電池の電圧が略０Ｖの場合は、強制的に上記二次電池充電可能状態にする強制手段を備えたことを特徴とする請求項１又は請求項３に記載のバッテリー保護回路。
【請求項６】 いずれかの上記二次電池が過充電状態の場合は、上記パワーダウンスイッチ手段が非導通状態にならないようにするパワーダウン禁止手段を備えたことを特徴とする請求項３に記載のバッテリー保護回路。
【請求項７】 瞬間的に大電流が流れた場合には、該大電流を検出する過電流検出手段を設け、該過電流検出手段の検出信号に基づいて上記パワーダウンスイッチ手段が非導通状態にならないように、パワーダウン禁止手段を備えたことを特徴とする請求項１、３又は６に記載のバッテリー保護回路。
【請求項８】 複数の上記二次電池の電池バランスを取る手段を備えたことを特徴とする請求項３に記載のバッテリー保護回路。
【図１】
【図５】
【図２】
【図４】
【図３】
【図５】
【図２】
【図４】
【図３】
【公開番号】特開平６−１０４０１５
【公開日】平成６年（１９９４）４月１５日
【国際特許分類】
【出願番号】特願平４−２７４９４５
【出願日】平成４年（１９９２）９月１７日
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【出願人】（０００２３０３０８）日本モトローラ株式会社 (10)
【公開日】平成６年（１９９４）４月１５日
【国際特許分類】
【出願日】平成４年（１９９２）９月１７日
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【出願人】（０００２３０３０８）日本モトローラ株式会社 (10)
[ Back to top ]