マイクロコンピュータ

【目的】アドレスバスを拡張するためのレジスタと、拡張されたアドレスバスの有効、無効の決定をする制御回路を設けることにより、アクセス可能なレジスタを必要な数だけ置けるようにして、マイクロコンピュータのレジスタ拡張性能を容易に向上できるようにした。
【構成】アドレスバス１０によってアドレッシングされるレジスタの出力サブアドレス２３を拡張されたアドレスバスとして、アドレスバスのデコード出力サブデータ２４により、拡張されたアドレスバスの有効、無効を制御する拡張されたアドレスバスによりアドレッシングされるレジスタ４〜６を置く。

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、アドレスバスでアドレッシングされるレジスタを有するマイクロコンピュータに関する。
【０００２】
【従来の技術】従来、図２に示すようにアドレスバス１０をデコーダ１２でデコードした出力と書込クロック２１を入力する各書込クロック発生回路１５の出力をクロックとするフリップフロップ１６、１７が、データバス１１をデータとしてレジスタ１を構成し、また、デコーダ１３でデコードした出力から同様にレジスタ２を構成し、またデコーダ１４でデコードした出力から同様にレジスタを構成し、各々の出力１８−１、１８−２、１９−１、１９−２、２０−１、２０−２を得るレジスタ群２２を有するマイクロコンピュータが知られていた。なお、レジスタ２、３はレジスタ１と同一の回路である。
【０００３】
【発明が解決しようとする課題】しかし、従来の技術の図２に示す構成のレジスタ群では、アクセス可能なレジスタの数が４個以下になってしまう。即ち、アドレスバスのビット数をｎとすると、アクセス可能なレジスタの数は２のｎ乗以下となるという欠点があった。
【０００４】そこで、この発明の目的は従来のこのような欠点を解決するため、アドレスバスを拡張するためのレジスタと、拡張されたアドレスバスの有効、無効を決定スる制御回路を設けることにより、アドレスバスを拡張し、よってアドレスバスのビット数をｎとすると、アクセス可能なレジスタの数を２のｎ乗以上としたマイクロコンピュータを得ることである。
【０００５】
【課題を解決するための手段】上記課題を解決するために、この発明はアドレスバスでアドレッシングされるレジスタを有するマイクロコンピュータにおいて、アドレスバスを拡張するためのレジスタと、拡張されたアドレスバスの有効、無効の決定を制御回路を有する構成とし、アクセス可能なレジスタを必要な数だけ置くことが図れるようにした。
【０００６】
【作用】上記のように構成されたマイクロコンピュータにおいては、アクセス可能なレジスタを必要な数だけ置けるので、マイクロコンピュータのレジスタ拡張性能が容易に向上できる。
【０００７】
【実施例】以下に、この発明の実施例を図に基づいて説明する。図１は、レジスタ群の構成図である。図１の構成要素である従来のレジスタ群２２は図２と同一に構成される。従来のレジスタ群２２のうち、１組のレジスタの出力を拡張されたアドレスバス（以後サブアドレス２３と称す）とする。サブアドレス２３は、アドレスバス１０のデコーダ２５の出力サブデータ２４とともにデコーダ２６に入力される。デコーダ２６の出力は、図２で示したレジスタ１と同一の構成のレジスタ４へ入力される。レジスタ４へは、さらに書込クロック２１、データバス１１が入力される。またデコーダ２７でデコードした出力から同様にレジスタ５を構成し、またデコーダ２８でデコードした出力から同様にレジスタ６を構成し、各々の出力２９、３０、３１を得るレジスタ群３２を構成する。
【０００８】このようにアドレスバスでアドレッシングされるレジスタの出力と、アドレスバスのデコード出力によって拡張されたアドレス空間を構成し、拡張されたアドレスバスによってアドレッシングされるレジスタを設けることができる。拡張されたアドレスバスを出力するレジスタと、アドレスバスのデコード出力１組によって構成される拡張されたアドレスのビット数は、拡張されたアドレスバスを出力するレジスタのビット数となる。これは、通常、データバスのビット数であり、これをｍとすると、拡張されたアドレスバスによってアドレッシングされアクセス可能なレジスタの数を２のｍ乗個まで設けることができる。
【０００９】図３は、図１に対してさらに拡張されたレジスタ群の構成図である。レジスタ群３２は、図１と同一に構成される。レジスタ群３２のうち、１組のレジスタの出力を拡張されたアドレスバス（以後サブアドレスａ３７と称す）とする。サブアドレスａ３７は、サブアドレス２３とサブデータ２４を入力とするデコーダ３３の出力サブデータａ３８とともにデコーダ３４に入力される。デコーダ３４の出力は、図２で示したレジスタ１と同一の構成のレジスタ７へ入力される。レジスタ７へは、さらに書込クロック２１、データバス１１が入力される。また、デコーダ３５でデコードした出力から同様にレジスタ８を構成し、また、デコーダ３６でデコードした出力から同様にレジスタ９を構成し、各々の出力を得るレジスタ群を構成する。
【００１０】このように、図１で説明した拡張されたアドレスバスでアドレッシングされるレジスタの出力と、拡張されたアドレスバスのデコード出力によって、さらに拡張されたアドレス空間を構成し、さらに拡張されたアドレスバスによってアドレッシングされるレジスタを設けることができる。
【００１１】以上の説明より、アドレス空間の拡張が何重にも繰り返し行えることは明白であり、従って、アクセス可能なレジスタを数の限りなく設けることができる。
【００１２】
【発明の効果】この発明は、以上説明したようにマイクロコンピュータをアドレスバスを拡張するためのレジスタと、拡張されたアドレスバスの有効、無効を決定する制御回路を有する構成としたので、アクセス可能なレジスタを必要な数だけ置けるので、マイクロコンピュータの性能向上が容易に達成できるという効果がある。
【図面の簡単な説明】
【図１】本発明のマイクロコンピュータの有するレジスタ群の構成図である。
【図２】従来のマイクロコンピュータの有するレジスタ群の構成図である。
【図３】本発明のマイクロコンピュータの有するレジスタ群の他の構成図である。
【符号の説明】
１、２、３、４、５、６、７、８、９レジスタ
１０−１、１０−２アドレスバス
１１−１、１１−２データバス
１２、１３、１４、２５、２６デコーダ
２７、２８、３３、３４、３５、３６デコーダ
１５書込クロック発生回路
１６、１７フリップフロップ
１８−１、１８−２、１９−１、１９−２、２０−１、２０−２出力
２９−１、２９−２、３０−１、３０−２、３１−１、３１−２出力
２１書込クロック
２２従来のレジスタ群
２３−１、２３−２サブアドレス
２４サブデータ
３２レジスタ群
３７−１、３７−２サブアドレスａ
３８サブデータａ

【特許請求の範囲】
【請求項１】アドレスバスでアドレッシングされるレジスタを有するマイクロコンピュータにおいて、前記アドレスバスでアドレッシングされるレジスタの内のいくつかをアドレスバスを拡張するためのレジスタとして用い、拡張されたアドレスバスの有効、無効を決定する制御回路を有するマイクロコンピュータ。

【図１】