【課題】余分のピンを使用すること、およびそれに関わる費用は、ある厳しい予算の環境下で、チップサイズおよび回路基板の大きさが決定的な要因である場合には、関心事項になる。
【解決手段】電力コントローラは、異なるタイプのメモリデバイスに異なるレベルの電力を供給するように構成される。電力コントローラは、メモリデバイスに供給する電力を制御する制御モードを選定する選定ユニットを含む。選定ユニットは、モード信号を受信するように構成された第１の入力と、いくつかの制御モード信号を受信するように構成された複数の制御入力と、メモリデバイスに電力を出力するように構成された複数の出力とを含む。選定ユニットは、受信したモード信号に従って制御モードを選定し、制御モード信号に従って電力を出力する。 （もっと読む）

【課題】データ用電流パスの占有面積を最小化し、かつ動作速度の低下も抑制する。
【解決手段】半導体装置１０は、互いに積層されたインタフェースチップＩＦ及び複数のコアチップと、インタフェースチップＩＦと複数のコアチップのそれぞれとを接続するデータ用電流パスとを備え、インタフェースチップＩＦは、複数のコアチップに対して同時にリードコマンドを供給するコマンドデコーダ３２を有し、複数のコアチップはそれぞれ、メモリセルアレイ５０と、当該コアチップに割り当てられた層アドレスＬＩＤを記憶する層アドレス発生回路４６と、リードコマンドに応じてメモリセルアレイ５０からリードデータを読み出し、層アドレス発生回路４６に記憶される層アドレスＬＩＤに応じたタイミングで、上記データ用電流パスを介してインタフェースチップＩＦに出力するデータコントロール回路５４とを有する。 （もっと読む）

【課題】マイクロコントローラのフラッシュメモリに記憶されたプログラムにより電子機器本体を制御する電子機器において、製造コストの低下を図りかつ固有情報の書き換えを速やかに行う。
【解決手段】フラッシュメモリ５内の固有情報領域７に外部コンピュータ４から固有情報群を事前に書き込んでおく。固有情報群は例えばシンセサイザ回路部２に使用される標準のパラメータ群及び周波数シンセサイザ１の仮番号である。マイクロコントローラ３のＲＡＭ８には、固有情報領域７と同容量の読み出し領域８１が割り当てられ、電源投入時に固有情報領域７から読み出し領域８１に固有情報群が読み出される。外部コンピュータ４からの指示により当該固有情報群の一部を書き換え、その後固有情報領域７内の固有情報群を一括消去した後、読み出し領域８１内の固有情報群を一括して固有情報領域７に書き込む。 （もっと読む）

【課題】デジタル信号処理システムにおけるメモリアクセスを提供する。
【解決手段】一例では、デジタル信号処理システムは、複数の単一ポートのメモリデバイスに接続されたメモリインタフェースから構成されたマルチポートのメモリを有する。メモリインタフェースは、プロセッサが単一アドレス空間を使用して単一ポートのメモリデバイスに格納されたデータにアクセスするために使用できるアクセスポートを提供する。プロセッサは、複数のアクセスポートに接続され、同時に複数の異なるメモリアドレスのデータへのアクセスを要求するためにこれらを使用してもよい。デジタル信号処理システムは、メモリインタフェースに接続された単一ポートのメモリデバイスの総数が３以上の素数になるように構成される。素数の数のメモリデバイスが使用されるため、異なるメモリアドレスのデータが同じ単一ポートのメモリデバイスにある可能性が最小化され、メモリアクセス速度を増加させる。 （もっと読む）

【課題】デュアルポートメモリを提供すること。
【解決手段】デュアルポートメモリは、第1のシングルポートメモリおよび第2のシングルポートメモリを含む。第1のシングルポートメモリは、デュアルポートメモリの偶数アドレス中のデータを記憶するように構成される。第2のシングルポートメモリは、デュアルポートメモリの奇数アドレス中のデータを記憶するように構成される。デュアルポートメモリは、奇数アドレスからデータを読み出す読出動作および偶数アドレスの中へデータを書き込む書込動作を同時に実行する。デュアルポートメモリは、偶数アドレスからデータを読み出す読出動作および奇数アドレスの中へデータを書き込む書込動作を同時に実行する。 （もっと読む）

【課題】直接転送をする場合と直接転送をしない場合とが混在しても、ＭＥＭＣ設定等の追加の動作を行うことなく、１サイクル転送することを可能とする。
【解決手段】バス接続回路は、バスマスタ１０と複数のバススレーブ１２、１５とを接続する。バス接続回路は、ミラー領域アクセス検出回路１３と、処理回路２１、２２、１４とを具備する。ミラー領域アクセス検出回路１３は、バスマスタ１０が複数のバススレーブ１２、１５のうちの第１バススレーブ１２のミラー領域へアクセスすることを検出して、検出信号３５を出力する。処理回路２１、２２、１４は、検出結果３５に基づいて、当該検出結果３５に対応して予め設定されている処理を、アクセスの対象としての領域又はデータに対して実行する。 （もっと読む）

【課題】制御システムがメモリシステムのバンクグループにアクセスする際の効率を高めることが可能な情報処理システムを提供する。
【解決手段】本発明の情報処理システムは、例えば、メモリシステム２０と、アクセス制御部１５を含む制御システム１３とを備えている。メモリシステム２０は、記憶領域が複数のバンクにより構成され、この複数のバンクが複数のバンクグループにグループ化されている。アクセス制御部１５は、複数のプロセシングエンジンによるアクセスの優先順位に対応し、バンクグループ毎にレイテンシを含むアクセス情報を第１のレジスタ１５ａに保持し、バスマスタ１１ａを介してプロセシングエンジンからのアクセス要求を受けたとき、第１のレジスタ１５ａを参照し、その内容に基づいてアクセス対象のバンクグループに対するアクセスをフレキシブルに制御する。 （もっと読む）

【課題】コンピュータプログラムを予め記憶したＲＯＭを必要とせず、かつコンピュータプログラムの破損を容易に解消させる、ことを目的とする。
【解決手段】情報処理装置１０は、遠隔操作によって動作する遠隔装置に搭載され、コンピュータプログラムを実行するＣＰＵ２０、及び該コンピュータプログラムを記憶する書き込み可能なＲＡＭを備え、地上局５０が備える送受信装置５２から送信されるコンピュータプログラムを受信し、受信したコンピュータプログラムをＲＡＭへ転送し、ＲＡＭにコンピュータプログラムが記憶されている状態でＣＰＵ２０を起動させる。 （もっと読む）

【課題】規格で定められていない仕様について、より高い性能を実現できるメモリ・デバイスを提供する。
【解決手段】メモリ・デバイスは、複数のセルからなる書き込み単位ごとにデータを書き込む不揮発性のメモリと、メモリを制御するコントローラを含む。コントローラは、メモリのメモリ空間を複数のパーティションに区切って管理し、ホスト・デバイスからの書き込みデータをメモリに書き込む要求に対して書き込みデータの分割された部分である書き込みデータ部分を送信することをそのサイズを指定してホスト・デバイスに要求することを定めた書き込み手順に従い、第１パーティションへのアクセスを要求する第１コマンドの処理の完了前に第２パーティションへのアクセスを要求する第２コマンドを受け付ける。書き込みデータ部分は該データ部分および付加的データの和のサイズが書き込み単位のサイズ以下で最大となるサイズの整数倍のサイズを有する。 （もっと読む）

【課題】CPUシステム（PC,TabletPC,PDA etc.）において、CPUコアもしくはOSが32bitであると主記憶サイズは4GB以下の3.5GB程度に制約される。 現状4GB（3.5GB)を超えて搭載したメモリーは無駄となる。 また、実行速度改善に効果がある現在のRAMDISKは主記憶を使う為、主記憶サイズの制限は、32bitシステムでの性能向上の足かせとなっている。
【解決手段】DRAMのローカル・アドレスをシステム物理アドレスにマッピングする回路にDMA機能を持たせる事により、主記憶に割り振れなかったDRAM領域をRAMDISKとして経済的に使用し、かつ、それに関わるデータ転送をDRAMのローカルバス上で局所的に行う事で、従来の主記憶を使ったRAMDISKより、実行効率の良いRAMDISKを供給する。 （もっと読む）