ミラー素子
【課題】破損を低減することが可能なミラー素子を提供する。
【解決手段】ミラー素子３０は、少なくとも主表面にｎ型の不純物が導入されたｎ型ＳｉＣ基板１と、ｎ型ＳｉＣ基板１の主表面上に形成され、光を透過可能な透明電極１５とを備えている。透明電極１５に電圧を印加することによりｎ型ＳｉＣ基板１による光の反射を制御する。
【解決手段】ミラー素子３０は、少なくとも主表面にｎ型の不純物が導入されたｎ型ＳｉＣ基板１と、ｎ型ＳｉＣ基板１の主表面上に形成され、光を透過可能な透明電極１５とを備えている。透明電極１５に電圧を印加することによりｎ型ＳｉＣ基板１による光の反射を制御する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ミラー素子に関する。
【背景技術】
【０００２】
従来、反射ミラーを機械的に駆動させることにより光の反射方向を変化させるミラー素子が知られている（たとえば、特許文献１参照）。
【０００３】
図２４は、上記特許文献１に開示された従来のミラー素子の全体構成を示す斜視図である。図２５および図２６は、図２４に示した従来のミラー素子の動作を説明する図である。図２４〜図２６を参照して、従来のミラー素子の構造および動作について説明する。
【０００４】
上記特許文献１に開示されたミラー素子６０は、基板５１と、基板５１上に配置された下部電極５２および下部電極５２に対して所定の間隔を隔てて対向するように配置された上部電極５３と、反射ミラー５４と、支柱柱５５とを備えている。上部電極５３の対角線上の２つの角部は、それぞれ、支持部５６および５７によって支持されている。反射ミラー５４の端部５４ａは、上部電極５３に回動可能に連結されている。また、反射ミラー５４の中央部の下面は、支持柱５５の上端部に当接されている。
【０００５】
このミラー素子６０の動作としては、下部電極５２および上部電極５３に電圧が印加されていない状態では、図２５に示すように、下部電極５２、上部電極５３および反射ミラー５４は、基板５１の主表面と平行になる。また、下部電極５２および上部電極５３に電圧が印加されると、図２６に示すように、下部電極５２と上部電極５３との間に引力が作用するので、上部電極５３が、下部電極５２の方向へと引き寄せられる。これにより、反射ミラー５４の上部電極５３に連結されている端部５４ａは、下方へと移動される。この場合、反射ミラー５４の中央部の下面は、支柱柱５５の先端部に当接されているため、反射ミラー５４の上部電極５３に連結されている端部５４ａと対向する端部５４ｂは、上方へと移動される。したがって、反射ミラー５４が傾斜するので、下部電極５２および上部電極５３の間に電圧を印加している状態と印加していない状態とで、反射ミラー５４による光の反射方向が２方向に変更される。
【０００６】
【特許文献１】特開２００５−７００９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記特許文献１のミラー素子６０では、上部電極５３が、２本の支持部５６および５７のみによって支持されているとともに、機械的に動作する構造であるため、ミラー素子６０に作用する衝撃などによって、ミラー素子６０が破損し易いといった問題点がある。
【０００８】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、破損を低減することが可能なミラー素子を提供することである。
【課題を解決するための手段および発明の効果】
【０００９】
この発明の一の局面によるミラー素子は、少なくとも主表面に第１導電型の不純物が導入された半導体基板と、半導体基板の主表面上に形成され、光を透過可能な電極とを備え、電極に電圧を印加することにより半導体基板による光の反射を制御する。
【００１０】
この発明の一の局面によるミラー素子では、上記のように、少なくとも主表面に第１導電型の不純物が導入された半導体基板の主表面上に光を透過可能な電極を設けることによって、電極に半導体基板の主表面のキャリア（電子またはホール）を排除するような電圧を印加することにより電極の下の半導体基板の主表面に空乏層を形成することができるので、電極の下の半導体基板の主表面のキャリア（電子またはホール）を減少させることができる。これにより、電極に半導体基板の主表面のキャリア（電子またはホール）を排除するような電圧を印加した状態では、電極と半導体基板との界面による光の反射を抑制することができる。一方、電極に電圧を印加していない状態または半導体基板の主表面のキャリアを引き寄せるような電圧を電極に印加した状態では、半導体基板の主表面にキャリア（電子またはホール）が存在した状態になるので、電極を透過した光は、電極と半導体基板との界面で半導体基板の主表面のキャリアにより反射される。このように、本発明では、機械的な動作を行うことなく、電極への電圧の印加のみによって、電極に入射した光の反射を制御することができるので、ミラー素子の破損を低減することができる。
【００１１】
上記一の局面によるミラー素子において、好ましくは、電極に印加される電圧は、電圧の印加によって半導体基板の主表面に空乏層が形成されるとともに、空乏層の厚みが、空乏層と空乏層以外の領域との界面で反射される光と、電極と半導体基板との界面で反射される光とが打ち消し合う厚みになるような電圧に設定される。このように構成すれば、電極に電圧を印加している状態では、半導体基板内に入射して、空乏層と空乏層以外との界面によって反射された光と、半導体基板と電極との界面で反射された光とが打ち消し合うので、電極に入射した光が電極の外へと出射されることをより抑制することができる。この結果、電極に入射した光の反射をより確実に制御することができる。
【００１２】
上記一の局面によるミラー素子において、好ましくは、電極は、回折格子を構成するように半導体基板の表面上に配置されている。このように構成すれば、電極に電圧が印加されている状態では、電極の下に位置する半導体基板の主表面には空乏層が形成されるため、電極が形成されていない主表面の半導体基板の表面でのみ光が反射される。そして、各電極が形成されていない領域で反射された光が、それぞれの位相差によって強め合ったり弱め合ったりすることによって、明暗が交互に配列された格子状の回折線（回折光）を形成することができる。そして、回折線（回折光）は、入射角に対する反射角が異なるので、光の反射を容易に制御することができる。
【００１３】
上記電極が回折格子を構成するように配置されているミラー素子において、好ましくは、回折格子を構成する電極は、第１の電圧が印加される第１電極と、第１の電圧とは印加方向が異なる第２の電圧が印加される第２電極とを含み、第１電極と第２電極とは、半導体基板の主表面上に、所定の間隔を隔てて交互に配置されている。このように構成すれば、第１電極に第１の電圧を印加することにより第１電極の下方の半導体基板の主表面に空乏層を形成した状態で、第２電極に第１の電圧とは印加方向が異なる第２の電圧を印加することによって、第２電極の下方の半導体基板の主表面にキャリアを集めることができる。これにより、第１電極に入射した光は、第１電極と半導体基板との界面に反射されることなく半導体基板に入射する。一方、第２電極に入射した光は、第２電極の下方の半導体基板の主表面に集められたキャリアによって、第２電極と半導体基板との界面でより多く反射される。この結果、回折による反射効率を向上させることができる。
【００１４】
上記電極が回折格子を構成するように配置されているミラー素子において、好ましくは、電極間の間隔は、反射する光の波長に対応する間隔に設定されている。このように構成すれば、複数の波長の光に対応するように、電極間の間隔も複数設定することにより、複数の異なる波長の光の回折線（回折光）を同じ方向に形成することができる。
【００１５】
上記一の局面によるミラー素子において、好ましくは、電極を含む複数のミラー素子部をさらに備え、複数のミラー素子部は、半導体基板の主表面上にマトリックス状に配置されており、各々のミラー素子部の電極には、それぞれ、トランジスタを介して電圧供給線が接続されている。このように構成すれば、マトリックス状に配置された複数のミラー素子部のうち、所望のミラー素子部のトランジスタをオン状態にして電圧を供給することができるので、所望のミラー素子部のみを反射するように制御することができる。これにより、ミラー素子部を用いて画像を形成することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施形態を図面に基づいて説明する。
【００１７】
（第１実施形態）
図１は、本発明の第１実施形態によるミラー素子の全体構成を説明するための斜視図である。図２は、図１に示した第１実施形態のミラー素子の１００−１００線に沿った断面図である。図３は、本発明の第１実施形態によるミラー素子の回路構成図である。まず、図１〜図３を参照して、本発明の第１実施形態によるミラー素子の構造について説明する。
【００１８】
図１および図３に示すように、ミラー素子３０は、ｎ型ＳｉＣ基板１の主表面上にマトリックス状に配置された複数のミラー素子部２を備えている。また、各ミラー素子部２の間には、ポリシリコンからなる複数のゲート線３と、ポリシリコンからなる複数の電圧供給線４とが、互いに直交する方向に延びるように配置されている。
【００１９】
ｎ型ＳｉＣ基板１は、リン（Ｐ）が５×１０１８ｃｍ−３の不純物濃度でドープされることによりｎ＋型の導電性を有している。また、ＳｉＣは、３．１の屈折率を有する。また、ＳｉＣは、３．０ｅＶのバンドギャップを有するので、可視光（波長４００ｎｍ〜８００ｎｍ）によって、キャリアが励起されるのが抑制される。したがって、可視光によってｎ型ＳｉＣ基板１内に自由電子およびホールが生成されるのが抑制される。
【００２０】
図２に示すように、ｎ型ＳｉＣ基板１の主表面には、チャネル領域を挟むように、一対のｐ型のソース／ドレイン領域１１および１２が形成されている。ｎ型ＳｉＣ基板１のチャネル領域上には、ゲート絶縁膜１３を介して、ポリシリコンからなるゲート電極１４が形成されている。一対のｐ型のソース／ドレイン領域１１および１２と、ゲート絶縁膜１３と、ゲート電極１４とによって、ｐＭＯＳトランジスタ１０が形成されている。なお、ゲート電極１４は、ゲート線３の一部である。ｎ型ＳｉＣ基板１の表面上のｐＭＯＳトランジスタ１０が形成されていない領域には、約１０ｎｍ〜約１００ｎｍの厚みおよび２．１の屈折率を有するＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）からなる光を透過可能な透明電極１５が形成されている。したがって、透明電極１５とｎ型ＳｉＣ基板１との間に電圧が印加されていない状態では、透明電極１５の屈折率とｎ型ＳｉＣ基板１の屈折率との違いによって、透明電極１５に入射した光は、透明電極１５とｎ型ＳｉＣ基板１との界面で反射されるように構成されている。なお、透明電極１５は、本発明の「電極」の一例である。また、隣接する透明電極１５の間には、ｐＭＯＳトランジスタ１０の形成領域を覆うように、ＳｉＯ２からなる層間絶縁膜１８ａが形成されている。この層間絶縁膜１８ａには、コンタクトホール２４、２５および２６が形成されている。
【００２１】
コンタクトホール２４および２５を介して、ソース／ドレイン領域１２と透明電極１５とを接続するポリシリコンからなる接続配線１６が形成されている。また、コンタクトホール２６を介して、電圧供給線４とソース／ドレイン領域１１とを接続するポリシリコンからなる接続配線１７が形成されている。接続配線１６および１７を覆うように、ＳｉＯ２からなる層間絶縁膜１８ｂが形成されている。層間絶縁膜１８ｂの上面上には、約２００ｎｍ〜約４００ｎｍの厚みを有するＡｌＮからなる光吸収膜１９が形成されている。この光吸収膜１９は、透明電極１５が形成された領域以外に入射した光を吸収する機能を有する。層間絶縁膜１８ａおよび１８ｂによって、約２００ｎｍ〜約４００ｎｍの厚みを有する２層構造の層間絶縁膜１８が形成されている。
【００２２】
図４および図５は、本発明の第１実施形態によるミラー素子の動作原理を説明する断面図である。次に、図４および図５を参照して、本発明の第１実施形態によるミラー素子の動作原理を説明する。なお、この第１実施形態では、所定の波長を有する光がｎ型ＳｉＣ基板１に入射すると仮定する。
【００２３】
図４に示すように、透明電極１５とｎ型ＳｉＣ基板１との間に電圧を印加していない状態または電子を引き寄せるような電圧を印加した状態では、透明電極１５に入射した光Ｌｉは、透明電極１５とｎ型ＳｉＣ基板１との界面で、ｎ型ＳｉＣ基板１の主表面の電子により反射されて、光Ｌｒが透明電極１５の上面から出射される。
【００２４】
一方、図５に示すように、透明電極１５とｎ型ＳｉＣ基板１との間に、透明電極１５の電位がｎ型ＳｉＣ基板１の電位よりも低くなるような電圧（ｎ型ＳｉＣ基板１の電子を排除するような電圧）が印加されている状態では、ｎ型ＳｉＣ基板１の電子が、透明電極１５の下方のｎ型ＳｉＣ基板１の主表面から排除されるように移動されて、透明電極１５の下方のｎ型ＳｉＣ基板１の主表面近傍に空乏層２８が形成される。これにより、透明電極１５に入射した光Ｌｉｉの多くは、透明電極１５とｎ型ＳｉＣ基板１との界面で反射されることなく、ｎ型ＳｉＣ基板１内に入射される。また、ｎ型ＳｉＣ基板１に入射した光Ｌｉｉのうち一部が空乏層２８の下面で反射される。そして、空乏層２８の下面で反射された光Ｌｒｉは、再び透明電極１５に入射する。
【００２５】
ここで、透明電極１５に印加される電圧は、空乏層から反射されて透明電極１５に入射した光Ｌｒｉの位相と、外部から透明電極１５に入射した光Ｌｉｓのうち透明電極１５とｎ型ＳｉＣ基板１との界面で反射された光Ｌｒｓの位相とが、半波長分ずれて互いに打ち消し合うような厚みの空乏層２８が形成されるように設定されている。したがって、空乏層２８の下面で反射された光Ｌｒｉと、透明電極１５とｎ型ＳｉＣ基板１との界面で反射された光Ｌｒｓとが、互いに打ち消し合って、透明電極１５から光が出射されることが抑制される。
【００２６】
すなわち、図５に示した透明電極１５に、ｎ型ＳｉＣ基板１の主表面の電子を排除する電圧を印加した状態では、透明電極１５に入射した光ＬｉｉおよびＬｉｓは、電子の減少によって、透明電極１５とｎ型ＳｉＣ基板１との界面で半分程度反射される。さらに、透明電極１５とｎ型ＳｉＣ基板１との界面で反射された少ない光Ｌｒｓも、空乏層２８の下面によって反射された光Ｌｒｉによって打ち消される。これらにより、透明電極１５にｎ型ＳｉＣ基板１の主表面の電子を排除する電圧を印加した状態では、透明電極１５に入射した光ＬｉｉおよびＬｉｓが、反射されて外部へ出射されることが抑制される。
【００２７】
図６〜図１１は、本発明の第１実施形態によるミラー素子の製造プロセスを説明するための断面図である。次に、図１および図６〜図１１を参照して、本発明の第１実施形態によるミラー素子の製造プロセスについて説明する。
【００２８】
まず、リンイオンを約３０ｋｅＶ〜約１００ｋｅＶの加速エネルギーおよび約１×１０１４ｃｍ−２〜約５×１０１５ｃｍ−２のドーズ量でイオン注入した後、約１７００℃のＡｒ雰囲気中で約３０分間アニールすることにより、ｎ型ＳｉＣ基板１を形成する。次に、図６に示すように、スパッタ法を用いて、ｎ型ＳｉＣ基板１上に約１０ｎｍ〜約１００ｎｍの厚みを有するＩＴＯからなる透明電極層１５ａを形成する。その後、フォトリソグラフィ技術を用いて、透明電極層１５ａの表面上の所定領域にレジスト膜２２を形成する。そして、レジスト膜２２をマスクとして、ヨウ化水素ガスによる反応性イオンエッチング技術を用いて、透明電極層１５ａをエッチングすることにより、図７に示すような、透明電極１５を形成する。その後、レジスト膜２２を除去する。
【００２９】
次に、図８に示すように、ＳｉＯ２からなるゲート絶縁膜１３およびポリシリコンからなるゲート電極１４を含むゲート線３を形成する。その後、ゲート電極１４をマスクとして、ボロン（Ｂ）をｎ型ＳｉＣ基板１にイオン注入することにより、一対のｐ型のソース／ドレイン領域１１および１２を形成する。これにより、ｐＭＯＳトランジスタ１０が完成する。
【００３０】
次に、図９に示すように、ＴＥＯＳ（テトラエトキシシラン）によるプラズマＣＶＤ法を用いて、全面を覆うように、ＳｉＯ２からなる層間絶縁膜１８ａを形成する。その後、透明電極１５、ソース／ドレイン領域１１および１２上の層間絶縁膜１８ａの領域に、それぞれ、コンタクトホール２４、２５および２６を形成する。その後、コンタクトホール２４、２５および２６内と層間絶縁膜１８ａ上とにポリシリコン層（図示せず）を形成した後、フォトリソグラフィ技術およびエッチング技術を用いて、そのポリシリコン層をパターニングすることによって、接続配線１６および１７と電圧供給線４（図１参照）とを形成する。
【００３１】
次に、図１０に示すように、ＴＥＯＳによるプラズマＣＶＤ法を用いて、ＳｉＯ２からなる層間絶縁膜１８ｂを全面上に形成した後、スパッタ法を用いて、層間絶縁膜１８ｂ上にＡｌＮからなる光吸収膜１９を約２００ｎｍ〜約４００ｎｍの厚みで形成する。この後、フォトリソグラフィ技術を用いて、光吸収膜１９上の所定領域にレジスト膜２７を形成する。その後、ＢＣＬ３ガスによるエッチング技術を用いて、ＡｌＮからなる光吸収膜１９をパターニングした後、Ｃ２Ｆ６ガスによるエッチング技術を用いて、ＳｉＯ２からなる層間絶縁膜１８ａおよび１８ｂをパターニングすることにより、図１１に示される形状が得られる。その後、レジスト膜２７を除去することによって、図２に示したような第１実施形態によるミラー素子３０が完成する。
【００３２】
第１実施形態では、上記のように、主表面にｎ型の不純物が導入されたｎ型ＳｉＣ基板１の主表面上に光を透過可能な透明電極１５を含むミラー素子部２を設けることによって、透明電極１５にｎ型ＳｉＣ基板１の主表面の電子を排除するような電圧を印加することにより透明電極１５の下方のｎ型ＳｉＣ基板１の主表面に空乏層２８を形成することができるので、透明電極１５の下方のｎ型ＳｉＣ基板１の主表面の電子を減少させることができる。これにより、透明電極１５にｎ型ＳｉＣ基板１の主表面の電子を排除するような電圧を印加した状態では、透明電極１５とｎ型ＳｉＣ基板１との界面による光ＬｉｉおよびＬｉｓの反射を抑制することができる。
【００３３】
さらに、上記第１実施形態では、透明電極１５に印加された電圧を、ｎ型ＳｉＣ基板１の主表面に空乏層２８が形成されるとともに、空乏層２８の厚みが、空乏層２８の空乏層２８以外の領域との界面で反射される光Ｌｒｉと、透明電極１５とｎ型ＳｉＣ基板１との界面で反射される光Ｌｒｓとが打ち消し合う厚みになるような電圧に設定することによって、ｎ型ＳｉＣ基板１内に入射して、空乏層２８の下面によって反射された光Ｌｒｉと、ｎ型ＳｉＣ基板１と透明電極１５との界面で反射された光Ｌｒｓとが打ち消し合うので、透明電極１５に入射した光ＬｉｉおよびＬｉｓが透明電極１５の外へと出射されることをより抑制することができる。一方、透明電極１５に電圧を印加していない状態またはｎ型ＳｉＣ基板１の主表面の電子を引き寄せるような電圧を透明電極１５に印加した状態では、ｎ型ＳｉＣ基板１の主表面に電子が存在した状態になるので、透明電極１５を透過した光Ｌｉは、透明電極１５とｎ型ＳｉＣ基板１との界面でｎ型ＳｉＣ基板１の主表面の電子により反射される。このように、本実施形態では、機械的な動作を行うことなく、透明電極１５への電圧の印加のみによって透明電極１５に入射した光Ｌｉ、ＬｉｉおよびＬｉｓの反射を制御することができるので、ミラー素子３０の破損を低減することができる。
【００３４】
また、上記第１実施形態では、マトリックス状に配置された複数のミラー素子部２によって、所望のミラー素子部２のｐＭＯＳトランジスタ１０をオン状態にして電圧を供給することができるので、所望のミラー素子部２によってのみ光Ｌｉ、ＬｉｉおよびＬｉｓを反射するようにミラー素子部２を制御することができる。これにより、ミラー素子３０を用いて画像を形成することができる。
【００３５】
（第２実施形態）
図１２は、本発明の第２実施形態によるミラー素子の全体構成を説明するための斜視図である。図１３は、図１２に示した第２実施形態のミラー素子の１５０−１５０線に沿った断面図である。図１４は、本発明の第２実施形態によるミラー素子の回路構成図である。まず、図１２〜図１４を参照して、本発明の第２実施形態によるミラー素子の構造について説明する。
【００３６】
図１２に示すように、ミラー素子３０ａは、ｎ型ＳｉＣ基板１上にマトリックス状に配置された複数のミラー素子部２ａを備えている。また、図１４に示すように、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の光を反射するミラー素子部２ａがＹ方向に配列されている。また、各ミラー素子部２ａの間には、ゲート線３および電圧供給線４が設けられている。
【００３７】
また、各ミラー素子部２ａは、回折格子を構成する５本の透明電極部３１ａと、５本の透明電極部３１ａを接続する電極接続部３１ｂとを有するＩＴＯからなる透明電極３１を含む。この透明電極部３１ａは、図１３に示すように、ｎ型ＳｉＣ基板１の主表面の所定領域上に所定の間隔を隔てて形成されている。ここで、第２実施形態では、透明電極３１に電圧を印加している際に、透明電極３１とｎ型ＳｉＣ基板１との界面での反射を防ぐために、ＩＴＯからなる透明電極３１の屈折率とｎ型ＳｉＣ基板１の空乏層３３の屈折率とが等しくなるように、透明電極３１を構成するＩＴＯの組成が設定されている。なお、透明電極部３１ａは、本発明の「電極」の一例である。
【００３８】
また、第２実施形態では、ＲＧＢの各ミラー素子部２ａの透明電極３１は、波長の異なるＲＧＢの光の反射方向を同じ方向にするために異なる電極幅および電極間隔を有する。具体的には、赤（Ｒ）色光を反射するためのミラー素子部２ａの透明電極部３１ａは、約０．２０μｍ〜約０．３０μｍの幅を有するとともに、隣接する透明電極部３１ａは、約０．２０μｍ〜約０．３０μｍの間隔を有する。緑（Ｇ）色光を反射するためのミラー素子部２ａの透明電極部３１ａは、約０．１５μｍ〜約０．２５μｍの幅を有するとともに、隣接する透明電極部３１ａは、約０．１５μｍ〜約０．２５μｍの間隔を有する。青（Ｂ）色光を反射するためのミラー素子部２ａの透明電極部３１ａは、約０．１０μｍ〜約０．２０μｍの幅を有するとともに、隣接する透明電極部３１ａ間は、約０．１０μｍ〜約０．２０μｍの間隔を有する。
【００３９】
なお、ｎ型ＳｉＣ基板１と、ゲート線３と、電圧供給線４と、ｐＭＯＳトランジスタ１０と、接続配線１６および１７と、層間絶縁膜１８と、光吸収膜１９とは、上記第１実施形態と同様の構造を有する。
【００４０】
図１５および図１６は、本発明の第２実施形態によるミラー素子の動作原理を説明する断面図である。次に、図１５および図１６を参照して、本発明の第２実施形態によるミラー素子の動作原理を説明する。
【００４１】
図１５に示すように、透明電極部３１ａとｎ型ＳｉＣ基板１との間に電圧を印加していない場合は、透明電極部３１ａに入射角θｉで入射した光Ｌｉは、透明電極部３１ａとｎ型ＳｉＣ基板１との間の界面で、ｎ型ＳｉＣ基板１の主表面の電子により入射角θｉと同じ反射角θｒで反射されて、光Ｌｒが透明電極部３１ａの上面から出射される。
【００４２】
一方、図１６に示すように、透明電極部３１ａとｎ型ＳｉＣ基板１との間に、透明電極部３１ａの電位がｎ型ＳｉＣ基板１の電位よりも低くなるような電圧（ｎ型ＳｉＣ基板１の電子を排除するような電圧）が印加されている状態では、ｎ型ＳｉＣ基板１の電子が、透明電極部３１ａの下方のｎ型ＳｉＣ基板１の主表面から排除されるように移動されて、透明電極部３１ａの下方のｎ型ＳｉＣ基板１の主表面近傍に空乏層３３が形成される。これにより、透明電極部３１ａに入射した光Ｌｉｉは、透明電極部３１ａとｎ型ＳｉＣ基板１との界面で反射されることなくｎ型ＳｉＣ基板１内に入射される。また、透明電極部３１ａが形成されていないｎ型ＳｉＣ基板１の主表面に入射した光Ｌｉｓは、ｎ型ＳｉＣ基板１の上面で反射される。そして、ｎ型ＳｉＣ基板１の表面で反射される光として、入射した光Ｌｉｓの入射角θｉと同じ反射角θｒ０（＝θｒ）の方向の光Ｌｒ０（０次光）のみならず、入射した光Ｌｉｓの入射角θｉよりも小さい反射角θｒｉの方向の回折光Ｌｒ１（１次光）が含まれる。この回折光Ｌｒ１（１次光）は、隣接するｎ型ＳｉＣ基板１の露出する面で反射された回折光が位相差によって強め合う位置に回折線（回折光）を形成し、その他の領域には回折光が弱め合って到達することがない。
【００４３】
第２実施形態では、上記のように、透明電極部３１ａに電圧が印加されている状態では、透明電極部３１ａの下に位置するｎ型ＳｉＣ基板１の主表面には空乏層３３が形成されるため、透明電極部３１ａが形成されていない部分のｎ型ＳｉＣ基板１の主表面でのみ光Ｌｉｓが反射される。そして、その反射された光が、それぞれの位相差によって強め合ったり弱め合ったりすることにより、明暗が交互に配列された格子状の回折線（回折光）を形成することができる。さらに、透明電極部３１ａに電圧を印加した状態でのみ、入射角θｉよりも小さい反射角θｒ１で反射される回折光Ｌｒ１（１次光）によって画像を形成することにより、透明電極部３１ａに電圧を印加している場合にのみ画像を形成することができる。また、各ミラー素子部２ａの透明電極部３１ａの幅および間隔を、反射する色の光に対応させることにより、異なる色（波長）の光においても、回折線（回折光）のできる方向を同じ方向にすることができる。
【００４４】
（第３実施形態）
図１７は、本発明の第３実施形態によるミラー素子の全体構成を説明する斜視図である。図１８〜図２０は、それぞれ、図１７に示した第３実施形態のミラー素子の２００−２００線、２１０−２１０線および２２０−２２０線に沿った断面図である。図２１は、本発明の第３実施形態によるミラー素子の回路構成図である。まず、図１７〜図２１を参照して、本発明の第３実施形態によるミラー素子の構造について説明する。
【００４５】
図１７および図２１に示すように、ミラー素子３０ｂは、ｎ型ＳｉＣ基板１上にマトリックス状に配置された複数のミラー素子部２ｂを備えている。また、図２１に示すように、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の光を反射するミラー素子部２ｂがＹ方向に配列されている。また、各ミラー素子部２ｂの間には、ゲート線３と、２本の電圧供給線４ａおよび４ｂが設けられている。電圧供給線４ａおよび電圧供給線４ｂには、それぞれ、ｎ型ＳｉＣ基板１を基準として、正負が逆の電圧が印加される。
【００４６】
各ミラー素子部２ｂは、ＩＴＯからなる透明電極３５および３６を有する。透明電極３５は、図１７〜図１９に示すように、５本の透明電極部３５ａと、５本の透明電極部３５ａを接続する電極接続部３５ｂとを有する。また、透明電極３６は、図１７、図１８および図２０に示すように、５本の透明電極部３６ａと、５本の透明電極部３６ａを接続する電極接続部３６ｂとを有する。ここで、第３実施形態では、透明電極３６に電圧を印加した際に、透明電極３６とｎ型ＳｉＣ基板１との界面での光の反射を防ぐために、ＩＴＯからなる透明電極３６の屈折率とｎ型ＳｉＣ基板１の空乏層３９の屈折率とが等しくなるように、透明電極３６を構成するＩＴＯの組成が設定されている。なお、透明電極部３６ａは、本発明の「第１電極」の一例であり、透明電極部３５ａは、本発明の「第２電極」の一例である。図１８〜図２０に示すように、ｎ型ＳｉＣ基板１の主表面上には、透明電極部３５ａおよび３６ａと、電極接続部３５ｂおよび３６ｂとが形成されている。
【００４７】
また、第３実施形態では、ＲＧＢの各ミラー素子部２ｂの透明電極３５および３６は、波長の異なるＲＧＢの光の反射方向を同じ方向にするために異なる電極幅および電極間隔を有する。具体的には、赤（Ｒ）色光を反射するためのミラー素子部２ｂの各透明電極部３５ａおよび３６ａは、約０．１０μｍの幅を有するとともに、隣接する透明電極部３５ａおよび透明電極部３６ａは、約０．１０μｍの間隔を有する。緑（Ｇ）色光を反射するためのミラー素子部２ｂの各透明電極部３５ａおよび３６ａは、約０．０７５μｍの幅を有するとともに、隣接する透明電極部３５ａおよび透明電極部３６ａは、約０．０７５μｍの間隔を有する。青（ｂ）色光を反射するためのミラー素子部２ｂの各透明電極部３５ａおよび３６ａは、約０．０５μｍの幅を有するとともに、隣接する透明電極部３５ａおよび透明電極部３６ａは、約０．０５μｍの間隔を有する。
【００４８】
図１９に示すように、各ミラー素子部２ｂの間には、ｐＭＯＳトランジスタ１０ａが形成されている。なお、このｐＭＯＳトランジスタ１０ａは、チャネル領域を挟むように形成された一対のｐ型のソース／ドレイン領域１１ａおよび１２ａと、ゲート絶縁膜１３ａと、ゲート電極１４ａとにより構成されている。ｐＭＯＳトランジスタ１０ａのｐ型のソース／ドレイン領域１１ａは、接続配線１７ａを介して電圧供給線４ａに接続されている。ｐＭＯＳトランジスタ１０ａのｐ型のソース／ドレイン領域１２ａは、接続配線１６ａを介して電極接続部３５ｂに接続されている。ｐＭＯＳトランジスタ１０ａのゲート電極１４ａは、ゲート線３の一部である。
【００４９】
また、図２０に示すように、各ミラー素子部２ｂの間には、ｐＭＯＳトランジスタ１０ｂが設けられている。このｐＭＯＳトランジスタ１０ｂは、チャネル領域を挟むように形成された一対のｐ型のソース／ドレイン領域１１ｂおよび１２ｂと、ゲート絶縁膜１３ｂと、ゲート電極１４ｂとにより構成されている。ｐＭＯＳトランジスタ１０ｂのｐ型のソース／ドレイン領域１１ｂは、接続配線１７ｂを介して電圧供給線４ｂに接続されている。ｐＭＯＳトランジスタ１０ｂのｐ型のソース／ドレイン領域１２ｂは、接続配線１６ｂを介して電極接続部３６ｂに接続されている。ｐＭＯＳトランジスタ１０ｂのゲート電極１４ｂは、ゲート線３の一部である。
【００５０】
なお、ｎ型ＳｉＣ基板１と、ゲート線３と、層間絶縁膜１８と、光吸収膜１９とは、上記第１実施形態と同様の構造を有する。
【００５１】
図２２および図２３は、本発明の第３実施形態によるミラー素子の動作原理を説明する断面図である。次に、図２２および図２３を参照して、本発明の第３実施形態によるミラー素子の動作原理を説明する。
【００５２】
図２２に示すように、透明電極部３５ａおよび３６ａと、ｎ型ＳｉＣ基板１との間に電圧を印加していない状態では、透明電極部３５ａおよび３６ａに入射角θｉで入射した光Ｌｉは、透明電極部３５ａおよび３６ａとｎ型ＳｉＣ基板１との間の界面で、ｎ型ＳｉＣ基板１の主表面の電子により入射角θｉと同じ反射角θｒで反射されて、光Ｌｒが透明電極部３５ａおよび３６ａの上面から出射される。
【００５３】
一方、図２３に示すように、透明電極部３５ａとｎ型ＳｉＣ基板１との間に、透明電極部３５ａの電位がｎ型ＳｉＣ基板１の電位よりも高くなるような電圧（ｎ型ＳｉＣ基板１の電子を引き寄せるような電圧）が印加され、透明電極部３６ａとｎ型ＳｉＣ基板１との間に、透明電極部３６ａの電位が低くなるような電圧（ｎ型ＳｉＣ基板１の電子を排除するような電圧）が印加されている状態では、透明電極部３５ａの下方のｎ型ＳｉＣ基板１の主表面には、電子が引き寄せられ、透明電極部３６ａの下方のｎ型ＳｉＣ基板１の主表面では、ｎ型ＳｉＣ基板１内の電子が透明電極部３６ａから排除される。これにより、透明電極部３６ａの下のｎ型ＳｉＣ基板１の主表面には、空乏層３９が形成される。
【００５４】
この場合、透明電極部３５ａに入射した光Ｌｉｓは、透明電極部３５ａの下のｎ型ＳｉＣ基板１の主表面に電子が引き寄せられて増加しているので、透明電極部３５ａとｎ型ＳｉＣ基板１との界面で多くの光Ｌｉｓが反射されて、透明電極部３５ａから光が出射される。一方、透明電極部３６ａに入射した光Ｌｉｉは、透明電極部３６ａの下方のｎ型ＳｉＣ基板１の主表面に空乏層３９が形成されて電子が減少しているので、透明電極部３６ａとｎ型ＳｉＣ基板１との界面で反射されることなく、ｎ型ＳｉＣ基板１内に入射される。
【００５５】
そして、透明電極部３５ａに入射して反射された光は、入射した光Ｌｉｓの入射角θｉ同じ反射角θｒ０（＝θｒ）の光Ｌｒ０のみならず、入射した光Ｌｉｓの入射角θｉよりも小さい反射角θｒｉの方向の回折光Ｌｒ１（１次光）が含まれる。この回折光Ｌｒ１（１次光）は、隣接する透明電極部３５ａとｎ型ＳｉＣ基板１との界面で反射された回折光が位相差によって強め合う位置に回折線（回折光）を形成し、その他の領域には回折光が弱め合って到達することがない。
【００５６】
第３実施形態では、上記のように、透明電極部３５ａおよび３６ａに電圧を印加している状態では、透明電極部３５ａの電位がｎ型ＳｉＣ基板１の電位よりも高くなるように、透明電極部３５ａに電圧を印加することによって、透明電極部３５ａの下方のｎ型ＳｉＣ基板１の主表面には、電子が引き寄せられるので、透明電極部３５ａとｎ型ＳｉＣ基板１との界面では、透明電極部３５ａの下方のｎ型ＳｉＣ基板１の主表面に集められた電子によってより多くの光Ｌｉｓが反射される。この結果、回折による反射効率を向上させることができる。
【００５７】
第３実施形態のその他の効果は、上記第２実施形態と同様である。
【００５８】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００５９】
たとえば、上記第１実施形態では、透明電極１５とｎ型ＳｉＣ基板１との界面で反射された光Ｌｒｓと、空乏層２８の下面で反射された光Ｌｒｉとが、位相が半波長ずれて互いに完全に打ち消し合うように空乏層２８の厚みを設定したが、本発明はこれに限らず、位相を半波長以外のずれ量でずらして、透明電極とｎ型ＳｉＣ基板との界面で反射される光Ｌｒｓと空乏層の下面で反射される光Ｌｒｉとが完全ではなく、部分的に打ち消し合うような空乏層の厚みに設定してもよい。また、透明電極に電圧を印加した際に、透明電極の屈折率とｎ型ＳｉＣ基板の空乏層の屈折率とが同じになるように、透明電極を構成するＩＴＯの組成を設定して、空乏層の厚みを自由に設定してもよい。
【００６０】
また、上記第１実施形態では、空乏層２８の厚みを反射する光の色に関係なく設定する例を示したが、本発明はこれに限らず、反射する光の色（波長）に対応させて空乏層の厚みを設定してもよい。このように空乏層の厚みを変える場合、透明電極に印加する電圧は一定で、反射する光の色（波長）毎にｎ型ＳｉＣ基板の空乏層形成領域の不純物濃度などを変えることにより、空乏層の厚みを変えてもよい。
【００６１】
また、上記第２および第３実施形態では、形成される空乏層３３および３９の厚みを考慮せずに透明電極３１および３６に電圧を印加する例を示したが、本発明はこれに限らず、上記第１実施形態と同様に、透明電極部３１ａおよび３６ａとｎ型ＳｉＣ基板１との界面で反射する光と空乏層３３および３９の下面で反射する光とが、位相差によって打ち消し合うように、空乏層３３および３９の厚みを設定できる電圧を透明電極３１および３６に印加してもよい。また、空乏層の厚みを、ｎ型ＳｉＣ基板の不純物濃度などによって設定してもよい。なお、各ミラー素子部の空乏層の厚みは、反射する光の波長に合わせて、異なる厚みに設定するのが好ましい。
【００６２】
また、上記第２実施形態では、１つのミラー素子部２ａに５本の透明電極部３１ａが形成されている例を示したが、本発明はこれに限らず、２本以上の透明電極部が形成されていればよい。
【００６３】
また、上記第３実施形態では、１つのミラー素子部２ｂに５本の透明電極部３５ａと、５本の透明電極部３６ａとが形成されている例を示したが、本発明はこれに限らず、２本以上の透明電極部３５ａおよび２本以上の透明電極部３６ａが形成されていればよい。また、透明電極部３５ａと透明電極部３６ａとが同数でなくてもよい。
【００６４】
また、上記第１〜第３実施形態では、ＩＴＯからなる透明電極１５、３１、３５および３６を用いた例を示したが、本発明はこれに限らず、ＩＴＯ以外の材料（たとえば、ＺｎＯ）からなる光を透過可能な電極を適用することができる。また、金（Ａｕ）を光を透過可能な薄い厚みを有するように形成したものを電極として用いてもよい。
【００６５】
また、上記第１〜第３実施形態では、ｎ型ＳｉＣ基板１を用いて電子により光を反射する例を示したが、本発明はこれに限らず、ｐ型の半導体基板を使用して、ホールにより光を反射してもよい。また、ＳｉＣ基板のみならず、その他の半導体基板を用いてもよい。なお、他の半導体基板を用いる場合には、入射光によってキャリアが生成されるのを抑制するために、バンドギャップが大きい半導体からなる基板を用いるのが好ましい。
【００６６】
また、上記第１実施形態では、所定の波長を有する入射光が入射する場合に、その入射光を反射するかしないかを制御するように使用する例を示したが、本発明はこれに限らず、異なる波長の光を含む自然光が入射する場合に、特定の波長の光のみを反射しないように、空乏層の厚みを制御するように使用してもよい。
【図面の簡単な説明】
【００６７】
【図１】本発明の第１実施形態によるミラー素子の全体構成を説明するための斜視図である。
【図２】図１に示した第１実施形態のミラー素子の１００−１００線に沿った断面図である。
【図３】本発明の第１実施形態によるミラー素子の回路構成図である。
【図４】本発明の第１実施形態によるミラー素子の動作原理を説明するための断面図である。
【図５】本発明の第１実施形態によるミラー素子の動作原理を説明するための断面図である。
【図６】本発明の第１実施形態によるミラー素子の製造プロセスを説明するための断面図である。
【図７】本発明の第１実施形態によるミラー素子の製造プロセスを説明するための断面図である。
【図８】本発明の第１実施形態によるミラー素子の製造プロセスを説明するための断面図である。
【図９】本発明の第１実施形態によるミラー素子の製造プロセスを説明するための断面図である。
【図１０】本発明の第１実施形態によるミラー素子の製造プロセスを説明するための断面図である。
【図１１】本発明の第１実施形態によるミラー素子の製造プロセスを説明するための断面図である。
【図１２】本発明の第２実施形態によるミラー素子の全体構成を説明するための斜視図である。
【図１３】図１２に示した第２実施形態のミラー素子の１５０−１５０線に沿った断面図である。
【図１４】本発明の第２実施形態によるミラー素子の回路構成図である。
【図１５】本発明の第２実施形態によるミラー素子の動作原理を説明するための断面図である。
【図１６】本発明の第２実施形態によるミラー素子の動作原理を説明するための断面図である。
【図１７】本発明の第３実施形態によるミラー素子の全体構成を説明するための斜視図である。
【図１８】図１７に示した第３実施形態のミラー素子の２００−２００線に沿った断面図である。
【図１９】図１７に示した第３実施形態のミラー素子の２１０−２１０線に沿った断面図である。
【図２０】図１７に示した第３実施形態のミラー素子の２２０−２２０線に沿った断面図である。
【図２１】本発明の第３実施形態によるミラー素子の回路構成図である。
【図２２】本発明の第３実施形態によるミラー素子の動作原理を説明するための断面図である。
【図２３】本発明の第３実施形態によるミラー素子の動作原理を説明するための断面図である。
【図２４】従来のミラー素子の全体構成を示す斜視図である。
【図２５】従来のミラー素子の動作を説明する側面図である。
【図２６】図２４に示した従来のミラー素子の動作を説明するための図である。
【符号の説明】
【００６８】
１ ｎ型ＳｉＣ基板（半導体基板）
２、２ａ、２ｂ ミラー素子部
１０、１０ａ、１０ｂ ｐＭＯＳトランジスタ
１５、３１ 透明電極（電極）
３１ 透明電極
３１ａ 透明電極部（電極）
２８、３３、３９ 空乏層
３０、３０ａ、３０ｂ ミラー素子
３５ 透明電極
３５ａ 透明電極部（第２電極）
３６ 透明電極
３６ａ 透明電極部（第１電極）
【技術分野】
【０００１】
本発明は、ミラー素子に関する。
【背景技術】
【０００２】
従来、反射ミラーを機械的に駆動させることにより光の反射方向を変化させるミラー素子が知られている（たとえば、特許文献１参照）。
【０００３】
図２４は、上記特許文献１に開示された従来のミラー素子の全体構成を示す斜視図である。図２５および図２６は、図２４に示した従来のミラー素子の動作を説明する図である。図２４〜図２６を参照して、従来のミラー素子の構造および動作について説明する。
【０００４】
上記特許文献１に開示されたミラー素子６０は、基板５１と、基板５１上に配置された下部電極５２および下部電極５２に対して所定の間隔を隔てて対向するように配置された上部電極５３と、反射ミラー５４と、支柱柱５５とを備えている。上部電極５３の対角線上の２つの角部は、それぞれ、支持部５６および５７によって支持されている。反射ミラー５４の端部５４ａは、上部電極５３に回動可能に連結されている。また、反射ミラー５４の中央部の下面は、支持柱５５の上端部に当接されている。
【０００５】
このミラー素子６０の動作としては、下部電極５２および上部電極５３に電圧が印加されていない状態では、図２５に示すように、下部電極５２、上部電極５３および反射ミラー５４は、基板５１の主表面と平行になる。また、下部電極５２および上部電極５３に電圧が印加されると、図２６に示すように、下部電極５２と上部電極５３との間に引力が作用するので、上部電極５３が、下部電極５２の方向へと引き寄せられる。これにより、反射ミラー５４の上部電極５３に連結されている端部５４ａは、下方へと移動される。この場合、反射ミラー５４の中央部の下面は、支柱柱５５の先端部に当接されているため、反射ミラー５４の上部電極５３に連結されている端部５４ａと対向する端部５４ｂは、上方へと移動される。したがって、反射ミラー５４が傾斜するので、下部電極５２および上部電極５３の間に電圧を印加している状態と印加していない状態とで、反射ミラー５４による光の反射方向が２方向に変更される。
【０００６】
【特許文献１】特開２００５−７００９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記特許文献１のミラー素子６０では、上部電極５３が、２本の支持部５６および５７のみによって支持されているとともに、機械的に動作する構造であるため、ミラー素子６０に作用する衝撃などによって、ミラー素子６０が破損し易いといった問題点がある。
【０００８】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、破損を低減することが可能なミラー素子を提供することである。
【課題を解決するための手段および発明の効果】
【０００９】
この発明の一の局面によるミラー素子は、少なくとも主表面に第１導電型の不純物が導入された半導体基板と、半導体基板の主表面上に形成され、光を透過可能な電極とを備え、電極に電圧を印加することにより半導体基板による光の反射を制御する。
【００１０】
この発明の一の局面によるミラー素子では、上記のように、少なくとも主表面に第１導電型の不純物が導入された半導体基板の主表面上に光を透過可能な電極を設けることによって、電極に半導体基板の主表面のキャリア（電子またはホール）を排除するような電圧を印加することにより電極の下の半導体基板の主表面に空乏層を形成することができるので、電極の下の半導体基板の主表面のキャリア（電子またはホール）を減少させることができる。これにより、電極に半導体基板の主表面のキャリア（電子またはホール）を排除するような電圧を印加した状態では、電極と半導体基板との界面による光の反射を抑制することができる。一方、電極に電圧を印加していない状態または半導体基板の主表面のキャリアを引き寄せるような電圧を電極に印加した状態では、半導体基板の主表面にキャリア（電子またはホール）が存在した状態になるので、電極を透過した光は、電極と半導体基板との界面で半導体基板の主表面のキャリアにより反射される。このように、本発明では、機械的な動作を行うことなく、電極への電圧の印加のみによって、電極に入射した光の反射を制御することができるので、ミラー素子の破損を低減することができる。
【００１１】
上記一の局面によるミラー素子において、好ましくは、電極に印加される電圧は、電圧の印加によって半導体基板の主表面に空乏層が形成されるとともに、空乏層の厚みが、空乏層と空乏層以外の領域との界面で反射される光と、電極と半導体基板との界面で反射される光とが打ち消し合う厚みになるような電圧に設定される。このように構成すれば、電極に電圧を印加している状態では、半導体基板内に入射して、空乏層と空乏層以外との界面によって反射された光と、半導体基板と電極との界面で反射された光とが打ち消し合うので、電極に入射した光が電極の外へと出射されることをより抑制することができる。この結果、電極に入射した光の反射をより確実に制御することができる。
【００１２】
上記一の局面によるミラー素子において、好ましくは、電極は、回折格子を構成するように半導体基板の表面上に配置されている。このように構成すれば、電極に電圧が印加されている状態では、電極の下に位置する半導体基板の主表面には空乏層が形成されるため、電極が形成されていない主表面の半導体基板の表面でのみ光が反射される。そして、各電極が形成されていない領域で反射された光が、それぞれの位相差によって強め合ったり弱め合ったりすることによって、明暗が交互に配列された格子状の回折線（回折光）を形成することができる。そして、回折線（回折光）は、入射角に対する反射角が異なるので、光の反射を容易に制御することができる。
【００１３】
上記電極が回折格子を構成するように配置されているミラー素子において、好ましくは、回折格子を構成する電極は、第１の電圧が印加される第１電極と、第１の電圧とは印加方向が異なる第２の電圧が印加される第２電極とを含み、第１電極と第２電極とは、半導体基板の主表面上に、所定の間隔を隔てて交互に配置されている。このように構成すれば、第１電極に第１の電圧を印加することにより第１電極の下方の半導体基板の主表面に空乏層を形成した状態で、第２電極に第１の電圧とは印加方向が異なる第２の電圧を印加することによって、第２電極の下方の半導体基板の主表面にキャリアを集めることができる。これにより、第１電極に入射した光は、第１電極と半導体基板との界面に反射されることなく半導体基板に入射する。一方、第２電極に入射した光は、第２電極の下方の半導体基板の主表面に集められたキャリアによって、第２電極と半導体基板との界面でより多く反射される。この結果、回折による反射効率を向上させることができる。
【００１４】
上記電極が回折格子を構成するように配置されているミラー素子において、好ましくは、電極間の間隔は、反射する光の波長に対応する間隔に設定されている。このように構成すれば、複数の波長の光に対応するように、電極間の間隔も複数設定することにより、複数の異なる波長の光の回折線（回折光）を同じ方向に形成することができる。
【００１５】
上記一の局面によるミラー素子において、好ましくは、電極を含む複数のミラー素子部をさらに備え、複数のミラー素子部は、半導体基板の主表面上にマトリックス状に配置されており、各々のミラー素子部の電極には、それぞれ、トランジスタを介して電圧供給線が接続されている。このように構成すれば、マトリックス状に配置された複数のミラー素子部のうち、所望のミラー素子部のトランジスタをオン状態にして電圧を供給することができるので、所望のミラー素子部のみを反射するように制御することができる。これにより、ミラー素子部を用いて画像を形成することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施形態を図面に基づいて説明する。
【００１７】
（第１実施形態）
図１は、本発明の第１実施形態によるミラー素子の全体構成を説明するための斜視図である。図２は、図１に示した第１実施形態のミラー素子の１００−１００線に沿った断面図である。図３は、本発明の第１実施形態によるミラー素子の回路構成図である。まず、図１〜図３を参照して、本発明の第１実施形態によるミラー素子の構造について説明する。
【００１８】
図１および図３に示すように、ミラー素子３０は、ｎ型ＳｉＣ基板１の主表面上にマトリックス状に配置された複数のミラー素子部２を備えている。また、各ミラー素子部２の間には、ポリシリコンからなる複数のゲート線３と、ポリシリコンからなる複数の電圧供給線４とが、互いに直交する方向に延びるように配置されている。
【００１９】
ｎ型ＳｉＣ基板１は、リン（Ｐ）が５×１０１８ｃｍ−３の不純物濃度でドープされることによりｎ＋型の導電性を有している。また、ＳｉＣは、３．１の屈折率を有する。また、ＳｉＣは、３．０ｅＶのバンドギャップを有するので、可視光（波長４００ｎｍ〜８００ｎｍ）によって、キャリアが励起されるのが抑制される。したがって、可視光によってｎ型ＳｉＣ基板１内に自由電子およびホールが生成されるのが抑制される。
【００２０】
図２に示すように、ｎ型ＳｉＣ基板１の主表面には、チャネル領域を挟むように、一対のｐ型のソース／ドレイン領域１１および１２が形成されている。ｎ型ＳｉＣ基板１のチャネル領域上には、ゲート絶縁膜１３を介して、ポリシリコンからなるゲート電極１４が形成されている。一対のｐ型のソース／ドレイン領域１１および１２と、ゲート絶縁膜１３と、ゲート電極１４とによって、ｐＭＯＳトランジスタ１０が形成されている。なお、ゲート電極１４は、ゲート線３の一部である。ｎ型ＳｉＣ基板１の表面上のｐＭＯＳトランジスタ１０が形成されていない領域には、約１０ｎｍ〜約１００ｎｍの厚みおよび２．１の屈折率を有するＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）からなる光を透過可能な透明電極１５が形成されている。したがって、透明電極１５とｎ型ＳｉＣ基板１との間に電圧が印加されていない状態では、透明電極１５の屈折率とｎ型ＳｉＣ基板１の屈折率との違いによって、透明電極１５に入射した光は、透明電極１５とｎ型ＳｉＣ基板１との界面で反射されるように構成されている。なお、透明電極１５は、本発明の「電極」の一例である。また、隣接する透明電極１５の間には、ｐＭＯＳトランジスタ１０の形成領域を覆うように、ＳｉＯ２からなる層間絶縁膜１８ａが形成されている。この層間絶縁膜１８ａには、コンタクトホール２４、２５および２６が形成されている。
【００２１】
コンタクトホール２４および２５を介して、ソース／ドレイン領域１２と透明電極１５とを接続するポリシリコンからなる接続配線１６が形成されている。また、コンタクトホール２６を介して、電圧供給線４とソース／ドレイン領域１１とを接続するポリシリコンからなる接続配線１７が形成されている。接続配線１６および１７を覆うように、ＳｉＯ２からなる層間絶縁膜１８ｂが形成されている。層間絶縁膜１８ｂの上面上には、約２００ｎｍ〜約４００ｎｍの厚みを有するＡｌＮからなる光吸収膜１９が形成されている。この光吸収膜１９は、透明電極１５が形成された領域以外に入射した光を吸収する機能を有する。層間絶縁膜１８ａおよび１８ｂによって、約２００ｎｍ〜約４００ｎｍの厚みを有する２層構造の層間絶縁膜１８が形成されている。
【００２２】
図４および図５は、本発明の第１実施形態によるミラー素子の動作原理を説明する断面図である。次に、図４および図５を参照して、本発明の第１実施形態によるミラー素子の動作原理を説明する。なお、この第１実施形態では、所定の波長を有する光がｎ型ＳｉＣ基板１に入射すると仮定する。
【００２３】
図４に示すように、透明電極１５とｎ型ＳｉＣ基板１との間に電圧を印加していない状態または電子を引き寄せるような電圧を印加した状態では、透明電極１５に入射した光Ｌｉは、透明電極１５とｎ型ＳｉＣ基板１との界面で、ｎ型ＳｉＣ基板１の主表面の電子により反射されて、光Ｌｒが透明電極１５の上面から出射される。
【００２４】
一方、図５に示すように、透明電極１５とｎ型ＳｉＣ基板１との間に、透明電極１５の電位がｎ型ＳｉＣ基板１の電位よりも低くなるような電圧（ｎ型ＳｉＣ基板１の電子を排除するような電圧）が印加されている状態では、ｎ型ＳｉＣ基板１の電子が、透明電極１５の下方のｎ型ＳｉＣ基板１の主表面から排除されるように移動されて、透明電極１５の下方のｎ型ＳｉＣ基板１の主表面近傍に空乏層２８が形成される。これにより、透明電極１５に入射した光Ｌｉｉの多くは、透明電極１５とｎ型ＳｉＣ基板１との界面で反射されることなく、ｎ型ＳｉＣ基板１内に入射される。また、ｎ型ＳｉＣ基板１に入射した光Ｌｉｉのうち一部が空乏層２８の下面で反射される。そして、空乏層２８の下面で反射された光Ｌｒｉは、再び透明電極１５に入射する。
【００２５】
ここで、透明電極１５に印加される電圧は、空乏層から反射されて透明電極１５に入射した光Ｌｒｉの位相と、外部から透明電極１５に入射した光Ｌｉｓのうち透明電極１５とｎ型ＳｉＣ基板１との界面で反射された光Ｌｒｓの位相とが、半波長分ずれて互いに打ち消し合うような厚みの空乏層２８が形成されるように設定されている。したがって、空乏層２８の下面で反射された光Ｌｒｉと、透明電極１５とｎ型ＳｉＣ基板１との界面で反射された光Ｌｒｓとが、互いに打ち消し合って、透明電極１５から光が出射されることが抑制される。
【００２６】
すなわち、図５に示した透明電極１５に、ｎ型ＳｉＣ基板１の主表面の電子を排除する電圧を印加した状態では、透明電極１５に入射した光ＬｉｉおよびＬｉｓは、電子の減少によって、透明電極１５とｎ型ＳｉＣ基板１との界面で半分程度反射される。さらに、透明電極１５とｎ型ＳｉＣ基板１との界面で反射された少ない光Ｌｒｓも、空乏層２８の下面によって反射された光Ｌｒｉによって打ち消される。これらにより、透明電極１５にｎ型ＳｉＣ基板１の主表面の電子を排除する電圧を印加した状態では、透明電極１５に入射した光ＬｉｉおよびＬｉｓが、反射されて外部へ出射されることが抑制される。
【００２７】
図６〜図１１は、本発明の第１実施形態によるミラー素子の製造プロセスを説明するための断面図である。次に、図１および図６〜図１１を参照して、本発明の第１実施形態によるミラー素子の製造プロセスについて説明する。
【００２８】
まず、リンイオンを約３０ｋｅＶ〜約１００ｋｅＶの加速エネルギーおよび約１×１０１４ｃｍ−２〜約５×１０１５ｃｍ−２のドーズ量でイオン注入した後、約１７００℃のＡｒ雰囲気中で約３０分間アニールすることにより、ｎ型ＳｉＣ基板１を形成する。次に、図６に示すように、スパッタ法を用いて、ｎ型ＳｉＣ基板１上に約１０ｎｍ〜約１００ｎｍの厚みを有するＩＴＯからなる透明電極層１５ａを形成する。その後、フォトリソグラフィ技術を用いて、透明電極層１５ａの表面上の所定領域にレジスト膜２２を形成する。そして、レジスト膜２２をマスクとして、ヨウ化水素ガスによる反応性イオンエッチング技術を用いて、透明電極層１５ａをエッチングすることにより、図７に示すような、透明電極１５を形成する。その後、レジスト膜２２を除去する。
【００２９】
次に、図８に示すように、ＳｉＯ２からなるゲート絶縁膜１３およびポリシリコンからなるゲート電極１４を含むゲート線３を形成する。その後、ゲート電極１４をマスクとして、ボロン（Ｂ）をｎ型ＳｉＣ基板１にイオン注入することにより、一対のｐ型のソース／ドレイン領域１１および１２を形成する。これにより、ｐＭＯＳトランジスタ１０が完成する。
【００３０】
次に、図９に示すように、ＴＥＯＳ（テトラエトキシシラン）によるプラズマＣＶＤ法を用いて、全面を覆うように、ＳｉＯ２からなる層間絶縁膜１８ａを形成する。その後、透明電極１５、ソース／ドレイン領域１１および１２上の層間絶縁膜１８ａの領域に、それぞれ、コンタクトホール２４、２５および２６を形成する。その後、コンタクトホール２４、２５および２６内と層間絶縁膜１８ａ上とにポリシリコン層（図示せず）を形成した後、フォトリソグラフィ技術およびエッチング技術を用いて、そのポリシリコン層をパターニングすることによって、接続配線１６および１７と電圧供給線４（図１参照）とを形成する。
【００３１】
次に、図１０に示すように、ＴＥＯＳによるプラズマＣＶＤ法を用いて、ＳｉＯ２からなる層間絶縁膜１８ｂを全面上に形成した後、スパッタ法を用いて、層間絶縁膜１８ｂ上にＡｌＮからなる光吸収膜１９を約２００ｎｍ〜約４００ｎｍの厚みで形成する。この後、フォトリソグラフィ技術を用いて、光吸収膜１９上の所定領域にレジスト膜２７を形成する。その後、ＢＣＬ３ガスによるエッチング技術を用いて、ＡｌＮからなる光吸収膜１９をパターニングした後、Ｃ２Ｆ６ガスによるエッチング技術を用いて、ＳｉＯ２からなる層間絶縁膜１８ａおよび１８ｂをパターニングすることにより、図１１に示される形状が得られる。その後、レジスト膜２７を除去することによって、図２に示したような第１実施形態によるミラー素子３０が完成する。
【００３２】
第１実施形態では、上記のように、主表面にｎ型の不純物が導入されたｎ型ＳｉＣ基板１の主表面上に光を透過可能な透明電極１５を含むミラー素子部２を設けることによって、透明電極１５にｎ型ＳｉＣ基板１の主表面の電子を排除するような電圧を印加することにより透明電極１５の下方のｎ型ＳｉＣ基板１の主表面に空乏層２８を形成することができるので、透明電極１５の下方のｎ型ＳｉＣ基板１の主表面の電子を減少させることができる。これにより、透明電極１５にｎ型ＳｉＣ基板１の主表面の電子を排除するような電圧を印加した状態では、透明電極１５とｎ型ＳｉＣ基板１との界面による光ＬｉｉおよびＬｉｓの反射を抑制することができる。
【００３３】
さらに、上記第１実施形態では、透明電極１５に印加された電圧を、ｎ型ＳｉＣ基板１の主表面に空乏層２８が形成されるとともに、空乏層２８の厚みが、空乏層２８の空乏層２８以外の領域との界面で反射される光Ｌｒｉと、透明電極１５とｎ型ＳｉＣ基板１との界面で反射される光Ｌｒｓとが打ち消し合う厚みになるような電圧に設定することによって、ｎ型ＳｉＣ基板１内に入射して、空乏層２８の下面によって反射された光Ｌｒｉと、ｎ型ＳｉＣ基板１と透明電極１５との界面で反射された光Ｌｒｓとが打ち消し合うので、透明電極１５に入射した光ＬｉｉおよびＬｉｓが透明電極１５の外へと出射されることをより抑制することができる。一方、透明電極１５に電圧を印加していない状態またはｎ型ＳｉＣ基板１の主表面の電子を引き寄せるような電圧を透明電極１５に印加した状態では、ｎ型ＳｉＣ基板１の主表面に電子が存在した状態になるので、透明電極１５を透過した光Ｌｉは、透明電極１５とｎ型ＳｉＣ基板１との界面でｎ型ＳｉＣ基板１の主表面の電子により反射される。このように、本実施形態では、機械的な動作を行うことなく、透明電極１５への電圧の印加のみによって透明電極１５に入射した光Ｌｉ、ＬｉｉおよびＬｉｓの反射を制御することができるので、ミラー素子３０の破損を低減することができる。
【００３４】
また、上記第１実施形態では、マトリックス状に配置された複数のミラー素子部２によって、所望のミラー素子部２のｐＭＯＳトランジスタ１０をオン状態にして電圧を供給することができるので、所望のミラー素子部２によってのみ光Ｌｉ、ＬｉｉおよびＬｉｓを反射するようにミラー素子部２を制御することができる。これにより、ミラー素子３０を用いて画像を形成することができる。
【００３５】
（第２実施形態）
図１２は、本発明の第２実施形態によるミラー素子の全体構成を説明するための斜視図である。図１３は、図１２に示した第２実施形態のミラー素子の１５０−１５０線に沿った断面図である。図１４は、本発明の第２実施形態によるミラー素子の回路構成図である。まず、図１２〜図１４を参照して、本発明の第２実施形態によるミラー素子の構造について説明する。
【００３６】
図１２に示すように、ミラー素子３０ａは、ｎ型ＳｉＣ基板１上にマトリックス状に配置された複数のミラー素子部２ａを備えている。また、図１４に示すように、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の光を反射するミラー素子部２ａがＹ方向に配列されている。また、各ミラー素子部２ａの間には、ゲート線３および電圧供給線４が設けられている。
【００３７】
また、各ミラー素子部２ａは、回折格子を構成する５本の透明電極部３１ａと、５本の透明電極部３１ａを接続する電極接続部３１ｂとを有するＩＴＯからなる透明電極３１を含む。この透明電極部３１ａは、図１３に示すように、ｎ型ＳｉＣ基板１の主表面の所定領域上に所定の間隔を隔てて形成されている。ここで、第２実施形態では、透明電極３１に電圧を印加している際に、透明電極３１とｎ型ＳｉＣ基板１との界面での反射を防ぐために、ＩＴＯからなる透明電極３１の屈折率とｎ型ＳｉＣ基板１の空乏層３３の屈折率とが等しくなるように、透明電極３１を構成するＩＴＯの組成が設定されている。なお、透明電極部３１ａは、本発明の「電極」の一例である。
【００３８】
また、第２実施形態では、ＲＧＢの各ミラー素子部２ａの透明電極３１は、波長の異なるＲＧＢの光の反射方向を同じ方向にするために異なる電極幅および電極間隔を有する。具体的には、赤（Ｒ）色光を反射するためのミラー素子部２ａの透明電極部３１ａは、約０．２０μｍ〜約０．３０μｍの幅を有するとともに、隣接する透明電極部３１ａは、約０．２０μｍ〜約０．３０μｍの間隔を有する。緑（Ｇ）色光を反射するためのミラー素子部２ａの透明電極部３１ａは、約０．１５μｍ〜約０．２５μｍの幅を有するとともに、隣接する透明電極部３１ａは、約０．１５μｍ〜約０．２５μｍの間隔を有する。青（Ｂ）色光を反射するためのミラー素子部２ａの透明電極部３１ａは、約０．１０μｍ〜約０．２０μｍの幅を有するとともに、隣接する透明電極部３１ａ間は、約０．１０μｍ〜約０．２０μｍの間隔を有する。
【００３９】
なお、ｎ型ＳｉＣ基板１と、ゲート線３と、電圧供給線４と、ｐＭＯＳトランジスタ１０と、接続配線１６および１７と、層間絶縁膜１８と、光吸収膜１９とは、上記第１実施形態と同様の構造を有する。
【００４０】
図１５および図１６は、本発明の第２実施形態によるミラー素子の動作原理を説明する断面図である。次に、図１５および図１６を参照して、本発明の第２実施形態によるミラー素子の動作原理を説明する。
【００４１】
図１５に示すように、透明電極部３１ａとｎ型ＳｉＣ基板１との間に電圧を印加していない場合は、透明電極部３１ａに入射角θｉで入射した光Ｌｉは、透明電極部３１ａとｎ型ＳｉＣ基板１との間の界面で、ｎ型ＳｉＣ基板１の主表面の電子により入射角θｉと同じ反射角θｒで反射されて、光Ｌｒが透明電極部３１ａの上面から出射される。
【００４２】
一方、図１６に示すように、透明電極部３１ａとｎ型ＳｉＣ基板１との間に、透明電極部３１ａの電位がｎ型ＳｉＣ基板１の電位よりも低くなるような電圧（ｎ型ＳｉＣ基板１の電子を排除するような電圧）が印加されている状態では、ｎ型ＳｉＣ基板１の電子が、透明電極部３１ａの下方のｎ型ＳｉＣ基板１の主表面から排除されるように移動されて、透明電極部３１ａの下方のｎ型ＳｉＣ基板１の主表面近傍に空乏層３３が形成される。これにより、透明電極部３１ａに入射した光Ｌｉｉは、透明電極部３１ａとｎ型ＳｉＣ基板１との界面で反射されることなくｎ型ＳｉＣ基板１内に入射される。また、透明電極部３１ａが形成されていないｎ型ＳｉＣ基板１の主表面に入射した光Ｌｉｓは、ｎ型ＳｉＣ基板１の上面で反射される。そして、ｎ型ＳｉＣ基板１の表面で反射される光として、入射した光Ｌｉｓの入射角θｉと同じ反射角θｒ０（＝θｒ）の方向の光Ｌｒ０（０次光）のみならず、入射した光Ｌｉｓの入射角θｉよりも小さい反射角θｒｉの方向の回折光Ｌｒ１（１次光）が含まれる。この回折光Ｌｒ１（１次光）は、隣接するｎ型ＳｉＣ基板１の露出する面で反射された回折光が位相差によって強め合う位置に回折線（回折光）を形成し、その他の領域には回折光が弱め合って到達することがない。
【００４３】
第２実施形態では、上記のように、透明電極部３１ａに電圧が印加されている状態では、透明電極部３１ａの下に位置するｎ型ＳｉＣ基板１の主表面には空乏層３３が形成されるため、透明電極部３１ａが形成されていない部分のｎ型ＳｉＣ基板１の主表面でのみ光Ｌｉｓが反射される。そして、その反射された光が、それぞれの位相差によって強め合ったり弱め合ったりすることにより、明暗が交互に配列された格子状の回折線（回折光）を形成することができる。さらに、透明電極部３１ａに電圧を印加した状態でのみ、入射角θｉよりも小さい反射角θｒ１で反射される回折光Ｌｒ１（１次光）によって画像を形成することにより、透明電極部３１ａに電圧を印加している場合にのみ画像を形成することができる。また、各ミラー素子部２ａの透明電極部３１ａの幅および間隔を、反射する色の光に対応させることにより、異なる色（波長）の光においても、回折線（回折光）のできる方向を同じ方向にすることができる。
【００４４】
（第３実施形態）
図１７は、本発明の第３実施形態によるミラー素子の全体構成を説明する斜視図である。図１８〜図２０は、それぞれ、図１７に示した第３実施形態のミラー素子の２００−２００線、２１０−２１０線および２２０−２２０線に沿った断面図である。図２１は、本発明の第３実施形態によるミラー素子の回路構成図である。まず、図１７〜図２１を参照して、本発明の第３実施形態によるミラー素子の構造について説明する。
【００４５】
図１７および図２１に示すように、ミラー素子３０ｂは、ｎ型ＳｉＣ基板１上にマトリックス状に配置された複数のミラー素子部２ｂを備えている。また、図２１に示すように、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の光を反射するミラー素子部２ｂがＹ方向に配列されている。また、各ミラー素子部２ｂの間には、ゲート線３と、２本の電圧供給線４ａおよび４ｂが設けられている。電圧供給線４ａおよび電圧供給線４ｂには、それぞれ、ｎ型ＳｉＣ基板１を基準として、正負が逆の電圧が印加される。
【００４６】
各ミラー素子部２ｂは、ＩＴＯからなる透明電極３５および３６を有する。透明電極３５は、図１７〜図１９に示すように、５本の透明電極部３５ａと、５本の透明電極部３５ａを接続する電極接続部３５ｂとを有する。また、透明電極３６は、図１７、図１８および図２０に示すように、５本の透明電極部３６ａと、５本の透明電極部３６ａを接続する電極接続部３６ｂとを有する。ここで、第３実施形態では、透明電極３６に電圧を印加した際に、透明電極３６とｎ型ＳｉＣ基板１との界面での光の反射を防ぐために、ＩＴＯからなる透明電極３６の屈折率とｎ型ＳｉＣ基板１の空乏層３９の屈折率とが等しくなるように、透明電極３６を構成するＩＴＯの組成が設定されている。なお、透明電極部３６ａは、本発明の「第１電極」の一例であり、透明電極部３５ａは、本発明の「第２電極」の一例である。図１８〜図２０に示すように、ｎ型ＳｉＣ基板１の主表面上には、透明電極部３５ａおよび３６ａと、電極接続部３５ｂおよび３６ｂとが形成されている。
【００４７】
また、第３実施形態では、ＲＧＢの各ミラー素子部２ｂの透明電極３５および３６は、波長の異なるＲＧＢの光の反射方向を同じ方向にするために異なる電極幅および電極間隔を有する。具体的には、赤（Ｒ）色光を反射するためのミラー素子部２ｂの各透明電極部３５ａおよび３６ａは、約０．１０μｍの幅を有するとともに、隣接する透明電極部３５ａおよび透明電極部３６ａは、約０．１０μｍの間隔を有する。緑（Ｇ）色光を反射するためのミラー素子部２ｂの各透明電極部３５ａおよび３６ａは、約０．０７５μｍの幅を有するとともに、隣接する透明電極部３５ａおよび透明電極部３６ａは、約０．０７５μｍの間隔を有する。青（ｂ）色光を反射するためのミラー素子部２ｂの各透明電極部３５ａおよび３６ａは、約０．０５μｍの幅を有するとともに、隣接する透明電極部３５ａおよび透明電極部３６ａは、約０．０５μｍの間隔を有する。
【００４８】
図１９に示すように、各ミラー素子部２ｂの間には、ｐＭＯＳトランジスタ１０ａが形成されている。なお、このｐＭＯＳトランジスタ１０ａは、チャネル領域を挟むように形成された一対のｐ型のソース／ドレイン領域１１ａおよび１２ａと、ゲート絶縁膜１３ａと、ゲート電極１４ａとにより構成されている。ｐＭＯＳトランジスタ１０ａのｐ型のソース／ドレイン領域１１ａは、接続配線１７ａを介して電圧供給線４ａに接続されている。ｐＭＯＳトランジスタ１０ａのｐ型のソース／ドレイン領域１２ａは、接続配線１６ａを介して電極接続部３５ｂに接続されている。ｐＭＯＳトランジスタ１０ａのゲート電極１４ａは、ゲート線３の一部である。
【００４９】
また、図２０に示すように、各ミラー素子部２ｂの間には、ｐＭＯＳトランジスタ１０ｂが設けられている。このｐＭＯＳトランジスタ１０ｂは、チャネル領域を挟むように形成された一対のｐ型のソース／ドレイン領域１１ｂおよび１２ｂと、ゲート絶縁膜１３ｂと、ゲート電極１４ｂとにより構成されている。ｐＭＯＳトランジスタ１０ｂのｐ型のソース／ドレイン領域１１ｂは、接続配線１７ｂを介して電圧供給線４ｂに接続されている。ｐＭＯＳトランジスタ１０ｂのｐ型のソース／ドレイン領域１２ｂは、接続配線１６ｂを介して電極接続部３６ｂに接続されている。ｐＭＯＳトランジスタ１０ｂのゲート電極１４ｂは、ゲート線３の一部である。
【００５０】
なお、ｎ型ＳｉＣ基板１と、ゲート線３と、層間絶縁膜１８と、光吸収膜１９とは、上記第１実施形態と同様の構造を有する。
【００５１】
図２２および図２３は、本発明の第３実施形態によるミラー素子の動作原理を説明する断面図である。次に、図２２および図２３を参照して、本発明の第３実施形態によるミラー素子の動作原理を説明する。
【００５２】
図２２に示すように、透明電極部３５ａおよび３６ａと、ｎ型ＳｉＣ基板１との間に電圧を印加していない状態では、透明電極部３５ａおよび３６ａに入射角θｉで入射した光Ｌｉは、透明電極部３５ａおよび３６ａとｎ型ＳｉＣ基板１との間の界面で、ｎ型ＳｉＣ基板１の主表面の電子により入射角θｉと同じ反射角θｒで反射されて、光Ｌｒが透明電極部３５ａおよび３６ａの上面から出射される。
【００５３】
一方、図２３に示すように、透明電極部３５ａとｎ型ＳｉＣ基板１との間に、透明電極部３５ａの電位がｎ型ＳｉＣ基板１の電位よりも高くなるような電圧（ｎ型ＳｉＣ基板１の電子を引き寄せるような電圧）が印加され、透明電極部３６ａとｎ型ＳｉＣ基板１との間に、透明電極部３６ａの電位が低くなるような電圧（ｎ型ＳｉＣ基板１の電子を排除するような電圧）が印加されている状態では、透明電極部３５ａの下方のｎ型ＳｉＣ基板１の主表面には、電子が引き寄せられ、透明電極部３６ａの下方のｎ型ＳｉＣ基板１の主表面では、ｎ型ＳｉＣ基板１内の電子が透明電極部３６ａから排除される。これにより、透明電極部３６ａの下のｎ型ＳｉＣ基板１の主表面には、空乏層３９が形成される。
【００５４】
この場合、透明電極部３５ａに入射した光Ｌｉｓは、透明電極部３５ａの下のｎ型ＳｉＣ基板１の主表面に電子が引き寄せられて増加しているので、透明電極部３５ａとｎ型ＳｉＣ基板１との界面で多くの光Ｌｉｓが反射されて、透明電極部３５ａから光が出射される。一方、透明電極部３６ａに入射した光Ｌｉｉは、透明電極部３６ａの下方のｎ型ＳｉＣ基板１の主表面に空乏層３９が形成されて電子が減少しているので、透明電極部３６ａとｎ型ＳｉＣ基板１との界面で反射されることなく、ｎ型ＳｉＣ基板１内に入射される。
【００５５】
そして、透明電極部３５ａに入射して反射された光は、入射した光Ｌｉｓの入射角θｉ同じ反射角θｒ０（＝θｒ）の光Ｌｒ０のみならず、入射した光Ｌｉｓの入射角θｉよりも小さい反射角θｒｉの方向の回折光Ｌｒ１（１次光）が含まれる。この回折光Ｌｒ１（１次光）は、隣接する透明電極部３５ａとｎ型ＳｉＣ基板１との界面で反射された回折光が位相差によって強め合う位置に回折線（回折光）を形成し、その他の領域には回折光が弱め合って到達することがない。
【００５６】
第３実施形態では、上記のように、透明電極部３５ａおよび３６ａに電圧を印加している状態では、透明電極部３５ａの電位がｎ型ＳｉＣ基板１の電位よりも高くなるように、透明電極部３５ａに電圧を印加することによって、透明電極部３５ａの下方のｎ型ＳｉＣ基板１の主表面には、電子が引き寄せられるので、透明電極部３５ａとｎ型ＳｉＣ基板１との界面では、透明電極部３５ａの下方のｎ型ＳｉＣ基板１の主表面に集められた電子によってより多くの光Ｌｉｓが反射される。この結果、回折による反射効率を向上させることができる。
【００５７】
第３実施形態のその他の効果は、上記第２実施形態と同様である。
【００５８】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００５９】
たとえば、上記第１実施形態では、透明電極１５とｎ型ＳｉＣ基板１との界面で反射された光Ｌｒｓと、空乏層２８の下面で反射された光Ｌｒｉとが、位相が半波長ずれて互いに完全に打ち消し合うように空乏層２８の厚みを設定したが、本発明はこれに限らず、位相を半波長以外のずれ量でずらして、透明電極とｎ型ＳｉＣ基板との界面で反射される光Ｌｒｓと空乏層の下面で反射される光Ｌｒｉとが完全ではなく、部分的に打ち消し合うような空乏層の厚みに設定してもよい。また、透明電極に電圧を印加した際に、透明電極の屈折率とｎ型ＳｉＣ基板の空乏層の屈折率とが同じになるように、透明電極を構成するＩＴＯの組成を設定して、空乏層の厚みを自由に設定してもよい。
【００６０】
また、上記第１実施形態では、空乏層２８の厚みを反射する光の色に関係なく設定する例を示したが、本発明はこれに限らず、反射する光の色（波長）に対応させて空乏層の厚みを設定してもよい。このように空乏層の厚みを変える場合、透明電極に印加する電圧は一定で、反射する光の色（波長）毎にｎ型ＳｉＣ基板の空乏層形成領域の不純物濃度などを変えることにより、空乏層の厚みを変えてもよい。
【００６１】
また、上記第２および第３実施形態では、形成される空乏層３３および３９の厚みを考慮せずに透明電極３１および３６に電圧を印加する例を示したが、本発明はこれに限らず、上記第１実施形態と同様に、透明電極部３１ａおよび３６ａとｎ型ＳｉＣ基板１との界面で反射する光と空乏層３３および３９の下面で反射する光とが、位相差によって打ち消し合うように、空乏層３３および３９の厚みを設定できる電圧を透明電極３１および３６に印加してもよい。また、空乏層の厚みを、ｎ型ＳｉＣ基板の不純物濃度などによって設定してもよい。なお、各ミラー素子部の空乏層の厚みは、反射する光の波長に合わせて、異なる厚みに設定するのが好ましい。
【００６２】
また、上記第２実施形態では、１つのミラー素子部２ａに５本の透明電極部３１ａが形成されている例を示したが、本発明はこれに限らず、２本以上の透明電極部が形成されていればよい。
【００６３】
また、上記第３実施形態では、１つのミラー素子部２ｂに５本の透明電極部３５ａと、５本の透明電極部３６ａとが形成されている例を示したが、本発明はこれに限らず、２本以上の透明電極部３５ａおよび２本以上の透明電極部３６ａが形成されていればよい。また、透明電極部３５ａと透明電極部３６ａとが同数でなくてもよい。
【００６４】
また、上記第１〜第３実施形態では、ＩＴＯからなる透明電極１５、３１、３５および３６を用いた例を示したが、本発明はこれに限らず、ＩＴＯ以外の材料（たとえば、ＺｎＯ）からなる光を透過可能な電極を適用することができる。また、金（Ａｕ）を光を透過可能な薄い厚みを有するように形成したものを電極として用いてもよい。
【００６５】
また、上記第１〜第３実施形態では、ｎ型ＳｉＣ基板１を用いて電子により光を反射する例を示したが、本発明はこれに限らず、ｐ型の半導体基板を使用して、ホールにより光を反射してもよい。また、ＳｉＣ基板のみならず、その他の半導体基板を用いてもよい。なお、他の半導体基板を用いる場合には、入射光によってキャリアが生成されるのを抑制するために、バンドギャップが大きい半導体からなる基板を用いるのが好ましい。
【００６６】
また、上記第１実施形態では、所定の波長を有する入射光が入射する場合に、その入射光を反射するかしないかを制御するように使用する例を示したが、本発明はこれに限らず、異なる波長の光を含む自然光が入射する場合に、特定の波長の光のみを反射しないように、空乏層の厚みを制御するように使用してもよい。
【図面の簡単な説明】
【００６７】
【図１】本発明の第１実施形態によるミラー素子の全体構成を説明するための斜視図である。
【図２】図１に示した第１実施形態のミラー素子の１００−１００線に沿った断面図である。
【図３】本発明の第１実施形態によるミラー素子の回路構成図である。
【図４】本発明の第１実施形態によるミラー素子の動作原理を説明するための断面図である。
【図５】本発明の第１実施形態によるミラー素子の動作原理を説明するための断面図である。
【図６】本発明の第１実施形態によるミラー素子の製造プロセスを説明するための断面図である。
【図７】本発明の第１実施形態によるミラー素子の製造プロセスを説明するための断面図である。
【図８】本発明の第１実施形態によるミラー素子の製造プロセスを説明するための断面図である。
【図９】本発明の第１実施形態によるミラー素子の製造プロセスを説明するための断面図である。
【図１０】本発明の第１実施形態によるミラー素子の製造プロセスを説明するための断面図である。
【図１１】本発明の第１実施形態によるミラー素子の製造プロセスを説明するための断面図である。
【図１２】本発明の第２実施形態によるミラー素子の全体構成を説明するための斜視図である。
【図１３】図１２に示した第２実施形態のミラー素子の１５０−１５０線に沿った断面図である。
【図１４】本発明の第２実施形態によるミラー素子の回路構成図である。
【図１５】本発明の第２実施形態によるミラー素子の動作原理を説明するための断面図である。
【図１６】本発明の第２実施形態によるミラー素子の動作原理を説明するための断面図である。
【図１７】本発明の第３実施形態によるミラー素子の全体構成を説明するための斜視図である。
【図１８】図１７に示した第３実施形態のミラー素子の２００−２００線に沿った断面図である。
【図１９】図１７に示した第３実施形態のミラー素子の２１０−２１０線に沿った断面図である。
【図２０】図１７に示した第３実施形態のミラー素子の２２０−２２０線に沿った断面図である。
【図２１】本発明の第３実施形態によるミラー素子の回路構成図である。
【図２２】本発明の第３実施形態によるミラー素子の動作原理を説明するための断面図である。
【図２３】本発明の第３実施形態によるミラー素子の動作原理を説明するための断面図である。
【図２４】従来のミラー素子の全体構成を示す斜視図である。
【図２５】従来のミラー素子の動作を説明する側面図である。
【図２６】図２４に示した従来のミラー素子の動作を説明するための図である。
【符号の説明】
【００６８】
１ ｎ型ＳｉＣ基板（半導体基板）
２、２ａ、２ｂ ミラー素子部
１０、１０ａ、１０ｂ ｐＭＯＳトランジスタ
１５、３１ 透明電極（電極）
３１ 透明電極
３１ａ 透明電極部（電極）
２８、３３、３９ 空乏層
３０、３０ａ、３０ｂ ミラー素子
３５ 透明電極
３５ａ 透明電極部（第２電極）
３６ 透明電極
３６ａ 透明電極部（第１電極）
【特許請求の範囲】
【請求項１】
少なくとも主表面に第１導電型の不純物が導入された半導体基板と、
前記半導体基板の主表面上に形成され、光を透過可能な電極とを備え、
前記電極に電圧を印加することにより前記半導体基板による光の反射を制御する、ミラー素子。
【請求項２】
前記電極に印加される電圧は、前記電圧の印加によって前記半導体基板の主表面に空乏層が形成されるとともに、前記空乏層の厚みが、前記空乏層と前記空乏層以外の領域との界面で反射される光と、前記電極と前記半導体基板との界面で反射される光とが打ち消し合う厚みになるような電圧に設定される、請求項１に記載のミラー素子。
【請求項３】
前記電極は、回折格子を構成するように前記半導体基板の表面上に配置されている、請求項１または２のいずれかに記載のミラー素子。
【請求項４】
前記回折格子を構成する電極は、第１の電圧が印加される第１電極と、前記第１の電圧とは印加方向が異なる第２の電圧が印加される第２電極とを含み、
前記第１電極と前記第２電極とは、前記半導体基板の主表面上に、所定の間隔を隔てて交互に配置されている、請求項３に記載のミラー素子。
【請求項５】
前記電極間の間隔は、反射する光の波長に対応する間隔に設定されている、請求項３または４に記載のミラー素子。
【請求項６】
前記電極を含む複数のミラー素子部をさらに備え、
前記複数のミラー素子部は、前記半導体基板の主表面上にマトリックス状に配置されており、
各々の前記ミラー素子部の電極には、それぞれ、トランジスタを介して電圧供給線が接続されている、請求項１〜５のいずれか１項に記載のミラー素子。
【請求項１】
少なくとも主表面に第１導電型の不純物が導入された半導体基板と、
前記半導体基板の主表面上に形成され、光を透過可能な電極とを備え、
前記電極に電圧を印加することにより前記半導体基板による光の反射を制御する、ミラー素子。
【請求項２】
前記電極に印加される電圧は、前記電圧の印加によって前記半導体基板の主表面に空乏層が形成されるとともに、前記空乏層の厚みが、前記空乏層と前記空乏層以外の領域との界面で反射される光と、前記電極と前記半導体基板との界面で反射される光とが打ち消し合う厚みになるような電圧に設定される、請求項１に記載のミラー素子。
【請求項３】
前記電極は、回折格子を構成するように前記半導体基板の表面上に配置されている、請求項１または２のいずれかに記載のミラー素子。
【請求項４】
前記回折格子を構成する電極は、第１の電圧が印加される第１電極と、前記第１の電圧とは印加方向が異なる第２の電圧が印加される第２電極とを含み、
前記第１電極と前記第２電極とは、前記半導体基板の主表面上に、所定の間隔を隔てて交互に配置されている、請求項３に記載のミラー素子。
【請求項５】
前記電極間の間隔は、反射する光の波長に対応する間隔に設定されている、請求項３または４に記載のミラー素子。
【請求項６】
前記電極を含む複数のミラー素子部をさらに備え、
前記複数のミラー素子部は、前記半導体基板の主表面上にマトリックス状に配置されており、
各々の前記ミラー素子部の電極には、それぞれ、トランジスタを介して電圧供給線が接続されている、請求項１〜５のいずれか１項に記載のミラー素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【公開番号】特開２００７−５７９５０（Ｐ２００７−５７９５０Ａ）
【公開日】平成１９年３月８日（２００７．３．８）
【国際特許分類】
【出願番号】特願２００５−２４４４７４（Ｐ２００５−２４４４７４）
【出願日】平成１７年８月２５日（２００５．８．２５）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
【公開日】平成１９年３月８日（２００７．３．８）
【国際特許分類】
【出願日】平成１７年８月２５日（２００５．８．２５）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
[ Back to top ]