モータ駆動回路
【課題】 高性能なＣＰＵを複数必要とすることなく、冗長構成が可能なモータ駆動回路を提供する。
【解決手段】 監視ＩＣ１はメインＣＰＵ２の診断を行い、メインＣＰＵ２が正常に動作している場合は、メインＣＰＵ２がモータ８の駆動に必要な演算処理を行い、メインプリドライバ３から駆動信号を出力する。監視ＩＣ１がメインＣＰＵ２の異常を検出した場合は、バックアップＣＰＵ４へメインＣＰＵ２の異常を通知し、切り替え回路７でバックアッププリドライバ５からの駆動信号でモータ８を駆動するように切り替える。監視ＩＣ１からの通知を入力したバックアップＣＰＵ４は、モータ８の駆動に必要な演算処理を行い、バックアッププリドライバ５から駆動信号を出力する。
【解決手段】 監視ＩＣ１はメインＣＰＵ２の診断を行い、メインＣＰＵ２が正常に動作している場合は、メインＣＰＵ２がモータ８の駆動に必要な演算処理を行い、メインプリドライバ３から駆動信号を出力する。監視ＩＣ１がメインＣＰＵ２の異常を検出した場合は、バックアップＣＰＵ４へメインＣＰＵ２の異常を通知し、切り替え回路７でバックアッププリドライバ５からの駆動信号でモータ８を駆動するように切り替える。監視ＩＣ１からの通知を入力したバックアップＣＰＵ４は、モータ８の駆動に必要な演算処理を行い、バックアッププリドライバ５から駆動信号を出力する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自動車用電子制御システムのコンピュータユニット等における冗長構成のモータ駆動回路に関する。
【背景技術】
【０００２】
従来、例えば、自動車用電子制御システムにおいては、コンピュータユニットのモータ駆動回路を冗長構成とすることにより、片方のモータ駆動回路が故障しても、もう片方のモータ駆動回路でモータを正常に動作させる方法が知られている。（例えば、非特許文献１参照）。
【０００３】
図４は、完全並列系の冗長構成を採用した、従来のモータ駆動回路を示した図である。図４において、モータ駆動回路は、ＩＧ１信号を一次電源とするＡ回路１００とＩＧ２信号を一次電源とするＢ回路２００とで構成される。なお、ＩＧ１信号とは、運転者がＩＧ（Ignition）スイッチを操作して「ＯＮ」の位置にあるときにＨｉｇｈとなる信号であり、ＩＧ２信号とは、エンジンが起動（運転）状態のときにＨｉｇｈとなる信号である。
【０００４】
完全並列系の一方のＡ回路１００は、ＩＧ１を一次電源とするＡ回路電源１０１と、Ａ回路内の主制御を司るＡ回路ＣＰＵ（Central Processing Unit）１０２と、モータドライバの前段で増幅を行うＡ回路プリドライバ１０３、モータ３００を駆動する並列のＦＥＴ（Field Effect Transistor）１０４、ＦＥＴ１０５とで構成される。完全並列系のもう片方のＢ回路２００も同様の構成であり、Ａ回路１００及びＢ回路２００の双方の回路によりモータ３００への通電が行われる。
【０００５】
Ａ回路１００とＢ回路２００はそれぞれ独立に動作を行うが、互いに相手の回路を診断しており、相手の回路が異常であると判定した場合は相手の回路からの出力を止める必要がある。具体的には、例えば、Ａ回路ＣＰＵ１０２がＢ回路ＣＰＵ２０２の監視を行い、Ｂ回路ＣＰＵの演算機能に異常があると判定した場合、Ａ回路ＣＰＵ１０２はＢ回路プリドライバ２０３からＦＥＴ２０４、ＦＥＴ２０５への出力を止める処理を行う。
【非特許文献１】塩見 弘著、「改訂三版 信頼性工学入門」、丸善株式会社、１９８２年１１月２０日、ｐ．１０６−１２０
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、上記従来のモータ駆動回路は、完全並列系の冗長構成であるために両方の回路が互いに相手の回路を診断する機能を備えている必要があり、また、両方の回路が共に全ての制御演算を行っていた。
【０００７】
そのため、相手の回路の診断機能及び多くの制御演算を行うことが可能な高性能なＣＰＵが冗長構成の回路毎に必要となるという課題があった。
本発明は上記事情に鑑みてなされたもので、高性能なＣＰＵを複数必要とすることなく冗長構成が可能なモータ駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決して係る目的を達成するために、請求項１に記載の本発明のモータ駆動回路は、モータを駆動する駆動信号を出力するメイン駆動回路（例えば、実施の形態におけるメインＣＰＵ２及びメインプリドライバ３）と、前記メイン駆動回路の故障診断を行い、故障と診断した時に異常ステータス信号を出力するメイン監視回路（例えば、実施の形態における監視ＩＣ１）と、前記異常ステータス信号の入力時に前記モータを駆動する駆動信号を出力するバックアップ駆動回路（例えば、実施の形態におけるバックアップＣＰＵ４及びバックアッププリドライバ５）と、前記メイン駆動回路と前記バックアップ駆動回路のいずれかを前記異常ステータス信号に基づいて選択し、選択したモータ駆動回路から出力される前記駆動信号を前記モータへと出力する切り替え回路（例えば、実施の形態における切り替え回路７）とを有することを特徴とする。
【０００９】
上記構成のモータ駆動回路によれば、切り替え回路による切り替え型の冗長構成であるため、バックアップ駆動回路はメイン回路で行う全ての処理を実行する必要がなく、モータを駆動するのに必要な処理のみを実行することが可能である。
【００１０】
さらに、請求項２に記載の本発明のモータ駆動回路は、請求項１に記載のモータ駆動回路において、前記メイン駆動回路は、前記バックアップ駆動回路の動作を指定する動作指定信号（例えば、実施の形態におけるＭＯＴ＿ｒｅｑ信号）を出力し、前記バックアップ駆動回路は、前記動作指定信号を入力し、入力した該動作指定信号に基づいて動作することを特徴としている。
【００１１】
上記構成のモータ駆動回路によれば、メイン駆動回路の指示によりバックアップ駆動回路からの駆動信号でモータを駆動させることが可能である。
【００１２】
さらに、請求項３に記載の本発明のモータ駆動回路は、請求項１または請求項２に記載のモータ駆動回路において、前記メイン監視回路から前記バックアップ駆動回路へ前記異常ステータス信号を出力する信号線（例えば、実施の形態におけるｉｎｈ１端子及びｉｎｈ２端子からバックアップＣＰＵ４へと接続される信号線）を複数有することを特徴としている。
【００１３】
上記構成のモータ駆動回路によれば、異常ステータス信号を出力する信号線を複数とすることで、複数の信号線のうちの幾つかに故障が発生したとしても、メイン監視回路は正常に異常ステータス信号をバックアップ駆動回路へ出力することが可能である。
【００１４】
さらに、請求項４に記載の本発明のモータ駆動回路は、請求項１から請求項３のいずれか１項に記載のモータ駆動回路において、前記切り替え回路は、前記メイン駆動回路と前記バックアップ駆動回路のいずれかを前記異常ステータス信号と前記メイン回路からの切り替え信号（例えば、実施の形態におけるｉｎｈ５端子から出力される信号）の論理和に基づいて選択し、選択したモータ駆動回路から出力される前記駆動信号を前記モータへと出力することを特徴としている。
【００１５】
上記構成のモータ駆動回路によれば、切り替え回路による駆動回路の切り替えは、メイン監視回路が出力する異常ステータス信号とメイン駆動回路が出力する切り替え信号の双方において可能となる。
【００１６】
さらに、請求項５に記載の本発明のモータ駆動回路は、請求項１から請求項４のいずれか１項に記載のモータ駆動回路において、前記メイン駆動回路の電源電圧低下を検出するメイン電源低下検出手段（例えば、実施の形態におけるＶＣＣＡ低下検出回路１４）をさらに有し、前記切り替え回路は、前記メイン電源低下検出手段での電源電圧低下検出時に、強制的にバックアップ駆動回路を選択することを特徴としている。
【００１７】
上記構成のモータ駆動回路によれば、メイン駆動回路の電源電圧低下を検出し、バックアップ駆動回路に切り替えることで、電源電圧の低下した状態でメイン駆動回路によるモータの駆動が継続することを防止可能である。
【００１８】
さらに、請求項６に記載の本発明のモータ駆動回路は、請求項１から請求項５のいずれか１項に記載のモータ駆動回路において、前記バックアップ駆動回路の電源電圧低下を検出するバックアップ電源低下検出手段（例えば、実施の形態におけるＶＣＣＢ低下検出回路１５）をさらに有し、前記切り替え回路は、前記バックアップ電源低下検出手段での電源電圧低下検出時に、強制的にメイン駆動回路を選択することを特徴としている。
【００１９】
上記構成のモータ駆動回路によれば、バックアップ駆動回路の電源電圧低下を検出し、メイン駆動回路に切り替えることで、電源電圧の低下した状態でバックアップ駆動回路によるモータの駆動が継続することを防止可能である。
【００２０】
さらに、請求項７に記載の本発明のモータ駆動回路は、請求項１から請求項６のいずれか１項に記載のモータ駆動回路において、前記切り替え回路は、前記入力した異常ステータス信号（例えば、実施の形態におけるＢＫＵＰ＿ＥＮＢ＿ＦＢ端子へ入力される信号）を前記メイン駆動回路へと出力することを特徴としている。
【００２１】
上記構成のモータ駆動回路によれば、メイン駆動回路において切り替え回路がメイン監視回路から入力した異常ステータス信号の状態を検出することで、異常ステータス信号が正常であるかを診断可能である。
【００２２】
さらに、請求項８に記載の本発明のモータ駆動回路は、請求項１から請求項７のいずれか１項に記載のモータ駆動回路において、前記モータへ通電されているか否かを判定する判定手段を三以上の奇数有し、前記各判定手段の判定結果のうち過半数を占めた判定結果に基づいて前記メイン駆動回路または前記バックアップ駆動回路が正常に前記モータを駆動しているかを診断することを特徴としている。
【００２３】
上記構成のモータ駆動回路によれば、判定手段を三以上の奇数有するため、モータへ通電されていると判定した判定手段の数とモータへ通電されていないと判定した判定手段の数とを比較し、判定手段の数の多い方を判定結果として採用することで、より信頼性の高い判定を行うことができると共に、判定手段の故障が発生した時のシステムダウン（モータの駆動機能を停止）に対する耐性を向上させることができる（判定手段の故障が発生しても、即システムダウンには至らない）。（判定手段の数が一の場合には、その判定結果自体が正常であろうが、異常であろうがそれを信じるしかなく、また判定結果が通電異常となったときにはシステムをダウン（モータの駆動機能を停止）せざるを得ない。また、判定手段の数が二の場合には、各判定結果に不一致が生じた時にどちらの判定結果を信じてよいか分からないので、一方の判定結果が正常であるにもかかわらず、これもまたシステムをダウンせざるを得ない。）
【発明の効果】
【００２４】
請求項１に記載の本発明のモータ駆動回路によれば、切り替え回路による切り替え型の冗長構成であるため、バックアップ駆動回路はメイン回路で行う全ての処理を実行する必要がなく、モータを駆動するのに最低限必要な処理のみを実行することが可能である。したがって、高性能なＣＰＵを必要とするのはメイン駆動回路のみであり、従来の完全並列系の冗長構成のように高性能なＣＰＵを複数必要としない。
【００２５】
さらに、請求項２に記載の本発明のモータ駆動回路によれば、メイン駆動回路の指示によりバックアップ駆動回路からの駆動信号でモータを駆動させることが可能であるため、メイン駆動回路がバックアップ駆動回路の診断を行うことができる。
【００２６】
さらに、請求項３に記載の本発明のモータ駆動回路によれば、異常ステータス信号を出力する信号線を複数とすることで、複数の信号線のうちの幾つかに故障が発生したとしても、メイン監視回路は正常に異常ステータス信号をバックアップ駆動回路へ出力することが可能であるため、信号線の故障に対する耐性を向上させることができる。
【００２７】
さらに、請求項４に記載の本発明のモータ駆動回路によれば、メイン監視回路が出力する異常ステータス信号とメイン駆動回路が出力する切り替え信号の双方においてモータ駆動回路の切り替えが可能となるため、メイン駆動回路の正常動作時においてもモータ駆動回路の切り替えを行うことができる。
【００２８】
さらに、請求項５に記載の本発明のモータ駆動回路によれば、メイン駆動回路の電源電圧低下を検出し、バックアップ駆動回路に切り替えることで、電源電圧の低下した状態でメイン駆動回路によるモータの駆動が継続することを防止可能である。したがって、メイン駆動回路の電源電圧が低下する故障が発生してもバックアップ駆動回路により正常にモータを駆動できる。
【００２９】
さらに、請求項６に記載の本発明のモータ駆動回路によれば、バックアップ駆動回路の電源電圧低下を検出し、メイン駆動回路に切り替えることで、電源電圧の低下した状態でバックアップ駆動回路によるモータの駆動が継続することを防止可能である。したがって、バックアップ駆動回路の電源電圧が低下する故障が発生してもメイン駆動回路により正常にモータを駆動できる。
【００３０】
さらに、請求項７に記載の本発明のモータ駆動回路によれば、メイン駆動回路において切り替え回路がメイン監視回路から入力した異常ステータス信号の状態を検出することで、異常ステータス信号が正常であるかを診断可能であるため、メイン駆動回路の故障発生時にはメイン監視回路から確実に異常ステータス信号を出力させることができる。
【００３１】
さらに、請求項８に記載の本発明のモータ駆動回路によれば、判定手段を三以上の奇数有するため、モータへ通電されていると判定した判定手段の数とモータへ通電されていないと判定した判定手段の数とを比較し、判定手段の数の多い方を判定結果として採用することで、複数の判定手段の内幾つかが故障したとしてもモータへ通電されているかを正確に判定することが可能であるため、故障に対する耐性を向上させることができる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の一実施形態に係るモータ駆動回路について図１から図３を参照しながら説明する。
図１および図２は本発明の一実施形態に係るモータ駆動回路の構成を示した構成図である。なお、図２は図１の切り替え回路７の構成を示した構成図であり、図２の破線で囲んだブロックが図１に示す切り替え回路７の枠内の同名の端子と接続される。
【００３３】
図１において、監視ＩＣ１は、メインＣＰＵ２の診断を行うとともに、メインＣＰＵ２及びメインプリドライバ３の電源を供給するＩＣ（Integrated Circuit）である。メインＣＰＵ２は、監視ＩＣ１及びバックアップＣＰＵ４の診断を行うとともに、メインプリドライバ３へ駆動信号の出力を指示する。
【００３４】
メインプリドライバ３は、メインＣＰＵ２からの指示をＤＲＩ２端子から入力し、その指示に従ってＤＲＯ２ａ端子及びＤＲＯ２ｂ端子から駆動信号を出力する。なお、メインプリドライバ３は、ＤＲＯ２ａ端子及びＤＲＯ２ｂ端子からそれぞれ別々に駆動信号を出力することも、双方から同時に駆動信号を出力することも可能である。
【００３５】
ＤＲＯ２ａ端子から出力された駆動信号は、図２のスイッチＰｒｉ１−１及びダイオードＤ１を介して図１のＦＥＴ１のゲートへと入力される。一方、ＤＲＯ２ｂ端子から出力された駆動信号は、スイッチＰｒｉ１−２及びダイオードＤ２を介してＦＥＴ２のゲートへと入力される。なお、スイッチＰｒｉ１−１、Ｐｒｉ１−２は切り替え信号がＨｉｇｈレベルの時にＯＮとなり、Ｌｏｗレベルの時にＯＦＦとなるスイッチである。
【００３６】
また、メインＣＰＵ２は、バックアッププリドライバ５から駆動信号を出力させるときに、ＭＯＴ＿ｒｅｑ＿ｏｕｔ端子からＭＯＴ＿ｒｅｑ信号を出力する。バックアップＣＰＵ４は、メインＣＰＵ２からのＭＯＴ＿ｒｅｑ信号をＭＯＴ＿ｒｅｑ＿ｉｎ端子から入力すると、ＯＵＴ１端子及びＯＵＴ２端子からバックアッププリドライバ５へ駆動信号の出力を指示する。
【００３７】
バックアッププリドライバ５は、バックアップＣＰＵ４からの指示をＩＮ１端子及びＩＮ２端子で入力し、その指示に従ってＶＧＳ１端子及びＶＧＳ２端子から駆動信号を出力する。
【００３８】
ＶＧＳ１端子から出力された駆動信号は切り替え回路７へと入力され、図２のスイッチＰｒｉ２−１及びダイオードＤ３を介して図１のＦＥＴ１のゲートへと入力される。一方、ＶＧＳ２端子から出力された駆動信号は、スイッチＰｒｉ２−２及びダイオードＤ４を介してＦＥＴ２のゲートへと入力される。なお、スイッチＰｒｉ２−１及びＰｒｉ２−２は切り替え信号がＨｉｇｈレベルの時にＯＮとなり、Ｌｏｗレベルの時にＯＦＦとなるスイッチである。
【００３９】
Ｐａｃｃセンサ６はモータ８を駆動するトリガを発生する圧力センサであり、メインＣＰＵ２及びバックアップＣＰＵ４はＰａｃｃセンサ６の出力に基づいて演算処理を行い、モータ８を駆動する。
【００４０】
なお、バックアップＣＰＵ４は、メインＣＰＵ２の正常動作時にはＭＯＴ＿ｒｅｑ信号に基づいてメインＣＰＵ２の要求どおりの動作を行い、メインＣＰＵ２に異常があるときにはＰａｃｃセンサ６の出力に基づいてモータ８を駆動する演算処理を独自に行う。バックアップＣＰＵ４は、モータ８の駆動に必要となる演算処理以外の演算処理やメインＣＰＵ２の診断は行わない。
【００４１】
メインＣＰＵ２はＭＣＫ端子、ＭＯＴ＿ＣＯＭＰ１端子及びＭＯＴ＿ＣＯＭＰ２端子の三つの端子でモータ８の上流側にあたるＸ点の電圧を監視する。上述した各駆動信号の入力により、ＦＥＴ１またはＦＥＴ２がＯＮになると、Ｘ点における電圧がＨｉｇｈレベルの電圧となり、モータ８へ通電されていることがメインＣＰＵ２で確認できる。一方、ＦＥＴ１及びＦＥＴ２の双方がＯＦＦになると、Ｘ点における電圧はＬｏｗとなり、モータ８へ通電されていないことがメインＣＰＵ２で確認できる。
【００４２】
メインＣＰＵ２のＭＣＫ端子は内部でＡ／Ｄ変換が可能な端子であり、ＭＣＫ端子の電圧を直接監視してＨｉｇｈかＬｏｗかを判定する。一方、ＭＯＴ＿ＣＯＭＰ１端子及びＭＯＴ＿ＣＯＭＰ２端子は、コンパレータＣＭＰ１及びコンパレータＣＭＰ２でＨｉｇｈ、Ｌｏｗの判定後の信号を入力する。
【００４３】
メインＣＰＵ２は、Ｘ点の電圧がＨｉｇｈかＬｏｗかを判定する際、上記三つの端子への入力に基づく判定が一致しない場合はＨｉｇｈと判定した端子数とＬｏｗと判定した端子数とを比較し、端子数の多い方の判定を採用する。
【００４４】
例えば、メインＣＰＵ２がＭＣＫ端子とＭＯＴ＿ＣＯＭＰ１端子への入力ではＨｉｇｈと判定し、ＭＯＴ＿ＣＯＭＰ２端子への入力ではＬｏｗと判定した場合、Ｈｉｇｈと判定した端子数の方が多いため、Ｘ点の電圧はＨｉｇｈであるとし、モータ８への通電が行われていると判定する。
【００４５】
このように、モータ８へ正常に通電が行われているかを判定する判定手段を三つ設けることにより、判定手段のうちの一つが故障した場合においても正確に判定を行うことが可能であり、故障に対する耐性を向上させることができる。なお、判定手段の個数は三に限られることはなく、三以上の奇数でも同等の効果を得ることができる。
【００４６】
本実施形態においては、メインＣＰＵ２とバックアップＣＰＵ４との関係は完全並列系の冗長構成ではなく、切り替え回路７による切り替え型の冗長構成であるため、バックアップＣＰＵ４はメインＣＰＵ２で実行する全ての機能を備える必要はなく、モータ８を駆動するために最低限必要な演算処理のみを行えばよい。そのため、バックアップＣＰＵ４としては、高性能なＣＰＵを用いる必要がない。
【００４７】
続いて、メインＣＰＵ２に異常が発生したときにバックアップ側の回路へと切り替える手順について詳細に説明する。
まず、メインＣＰＵ２に異常が発生すると、その異常が監視ＩＣ１により検出される。メインＣＰＵ２の異常検出後、監視ＩＣ１はｉｎｈ１端子〜ｉｎｈ４端子を全てＨｉｇｈにセットして出力する（異常ステータス信号）。なお、メインＣＰＵの正常時にはｉｎｈ１端子〜ｉｎｈ４端子は全てＬｏｗにセットされる。
【００４８】
ｉｎｈ１端子及びｉｎｈ２端子は共にバックアップＣＰＵ４へと接続される。バックアップＣＰＵ４がｉｎｈ１端子又はｉｎｈ端子２のいずれか一方がＨｉｇｈになったことを検出すると、Ｐａｃｃセンサ６からの出力に基づいて演算処理を行い、バックアッププリドライバ５へ駆動信号の出力を指示する。
【００４９】
ここで、監視ＩＣ１からバックアップＣＰＵ４への通知にｉｎｈ１端子とｉｎｈ２端子の二端子を割り当てることで、どちらか一方の端子による接続に異常が発生したとしても、他方の端子により正常に通知を行うことが可能であり、故障に対する耐性を向上させることができる。なお、通知に用いる端子の個数は二に限られることはなく、二以上であれば同等の効果を得ることができる。
【００５０】
一方、ｉｎｈ３端子及びｉｎｈ４端子は共にＯＲ回路９の一方の入力端子へと接続される。ＯＲ回路９の入力端子の他方の入力端子にはメインＣＰＵ２のｉｎｈ５端子が接続され、このｉｎｈ５端子はメインＣＰＵ２がバックアッププリドライバ５からの駆動信号により正常にモータ８を駆動可能であるかの診断を行うときに用いられる。
【００５１】
ここで、監視ＩＣ１からＯＲ回路９への接続にｉｎｈ３端子とｉｎｈ４端子の二端子を割り当てることで、どちらか一方の端子による接続に異常が発生したとしても、他方の端子により正常に信号を送信することが可能であり、故障に対する耐性を向上させることができる。なお、送信に用いる端子の個数は二に限られることはなく、二以上であれば同等の効果を得ることができる。
【００５２】
ＯＲ回路９の出力（以下では、ｉｎｈ信号と呼ぶ）は、切り替え回路７へと入力されて図２のＡＮＤ回路１０及びＯＲ回路１２の入力端子に接続されると共に、メインＣＰＵ２のＢＫＵＰ＿ＥＮＢ＿ＦＢ端子へと接続される。
【００５３】
ＢＫＵＰ＿ＥＮＢ＿ＦＢ端子は、例えば、システム起動時の初期診断において、メインＣＰＵ２が正常に動作しているときにｉｎｈ信号が正常に出力されるかどうかの確認で用いる。以下、初期診断時に監視ＩＣ１及びメインＣＰＵ２で行う処理の一例を示す。
【００５４】
まず、メインＣＰＵ２が初期診断時に、メインＣＰＵ２に異常が発生したことを意味する信号を監視ＩＣ１に対して送信する。監視ＩＣ１がメインＣＰＵ２からの信号を受信すると、ｉｎｈ１端子〜ｉｎｈ４端子をＨｉｇｈにセットし出力する。
【００５５】
この出力がＯＲ回路９を介して切り替え回路７へと入力され、ＢＫＵＰ＿ＥＮＢ＿ＦＢ端子へとフィードバックされるため、ｉｎｈ信号が正常に出力されていれば、メインＣＰＵ２はＢＫＵＰ＿ＥＮＢ＿ＦＢ端子でＨｉｇｈを検出する。切り替え回路の故障等でｉｎｈ信号がＨｉｇｈにならない場合は、メインＣＰＵ２はＢＫＵＰ＿ＥＮＢ＿ＦＢ端子で異常を検出できる。
【００５６】
図２に戻って、ＡＮＤ回路１０及びＯＲ回路１１の一方の入力端子にはｉｎｈ信号が入力されるが、他方の入力端子にはＶＣＣＡ低下検出回路１４の出力が入力される。ＶＣＣＡ低下検出回路１４は、メインＣＰＵ２及びメインプリドライバ３の電源である電源ＶＣＣＡが正常であるときにはＬｏｗを出力し、電源ＶＣＣＡが低下したときにＨｉｇｈを出力する。
【００５７】
ＡＮＤ回路１０の出力はＯＲ回路１１の一方の入力端子に接続され、ＯＲ回路１１の他方の入力端子にはＶＣＣＢ低下検出回路１５の出力が入力される。ＯＲ回路１２の出力はＡＮＤ回路１３の一方の入力端子へと接続され、ＡＮＤ回路１３のもう一方の入力端子にはＶＣＣＢ低下検出回路１５の出力が入力される。
【００５８】
ＶＣＣＢ低下検出回路１５は、バックアップＣＰＵ４及びバックアッププリドライバ５の電源である電源ＶＣＣＢが正常であるときにはＬｏｗを出力し、電源ＶＣＣＢが低下したときにＨｉｇｈを出力する。
【００５９】
電源ＶＣＣＢが低下した場合には、ｉｎｈ信号の論理値によらずＯＲ回路１１の出力はＨｉｇｈ、ＡＮＤ回路１３の出力はＬｏｗとなり、スイッチＰｒｉ１−１、Ｐｒｉ１−２がＯＮ、スイッチＰｒｉ２−１、Ｐｒｉ２−２がＯＦＦとなる。すなわち、電源ＶＣＣＢが低下した場合には強制的にメインプリドライバ３からの駆動信号が選択されてＦＥＴ１及びＦＥＴ２へと出力される。
【００６０】
同様に、電源ＶＣＣＡが低下した場合には、ｉｎｈ信号の論理値によらずＡＮＤ回路１０の出力はＬｏｗ、ＯＲ回路１２の出力はＨｉｇｈとなり、電源ＶＣＣＢが正常であればＯＲ回路１１の出力はＬｏｗ、ＡＮＤ回路１３の出力はＨｉｇｈとなり、スイッチＰｒｉ１−１、Ｐｒｉ１−２がＯＦＦ、スイッチＰｒｉ２−１、Ｐｒｉ２−２がＯＮとなる。すなわち、電源ＶＣＣＡが低下した場合には強制的にバックアッププリドライバ３からの駆動信号が選択されてＦＥＴ１及びＦＥＴ２へと出力される。
【００６１】
図３は、ＶＣＣＡ低下検出回路１４及びＶＣＣＢ低下検出回路１５の回路構成の一例を示した図である。図３において、電源ＶＣＣＡが低下すると、トランジスタＴｒ２、Ｔｒ３、Ｔｒ６がＯＮ、トランジスタＴｒ５がＯＦＦとなり、図３のＹ点の電圧がＨｉｇｈとなる。Ｙ点の電圧は、図２のＶＣＣＡ低下検出回路１４の出力となる。
【００６２】
一方、電源ＶＣＣＢが低下すると、トランジスタＴｒ５がＯＮ、トランジスタＴｒ６がＯＦＦとなり、図３のＺ点の電圧がＨｉｇｈとなる。Ｚ点の電圧は、図２のＶＣＣＢ低下検出回路１５の出力となる。
【００６３】
電源ＶＣＣＡ及び電源ＶＣＣＢの電圧低下を検出し、検出結果に基づいてスイッチＰｒｉ１−１、Ｐｒｉ１−２、Ｐｒｉ２−２、Ｐｒｉ２−２を切り替えることで、メインプリドライバ３及びバックアッププリドライバ５から電源電圧が正常な回路を選択し、常に正常な駆動信号をＦＥＴ１及びＦＥＴ２へと出力することが可能である。
【００６４】
以上、本発明の実施形態を詳述してきたが、具体的な構成は本実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
【産業上の利用可能性】
【００６５】
本発明は、自動車用電子制御システムのコンピュータユニットにおける冗長構成のモータ駆動回路に用いて好適である。
【図面の簡単な説明】
【００６６】
【図１】本発明の一実施形態にかかるモータ駆動回路の構成を示す構成図である。
【図２】図１の切り替え回路７の構成を示す構成図である。
【図３】図２のＶＣＣＡ低下検出回路１４及びＶＣＣＢ低下検出回路１５の回路構成の一例を示す図である。
【図４】従来技術における完全並列系の冗長構成モータ駆動回路の構成を示す構成図である。
【符号の説明】
【００６７】
１ … 監視ＩＣ（メイン監視回路）
２ … メインＣＰＵ
３ … メインプリドライバ
４ … バックアップＣＰＵ
５ … バックアッププリドライバ
７ … 切り替え回路
８ … モータ
１４ … ＶＣＣＡ低下検出回路（メイン電源低下検出手段）
１５ … ＶＣＣＢ低下検出回路（バックアップ電源低下検出手段）
【技術分野】
【０００１】
本発明は、自動車用電子制御システムのコンピュータユニット等における冗長構成のモータ駆動回路に関する。
【背景技術】
【０００２】
従来、例えば、自動車用電子制御システムにおいては、コンピュータユニットのモータ駆動回路を冗長構成とすることにより、片方のモータ駆動回路が故障しても、もう片方のモータ駆動回路でモータを正常に動作させる方法が知られている。（例えば、非特許文献１参照）。
【０００３】
図４は、完全並列系の冗長構成を採用した、従来のモータ駆動回路を示した図である。図４において、モータ駆動回路は、ＩＧ１信号を一次電源とするＡ回路１００とＩＧ２信号を一次電源とするＢ回路２００とで構成される。なお、ＩＧ１信号とは、運転者がＩＧ（Ignition）スイッチを操作して「ＯＮ」の位置にあるときにＨｉｇｈとなる信号であり、ＩＧ２信号とは、エンジンが起動（運転）状態のときにＨｉｇｈとなる信号である。
【０００４】
完全並列系の一方のＡ回路１００は、ＩＧ１を一次電源とするＡ回路電源１０１と、Ａ回路内の主制御を司るＡ回路ＣＰＵ（Central Processing Unit）１０２と、モータドライバの前段で増幅を行うＡ回路プリドライバ１０３、モータ３００を駆動する並列のＦＥＴ（Field Effect Transistor）１０４、ＦＥＴ１０５とで構成される。完全並列系のもう片方のＢ回路２００も同様の構成であり、Ａ回路１００及びＢ回路２００の双方の回路によりモータ３００への通電が行われる。
【０００５】
Ａ回路１００とＢ回路２００はそれぞれ独立に動作を行うが、互いに相手の回路を診断しており、相手の回路が異常であると判定した場合は相手の回路からの出力を止める必要がある。具体的には、例えば、Ａ回路ＣＰＵ１０２がＢ回路ＣＰＵ２０２の監視を行い、Ｂ回路ＣＰＵの演算機能に異常があると判定した場合、Ａ回路ＣＰＵ１０２はＢ回路プリドライバ２０３からＦＥＴ２０４、ＦＥＴ２０５への出力を止める処理を行う。
【非特許文献１】塩見 弘著、「改訂三版 信頼性工学入門」、丸善株式会社、１９８２年１１月２０日、ｐ．１０６−１２０
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、上記従来のモータ駆動回路は、完全並列系の冗長構成であるために両方の回路が互いに相手の回路を診断する機能を備えている必要があり、また、両方の回路が共に全ての制御演算を行っていた。
【０００７】
そのため、相手の回路の診断機能及び多くの制御演算を行うことが可能な高性能なＣＰＵが冗長構成の回路毎に必要となるという課題があった。
本発明は上記事情に鑑みてなされたもので、高性能なＣＰＵを複数必要とすることなく冗長構成が可能なモータ駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決して係る目的を達成するために、請求項１に記載の本発明のモータ駆動回路は、モータを駆動する駆動信号を出力するメイン駆動回路（例えば、実施の形態におけるメインＣＰＵ２及びメインプリドライバ３）と、前記メイン駆動回路の故障診断を行い、故障と診断した時に異常ステータス信号を出力するメイン監視回路（例えば、実施の形態における監視ＩＣ１）と、前記異常ステータス信号の入力時に前記モータを駆動する駆動信号を出力するバックアップ駆動回路（例えば、実施の形態におけるバックアップＣＰＵ４及びバックアッププリドライバ５）と、前記メイン駆動回路と前記バックアップ駆動回路のいずれかを前記異常ステータス信号に基づいて選択し、選択したモータ駆動回路から出力される前記駆動信号を前記モータへと出力する切り替え回路（例えば、実施の形態における切り替え回路７）とを有することを特徴とする。
【０００９】
上記構成のモータ駆動回路によれば、切り替え回路による切り替え型の冗長構成であるため、バックアップ駆動回路はメイン回路で行う全ての処理を実行する必要がなく、モータを駆動するのに必要な処理のみを実行することが可能である。
【００１０】
さらに、請求項２に記載の本発明のモータ駆動回路は、請求項１に記載のモータ駆動回路において、前記メイン駆動回路は、前記バックアップ駆動回路の動作を指定する動作指定信号（例えば、実施の形態におけるＭＯＴ＿ｒｅｑ信号）を出力し、前記バックアップ駆動回路は、前記動作指定信号を入力し、入力した該動作指定信号に基づいて動作することを特徴としている。
【００１１】
上記構成のモータ駆動回路によれば、メイン駆動回路の指示によりバックアップ駆動回路からの駆動信号でモータを駆動させることが可能である。
【００１２】
さらに、請求項３に記載の本発明のモータ駆動回路は、請求項１または請求項２に記載のモータ駆動回路において、前記メイン監視回路から前記バックアップ駆動回路へ前記異常ステータス信号を出力する信号線（例えば、実施の形態におけるｉｎｈ１端子及びｉｎｈ２端子からバックアップＣＰＵ４へと接続される信号線）を複数有することを特徴としている。
【００１３】
上記構成のモータ駆動回路によれば、異常ステータス信号を出力する信号線を複数とすることで、複数の信号線のうちの幾つかに故障が発生したとしても、メイン監視回路は正常に異常ステータス信号をバックアップ駆動回路へ出力することが可能である。
【００１４】
さらに、請求項４に記載の本発明のモータ駆動回路は、請求項１から請求項３のいずれか１項に記載のモータ駆動回路において、前記切り替え回路は、前記メイン駆動回路と前記バックアップ駆動回路のいずれかを前記異常ステータス信号と前記メイン回路からの切り替え信号（例えば、実施の形態におけるｉｎｈ５端子から出力される信号）の論理和に基づいて選択し、選択したモータ駆動回路から出力される前記駆動信号を前記モータへと出力することを特徴としている。
【００１５】
上記構成のモータ駆動回路によれば、切り替え回路による駆動回路の切り替えは、メイン監視回路が出力する異常ステータス信号とメイン駆動回路が出力する切り替え信号の双方において可能となる。
【００１６】
さらに、請求項５に記載の本発明のモータ駆動回路は、請求項１から請求項４のいずれか１項に記載のモータ駆動回路において、前記メイン駆動回路の電源電圧低下を検出するメイン電源低下検出手段（例えば、実施の形態におけるＶＣＣＡ低下検出回路１４）をさらに有し、前記切り替え回路は、前記メイン電源低下検出手段での電源電圧低下検出時に、強制的にバックアップ駆動回路を選択することを特徴としている。
【００１７】
上記構成のモータ駆動回路によれば、メイン駆動回路の電源電圧低下を検出し、バックアップ駆動回路に切り替えることで、電源電圧の低下した状態でメイン駆動回路によるモータの駆動が継続することを防止可能である。
【００１８】
さらに、請求項６に記載の本発明のモータ駆動回路は、請求項１から請求項５のいずれか１項に記載のモータ駆動回路において、前記バックアップ駆動回路の電源電圧低下を検出するバックアップ電源低下検出手段（例えば、実施の形態におけるＶＣＣＢ低下検出回路１５）をさらに有し、前記切り替え回路は、前記バックアップ電源低下検出手段での電源電圧低下検出時に、強制的にメイン駆動回路を選択することを特徴としている。
【００１９】
上記構成のモータ駆動回路によれば、バックアップ駆動回路の電源電圧低下を検出し、メイン駆動回路に切り替えることで、電源電圧の低下した状態でバックアップ駆動回路によるモータの駆動が継続することを防止可能である。
【００２０】
さらに、請求項７に記載の本発明のモータ駆動回路は、請求項１から請求項６のいずれか１項に記載のモータ駆動回路において、前記切り替え回路は、前記入力した異常ステータス信号（例えば、実施の形態におけるＢＫＵＰ＿ＥＮＢ＿ＦＢ端子へ入力される信号）を前記メイン駆動回路へと出力することを特徴としている。
【００２１】
上記構成のモータ駆動回路によれば、メイン駆動回路において切り替え回路がメイン監視回路から入力した異常ステータス信号の状態を検出することで、異常ステータス信号が正常であるかを診断可能である。
【００２２】
さらに、請求項８に記載の本発明のモータ駆動回路は、請求項１から請求項７のいずれか１項に記載のモータ駆動回路において、前記モータへ通電されているか否かを判定する判定手段を三以上の奇数有し、前記各判定手段の判定結果のうち過半数を占めた判定結果に基づいて前記メイン駆動回路または前記バックアップ駆動回路が正常に前記モータを駆動しているかを診断することを特徴としている。
【００２３】
上記構成のモータ駆動回路によれば、判定手段を三以上の奇数有するため、モータへ通電されていると判定した判定手段の数とモータへ通電されていないと判定した判定手段の数とを比較し、判定手段の数の多い方を判定結果として採用することで、より信頼性の高い判定を行うことができると共に、判定手段の故障が発生した時のシステムダウン（モータの駆動機能を停止）に対する耐性を向上させることができる（判定手段の故障が発生しても、即システムダウンには至らない）。（判定手段の数が一の場合には、その判定結果自体が正常であろうが、異常であろうがそれを信じるしかなく、また判定結果が通電異常となったときにはシステムをダウン（モータの駆動機能を停止）せざるを得ない。また、判定手段の数が二の場合には、各判定結果に不一致が生じた時にどちらの判定結果を信じてよいか分からないので、一方の判定結果が正常であるにもかかわらず、これもまたシステムをダウンせざるを得ない。）
【発明の効果】
【００２４】
請求項１に記載の本発明のモータ駆動回路によれば、切り替え回路による切り替え型の冗長構成であるため、バックアップ駆動回路はメイン回路で行う全ての処理を実行する必要がなく、モータを駆動するのに最低限必要な処理のみを実行することが可能である。したがって、高性能なＣＰＵを必要とするのはメイン駆動回路のみであり、従来の完全並列系の冗長構成のように高性能なＣＰＵを複数必要としない。
【００２５】
さらに、請求項２に記載の本発明のモータ駆動回路によれば、メイン駆動回路の指示によりバックアップ駆動回路からの駆動信号でモータを駆動させることが可能であるため、メイン駆動回路がバックアップ駆動回路の診断を行うことができる。
【００２６】
さらに、請求項３に記載の本発明のモータ駆動回路によれば、異常ステータス信号を出力する信号線を複数とすることで、複数の信号線のうちの幾つかに故障が発生したとしても、メイン監視回路は正常に異常ステータス信号をバックアップ駆動回路へ出力することが可能であるため、信号線の故障に対する耐性を向上させることができる。
【００２７】
さらに、請求項４に記載の本発明のモータ駆動回路によれば、メイン監視回路が出力する異常ステータス信号とメイン駆動回路が出力する切り替え信号の双方においてモータ駆動回路の切り替えが可能となるため、メイン駆動回路の正常動作時においてもモータ駆動回路の切り替えを行うことができる。
【００２８】
さらに、請求項５に記載の本発明のモータ駆動回路によれば、メイン駆動回路の電源電圧低下を検出し、バックアップ駆動回路に切り替えることで、電源電圧の低下した状態でメイン駆動回路によるモータの駆動が継続することを防止可能である。したがって、メイン駆動回路の電源電圧が低下する故障が発生してもバックアップ駆動回路により正常にモータを駆動できる。
【００２９】
さらに、請求項６に記載の本発明のモータ駆動回路によれば、バックアップ駆動回路の電源電圧低下を検出し、メイン駆動回路に切り替えることで、電源電圧の低下した状態でバックアップ駆動回路によるモータの駆動が継続することを防止可能である。したがって、バックアップ駆動回路の電源電圧が低下する故障が発生してもメイン駆動回路により正常にモータを駆動できる。
【００３０】
さらに、請求項７に記載の本発明のモータ駆動回路によれば、メイン駆動回路において切り替え回路がメイン監視回路から入力した異常ステータス信号の状態を検出することで、異常ステータス信号が正常であるかを診断可能であるため、メイン駆動回路の故障発生時にはメイン監視回路から確実に異常ステータス信号を出力させることができる。
【００３１】
さらに、請求項８に記載の本発明のモータ駆動回路によれば、判定手段を三以上の奇数有するため、モータへ通電されていると判定した判定手段の数とモータへ通電されていないと判定した判定手段の数とを比較し、判定手段の数の多い方を判定結果として採用することで、複数の判定手段の内幾つかが故障したとしてもモータへ通電されているかを正確に判定することが可能であるため、故障に対する耐性を向上させることができる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の一実施形態に係るモータ駆動回路について図１から図３を参照しながら説明する。
図１および図２は本発明の一実施形態に係るモータ駆動回路の構成を示した構成図である。なお、図２は図１の切り替え回路７の構成を示した構成図であり、図２の破線で囲んだブロックが図１に示す切り替え回路７の枠内の同名の端子と接続される。
【００３３】
図１において、監視ＩＣ１は、メインＣＰＵ２の診断を行うとともに、メインＣＰＵ２及びメインプリドライバ３の電源を供給するＩＣ（Integrated Circuit）である。メインＣＰＵ２は、監視ＩＣ１及びバックアップＣＰＵ４の診断を行うとともに、メインプリドライバ３へ駆動信号の出力を指示する。
【００３４】
メインプリドライバ３は、メインＣＰＵ２からの指示をＤＲＩ２端子から入力し、その指示に従ってＤＲＯ２ａ端子及びＤＲＯ２ｂ端子から駆動信号を出力する。なお、メインプリドライバ３は、ＤＲＯ２ａ端子及びＤＲＯ２ｂ端子からそれぞれ別々に駆動信号を出力することも、双方から同時に駆動信号を出力することも可能である。
【００３５】
ＤＲＯ２ａ端子から出力された駆動信号は、図２のスイッチＰｒｉ１−１及びダイオードＤ１を介して図１のＦＥＴ１のゲートへと入力される。一方、ＤＲＯ２ｂ端子から出力された駆動信号は、スイッチＰｒｉ１−２及びダイオードＤ２を介してＦＥＴ２のゲートへと入力される。なお、スイッチＰｒｉ１−１、Ｐｒｉ１−２は切り替え信号がＨｉｇｈレベルの時にＯＮとなり、Ｌｏｗレベルの時にＯＦＦとなるスイッチである。
【００３６】
また、メインＣＰＵ２は、バックアッププリドライバ５から駆動信号を出力させるときに、ＭＯＴ＿ｒｅｑ＿ｏｕｔ端子からＭＯＴ＿ｒｅｑ信号を出力する。バックアップＣＰＵ４は、メインＣＰＵ２からのＭＯＴ＿ｒｅｑ信号をＭＯＴ＿ｒｅｑ＿ｉｎ端子から入力すると、ＯＵＴ１端子及びＯＵＴ２端子からバックアッププリドライバ５へ駆動信号の出力を指示する。
【００３７】
バックアッププリドライバ５は、バックアップＣＰＵ４からの指示をＩＮ１端子及びＩＮ２端子で入力し、その指示に従ってＶＧＳ１端子及びＶＧＳ２端子から駆動信号を出力する。
【００３８】
ＶＧＳ１端子から出力された駆動信号は切り替え回路７へと入力され、図２のスイッチＰｒｉ２−１及びダイオードＤ３を介して図１のＦＥＴ１のゲートへと入力される。一方、ＶＧＳ２端子から出力された駆動信号は、スイッチＰｒｉ２−２及びダイオードＤ４を介してＦＥＴ２のゲートへと入力される。なお、スイッチＰｒｉ２−１及びＰｒｉ２−２は切り替え信号がＨｉｇｈレベルの時にＯＮとなり、Ｌｏｗレベルの時にＯＦＦとなるスイッチである。
【００３９】
Ｐａｃｃセンサ６はモータ８を駆動するトリガを発生する圧力センサであり、メインＣＰＵ２及びバックアップＣＰＵ４はＰａｃｃセンサ６の出力に基づいて演算処理を行い、モータ８を駆動する。
【００４０】
なお、バックアップＣＰＵ４は、メインＣＰＵ２の正常動作時にはＭＯＴ＿ｒｅｑ信号に基づいてメインＣＰＵ２の要求どおりの動作を行い、メインＣＰＵ２に異常があるときにはＰａｃｃセンサ６の出力に基づいてモータ８を駆動する演算処理を独自に行う。バックアップＣＰＵ４は、モータ８の駆動に必要となる演算処理以外の演算処理やメインＣＰＵ２の診断は行わない。
【００４１】
メインＣＰＵ２はＭＣＫ端子、ＭＯＴ＿ＣＯＭＰ１端子及びＭＯＴ＿ＣＯＭＰ２端子の三つの端子でモータ８の上流側にあたるＸ点の電圧を監視する。上述した各駆動信号の入力により、ＦＥＴ１またはＦＥＴ２がＯＮになると、Ｘ点における電圧がＨｉｇｈレベルの電圧となり、モータ８へ通電されていることがメインＣＰＵ２で確認できる。一方、ＦＥＴ１及びＦＥＴ２の双方がＯＦＦになると、Ｘ点における電圧はＬｏｗとなり、モータ８へ通電されていないことがメインＣＰＵ２で確認できる。
【００４２】
メインＣＰＵ２のＭＣＫ端子は内部でＡ／Ｄ変換が可能な端子であり、ＭＣＫ端子の電圧を直接監視してＨｉｇｈかＬｏｗかを判定する。一方、ＭＯＴ＿ＣＯＭＰ１端子及びＭＯＴ＿ＣＯＭＰ２端子は、コンパレータＣＭＰ１及びコンパレータＣＭＰ２でＨｉｇｈ、Ｌｏｗの判定後の信号を入力する。
【００４３】
メインＣＰＵ２は、Ｘ点の電圧がＨｉｇｈかＬｏｗかを判定する際、上記三つの端子への入力に基づく判定が一致しない場合はＨｉｇｈと判定した端子数とＬｏｗと判定した端子数とを比較し、端子数の多い方の判定を採用する。
【００４４】
例えば、メインＣＰＵ２がＭＣＫ端子とＭＯＴ＿ＣＯＭＰ１端子への入力ではＨｉｇｈと判定し、ＭＯＴ＿ＣＯＭＰ２端子への入力ではＬｏｗと判定した場合、Ｈｉｇｈと判定した端子数の方が多いため、Ｘ点の電圧はＨｉｇｈであるとし、モータ８への通電が行われていると判定する。
【００４５】
このように、モータ８へ正常に通電が行われているかを判定する判定手段を三つ設けることにより、判定手段のうちの一つが故障した場合においても正確に判定を行うことが可能であり、故障に対する耐性を向上させることができる。なお、判定手段の個数は三に限られることはなく、三以上の奇数でも同等の効果を得ることができる。
【００４６】
本実施形態においては、メインＣＰＵ２とバックアップＣＰＵ４との関係は完全並列系の冗長構成ではなく、切り替え回路７による切り替え型の冗長構成であるため、バックアップＣＰＵ４はメインＣＰＵ２で実行する全ての機能を備える必要はなく、モータ８を駆動するために最低限必要な演算処理のみを行えばよい。そのため、バックアップＣＰＵ４としては、高性能なＣＰＵを用いる必要がない。
【００４７】
続いて、メインＣＰＵ２に異常が発生したときにバックアップ側の回路へと切り替える手順について詳細に説明する。
まず、メインＣＰＵ２に異常が発生すると、その異常が監視ＩＣ１により検出される。メインＣＰＵ２の異常検出後、監視ＩＣ１はｉｎｈ１端子〜ｉｎｈ４端子を全てＨｉｇｈにセットして出力する（異常ステータス信号）。なお、メインＣＰＵの正常時にはｉｎｈ１端子〜ｉｎｈ４端子は全てＬｏｗにセットされる。
【００４８】
ｉｎｈ１端子及びｉｎｈ２端子は共にバックアップＣＰＵ４へと接続される。バックアップＣＰＵ４がｉｎｈ１端子又はｉｎｈ端子２のいずれか一方がＨｉｇｈになったことを検出すると、Ｐａｃｃセンサ６からの出力に基づいて演算処理を行い、バックアッププリドライバ５へ駆動信号の出力を指示する。
【００４９】
ここで、監視ＩＣ１からバックアップＣＰＵ４への通知にｉｎｈ１端子とｉｎｈ２端子の二端子を割り当てることで、どちらか一方の端子による接続に異常が発生したとしても、他方の端子により正常に通知を行うことが可能であり、故障に対する耐性を向上させることができる。なお、通知に用いる端子の個数は二に限られることはなく、二以上であれば同等の効果を得ることができる。
【００５０】
一方、ｉｎｈ３端子及びｉｎｈ４端子は共にＯＲ回路９の一方の入力端子へと接続される。ＯＲ回路９の入力端子の他方の入力端子にはメインＣＰＵ２のｉｎｈ５端子が接続され、このｉｎｈ５端子はメインＣＰＵ２がバックアッププリドライバ５からの駆動信号により正常にモータ８を駆動可能であるかの診断を行うときに用いられる。
【００５１】
ここで、監視ＩＣ１からＯＲ回路９への接続にｉｎｈ３端子とｉｎｈ４端子の二端子を割り当てることで、どちらか一方の端子による接続に異常が発生したとしても、他方の端子により正常に信号を送信することが可能であり、故障に対する耐性を向上させることができる。なお、送信に用いる端子の個数は二に限られることはなく、二以上であれば同等の効果を得ることができる。
【００５２】
ＯＲ回路９の出力（以下では、ｉｎｈ信号と呼ぶ）は、切り替え回路７へと入力されて図２のＡＮＤ回路１０及びＯＲ回路１２の入力端子に接続されると共に、メインＣＰＵ２のＢＫＵＰ＿ＥＮＢ＿ＦＢ端子へと接続される。
【００５３】
ＢＫＵＰ＿ＥＮＢ＿ＦＢ端子は、例えば、システム起動時の初期診断において、メインＣＰＵ２が正常に動作しているときにｉｎｈ信号が正常に出力されるかどうかの確認で用いる。以下、初期診断時に監視ＩＣ１及びメインＣＰＵ２で行う処理の一例を示す。
【００５４】
まず、メインＣＰＵ２が初期診断時に、メインＣＰＵ２に異常が発生したことを意味する信号を監視ＩＣ１に対して送信する。監視ＩＣ１がメインＣＰＵ２からの信号を受信すると、ｉｎｈ１端子〜ｉｎｈ４端子をＨｉｇｈにセットし出力する。
【００５５】
この出力がＯＲ回路９を介して切り替え回路７へと入力され、ＢＫＵＰ＿ＥＮＢ＿ＦＢ端子へとフィードバックされるため、ｉｎｈ信号が正常に出力されていれば、メインＣＰＵ２はＢＫＵＰ＿ＥＮＢ＿ＦＢ端子でＨｉｇｈを検出する。切り替え回路の故障等でｉｎｈ信号がＨｉｇｈにならない場合は、メインＣＰＵ２はＢＫＵＰ＿ＥＮＢ＿ＦＢ端子で異常を検出できる。
【００５６】
図２に戻って、ＡＮＤ回路１０及びＯＲ回路１１の一方の入力端子にはｉｎｈ信号が入力されるが、他方の入力端子にはＶＣＣＡ低下検出回路１４の出力が入力される。ＶＣＣＡ低下検出回路１４は、メインＣＰＵ２及びメインプリドライバ３の電源である電源ＶＣＣＡが正常であるときにはＬｏｗを出力し、電源ＶＣＣＡが低下したときにＨｉｇｈを出力する。
【００５７】
ＡＮＤ回路１０の出力はＯＲ回路１１の一方の入力端子に接続され、ＯＲ回路１１の他方の入力端子にはＶＣＣＢ低下検出回路１５の出力が入力される。ＯＲ回路１２の出力はＡＮＤ回路１３の一方の入力端子へと接続され、ＡＮＤ回路１３のもう一方の入力端子にはＶＣＣＢ低下検出回路１５の出力が入力される。
【００５８】
ＶＣＣＢ低下検出回路１５は、バックアップＣＰＵ４及びバックアッププリドライバ５の電源である電源ＶＣＣＢが正常であるときにはＬｏｗを出力し、電源ＶＣＣＢが低下したときにＨｉｇｈを出力する。
【００５９】
電源ＶＣＣＢが低下した場合には、ｉｎｈ信号の論理値によらずＯＲ回路１１の出力はＨｉｇｈ、ＡＮＤ回路１３の出力はＬｏｗとなり、スイッチＰｒｉ１−１、Ｐｒｉ１−２がＯＮ、スイッチＰｒｉ２−１、Ｐｒｉ２−２がＯＦＦとなる。すなわち、電源ＶＣＣＢが低下した場合には強制的にメインプリドライバ３からの駆動信号が選択されてＦＥＴ１及びＦＥＴ２へと出力される。
【００６０】
同様に、電源ＶＣＣＡが低下した場合には、ｉｎｈ信号の論理値によらずＡＮＤ回路１０の出力はＬｏｗ、ＯＲ回路１２の出力はＨｉｇｈとなり、電源ＶＣＣＢが正常であればＯＲ回路１１の出力はＬｏｗ、ＡＮＤ回路１３の出力はＨｉｇｈとなり、スイッチＰｒｉ１−１、Ｐｒｉ１−２がＯＦＦ、スイッチＰｒｉ２−１、Ｐｒｉ２−２がＯＮとなる。すなわち、電源ＶＣＣＡが低下した場合には強制的にバックアッププリドライバ３からの駆動信号が選択されてＦＥＴ１及びＦＥＴ２へと出力される。
【００６１】
図３は、ＶＣＣＡ低下検出回路１４及びＶＣＣＢ低下検出回路１５の回路構成の一例を示した図である。図３において、電源ＶＣＣＡが低下すると、トランジスタＴｒ２、Ｔｒ３、Ｔｒ６がＯＮ、トランジスタＴｒ５がＯＦＦとなり、図３のＹ点の電圧がＨｉｇｈとなる。Ｙ点の電圧は、図２のＶＣＣＡ低下検出回路１４の出力となる。
【００６２】
一方、電源ＶＣＣＢが低下すると、トランジスタＴｒ５がＯＮ、トランジスタＴｒ６がＯＦＦとなり、図３のＺ点の電圧がＨｉｇｈとなる。Ｚ点の電圧は、図２のＶＣＣＢ低下検出回路１５の出力となる。
【００６３】
電源ＶＣＣＡ及び電源ＶＣＣＢの電圧低下を検出し、検出結果に基づいてスイッチＰｒｉ１−１、Ｐｒｉ１−２、Ｐｒｉ２−２、Ｐｒｉ２−２を切り替えることで、メインプリドライバ３及びバックアッププリドライバ５から電源電圧が正常な回路を選択し、常に正常な駆動信号をＦＥＴ１及びＦＥＴ２へと出力することが可能である。
【００６４】
以上、本発明の実施形態を詳述してきたが、具体的な構成は本実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
【産業上の利用可能性】
【００６５】
本発明は、自動車用電子制御システムのコンピュータユニットにおける冗長構成のモータ駆動回路に用いて好適である。
【図面の簡単な説明】
【００６６】
【図１】本発明の一実施形態にかかるモータ駆動回路の構成を示す構成図である。
【図２】図１の切り替え回路７の構成を示す構成図である。
【図３】図２のＶＣＣＡ低下検出回路１４及びＶＣＣＢ低下検出回路１５の回路構成の一例を示す図である。
【図４】従来技術における完全並列系の冗長構成モータ駆動回路の構成を示す構成図である。
【符号の説明】
【００６７】
１ … 監視ＩＣ（メイン監視回路）
２ … メインＣＰＵ
３ … メインプリドライバ
４ … バックアップＣＰＵ
５ … バックアッププリドライバ
７ … 切り替え回路
８ … モータ
１４ … ＶＣＣＡ低下検出回路（メイン電源低下検出手段）
１５ … ＶＣＣＢ低下検出回路（バックアップ電源低下検出手段）
【特許請求の範囲】
【請求項１】
モータを駆動する駆動信号を出力するメイン駆動回路と、
前記メイン駆動回路の故障診断を行い、故障と診断した時に異常ステータス信号を出力するメイン監視回路と、
前記異常ステータス信号の入力時に前記モータを駆動する駆動信号を出力するバックアップ駆動回路と、
前記メイン駆動回路と前記バックアップ駆動回路のいずれかを前記異常ステータス信号に基づいて選択し、選択したモータ駆動回路から出力される前記駆動信号を前記モータへと出力する切り替え回路と、
を有することを特徴とするモータ駆動回路。
【請求項２】
前記メイン駆動回路は、前記バックアップ駆動回路の動作を指定する動作指定信号を出力し、
前記バックアップ駆動回路は、前記動作指定信号を入力し、入力した該動作指定信号に基づいて動作することを特徴とする請求項１に記載のモータ駆動回路。
【請求項３】
前記メイン監視回路から前記バックアップ駆動回路へ前記異常ステータス信号を出力する信号線を複数有することを特徴とする請求項１又は請求項２に記載のモータ駆動回路。
【請求項４】
前記切り替え回路は、前記メイン駆動回路と前記バックアップ駆動回路のいずれかを前記異常ステータス信号と前記メイン回路からの切り替え信号の論理和に基づいて選択し、選択したモータ駆動回路から出力される前記駆動信号を前記モータへと出力することを特徴とする請求項１から請求項３のいずれか１項に記載のモータ駆動回路。
【請求項５】
前記メイン駆動回路の電源電圧低下を検出するメイン電源低下検出手段をさらに有し、
前記切り替え回路は、前記メイン電源低下検出手段での電源電圧低下検出時に、強制的にバックアップ駆動回路を選択することを特徴とする請求項１から請求項４のいずれか１項に記載のモータ駆動回路。
【請求項６】
前記バックアップ駆動回路の電源電圧低下を検出するバックアップ電源低下検出手段をさらに有し、
前記切り替え回路は、前記バックアップ電源低下検出手段での電源電圧低下検出時に、強制的にメイン駆動回路を選択することを特徴とする請求項１から請求項５のいずれか１項に記載のモータ駆動回路。
【請求項７】
前記切り替え回路は、前記入力した異常ステータス信号を前記メイン駆動回路へと出力することを特徴とする請求項１から請求項６のいずれか１項に記載のモータ駆動回路。
【請求項８】
前記モータへ通電されているか否かを判定する判定手段を三以上の奇数有し、前記各判定手段の判定結果のうち過半数を占めた判定結果に基づいて前記メイン駆動回路または前記バックアップ駆動回路が正常に前記モータを駆動しているかを診断することを特徴とする請求項１から請求項７のいずれか１項に記載のモータ駆動回路。
【請求項１】
モータを駆動する駆動信号を出力するメイン駆動回路と、
前記メイン駆動回路の故障診断を行い、故障と診断した時に異常ステータス信号を出力するメイン監視回路と、
前記異常ステータス信号の入力時に前記モータを駆動する駆動信号を出力するバックアップ駆動回路と、
前記メイン駆動回路と前記バックアップ駆動回路のいずれかを前記異常ステータス信号に基づいて選択し、選択したモータ駆動回路から出力される前記駆動信号を前記モータへと出力する切り替え回路と、
を有することを特徴とするモータ駆動回路。
【請求項２】
前記メイン駆動回路は、前記バックアップ駆動回路の動作を指定する動作指定信号を出力し、
前記バックアップ駆動回路は、前記動作指定信号を入力し、入力した該動作指定信号に基づいて動作することを特徴とする請求項１に記載のモータ駆動回路。
【請求項３】
前記メイン監視回路から前記バックアップ駆動回路へ前記異常ステータス信号を出力する信号線を複数有することを特徴とする請求項１又は請求項２に記載のモータ駆動回路。
【請求項４】
前記切り替え回路は、前記メイン駆動回路と前記バックアップ駆動回路のいずれかを前記異常ステータス信号と前記メイン回路からの切り替え信号の論理和に基づいて選択し、選択したモータ駆動回路から出力される前記駆動信号を前記モータへと出力することを特徴とする請求項１から請求項３のいずれか１項に記載のモータ駆動回路。
【請求項５】
前記メイン駆動回路の電源電圧低下を検出するメイン電源低下検出手段をさらに有し、
前記切り替え回路は、前記メイン電源低下検出手段での電源電圧低下検出時に、強制的にバックアップ駆動回路を選択することを特徴とする請求項１から請求項４のいずれか１項に記載のモータ駆動回路。
【請求項６】
前記バックアップ駆動回路の電源電圧低下を検出するバックアップ電源低下検出手段をさらに有し、
前記切り替え回路は、前記バックアップ電源低下検出手段での電源電圧低下検出時に、強制的にメイン駆動回路を選択することを特徴とする請求項１から請求項５のいずれか１項に記載のモータ駆動回路。
【請求項７】
前記切り替え回路は、前記入力した異常ステータス信号を前記メイン駆動回路へと出力することを特徴とする請求項１から請求項６のいずれか１項に記載のモータ駆動回路。
【請求項８】
前記モータへ通電されているか否かを判定する判定手段を三以上の奇数有し、前記各判定手段の判定結果のうち過半数を占めた判定結果に基づいて前記メイン駆動回路または前記バックアップ駆動回路が正常に前記モータを駆動しているかを診断することを特徴とする請求項１から請求項７のいずれか１項に記載のモータ駆動回路。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００７−８３８８７（Ｐ２００７−８３８８７Ａ）
【公開日】平成１９年４月５日（２００７．４．５）
【国際特許分類】
【出願番号】特願２００５−２７５６１１（Ｐ２００５−２７５６１１）
【出願日】平成１７年９月２２日（２００５．９．２２）
【出願人】（３０００５２２４６）株式会社ホンダエレシス (105)
【出願人】（０００００５３２６）本田技研工業株式会社 (23,863)
【公開日】平成１９年４月５日（２００７．４．５）
【国際特許分類】
【出願日】平成１７年９月２２日（２００５．９．２２）
【出願人】（３０００５２２４６）株式会社ホンダエレシス (105)
【出願人】（０００００５３２６）本田技研工業株式会社 (23,863)
[ Back to top ]