交流放電型マトリックス方式のプラズマディスプレイパネル及びその駆動方法
【目的】 低消費電力駆動を実現することが出来るプラズマディスプレイパネルの駆動方法を提供することを目的とする。
【構成】 予備放電としての強制書込み放電を行電極対の配列順にて順次実行しつつ画素データの書込みを行う。
【構成】 予備放電としての強制書込み放電を行電極対の配列順にて順次実行しつつ画素データの書込みを行う。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、交流放電型マトリックス方式のプラズマディスプレイパネル及びその駆動方法に関する。
【０００２】
【従来の技術】プラズマディスプレイパネルは、周知の如く、薄形の２次画面表示器の１つとして近時種々の研究がなされており、その１つにメモリ機能を有する交流放電型マトリックス方式のプラズマディスプレイパネルが知られている。図１により、かかるプラズマディスプレイパネルを含む駆動装置の概略について説明する。
【０００３】かかる駆動装置は、入力信号としてのいわゆる複合ビデオ信号を処理する信号処理部１及びかかる信号処理部１からの駆動信号を受けて２次元画面の表示をなす表示部２からなっている。かかる信号処理部１において、Ａ／Ｄ変換器３は、タイミングパルス発生回路６から供給されたタイミングパルスに同期して入力複合ビデオ信号をディジタル画素データに変換しこれをフレームメモリ８に供給する。同期分離回路５は、かかる入力複合ビデオ信号中から水平及び垂直同期信号を抽出してこれらをタイミングパルス発生回路６に供給する。タイミングパルス発生回路６は、これら水平及び垂直同期信号に基づいた種々のタイミングパルスを発生する。メモリ制御回路７は、タイミングパルス発生回路６から供給されたタイミングパルスに同期した書込信号及び読出信号をフレームメモリ８に供給する。フレームメモリ８は、かかる書込信号に応じて、Ａ／Ｄ変換器３から供給された画素データを順次取り込む。又、フレームメモリ８は、かかる読出信号に応じて、このフレームメモリ８内に記憶されている画素データを順次読み出して次段の出力処理回路９へ供給する。
【０００４】出力処理回路９は、供給された画素データ１フィールド毎に、その輝度階調に対応した第１〜第８モード画素データを生成し、これらをタイミングパルス発生回路６からのタイミングパルスに同期して画素データパルス発生回路１２に供給する。行電極駆動パルス発生回路１０は、タイミングパルス発生回路６からのタイミングパルスに応答して、放電発光を開始させるための走査パルス、放電状態を維持するための維持パルス、及び放電発光を停止させるための消去パルスを夫々発生してＰＤＰ（プラズマディスプレイパネル）１１の行電極Ｙ1、Ｙ2、Ｙ3…Ｙn-1、Ｙn及びＸ1、Ｘ2、Ｘ3…Ｘn-1、Ｘnに供給する。更に、行電極駆動パルス発生回路１０は、画素データに拘らずに強制的に放電発光を開始させる強制書込みパルスを発生してＰＤＰ１１の行電極Ｙ1〜Ｙn夫々に印加する。
【０００５】画素データパルス発生回路１２は、出力処理回路９から供給された１フィールド分の画素データの論理「１」又は「０」夫々に対応した電圧値を有する画素データパルスを発生してこれを各行毎に分割し、この分割した各行毎の画素データパルスを時分割にて列電極Ｄ1、Ｄ2、Ｄ3…Ｄm-1、Ｄmへ印加する。図２は、かかるＰＤＰ１１の構造を示す図である。
【０００６】図において、表示面である前面ガラス基板１１０の内面（背面ガラス基板１１３と対抗する面）には、互いに対となるように行電極Ｙ1〜Ｙn及び行電極Ｘ1〜Ｘn夫々が形成されている。これら行電極は、誘電体層１１１にて被覆されている。かかる誘電体層１１１には、Ｍｇｏ（酸化マグネシウム）層１１２が蒸着されている。背面ガラス基板１１３には、蛍光体が塗布された列電極Ｄ1〜Ｄmが形成されている。
【０００７】図３は、かかる駆動装置にて実施される２５６階調駆動シーケンスを示す図である。かかる２５６階調駆動においては、１フレームを、その輝度の相対比が夫々1:2:4:8:16:32:64:128である８つのサブフィールドＳＦ１〜８にて形成する。従って、これらサブフィールドＳＦ１〜８を１フレーム期間内に実行させるためには、高速駆動動作が必須となり消費電力が増加するという問題があった。
【０００８】そこで、低消費電力にて高速駆動動作を行うことが出来るＰＤＰの駆動装置が提案されている。図４R>４は、かかる駆動装置による駆動動作タイミングを示す図である。かかる駆動装置においては、１つのサブフィールド内にて初期リセットサイクルＲC、書込みサイクルＷC及び放電維持サイクルＩCを実行する。
【０００９】先ず、初期リセットサイクルＲCにおいては、消去パルスＥＰを行電極Ｘ1〜Ｘn夫々に同時に印加して全ての画素セルを消去状態にする。かかる動作後に、強制書込みパルスＷＰを行電極Ｙ1〜Ｙn夫々に同時に印加して全ての画素セルを放電させる。かかる放電動作により、各行電極には壁電荷が蓄積される。かかる放電動作の実行後に再び消去パルスＥＰを行電極Ｘ1〜Ｘn夫々に同時に印加する。かかる消去パルスＥＰの印加により各行電極に蓄積されていた壁電荷の値は放電維持発光を行えない程度までに落ちる。
【００１０】かかる初期リセットサイクルＲCにより、各画素セル内には放電維持発光を行えない程度の壁電荷が形成される。すなわち、上述の初期リセットサイクルＲCにて予備放電がなされるのである。次に、書込みサイクルＷCにおいては、画素データパルスＤＰ1〜ＤＰnを順次列電極Ｄ1〜Ｄmに印加しつつ走査パルスＳＰを行電極Ｙ1〜Ｙnに順次印加することにより１フィールド分の画素データに応じた書込み放電を行う。
【００１１】次に、放電維持サイクルＩCにおいては、維持パルスＩＡを所定期間毎に行電極Ｘ1〜Ｘn夫々に同時に印加すると共に、かかる維持パルスＩＡが行電極Ｘ1〜Ｘnに印加されていない期間中に維持パルスＩＢを行電極Ｙ1〜Ｙnの夫々に同時に印加する。かかる維持パルスの印加により、上述の書込みサイクルＷCにて書込み放電した画素の放電発光状態を維持する。
【００１２】以上の如く、かかる駆動装置においては、画素データに応じた書込み放電を実行する前に、予備放電を行うことにより予め各画素セル内に壁電荷を形成しておく構成としている。よって、画素データの書込み放電の際には、既に各画素セル内に壁電荷が形成されているので、書込みトリガとしての走査パルスのパルス電圧値が比較的低電圧値であっても放電が生じることになる。つまり、走査パルスのパルス電圧値を低く設定することによる低消費電力化がなされるのである。
【００１３】ここで、かかる駆動装置においては、その予備放電を実行するにあたり、一旦、強制書込みパルスＷＰを全てのＸ行電極に同時に印加して、全ての画素セルを同時に放電状態にするようにしている。しかしながら、上述の如く、全ての画素セルを同時に放電状態にするためには、かかる強制書込みパルスＷＰのパルス電圧値を大とする必要があり、この予備放電自体が低消費電力化の妨げになるという問題があった。
【００１４】
【発明が解決しようとする課題】本発明はかかる問題を解決するためになされたものであり、低消費電力駆動を実現することが出来る交流放電型マトリックス方式のプラズマディスプレイパネル及びその駆動方法を提供することを目的としてなされたものである。
【００１５】
【課題を解決するための手段】本発明による交流放電型マトリックス方式のプラズマディスプレイパネルの駆動方法は、２本ずつ対となるように配列された複数の行電極対と前記行電極対に直行する方向に配列され複数の列電極とからなる交流放電型マトリックス方式のプラズマディスプレイパネルの駆動方法であって、前記行電極対間に放電を励起させる強制書込みパルスを前記行電極対の配列順にて順次前記行電極対の各々に印加して予備放電をなす予備放電行程と、画素データに応じた画素データパルスを順次前記列電極に印加して画素データの書込みを行う書込み行程とを有する。
【００１６】又、本発明による交流放電型マトリックス方式のプラズマディスプレイパネルは、前記プラズマディスプレイパネルの行電極対各々の内の第１配列の行電極対の外側近傍に予備放電用行電極対が形成されている。
【００１７】
【作用】本発明による交流放電型マトリックス方式のプラズマディスプレイパネルの駆動方法においては、予備放電としての強制書込み放電を行電極対の配列順にて順次実行しつつ画素データの書込みを行う。
【００１８】
【実施例】図５は、本発明による駆動方法に従って駆動を行う交流放電型マトリックス方式のプラズマディスプレイパネル駆動装置の構成を示す図である。かかる駆動装置は、入力信号としてのいわゆる複合ビデオ信号を処理する信号処理部１及び信号処理部１からの駆動信号を受けて２次元画面の表示をなす表示部２からなっている。
【００１９】図５の信号処理部１において、Ａ／Ｄ変換器３は、入力複合ビデオ信号をタイミングパルス発生回路６から供給されたタイミングパルスに同期してディジタル画素データに変換しこれをフレームメモリ８に供給する。同期分離回路５は、かかる入力複合ビデオ信号中から水平及び垂直同期信号を抽出してこれらをタイミングパルス発生回路６に供給する。タイミングパルス発生回路６は、これら水平及び垂直同期信号に基づいた種々のタイミングパルスを発生する。メモリ制御回路７は、タイミングパルス発生回路６から供給されたタイミングパルスに同期した書込信号及び読出信号をフレームメモリ８に供給する。フレームメモリ８は、かかる書込信号に応じて、Ａ／Ｄ変換器３から供給された画素データを順次取り込む。又、フレームメモリ８は、かかる読出信号に応じて、このフレームメモリ８内に記憶されている画素データを順次読み出して次段の出力処理回路９へ供給する。
【００２０】出力処理回路９は、供給された画素データ１フィールド毎に、その輝度階調に対応した第１〜第８モード画素データを生成し、これらをタイミングパルス発生回路６からのタイミングパルスに同期して画素データパルス発生回路１２に供給する。行電極駆動パルス発生回路１０’は、タイミングパルス発生回路６から供給されたタイミングパルスに応答して、放電状態を維持するための維持パルスＩＡ及びＩＢ、放電発光を停止させるための消去パルスＥＰを夫々発生し、これらをＰＤＰ１１’の行電極Ｙ1〜Ｙn及びＸ1〜Ｘnに夫々印加する。又、行電極駆動パルス発生回路１０’は、タイミングパルス発生回路６から供給されたタイミングパルスに応答して、ＰＤＰ１１’の誘電体層１１１内を予備放電させるための予備放電パルスＰＹ及び予備放電パルスＰＸを夫々発生し、これらをＰＤＰ１１’の予備放電用行電極ＹP及び予備放電用行電極ＸPに夫々印加する。又、行電極駆動パルス発生回路１０’は、タイミングパルス発生回路６から供給されたタイミングパルスに応答して、強制的に放電発光を励起させる強制書込みパルスＷＰを発生し、これをＰＤＰ１１’の行電極Ｙ1〜Ｙnもしくは行電極Ｘ1〜Ｘn夫々に印加する。更に、行電極駆動パルス発生回路１０’は、行電極に蓄積されている壁電荷の電荷値が所定値以上である場合にこの壁電荷を選択的に消去する選択消去パルスＳＥＰを発生してこれをＰＤＰ１１’の行電極Ｙ1〜Ｙnもしくは行電極Ｘ1〜Ｘnに印加する。
【００２１】画素データパルス発生回路１２は、出力処理回路９から供給された１フィールド分の画素データの論理「１」又は「０」夫々に対応した電圧値を有する画素データパルスを発生してこれを各行毎に分割し、この分割された各行毎の画素データパルスを時分割にて列電極Ｄ1、Ｄ2、Ｄ3、…Ｄm-1、Ｄmへ印加する。図６は、本発明による交流放電型マトリックス方式のプラズマディスプレイパネルとしてのＰＤＰ１１’の構造を示す図である。
【００２２】図６において、表示面である前面ガラス基板１１０の内面（背面ガラス基板１１３と対抗する面）には、互いに対となるように行電極Ｙ1〜Ｙn及び行電極Ｘ1〜Ｘnが形成されている。更に、かかる前面ガラス基板１１０の内面には、一対の予備放電用行電極ＹP及び予備放電用行電極ＸPが、上述の行電極対Ｙ1〜Ｙn及びＸ1〜Ｘnと同様な形態にて形成されている。尚、かかる予備放電用行電極ＹP及びＸPは、上記の行電極Ｙ1〜Ｙn及び行電極Ｘ1〜Ｘnに比してギャップ長を狭くしてあり、かかる構成により低電圧にて放電可能なものとなっている。又、予備放電用行電極ＹP及びＸPを誘電体層にて被覆しない構成としても低電圧にて放電可能なものとなる。又、かかる予備放電用行電極ＹP及びＸPは、上記の行電極Ｙ1〜Ｙn及び行電極Ｘ1〜Ｘnに比して電極面積を小さくしており、かかる構成により低電流にて放電可能なものとなっている。
【００２３】これら行電極の各々は、誘電体層１１１にて被覆されている。かかる誘電体層１１１には、Ｍｇｏ（酸化マグネシウム）層１１２が蒸着されている。背面ガラス基板１１３には、蛍光体が塗布された列電極Ｄ1〜Ｄmが形成されている。ここで、上記前面ガラス基板１１０の表示面上から見て一対の行電極及び列電極が交差する領域が１画素セルとなる。かかる前面ガラス基板１１０の表面には、予備放電用行電極ＹP及びＸPの放電発光による発射光を遮断すべく遮光マスク１１４が形成されている。尚、画素データパルス発生回路１２から供給された画素データパルスは、上述の予備放電用行電極ＹP及びＸPが形成されている側、すなわち図６の矢印にて示される方向から列電極Ｄ1〜Ｄmへ印加される。
【００２４】図７は、かかる装置にて実行される本発明の交流放電型マトリックス方式のプラズマディスプレイパネルの駆動方法を示す駆動動作タイミング図である。以下に、１行目電極にかかわる画素セルを中心にしてその駆動動作を説明する。先ず、図７における行程（ａ）において、行電極駆動パルス発生回路１０’は、正極性の予備放電パルスＰＸをＰＤＰ１１’の予備放電用行電極ＸPに印加すると同時に、負極性の予備放電パルスＰＹをＰＤＰ１１’の予備放電用行電極ＹPに印加する。この際、かかる予備放電用行電極ＸP及びＹPに印加された正極性の予備放電パルスＰＸ及び負極性の予備放電パルスＰＹの電位差が放電開始電圧を越えるので、かかる予備放電用行電極ＸP及びＹP間に放電が生じる。かかる放電に応じて、予備放電用行電極ＸP及びＹP近傍に空間電荷が発生する。尚、かかる放電により発生する発射光は図５に示される遮光マスク１１４により遮断されるので、この発射光が前面ガラス基板１１０を通過して照射されることはない。つまり、ＰＤＰ１１’における実際の画像表示領域は図４の破線にて囲まれた領域となる。
【００２５】次に、行程（ｂ）において、行電極駆動パルス発生回路１０’は、正極性の維持パルスＩＡを行電極Ｘ1に印加すると同時に負極性の強制書込みパルスＷＰを行電極Ｙ1に印加する。この際、かかる行電極Ｘ1及び行電極Ｙ1夫々に印加された正極性の維持パルスＩＡ及び負極性の強制書込みパルスＷＰの電位差が放電開始電圧を越えるので行電極Ｘ1及び行電極Ｙ1の電極間に放電が生じる。すなわち、かかる行程（ｂ）にて、ＰＤＰ１１’の１行目の画素セル全てが、画素データに拘らずに放電発光するのである。かかる放電発光により、行電極Ｘ1及び行電極Ｙ1の電極近傍には所定電荷値以上の壁電荷が形成される。つまり、かかる行程（ｂ）において予備放電がなされるのである。尚、かかる行程（ｂ）における１行目の強制書込みにおいては、上記行程（ａ）にて実行された予備放電により、行電極Ｘ1及び行電極Ｙ1に隣接して形成されている予備放電用行電極ＸP及びＹPには空間電荷が残留している。よって、この際、行電極Ｙ1に印加する強制書込みパルスＷＰのパルス電圧値が低電圧値であっても行電極Ｘ1及び行電極Ｙ1間に放電発光が生じるのである。かかる行程（ｂ）の実行後に行程（ｃ）が実行される。
【００２６】かかる行程（ｃ）において、画素データパルス発生回路１２は、１行目の画素データに対応したｍビット分の画素データパルスＤＰ1を、ＰＤＰ１１’の列電極Ｄ1〜Ｄmの対応する電極夫々に印加する。これと共に行電極駆動パルス発生回路１０’は、正極性の維持パルスＩＢを行電極Ｙ1に印加する。尚、図においては、かかる正極性の維持パルスＩＢと画素データパルスＤＰ1とを同時に印加しているが、必ずしも同時に印加する必要はない。つまり、互いにずれたタイミングにて印加されていても、維持パルスＩＢの立ち上がりもしくは立ち下がり時点で画素データパルスＤＰ1が印加されていれば良いのである。
【００２７】かかる画素データパルスＤＰ1及び維持パルスＩＢの印加に応じて、行程（ｂ）と同様に１行目の画素セル全てが放電発光を行う。この際、かかる列電極各々には１行目の画素データに基づいた電圧値を有する画素データパルスが夫々印加される。例えば、画素データが論理「０」の場合、列電極には０[V]のパルスが印加される一方、画素データが論理「１」の場合、列電極には正極性の電圧ＶD[V]のパルスが印加される。すなわち、１行目の各画素セルには、供給される画素データに応じた０[V]もしくは正極性のＶD[V]のパルスが印加されるのである。ここで、かかる正極性の電圧ＶD[V]のパルスが印加された画素セルでは、上述の行程（ｂ）にて蓄積された壁電荷の電荷値が上述の所定電荷値より小なる電荷値になる。一方、０[V]のパルスが印加された画素セルでは、上述の行程（ｂ）にて蓄積された壁電荷の電荷値がそのまま残留する。
【００２８】尚、図７においては、行程（ｂ）の直後にかかる行程（ｃ）を実行するようにしているが、行程（ｃ）は、必ずしもかかる行程（ｂ）の直後に実行する必要はない。例えば、強制書込みパルスＷＰの印加後の２番目もしくは３番目の維持パルスＩＢに合わせて画素データパルスＤＰ1を印加して行程（ｃ）を実行するようにしても良いのである。つまり、画素データパルスＤＰ1は行程（ｂ）の直後に印加された第１番目の維持パルスＩＢに合わせて印加する必要はないのである。
【００２９】かかる行程（ｃ）の直後に直ちに行程（ｄ）が実行される。かかる行程（ｄ）において、行電極駆動パルス発生回路１０’は、負極性の選択消去パルスＳＥＰをＰＤＰ１１’の行電極Ｙ1に印加する。この際、１行目画素セルの内、壁電荷の電荷値が上述の所定電荷値以上となっている画素セルのみに放電発光が生じる。すなわち、上記選択消去パルスＳＥＰは、壁電荷の電荷値が上述の所定電荷値以上である場合に放電発光を起こすことが出来るような電圧値のパルスである。更に、かかる選択消去パルスＳＥＰは、放電発光後に壁電荷を形成することができない程度の短いパルス幅である。よって、かかる選択消去パルスＳＥＰの印加に応じて放電発光が生じた画素セルにおいては、その放電発光後に壁電荷が消滅する。一方、壁電荷の電荷値が上述の所定電荷値より小となっている画素セルにおいては、その壁電荷の電荷値が上述の所定電荷値より低いので、例え選択消去パルスＳＥＰが印加されても放電発光は生じない。よって、この際、かかる画素セル内には壁電荷が残留することになる。つまり、画素データ論理「０」に対応した画素データパルスが印加された画素セルには壁電荷が存在せず、画素データ論理「１」に対応した画素データパルスが印加された画素セルには壁電荷が残留するのである。
【００３０】かかる行程（ｂ）〜（ｄ）の一連の動作により、画素データに対応した情報が残留壁電荷として１行目の各画素セルに書き込まれるのである。この行程（ｂ）〜（ｄ）の如き一連の書込み動作を２行目以降の各行電極においても図７の如く順次実行していく。ここで、上述の行程（ｂ）における強制書込み放電は、１行〜ｎ行の順に順次実行されていく。よって、強制書込みパルスＷＰを印加しようとする「行」の前の「行」では既に強制書込み放電が終了しており、この強制書込み放電にて生成された空間電荷がこの隣接する「行」に残留していることになる。従って、この隣接「行」に残留している空間電荷を利用することにより、強制書込みパルスＷＰのパルス電圧値を比較的低く設定しても行電極Ｘ及Ｙ間に放電発光を生じさせることが出来るのである。よって、低電圧値の強制書込みパルスＷＰにて安定した強制書込み動作を行うことが可能となる。
【００３１】上述の行程（ｂ）〜（ｄ）の如き動作を各行毎に順次実行してｎ行目まで書込みが終了した時点にて、再び１行目から順に行程（ｅ）の放電維持動作を開始する。かかる行程（ｅ）において、行電極駆動パルス発生回路１０’は、正極性の維持パルスＩＡ及びＩＢを交互に行電極Ｘ1及びＹ1に印加する。かかる維持パルスの印加により、１行目の各画素セルの内上述の残留壁電荷が存在する画素セルのみが放電発光を開始する。この際、かかる維持パルスＩＡ及びＩＢが交互に印加される度にかかる放電発光を繰り返し実行する。
【００３２】次に、行程（ｆ）において、行電極駆動パルス発生回路１０’は、負極性の消去パルスＥＰをＰＤＰ１１’の行電極Ｘ1に印加する。ここで、かかる消去パルスＥＰは、各画素セルに残留している壁電荷を全て消滅し得るパルス幅及び電圧値を有するものである。よって、かかる消去パルスＥＰの印加により、１行目の各画素セル内に残留していた壁電荷は全て消滅して放電発光が停止する。
【００３３】この行程（ｅ）、（ｆ）の如き動作を２行目以降の各行電極においても図７の如く順次実行する。かかる行程（ａ）〜（ｆ）の一連の動作にて１サブフィールド分の書込み放電がなされるのである。尚、上記実施例においては、行程（ａ）の如き予備放電動作を１サブフィールドに１回実行するようにしているが、１サブフィールド中に数回実行するようにしても構わない。
【００３４】
【発明の効果】以上の如く、本発明による交流放電型マトリックス方式のプラズマディスプレイパネルの駆動方法においては、予備放電としての強制書込み放電を行電極対の配列順にて順次実行しつつ画素データの書込みを行うようにしている。この際、強制書込み放電が終了した行電極近傍には空間電荷が残留しているので、この行の隣接行の強制書込み放電の際には、かかる空間電荷を利用して放電を起こすことが出来るのである。
【００３５】すなわち、本発明の駆動方法によれば、隣接行の空間電荷を利用して強制書込み放電を行うことが出来るので、かかる強制書込み放電のトリガとなる強制書込みパルスのパルス電圧値を低く設定することが可能となり低消費電力化を実現出来るのである。
【図面の簡単な説明】
【図１】従来の交流放電型マトリックス方式のプラズマディスプレイパネルの駆動装置の構成を示す図である。
【図２】ＰＤＰ１１の構造を示す図である。
【図３】２５６階調駆動シーケンスを示す図である。
【図４】従来の交流放電型マトリックス方式のプラズマディスプレイパネルの駆動装置による駆動動作を示す図である。
【図５】本発明の駆動方法に従って駆動動作を行う交流放電型マトリックス方式のプラズマディスプレイパネルの駆動装置の構成を示す図である。
【図６】本発明による交流放電型マトリックス方式のプラズマディスプレイパネルとしてのＰＤＰ１１’の構造を示す図である。
【図７】本発明の交流放電型マトリックス方式のプラズマディスプレイパネルの駆動方法を示す駆動動作タイミング図である。
【主要部分の符号の説明】
ＸP、ＹP 予備放電用行電極
１０’ 行電極駆動パルス発生回路
１１’ プラズマディスプレイパネル
【０００１】
【産業上の利用分野】本発明は、交流放電型マトリックス方式のプラズマディスプレイパネル及びその駆動方法に関する。
【０００２】
【従来の技術】プラズマディスプレイパネルは、周知の如く、薄形の２次画面表示器の１つとして近時種々の研究がなされており、その１つにメモリ機能を有する交流放電型マトリックス方式のプラズマディスプレイパネルが知られている。図１により、かかるプラズマディスプレイパネルを含む駆動装置の概略について説明する。
【０００３】かかる駆動装置は、入力信号としてのいわゆる複合ビデオ信号を処理する信号処理部１及びかかる信号処理部１からの駆動信号を受けて２次元画面の表示をなす表示部２からなっている。かかる信号処理部１において、Ａ／Ｄ変換器３は、タイミングパルス発生回路６から供給されたタイミングパルスに同期して入力複合ビデオ信号をディジタル画素データに変換しこれをフレームメモリ８に供給する。同期分離回路５は、かかる入力複合ビデオ信号中から水平及び垂直同期信号を抽出してこれらをタイミングパルス発生回路６に供給する。タイミングパルス発生回路６は、これら水平及び垂直同期信号に基づいた種々のタイミングパルスを発生する。メモリ制御回路７は、タイミングパルス発生回路６から供給されたタイミングパルスに同期した書込信号及び読出信号をフレームメモリ８に供給する。フレームメモリ８は、かかる書込信号に応じて、Ａ／Ｄ変換器３から供給された画素データを順次取り込む。又、フレームメモリ８は、かかる読出信号に応じて、このフレームメモリ８内に記憶されている画素データを順次読み出して次段の出力処理回路９へ供給する。
【０００４】出力処理回路９は、供給された画素データ１フィールド毎に、その輝度階調に対応した第１〜第８モード画素データを生成し、これらをタイミングパルス発生回路６からのタイミングパルスに同期して画素データパルス発生回路１２に供給する。行電極駆動パルス発生回路１０は、タイミングパルス発生回路６からのタイミングパルスに応答して、放電発光を開始させるための走査パルス、放電状態を維持するための維持パルス、及び放電発光を停止させるための消去パルスを夫々発生してＰＤＰ（プラズマディスプレイパネル）１１の行電極Ｙ1、Ｙ2、Ｙ3…Ｙn-1、Ｙn及びＸ1、Ｘ2、Ｘ3…Ｘn-1、Ｘnに供給する。更に、行電極駆動パルス発生回路１０は、画素データに拘らずに強制的に放電発光を開始させる強制書込みパルスを発生してＰＤＰ１１の行電極Ｙ1〜Ｙn夫々に印加する。
【０００５】画素データパルス発生回路１２は、出力処理回路９から供給された１フィールド分の画素データの論理「１」又は「０」夫々に対応した電圧値を有する画素データパルスを発生してこれを各行毎に分割し、この分割した各行毎の画素データパルスを時分割にて列電極Ｄ1、Ｄ2、Ｄ3…Ｄm-1、Ｄmへ印加する。図２は、かかるＰＤＰ１１の構造を示す図である。
【０００６】図において、表示面である前面ガラス基板１１０の内面（背面ガラス基板１１３と対抗する面）には、互いに対となるように行電極Ｙ1〜Ｙn及び行電極Ｘ1〜Ｘn夫々が形成されている。これら行電極は、誘電体層１１１にて被覆されている。かかる誘電体層１１１には、Ｍｇｏ（酸化マグネシウム）層１１２が蒸着されている。背面ガラス基板１１３には、蛍光体が塗布された列電極Ｄ1〜Ｄmが形成されている。
【０００７】図３は、かかる駆動装置にて実施される２５６階調駆動シーケンスを示す図である。かかる２５６階調駆動においては、１フレームを、その輝度の相対比が夫々1:2:4:8:16:32:64:128である８つのサブフィールドＳＦ１〜８にて形成する。従って、これらサブフィールドＳＦ１〜８を１フレーム期間内に実行させるためには、高速駆動動作が必須となり消費電力が増加するという問題があった。
【０００８】そこで、低消費電力にて高速駆動動作を行うことが出来るＰＤＰの駆動装置が提案されている。図４R>４は、かかる駆動装置による駆動動作タイミングを示す図である。かかる駆動装置においては、１つのサブフィールド内にて初期リセットサイクルＲC、書込みサイクルＷC及び放電維持サイクルＩCを実行する。
【０００９】先ず、初期リセットサイクルＲCにおいては、消去パルスＥＰを行電極Ｘ1〜Ｘn夫々に同時に印加して全ての画素セルを消去状態にする。かかる動作後に、強制書込みパルスＷＰを行電極Ｙ1〜Ｙn夫々に同時に印加して全ての画素セルを放電させる。かかる放電動作により、各行電極には壁電荷が蓄積される。かかる放電動作の実行後に再び消去パルスＥＰを行電極Ｘ1〜Ｘn夫々に同時に印加する。かかる消去パルスＥＰの印加により各行電極に蓄積されていた壁電荷の値は放電維持発光を行えない程度までに落ちる。
【００１０】かかる初期リセットサイクルＲCにより、各画素セル内には放電維持発光を行えない程度の壁電荷が形成される。すなわち、上述の初期リセットサイクルＲCにて予備放電がなされるのである。次に、書込みサイクルＷCにおいては、画素データパルスＤＰ1〜ＤＰnを順次列電極Ｄ1〜Ｄmに印加しつつ走査パルスＳＰを行電極Ｙ1〜Ｙnに順次印加することにより１フィールド分の画素データに応じた書込み放電を行う。
【００１１】次に、放電維持サイクルＩCにおいては、維持パルスＩＡを所定期間毎に行電極Ｘ1〜Ｘn夫々に同時に印加すると共に、かかる維持パルスＩＡが行電極Ｘ1〜Ｘnに印加されていない期間中に維持パルスＩＢを行電極Ｙ1〜Ｙnの夫々に同時に印加する。かかる維持パルスの印加により、上述の書込みサイクルＷCにて書込み放電した画素の放電発光状態を維持する。
【００１２】以上の如く、かかる駆動装置においては、画素データに応じた書込み放電を実行する前に、予備放電を行うことにより予め各画素セル内に壁電荷を形成しておく構成としている。よって、画素データの書込み放電の際には、既に各画素セル内に壁電荷が形成されているので、書込みトリガとしての走査パルスのパルス電圧値が比較的低電圧値であっても放電が生じることになる。つまり、走査パルスのパルス電圧値を低く設定することによる低消費電力化がなされるのである。
【００１３】ここで、かかる駆動装置においては、その予備放電を実行するにあたり、一旦、強制書込みパルスＷＰを全てのＸ行電極に同時に印加して、全ての画素セルを同時に放電状態にするようにしている。しかしながら、上述の如く、全ての画素セルを同時に放電状態にするためには、かかる強制書込みパルスＷＰのパルス電圧値を大とする必要があり、この予備放電自体が低消費電力化の妨げになるという問題があった。
【００１４】
【発明が解決しようとする課題】本発明はかかる問題を解決するためになされたものであり、低消費電力駆動を実現することが出来る交流放電型マトリックス方式のプラズマディスプレイパネル及びその駆動方法を提供することを目的としてなされたものである。
【００１５】
【課題を解決するための手段】本発明による交流放電型マトリックス方式のプラズマディスプレイパネルの駆動方法は、２本ずつ対となるように配列された複数の行電極対と前記行電極対に直行する方向に配列され複数の列電極とからなる交流放電型マトリックス方式のプラズマディスプレイパネルの駆動方法であって、前記行電極対間に放電を励起させる強制書込みパルスを前記行電極対の配列順にて順次前記行電極対の各々に印加して予備放電をなす予備放電行程と、画素データに応じた画素データパルスを順次前記列電極に印加して画素データの書込みを行う書込み行程とを有する。
【００１６】又、本発明による交流放電型マトリックス方式のプラズマディスプレイパネルは、前記プラズマディスプレイパネルの行電極対各々の内の第１配列の行電極対の外側近傍に予備放電用行電極対が形成されている。
【００１７】
【作用】本発明による交流放電型マトリックス方式のプラズマディスプレイパネルの駆動方法においては、予備放電としての強制書込み放電を行電極対の配列順にて順次実行しつつ画素データの書込みを行う。
【００１８】
【実施例】図５は、本発明による駆動方法に従って駆動を行う交流放電型マトリックス方式のプラズマディスプレイパネル駆動装置の構成を示す図である。かかる駆動装置は、入力信号としてのいわゆる複合ビデオ信号を処理する信号処理部１及び信号処理部１からの駆動信号を受けて２次元画面の表示をなす表示部２からなっている。
【００１９】図５の信号処理部１において、Ａ／Ｄ変換器３は、入力複合ビデオ信号をタイミングパルス発生回路６から供給されたタイミングパルスに同期してディジタル画素データに変換しこれをフレームメモリ８に供給する。同期分離回路５は、かかる入力複合ビデオ信号中から水平及び垂直同期信号を抽出してこれらをタイミングパルス発生回路６に供給する。タイミングパルス発生回路６は、これら水平及び垂直同期信号に基づいた種々のタイミングパルスを発生する。メモリ制御回路７は、タイミングパルス発生回路６から供給されたタイミングパルスに同期した書込信号及び読出信号をフレームメモリ８に供給する。フレームメモリ８は、かかる書込信号に応じて、Ａ／Ｄ変換器３から供給された画素データを順次取り込む。又、フレームメモリ８は、かかる読出信号に応じて、このフレームメモリ８内に記憶されている画素データを順次読み出して次段の出力処理回路９へ供給する。
【００２０】出力処理回路９は、供給された画素データ１フィールド毎に、その輝度階調に対応した第１〜第８モード画素データを生成し、これらをタイミングパルス発生回路６からのタイミングパルスに同期して画素データパルス発生回路１２に供給する。行電極駆動パルス発生回路１０’は、タイミングパルス発生回路６から供給されたタイミングパルスに応答して、放電状態を維持するための維持パルスＩＡ及びＩＢ、放電発光を停止させるための消去パルスＥＰを夫々発生し、これらをＰＤＰ１１’の行電極Ｙ1〜Ｙn及びＸ1〜Ｘnに夫々印加する。又、行電極駆動パルス発生回路１０’は、タイミングパルス発生回路６から供給されたタイミングパルスに応答して、ＰＤＰ１１’の誘電体層１１１内を予備放電させるための予備放電パルスＰＹ及び予備放電パルスＰＸを夫々発生し、これらをＰＤＰ１１’の予備放電用行電極ＹP及び予備放電用行電極ＸPに夫々印加する。又、行電極駆動パルス発生回路１０’は、タイミングパルス発生回路６から供給されたタイミングパルスに応答して、強制的に放電発光を励起させる強制書込みパルスＷＰを発生し、これをＰＤＰ１１’の行電極Ｙ1〜Ｙnもしくは行電極Ｘ1〜Ｘn夫々に印加する。更に、行電極駆動パルス発生回路１０’は、行電極に蓄積されている壁電荷の電荷値が所定値以上である場合にこの壁電荷を選択的に消去する選択消去パルスＳＥＰを発生してこれをＰＤＰ１１’の行電極Ｙ1〜Ｙnもしくは行電極Ｘ1〜Ｘnに印加する。
【００２１】画素データパルス発生回路１２は、出力処理回路９から供給された１フィールド分の画素データの論理「１」又は「０」夫々に対応した電圧値を有する画素データパルスを発生してこれを各行毎に分割し、この分割された各行毎の画素データパルスを時分割にて列電極Ｄ1、Ｄ2、Ｄ3、…Ｄm-1、Ｄmへ印加する。図６は、本発明による交流放電型マトリックス方式のプラズマディスプレイパネルとしてのＰＤＰ１１’の構造を示す図である。
【００２２】図６において、表示面である前面ガラス基板１１０の内面（背面ガラス基板１１３と対抗する面）には、互いに対となるように行電極Ｙ1〜Ｙn及び行電極Ｘ1〜Ｘnが形成されている。更に、かかる前面ガラス基板１１０の内面には、一対の予備放電用行電極ＹP及び予備放電用行電極ＸPが、上述の行電極対Ｙ1〜Ｙn及びＸ1〜Ｘnと同様な形態にて形成されている。尚、かかる予備放電用行電極ＹP及びＸPは、上記の行電極Ｙ1〜Ｙn及び行電極Ｘ1〜Ｘnに比してギャップ長を狭くしてあり、かかる構成により低電圧にて放電可能なものとなっている。又、予備放電用行電極ＹP及びＸPを誘電体層にて被覆しない構成としても低電圧にて放電可能なものとなる。又、かかる予備放電用行電極ＹP及びＸPは、上記の行電極Ｙ1〜Ｙn及び行電極Ｘ1〜Ｘnに比して電極面積を小さくしており、かかる構成により低電流にて放電可能なものとなっている。
【００２３】これら行電極の各々は、誘電体層１１１にて被覆されている。かかる誘電体層１１１には、Ｍｇｏ（酸化マグネシウム）層１１２が蒸着されている。背面ガラス基板１１３には、蛍光体が塗布された列電極Ｄ1〜Ｄmが形成されている。ここで、上記前面ガラス基板１１０の表示面上から見て一対の行電極及び列電極が交差する領域が１画素セルとなる。かかる前面ガラス基板１１０の表面には、予備放電用行電極ＹP及びＸPの放電発光による発射光を遮断すべく遮光マスク１１４が形成されている。尚、画素データパルス発生回路１２から供給された画素データパルスは、上述の予備放電用行電極ＹP及びＸPが形成されている側、すなわち図６の矢印にて示される方向から列電極Ｄ1〜Ｄmへ印加される。
【００２４】図７は、かかる装置にて実行される本発明の交流放電型マトリックス方式のプラズマディスプレイパネルの駆動方法を示す駆動動作タイミング図である。以下に、１行目電極にかかわる画素セルを中心にしてその駆動動作を説明する。先ず、図７における行程（ａ）において、行電極駆動パルス発生回路１０’は、正極性の予備放電パルスＰＸをＰＤＰ１１’の予備放電用行電極ＸPに印加すると同時に、負極性の予備放電パルスＰＹをＰＤＰ１１’の予備放電用行電極ＹPに印加する。この際、かかる予備放電用行電極ＸP及びＹPに印加された正極性の予備放電パルスＰＸ及び負極性の予備放電パルスＰＹの電位差が放電開始電圧を越えるので、かかる予備放電用行電極ＸP及びＹP間に放電が生じる。かかる放電に応じて、予備放電用行電極ＸP及びＹP近傍に空間電荷が発生する。尚、かかる放電により発生する発射光は図５に示される遮光マスク１１４により遮断されるので、この発射光が前面ガラス基板１１０を通過して照射されることはない。つまり、ＰＤＰ１１’における実際の画像表示領域は図４の破線にて囲まれた領域となる。
【００２５】次に、行程（ｂ）において、行電極駆動パルス発生回路１０’は、正極性の維持パルスＩＡを行電極Ｘ1に印加すると同時に負極性の強制書込みパルスＷＰを行電極Ｙ1に印加する。この際、かかる行電極Ｘ1及び行電極Ｙ1夫々に印加された正極性の維持パルスＩＡ及び負極性の強制書込みパルスＷＰの電位差が放電開始電圧を越えるので行電極Ｘ1及び行電極Ｙ1の電極間に放電が生じる。すなわち、かかる行程（ｂ）にて、ＰＤＰ１１’の１行目の画素セル全てが、画素データに拘らずに放電発光するのである。かかる放電発光により、行電極Ｘ1及び行電極Ｙ1の電極近傍には所定電荷値以上の壁電荷が形成される。つまり、かかる行程（ｂ）において予備放電がなされるのである。尚、かかる行程（ｂ）における１行目の強制書込みにおいては、上記行程（ａ）にて実行された予備放電により、行電極Ｘ1及び行電極Ｙ1に隣接して形成されている予備放電用行電極ＸP及びＹPには空間電荷が残留している。よって、この際、行電極Ｙ1に印加する強制書込みパルスＷＰのパルス電圧値が低電圧値であっても行電極Ｘ1及び行電極Ｙ1間に放電発光が生じるのである。かかる行程（ｂ）の実行後に行程（ｃ）が実行される。
【００２６】かかる行程（ｃ）において、画素データパルス発生回路１２は、１行目の画素データに対応したｍビット分の画素データパルスＤＰ1を、ＰＤＰ１１’の列電極Ｄ1〜Ｄmの対応する電極夫々に印加する。これと共に行電極駆動パルス発生回路１０’は、正極性の維持パルスＩＢを行電極Ｙ1に印加する。尚、図においては、かかる正極性の維持パルスＩＢと画素データパルスＤＰ1とを同時に印加しているが、必ずしも同時に印加する必要はない。つまり、互いにずれたタイミングにて印加されていても、維持パルスＩＢの立ち上がりもしくは立ち下がり時点で画素データパルスＤＰ1が印加されていれば良いのである。
【００２７】かかる画素データパルスＤＰ1及び維持パルスＩＢの印加に応じて、行程（ｂ）と同様に１行目の画素セル全てが放電発光を行う。この際、かかる列電極各々には１行目の画素データに基づいた電圧値を有する画素データパルスが夫々印加される。例えば、画素データが論理「０」の場合、列電極には０[V]のパルスが印加される一方、画素データが論理「１」の場合、列電極には正極性の電圧ＶD[V]のパルスが印加される。すなわち、１行目の各画素セルには、供給される画素データに応じた０[V]もしくは正極性のＶD[V]のパルスが印加されるのである。ここで、かかる正極性の電圧ＶD[V]のパルスが印加された画素セルでは、上述の行程（ｂ）にて蓄積された壁電荷の電荷値が上述の所定電荷値より小なる電荷値になる。一方、０[V]のパルスが印加された画素セルでは、上述の行程（ｂ）にて蓄積された壁電荷の電荷値がそのまま残留する。
【００２８】尚、図７においては、行程（ｂ）の直後にかかる行程（ｃ）を実行するようにしているが、行程（ｃ）は、必ずしもかかる行程（ｂ）の直後に実行する必要はない。例えば、強制書込みパルスＷＰの印加後の２番目もしくは３番目の維持パルスＩＢに合わせて画素データパルスＤＰ1を印加して行程（ｃ）を実行するようにしても良いのである。つまり、画素データパルスＤＰ1は行程（ｂ）の直後に印加された第１番目の維持パルスＩＢに合わせて印加する必要はないのである。
【００２９】かかる行程（ｃ）の直後に直ちに行程（ｄ）が実行される。かかる行程（ｄ）において、行電極駆動パルス発生回路１０’は、負極性の選択消去パルスＳＥＰをＰＤＰ１１’の行電極Ｙ1に印加する。この際、１行目画素セルの内、壁電荷の電荷値が上述の所定電荷値以上となっている画素セルのみに放電発光が生じる。すなわち、上記選択消去パルスＳＥＰは、壁電荷の電荷値が上述の所定電荷値以上である場合に放電発光を起こすことが出来るような電圧値のパルスである。更に、かかる選択消去パルスＳＥＰは、放電発光後に壁電荷を形成することができない程度の短いパルス幅である。よって、かかる選択消去パルスＳＥＰの印加に応じて放電発光が生じた画素セルにおいては、その放電発光後に壁電荷が消滅する。一方、壁電荷の電荷値が上述の所定電荷値より小となっている画素セルにおいては、その壁電荷の電荷値が上述の所定電荷値より低いので、例え選択消去パルスＳＥＰが印加されても放電発光は生じない。よって、この際、かかる画素セル内には壁電荷が残留することになる。つまり、画素データ論理「０」に対応した画素データパルスが印加された画素セルには壁電荷が存在せず、画素データ論理「１」に対応した画素データパルスが印加された画素セルには壁電荷が残留するのである。
【００３０】かかる行程（ｂ）〜（ｄ）の一連の動作により、画素データに対応した情報が残留壁電荷として１行目の各画素セルに書き込まれるのである。この行程（ｂ）〜（ｄ）の如き一連の書込み動作を２行目以降の各行電極においても図７の如く順次実行していく。ここで、上述の行程（ｂ）における強制書込み放電は、１行〜ｎ行の順に順次実行されていく。よって、強制書込みパルスＷＰを印加しようとする「行」の前の「行」では既に強制書込み放電が終了しており、この強制書込み放電にて生成された空間電荷がこの隣接する「行」に残留していることになる。従って、この隣接「行」に残留している空間電荷を利用することにより、強制書込みパルスＷＰのパルス電圧値を比較的低く設定しても行電極Ｘ及Ｙ間に放電発光を生じさせることが出来るのである。よって、低電圧値の強制書込みパルスＷＰにて安定した強制書込み動作を行うことが可能となる。
【００３１】上述の行程（ｂ）〜（ｄ）の如き動作を各行毎に順次実行してｎ行目まで書込みが終了した時点にて、再び１行目から順に行程（ｅ）の放電維持動作を開始する。かかる行程（ｅ）において、行電極駆動パルス発生回路１０’は、正極性の維持パルスＩＡ及びＩＢを交互に行電極Ｘ1及びＹ1に印加する。かかる維持パルスの印加により、１行目の各画素セルの内上述の残留壁電荷が存在する画素セルのみが放電発光を開始する。この際、かかる維持パルスＩＡ及びＩＢが交互に印加される度にかかる放電発光を繰り返し実行する。
【００３２】次に、行程（ｆ）において、行電極駆動パルス発生回路１０’は、負極性の消去パルスＥＰをＰＤＰ１１’の行電極Ｘ1に印加する。ここで、かかる消去パルスＥＰは、各画素セルに残留している壁電荷を全て消滅し得るパルス幅及び電圧値を有するものである。よって、かかる消去パルスＥＰの印加により、１行目の各画素セル内に残留していた壁電荷は全て消滅して放電発光が停止する。
【００３３】この行程（ｅ）、（ｆ）の如き動作を２行目以降の各行電極においても図７の如く順次実行する。かかる行程（ａ）〜（ｆ）の一連の動作にて１サブフィールド分の書込み放電がなされるのである。尚、上記実施例においては、行程（ａ）の如き予備放電動作を１サブフィールドに１回実行するようにしているが、１サブフィールド中に数回実行するようにしても構わない。
【００３４】
【発明の効果】以上の如く、本発明による交流放電型マトリックス方式のプラズマディスプレイパネルの駆動方法においては、予備放電としての強制書込み放電を行電極対の配列順にて順次実行しつつ画素データの書込みを行うようにしている。この際、強制書込み放電が終了した行電極近傍には空間電荷が残留しているので、この行の隣接行の強制書込み放電の際には、かかる空間電荷を利用して放電を起こすことが出来るのである。
【００３５】すなわち、本発明の駆動方法によれば、隣接行の空間電荷を利用して強制書込み放電を行うことが出来るので、かかる強制書込み放電のトリガとなる強制書込みパルスのパルス電圧値を低く設定することが可能となり低消費電力化を実現出来るのである。
【図面の簡単な説明】
【図１】従来の交流放電型マトリックス方式のプラズマディスプレイパネルの駆動装置の構成を示す図である。
【図２】ＰＤＰ１１の構造を示す図である。
【図３】２５６階調駆動シーケンスを示す図である。
【図４】従来の交流放電型マトリックス方式のプラズマディスプレイパネルの駆動装置による駆動動作を示す図である。
【図５】本発明の駆動方法に従って駆動動作を行う交流放電型マトリックス方式のプラズマディスプレイパネルの駆動装置の構成を示す図である。
【図６】本発明による交流放電型マトリックス方式のプラズマディスプレイパネルとしてのＰＤＰ１１’の構造を示す図である。
【図７】本発明の交流放電型マトリックス方式のプラズマディスプレイパネルの駆動方法を示す駆動動作タイミング図である。
【主要部分の符号の説明】
ＸP、ＹP 予備放電用行電極
１０’ 行電極駆動パルス発生回路
１１’ プラズマディスプレイパネル
【特許請求の範囲】
【請求項１】 ２本ずつ対となるように配列された複数の行電極対と前記行電極対に直行する方向に配列され複数の列電極とからなる交流放電型マトリックス方式のプラズマディスプレイパネルの駆動方法であって、前記行電極対間に放電を励起させる強制書込みパルスを前記行電極対の配列順にて順次前記行電極対の各々に印加して予備放電をなす予備放電行程と、画素データに応じた画素データパルスを順次前記列電極に印加して画素データの書込みを行う書込み行程とを有することを特徴とする交流放電型マトリックス方式のプラズマディスプレイパネルの駆動方法。
【請求項２】 前記プラズマディスプレイパネルは、前記行電極対各々の内の第１配列の行電極対の外側近傍に予備放電用行電極対が形成されており、前記予備放電行程にて前記第１配列の行電極対に前記強制書込みパルスが印加される前に前記予備放電用行電極対の放電を行う行程を有することを特徴とする請求項１記載の交流放電型マトリックス方式のプラズマディスプレイパネルの駆動方法。
【請求項３】 前記プラズマディスプレイパネルの前記行電極対各々の内の第１配列の行電極対の外側近傍には予備放電用行電極対が形成されていることを特徴とする交流放電型マトリックス方式のプラズマディスプレイパネル。
【請求項４】 前記プラズマディスプレイパネルの表面上には前記予備放電用行電極対の放電発光による発射光を遮光する遮光手段が形成されていることを特徴とする請求項３記載の交流放電型マトリックス方式のプラズマディスプレイパネル。
【請求項５】 前記予備放電用行電極対は、前記電極対に比してギャップ長が狭いもしくは電極面積が小であることを特徴とする請求項３記載の交流放電型マトリックス方式のプラズマディスプレイパネル。
【請求項６】 前記予備放電用行電極対には誘電体層が被覆されていないことを特徴とする請求項３記載の交流放電型マトリックス方式のプラズマディスプレイパネル。
【請求項１】 ２本ずつ対となるように配列された複数の行電極対と前記行電極対に直行する方向に配列され複数の列電極とからなる交流放電型マトリックス方式のプラズマディスプレイパネルの駆動方法であって、前記行電極対間に放電を励起させる強制書込みパルスを前記行電極対の配列順にて順次前記行電極対の各々に印加して予備放電をなす予備放電行程と、画素データに応じた画素データパルスを順次前記列電極に印加して画素データの書込みを行う書込み行程とを有することを特徴とする交流放電型マトリックス方式のプラズマディスプレイパネルの駆動方法。
【請求項２】 前記プラズマディスプレイパネルは、前記行電極対各々の内の第１配列の行電極対の外側近傍に予備放電用行電極対が形成されており、前記予備放電行程にて前記第１配列の行電極対に前記強制書込みパルスが印加される前に前記予備放電用行電極対の放電を行う行程を有することを特徴とする請求項１記載の交流放電型マトリックス方式のプラズマディスプレイパネルの駆動方法。
【請求項３】 前記プラズマディスプレイパネルの前記行電極対各々の内の第１配列の行電極対の外側近傍には予備放電用行電極対が形成されていることを特徴とする交流放電型マトリックス方式のプラズマディスプレイパネル。
【請求項４】 前記プラズマディスプレイパネルの表面上には前記予備放電用行電極対の放電発光による発射光を遮光する遮光手段が形成されていることを特徴とする請求項３記載の交流放電型マトリックス方式のプラズマディスプレイパネル。
【請求項５】 前記予備放電用行電極対は、前記電極対に比してギャップ長が狭いもしくは電極面積が小であることを特徴とする請求項３記載の交流放電型マトリックス方式のプラズマディスプレイパネル。
【請求項６】 前記予備放電用行電極対には誘電体層が被覆されていないことを特徴とする請求項３記載の交流放電型マトリックス方式のプラズマディスプレイパネル。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開平７−２８７５４８
【公開日】平成７年（１９９５）１０月３１日
【国際特許分類】
【出願番号】特願平６−７９０７７
【出願日】平成６年（１９９４）４月１８日
【出願人】（０００００５０１６）パイオニア株式会社 (3,620)
【公開日】平成７年（１９９５）１０月３１日
【国際特許分類】
【出願日】平成６年（１９９４）４月１８日
【出願人】（０００００５０１６）パイオニア株式会社 (3,620)
[ Back to top ]