信号処理回路及び方法
【課題】アナログ信号の波形に依存せず、サンプリングクロックの位相を調整可能にする。
【解決手段】画質検出部５０を構成する差分検出器４１は、位相の異なるサンプリングクロックをＡＤＣに順次与えて得た各デジタル信号Ｖ２(ｎ)中の、隣接する第１及び第２の画素同士間の差分Ｄａ(ｎ)を検出する。差分検出器４２は、差分Ｄａ(ｎ)の内、時間軸上で隣接する位相に対応する差分同士間の変化量Ｄｂ(ｎ)を検出する。累積部４３は、変化量Ｄｂ(ｎ)をその極性が変化しない場合に対応する位相が遅い方から順に累積し、その累積値Ｓ(ｎ)を前記極性が変化した場合に初期化する。累積値Ｓ(ｎ)を最大にする位相が、ＡＤＣに与えるべきサンプリングクロックの位相として選択される。
【解決手段】画質検出部５０を構成する差分検出器４１は、位相の異なるサンプリングクロックをＡＤＣに順次与えて得た各デジタル信号Ｖ２(ｎ)中の、隣接する第１及び第２の画素同士間の差分Ｄａ(ｎ)を検出する。差分検出器４２は、差分Ｄａ(ｎ)の内、時間軸上で隣接する位相に対応する差分同士間の変化量Ｄｂ(ｎ)を検出する。累積部４３は、変化量Ｄｂ(ｎ)をその極性が変化しない場合に対応する位相が遅い方から順に累積し、その累積値Ｓ(ｎ)を前記極性が変化した場合に初期化する。累積値Ｓ(ｎ)を最大にする位相が、ＡＤＣに与えるべきサンプリングクロックの位相として選択される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号処理回路及び方法に関し、特にアナログ信号をデジタル信号に変換する際に用いる、サンプリングクロックの位相を自動調整する信号処理回路及び方法に関する。
【背景技術】
【０００２】
デジタル映像表示装置等においては、ＡＤＣ(Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ)が、アナログ映像信号であるＲＧＢ(Ｒｅｄ−Ｇｒｅｅｎ−Ｂｌｕｅ)信号を、その同期信号(水平同期信号及び垂直同期信号)を基準に生成したサンプリングクロックを用いてサンプリング(量子化)し、以てデジタル映像信号に変換する。
【０００３】
しかしながら、ＲＧＢ信号と同期信号の遅延(入力タイミング)が一致しない条件下では、同期信号を基準に生成したサンプリングクロックを用いても適切なサンプリングが行われず、デジタル映像信号を表示すると映像がぼやけた状態になってしまうという問題があった。
【０００４】
この問題に対処する関連技術が、例えば特許文献１に記載されている。
【０００５】
図１４に、特許文献１に記載される信号処理装置１ｘの構成を示す。この信号処理装置１ｘは、ＡＤＣ １０と、クロック発生部２０と、クロック制御部３０ｘと、映像開始／終了検出部４０と、画質検出部５０ｘとで構成される。
【０００６】
この内、ＡＤＣ １０は、ＰＣ(Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ)等の信号源(図示せず)から入力されるアナログ映像信号Ｖ１を、クロック発生部２０から出力されるサンプリングクロックＣＬＫに同期してサンプリングし、以てアナログ映像信号Ｖ１をデジタル映像信号Ｖ２に変換する。このデジタル映像信号Ｖ２は、信号処理装置１ｘの後段に設置される、液晶ディスプレイ等の表示装置(図示せず)で表示されることとなる。
【０００７】
また、クロック発生部２０は、信号源からの同期信号Ｖ３の入力をトリガとして、サンプリングクロックＣＬＫを生成する。ここで、クロック発生部２０は、サンプリングクロックＣＬＫの周波数を、クロック制御部３０ｘから出力される周波数制御信号Ｖ４に従って設定する。また、クロック発生部２０は、サンプリングクロックＣＬＫの位相を、クロック制御部３０ｘから出力される位相制御信号Ｖ５に従って設定する。
【０００８】
また、クロック制御部３０ｘは、同期信号Ｖ３と、映像開始／終了検出部４０から出力される映像開始／終了検出信号Ｖ６とに基づきサンプリングクロックＣＬＫの周波数を決定すると共に、当該周波数をクロック発生部２０に指示するための周波数制御信号Ｖ４を発生する。また、クロック制御部３０ｘは、位相制御信号Ｖ５を発生させることにより、サンプリングクロックＣＬＫの位相として、互いに異なるｎ個の位相(例えば、クロック周期をｎ等分した時間ずつずれた位相)をクロック発生部２０に順次指示する。さらに、クロック制御部３０ｘには、画質検出部５０ｘにより各位相に対応して検出された画質判定データＡ(ｎ)＿ｍａｘが入力される。クロック制御部３０ｘは、画質判定データＡ(ｎ)＿ｍａｘが最大値を呈する位相を、サンプリングクロックＣＬＫの最適位相として選択する。
【０００９】
また、映像開始／終了検出部４０は、映像信号のデジタル処理に際して用いられることの多い一般的な回路であり、デジタル映像信号Ｖ２中における映像領域(有効画素)の開始点と終了点とを検出する。映像開始／終了検出部４０は、これらの開始点及び終了点各々の検出タイミングで、上記の映像開始／終了検出信号Ｖ６を発生する。
【００１０】
さらに、画質検出部５０ｘは、図１５に示す如く、差分検出器５１ｘと、絶対値検出器５２ｘと、最大値検出器５３ｘとを備えている。この内、差分検出器５１ｘは、各位相に対応してサンプリングされたデジタル映像信号Ｖ２(ｎ)中の隣接画素同士間の差分Ｄ(ｎ)を順次検出する。また、絶対値検出器５２ｘは、差分Ｄ(ｎ)の絶対値Ａ(ｎ)を順次検出する。さらに、最大値検出器５３ｘは、絶対値検出器５２ｘで検出された絶対値Ａ(ｎ)の内の最大値を検出し、この最大値を画質判定データＡ(ｎ)＿ｍａｘとして出力する。なお、以降の説明においては、Ａ(ｎ)を差分絶対値と呼称し、Ａ(ｎ)＿ｍａｘを差分最大値と呼称することがある。
【００１１】
次に、上記の信号処理装置１ｘにおけるサンプリングクロックの位相調整に係る動作を、図１６及び図１７を参照して説明する。
【００１２】
今、図１６に示すアナログ映像信号Ｖ１が、信号処理装置１ｘに入力されたとする。最適位相"ａ"(理想的なサンプリングクロックと同一位相)を有するサンプリングクロックＣＬＫ(ａ)を用いた場合、ＡＤＣ １０は、デジタル映像信号Ｖ２として、画素Ｐ１に対応する信号レベルＶ２(ａ, １)と、画素Ｐ１に時間軸上で１つ後に隣接する画素Ｐ２に対応する信号レベルＶ２(ａ, ２)とを得る。この時、画質検出部５０ｘ内の差分検出器５１ｘは、信号レベルＶ２(ａ, １)及びＶ２(ａ,２)同士間の差分を検出する。絶対値検出器５２ｘは、この差分の絶対値Ａ(ａ)を検出する。
【００１３】
一方、不適位相"ｂ"(理想的なサンプリングクロックとは異なる位相)を有するサンプリングクロックＣＬＫ(ｂ)を用いた場合、ＡＤＣ １０は、画素Ｐ１に対応する信号レベルＶ２(ｂ, １)と、画素Ｐ２に対応する信号レベルＶ２(ｂ, ２)とを得る。この時、絶対値検出器５２ｘは、信号レベルＶ２(ｂ, １)及びＶ２(ｂ,２)同士間の差分絶対値Ａ(ｂ)を検出する。
【００１４】
ここで、差分絶対値Ａ(ａ)とＡ(ｂ)の間には、図１６に示す如く"Ａ(ａ)＞Ａ(ｂ)"という大小関係が成立する。すなわち、図１６に示すようなアナログ映像信号Ｖ１が入力された場合、最適位相でのサンプリングにより得られる隣接画素同士間の差分絶対値は、不適位相でのサンプリングにより得られる隣接画素同士間の差分絶対値と比較して大きな値を呈する。
【００１５】
絶対値検出器５２ｘは、図１６と同様にして、１フレーム(映像開始／終了検出部４０で映像領域と判定された領域)内の全ての隣接画素同士間の差分絶対値Ａ(ｎ)を順次検出する。そして、最大値検出器５３ｘは、差分絶対値Ａ(ｎ)の内の最大値Ａ(ｎ)＿ｍａｘを検出する。
【００１６】
この後、クロック制御部３０ｘは、差分最大値Ａ(ｎ)＿ｍａｘが最大値を呈する位相を、サンプリングクロックＣＬＫの最適位相として選択する。今、差分最大値Ａ(ｎ)＿ｍａｘが図１７に示す如く検出されたとすると、クロック制御部３０ｘは、位相"０"を最適位相として選択する。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特許第３５８６１１６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
しかしながら、上記の信号処理装置１ｘには、サンプリングクロックの位相調整精度がアナログ信号の波形に依存してしまうという課題があった。
【００１９】
例えば、図１８に示す如くアナログ映像信号Ｖ１の信号レベルがリンギングの影響に因り変動する場合、サンプリングクロックの位相調整が困難である。これは、本来最適である位相"ａ"でのサンプリングにより得られる隣接画素Ｐ１及びＰ２同士間の差分絶対値Ａ(ａ)と、不適位相"ｂ"でのサンプリングにより得られる隣接画素Ｐ１及びＰ２同士間の差分絶対値Ａ(ｂ)との間に、"Ａ(ａ)＜Ａ(ｂ)"という大小関係が成立するためである。
【００２０】
従って、差分最大値Ａ(ｎ)＿ｍａｘが最大値を呈する位相は、必ずしも最適位相とはならない。図１９に、互いに異なる３２個の位相"０"〜"３１"を有するサンプリングクロックを順次用いて図１８に示したアナログ映像信号Ｖ１をサンプリングした場合における、差分最大値Ａ(ｎ)＿ｍａｘを示す。この差分最大値Ａ(ｎ)＿ｍａｘと、画素Ｐ１に対応するデジタル映像信号Ｖ２の信号レベルＶ２(ｎ)とを重ねて見ると、Ａ(ｎ)＿ｍａｘが最大値を呈する位相"８"は、最適位相と異なることが分かる。
【課題を解決するための手段】
【００２１】
本発明の一態様に係る信号処理回路は、アナログ信号をサンプリングしてデジタル信号に変換する信号変換部と、前記信号変換部に与えるべきサンプリングクロックの位相を決定する位相決定部とを備える。前記位相決定部は、位相の異なるサンプリングクロックを前記信号変換部に順次与えて得た各デジタル信号中の、隣接する第１及び第２の画素同士間の第１の差分を検出する第１の検出部と、前記第１の差分の内、時間軸上で隣接する位相に対応する差分同士間の変化量を検出する第２の検出部と、前記変化量をその極性が変化しない場合に対応する位相が遅い方から順に累積し、前記累積の結果を前記極性が変化した場合に初期化する第１の累積部と、前記累積の結果を最大にする位相を、前記信号変換部に与えるべきサンプリングクロックの位相として選択する選択部とを含む。
【００２２】
また、本発明の一態様に係る信号処理方法は、アナログ信号を、位相の異なるサンプリングクロックに順次同期してサンプリングし、デジタル信号に変換する変換ステップと、各デジタル信号中の、隣接する第１及び第２の画素同士間の第１の差分を検出する第１の検出ステップと、前記第１の差分の内、時間軸上で隣接する位相に対応する差分同士間の変化量を検出する第２の検出ステップと、前記変化量をその極性が変化しない場合に対応する位相が遅い方から順に累積し、前記累積の結果を前記極性が変化した場合に初期化する第１の累積ステップと、前記累積の結果を最大にする位相を、前記変換に用いるべきサンプリングクロックの位相として選択する選択ステップとを備える。
【００２３】
すなわち、本発明では、アナログ信号の信号レベルがリンギングの影響に因り急峻な変化を開始する直前の位相(換言すると、リンギングの影響が無くなり、信号レベルの変動が最も落ち着いている位相)を、サンプリングクロックの最適位相として決定することが可能である。
【発明の効果】
【００２４】
本発明によれば、アナログ信号の波形に依存せず、サンプリングクロックの位相を上記の信号処理装置１ｘと比較して確実且つ精度良く調整できる。このため、本発明を適用する種々の装置における信号品質(例えば、デジタル映像表示装置における表示品質)を向上させることが可能である。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施の形態１に係る信号処理回路の構成例を示したブロック図である。
【図２】本発明の実施の形態１に係る信号処理回路に用いる、画質検出部の構成例を示したブロック図である。
【図３】本発明の実施の形態１に係る信号処理回路における、画素差分の検出動作例を示したタイムチャート図である。
【図４】本発明の実施の形態１に係る信号処理回路における、変化量累積値の算出動作の第１の例を示したグラフ図である。
【図５】本発明の実施の形態１に係る信号処理回路における、変化量累積値の算出動作の第２の例を示したグラフ図である。
【図６】本発明の実施の形態２及び３に係る信号処理回路に共通に用いる、画質検出部の構成例を示したブロック図である。
【図７】本発明の実施の形態２に係る信号処理回路における、差分累積値の算出動作の一例を示したタイムチャート図である。
【図８】本発明の実施の形態２に係る信号処理回路における、変化量累積値の算出動作の一例を示したグラフ図である。
【図９】本発明の実施の形態２に係る信号処理回路における、差分累積値の算出動作の他の例を示したタイムチャート図である。
【図１０】本発明の実施の形態２に係る信号処理回路における、変化量累積値の算出動作の他の例を示したグラフ図である。
【図１１】本発明の実施の形態３に係る信号処理回路における、差分累積値の算出動作例を示したタイムチャート図である。
【図１２】本発明の実施の形態３に係る信号処理回路における、変化量累積値の算出動作の一例を示したタイムチャート図である。
【図１３】本発明の実施の形態３に係る信号処理回路における、変化量累積値の算出動作の他の例を示したグラフ図である。
【図１４】本発明の関連技術に係る信号処理回路の構成例を示したブロック図である。
【図１５】本発明の関連技術に係る信号処理回路に用いる、画質検出部の構成例を示したブロック図である。
【図１６】本発明の関連技術に係る信号処理回路における、差分絶対値の検出動作例を示したタイムチャート図である。
【図１７】本発明の関連技術に係る信号処理回路における、差分最大値の検出動作例を示したグラフ図である。
【図１８】本発明の関連技術に係る信号処理回路の課題を説明するためのタイムチャート図である。
【図１９】本発明の関連技術に係る信号処理回路の課題を説明するためのグラフ図である。
【発明を実施するための形態】
【００２６】
以下、本発明に係る信号処理回路の実施の形態１〜３を、図１〜図１３を参照して説明する。なお、各図面において同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略される。
【００２７】
[実施の形態１]
図１に示すように、本実施の形態に係る信号処理回路１は、図１４に示したクロック制御部３０ｘ及び画質検出部５０ｘに代えて、クロック制御部３０及び画質検出部５０を備えている点で、上記の信号処理回路１ｘと異なる。なお、これらのクロック制御部３０及び画質検出部５０は、上述した位相決定部として機能する。
【００２８】
この内、クロック制御部３０は、クロック制御部３０ｘと同様、同期信号Ｖ３と、映像開始／終了検出部４０から出力される映像開始／終了検出信号Ｖ６とに基づきサンプリングクロックＣＬＫの周波数を決定すると共に、当該周波数をクロック発生部２０に指示するための周波数制御信号Ｖ４を発生する。また、クロック制御部３０は、位相制御信号Ｖ５を発生させることにより、サンプリングクロックＣＬＫの位相として、互いに異なるｎ個の位相(例えば、クロック周期をｎ等分した時間ずつずれた位相)をクロック発生部２０に順次指示する。
【００２９】
一方、クロック制御部３０ｘと異なり、クロック制御部３０には、画質検出部５０により各位相に対応して検出された画質判定データＳ(ｎ)が入力される。クロック制御部３０は、画質判定データＳ(ｎ)が最大値を呈する位相を、サンプリングクロックＣＬＫの最適位相として選択する。
【００３０】
また、図２に示すように、画質検出部５０は、差分検出器５１及び５２と、累積部５３とを備えている。
【００３１】
この内、差分検出器５１は、各位相に対応してサンプリングされたデジタル映像信号Ｖ２(ｎ)中の隣接する２つの画素同士間の差分Ｄａ(ｎ)を検出する。なお、以降の説明においては、Ｄａ(ｎ)を画素差分と呼称することがある。また、図示を省略するが、差分検出器５１は、異なる位相(ｎ回のサンプリング工程)において画素差分Ｄａ(ｎ)の検出対象とする隣接画素を一致させるため、各サンプリング工程において、例えば同期信号Ｖ３の入力時点から所定時間が経過した場合に差分Ｄａ(ｎ)の検出動作を開始する。ここで、差分検出器５１は、当該所定時間を、例えば内部発振器のクロックをカウントして計時する。
【００３２】
また、差分検出器５２は、画素差分Ｄａ(ｎ)の内、時間軸上で隣接する位相に対応する差分同士間の変化量(差分)Ｄｂ(ｎ)を検出する。差分検出器５２は、検出した変化量Ｄｂ(ｎ)を、対応する位相が遅い方から順に累積部５３へ出力する。
【００３３】
さらに、累積部５３は、差分検出器５２から順次入力される変化量Ｄｂ(ｎ)を、その極性(符号)が変化しない場合に累積し、これにより得た累積値を画質判定データＳ(ｎ)として出力する。また、累積部５３は、変化量Ｄｂ(ｎ)の極性が変化した場合には、累積値Ｓ(ｎ)を"０"に初期化して出力する。なお、以降の説明においては、Ｓ(ｎ)を変化量累積値と呼称することがある。
【００３４】
ここで、累積部５３は、絶対値検出器５３１と、累積器５３２と、符号判定器５３３とを用いて簡易に構成できる。この内、絶対値検出器５３１は、変化量Ｄｂ(ｎ)が入力される度毎に、変化量Ｄｂ(ｎ)の絶対値Ａｂ(ｎ)を検出して累積器５３２へ出力する。また、累積器５３２は、符号判定器５３３からリセット信号Ｖ７が入力されない場合に、絶対値検出器５３１から入力された絶対値Ａｂ(ｎ)を前回出力した累積値Ｓ(ｎ＋１)に加算し、以て累積値Ｓ(ｎ)を得る。一方、リセット信号Ｖ７が入力された場合、累積器５３２は、累積値Ｓ(ｎ)＝"０"を出力する。さらに、符号判定器５３３は、変化量Ｄｂ(ｎ)が入力される度毎に、変化量Ｄｂ(ｎ)の符号と前回入力された変化量Ｄｂ(ｎ＋１)の符号とが同一であるか否かを判定する。両符号が共に"正"又は"負"である場合、符号判定器５３３は、両符号が同一であると判定する。一方の符号が"正"であり且つ他方の符号が"負"である場合、符号判定器５３３は、両符号が同一で無いと判定し、リセット信号Ｖ７を発生する。変化量Ｄｂ(ｎ)の値が"０"である場合、符号判定器５３３は、リセット信号Ｖ７を発生する。変化量Ｄｂ(ｎ＋１)の値が"０"であり且つ変化量Ｄｂ(ｎ)の符号が"正"又は"負"である場合、符号判定器５３３は、両符号が同一であると判定し、リセット信号Ｖ７を発生しない。
【００３５】
次に、本実施の形態の動作を、図３〜図５を参照して説明する。
【００３６】
図３に示すように、クロック制御部３０は、クロック発生部２０に対して、例えば位相"０"〜"７"を有するサンプリングクロックＣＬＫ(０)〜ＣＬＫ(７)を順次生成するよう指示する。なお、位相"０"〜"７"は、どのような順序で指示されても良い。また、図３の例では、位相同士間のずれ時間を、一例としてクロック周期を８等分した時間としている。
【００３７】
今、アナログ映像信号Ｖ１の信号レベルが、図１７と同様にリンギングの影響に因り変動しているとする。位相"０"を有するサンプリングクロックＣＬＫ(０)が最初に生成された場合を例に取ると、差分検出器５１は、サンプリングクロックＣＬＫ(０)を用いてサンプリングされた、画素Ｐ(ｘ)に対応するデジタル映像信号Ｖ２の信号レベルＶ２(０, ｘ)と、画素Ｐ(ｘ)に時間軸上で１つ前に隣接する画素Ｐ(ｘ−１)に対応する信号レベルＶ２(０, ｘ−１)との画素差分Ｄａ(０)を検出する。同様にして、差分検出器５１は、他の位相"１"〜"７"に対応する画素差分Ｄａ(１)〜Ｄａ(７)を順次検出する。ここで、任意の位相ｎに対応する画素Ｐ(ｘ−１)及びＰ(ｘ)同士間の差分Ｄａ(ｎ)は、下記の式(１)で表される。
【００３８】
Ｄａ(ｎ) ＝ Ｖ２(ｎ, ｘ) − Ｖ２(ｎ, ｘ−１) …式(１)
【００３９】
そして、差分検出器５１は、検出した画素差分Ｄａ(０)〜Ｄａ(７)を、差分検出器５２に順次与える。
【００４０】
図４に示すように、差分検出器５２は、時間軸上で隣接する位相"０"及び"１"に対応する画素差分Ｄａ(０)及びＤａ(１)同士間の変化量Ｄｂ(０)を検出する。同様にして、差分検出器５２は、他の隣接位相に対応する変化量Ｄｂ(１)〜Ｄ(６)を順次検出する。ここで、任意の位相ｎに対応する変化量Ｄｂ(ｎ)は、下記の式(２)で表される。
【００４１】
Ｄｂ(ｎ) ＝ Ｄａ(ｎ＋１) − Ｄａ(ｎ) …式(２)
【００４２】
そして、差分検出器５２は、検出した変化量Ｄｂ(ｎ)を、対応する位相が遅い方から順に累積部５３へ出力する。図４の例では、差分検出器５２は、変化量Ｄｂ(０)〜Ｄｂ(６)を、位相"６"に対応する変化量Ｄｂ(６)、位相"５"に対応する変化量Ｄｂ(５)、…、位相"１"に対応する変化量Ｄｂ(１)、位相"０"に対応する変化量Ｄｂ(０)の順に出力する。
【００４３】
累積部５３内の絶対値検出器５３１は、まず変化量Ｄｂ(６)の絶対値Ａｂ(６)を検出して累積器５３２へ出力する。この時、累積器５３２は、絶対値Ａｂ(６)をそのまま変化量累積値Ｓ(６)とする。
【００４４】
次いで、絶対値検出器５３１は、変化量Ｄｂ(５)の絶対値Ａｂ(５)を検出して累積器５３２へ出力する。これと並行して、符号判定器５３３は、変化量Ｄｂ(５)の符号が"正"であり且つ前回入力された変化量Ｄｂ(６)の符号が"負"であるため、両符号が同一で無いと判定し、リセット信号Ｖ７を発生する。従って、累積器５３２は、変化量累積値Ｓ(５)を"０"に初期化する。
【００４５】
次いで、絶対値検出器５３１は、変化量Ｄｂ(４)の絶対値Ａｂ(４)を検出して累積器５３２へ出力する。これと並行して、符号判定器５３３は、変化量Ｄｂ(４)の符号が"負"であり且つ前回入力された変化量Ｄｂ(５)の符号が"正"であるため、両符号が同一で無いと判定し、リセット信号Ｖ７を発生する。従って、累積器５３２は、変化量累積値Ｓ(４)＝"０"を維持する。
【００４６】
同様にして、累積部５３は、変化量累積値Ｓ(３)＝"０"、及び変化量累積値Ｓ(２)＝"０"を維持する。
【００４７】
次いで、絶対値検出器５３１は、変化量Ｄｂ(１)の絶対値Ａｂ(１)を検出して累積器５３２へ出力する。これと並行して、符号判定器５３３は、変化量Ｄｂ(１)の符号及び前回入力された変化量Ｄｂ(２)の符号が共に"負"であるため、両符号が同一であると判定し、リセット信号Ｖ７を発生しない。従って、累積器５３２は、絶対値Ａｂ(１)を前回の変化量累積値Ｓ(２)＝"０"に加算し、以て変化量累積値Ｓ(１)＝Ａｂ(１)を得る。
【００４８】
最後に、絶対値検出器５３１は、変化量Ｄｂ(０)の絶対値Ａｂ(０)を検出して累積器５３２へ出力する。これと並行して、符号判定器５３３は、変化量Ｄｂ(０)の符号及び前回入力された変化量Ｄｂ(１)の符号が共に"負"であるため、両符号が同一であると判定し、リセット信号Ｖ７を発生しない。従って、累積器５３２は、絶対値Ａｂ(０)を前回の変化量累積値Ｓ(１)＝Ａｂ(１)に加算し、以て変化量累積値Ｓ(０)＝Ａｂ(１)＋Ａｂ(０)を得る。
【００４９】
すなわち、累積部５３は、時間軸上で最遅の位相から最早の位相に向かって、画素差分Ｄａ(ｎ)の同一符号での変化量Ｄｂ(ｎ)を累積する。画素差分Ｄａ(ｎ)が同一方向の変化を最も継続する位相は、図３に示したアナログ映像信号Ｖ１の信号レベルがリンギングの影響に因り急峻な変化を開始する直前の位相(換言すると、リンギングの影響が無くなり、信号レベルの変動が最も落ち着いている位相)と一致する。
【００５０】
従って、クロック制御部３０は、変化量累積値Ｓ(ｎ)が最大値を呈する位相"０"を、サンプリングクロックＣＬＫの最適位相として選択する。
【００５１】
このように、本実施の形態においては、アナログ映像信号の波形に依存せず、サンプリングクロックの位相を自動調整することができる。
【００５２】
図５に、互いに異なる３２個の位相"０"〜"３１"を有するサンプリングクロックを順次用いて図３に示したアナログ映像信号Ｖ１をサンプリングした場合における、画素差分Ｄａ(ｎ)、変化量Ｄｂ(ｎ)、及び変化量累積値Ｓ(ｎ)と、画素Ｐ(ｘ)に対応するデジタル映像信号Ｖ２の信号レベルＶ２(ｎ)とを重ねて表示する。この場合も、変化量累積値Ｓ(ｎ)を最大にする位相"０"が最適位相と一致する。
【００５３】
[実施の形態２]
本実施の形態に係る信号処理回路は、図２に示した画質検出部５０に代えて、図６に示す画質検出部５０ａを用いる点で、上記の実施の形態１と異なる。
【００５４】
画質検出部５０ａは、図２に示した差分検出器５１及び５２、並びに累積部５３に加えて、累積部５４を備えている。累積部５４は、差分検出器５１で検出された画素差分Ｄａ(ｎ)を対応する位相毎に累積し、これにより得た累積値Ｓａ(ｎ)を差分検出器５２へ出力する。なお、以降の説明においては、Ｓａ(ｎ)を差分累積値と呼称し、上記の変化量累積値と明確に区別することとする。また、累積部５３から出力される変化量累積値に、便宜上、上記の符号Ｓ(ｎ)とは異なる符号Ｓｂ(ｎ)を付しているが、累積部５３の構成及び動作には何ら変更が不要である。
【００５５】
これに対応して、差分検出器５１は、上記の実施の形態１と異なり、少なくとも２組の隣接する２画素同士間の差分を検出する。なお、以降の説明においては、任意の位相ｎに対応する任意の隣接画素Ｐ(ｘ−１)及びＰ(ｘ)同士間の差分を、下記の式(３)で表すこととする。
【００５６】
Ｄａ(ｎ, ｘ) ＝ Ｖ２(ｎ, ｘ) − Ｖ２(ｎ, ｘ−１) …式(３)
【００５７】
また、累積部５４は、累積器５４１と、符号判定器５４２とを用いて簡易に構成できる。この内、累積器５４１は、符号判定器５４２から加減算指示信号Ｖ８に従って、画素差分Ｄａ(ｎ, ｘ)を各位相に対応する前回の差分累積値Ｓａ(ｎ, ｘ−１)に加算又は減算し、以て差分累積値Ｓａ(ｎ, ｘ)を得る。また、符号判定器５４２は、一の位相(例えば、最早の位相"０")に対応する画素差分Ｄａ(０, ｘ)の符号(極性)が"正"である場合、累積器５４１に対して、"加算"を指示する加減算指示信号Ｖ８を与える。一方、画素差分Ｄａ(０, ｘ)の符号が"正"で無い場合、符号判定器５４２は、累積器５４１に対して、"減算"を指示する加減算指示信号Ｖ８を与える。
【００５８】
さらに、差分検出器５２は、累積部５４で得られた最終的な差分累積値Ｓａ(ｎ)を画素差分Ｄａ(ｎ)として扱い、以て変化量Ｄｂ(ｎ)を検出する。
【００５９】
次に、本実施の形態の動作を、図７〜図９を参照して説明する。
【００６０】
今、図７に示すように、アナログ映像信号Ｖ１の信号レベルが、リンギングの影響に因り連続して変動しているとする。
【００６１】
差分検出器５１は、上記の式(３)に従い、位相"ｎ"を有するサンプリングクロックＣＬＫ(ｎ)を用いてサンプリングされた、画素Ｐ(ｘ)に対応するデジタル映像信号Ｖ２の信号レベルＶ２(ｎ, ｘ)と、画素Ｐ(ｘ)に時間軸上で１つ前に隣接する画素Ｐ(ｘ−１)に対応する信号レベルＶ２(ｎ, ｘ−１)との画素差分Ｄａ(ｎ, ｘ)を検出する。
【００６２】
次いで、累積部５４内の符号判定部５４２は、位相"０"に対応する画素差分Ｄａ(０, ｘ)の符号が"正"であるため、累積器５４１に対して"加算"を指示する。この時、累積器５４１は、画素差分Ｄａ(０, ｘ)をそのまま差分累積値Ｓａ(０, ｘ)とする。また、符号判定部５４２は、他の位相"１"〜"７"での差分累積値Ｓａ(１, ｘ)〜Ｓａ(７, ｘ)の算出に備え、"加算"を指示すべきことを記憶しておく。これにより、累積器５４１は、画素差分Ｄａ(１, ｘ)〜Ｄａ(７, ｘ)を、それぞれ差分累積値Ｓａ(１, ｘ)〜Ｓａ(７, ｘ)とする。
【００６３】
次いで、差分検出器５１は、画素Ｐ(ｘ)に時間軸上で１つ後ろに隣接する画素Ｐ(ｘ＋１)に対応するデジタル映像信号Ｖ２の信号レベルＶ２(ｎ, ｘ＋１)と、画素Ｐ(ｘ)に対応する信号レベルＶ２(ｎ, ｘ)との画素差分Ｄａ(ｎ, ｘ＋１)を検出する。
【００６４】
次いで、符号判定部５４２は、位相"０"に対応する画素差分Ｄａ(０, ｘ＋１)の符号が"負"であるため、累積器５４１に対して"減算"を指示する。この時、累積器５４１は、画素差分Ｄａ(０, ｘ＋１)を差分累積値Ｓａ(０, ｘ)から減算し、以て差分累積値Ｓａ(０, ｘ＋１)を得る。また、符号判定部５４２は、他の位相"１"〜"７"での差分累積値Ｓａ(１, ｘ＋１)〜Ｓａ(７, ｘ＋１)の算出に備え、"減算"を指示すべきことを記憶しておく。これにより、累積器５４１は、画素差分Ｄａ(１, ｘ＋１)〜Ｄａ(７, ｘ＋１)を差分累積値Ｓａ(１, ｘ)〜Ｓａ(７, ｘ)からそれぞれ減算し、以て差分累積値Ｓａ(１, ｘ＋１)〜Ｓａ(７, ｘ＋１)を得る。
【００６５】
これにより、差分累積値Ｓａ(ｎ, ｘ＋１)の信号レベルは、差分累積値Ｓａ(ｎ, ｘ)の信号レベルの２倍となる。すなわち、差分累積値Ｓａ(ｎ, ｘ＋１)においては、位相毎の特性が差分累積値Ｓａ(ｎ, ｘ)より顕著に現れることとなる。
【００６６】
従って、この差分累積値Ｓａ(ｎ, ｘ＋１)を最終的な差分累積値Ｓａ(ｎ)として変化量Ｄｂ(ｎ)を検出した場合、上記の実施の形態１より精度良くサンプリングクロックの位相を調整できる。また、アナログ映像信号Ｖ１に含まれるノイズの影響を低減できるというメリットもある。
【００６７】
なお、累積方向(加算又は減算)を一の位相に対応する画素差分の符号に応じて一律に決定するのは、同一画素内で信号レベルの符号が変わることが無いためである。つまり、次の画素に遷移する時の信号レベルは増加するか、減少するか、又は変わらないかのいずれかであり、同一画素内では信号レベルの変化方向が一意(ｕｎｉｑｕｅ)に決まるためである。
【００６８】
次いで、差分検出器５１は、画素Ｐ(ｘ＋１)に時間軸上で１つ後ろに隣接する画素Ｐ(ｘ＋２)に対応するデジタル映像信号Ｖ２の信号レベルＶ２(ｎ, ｘ＋２)と、画素Ｐ(ｘ＋１)に対応する信号レベルＶ２(ｎ, ｘ＋１)との画素差分Ｄａ(ｎ, ｘ＋２)を検出する。
【００６９】
次いで、符号判定部５４２は、位相"０"に対応する画素差分Ｄａ(０, ｘ＋２)の符号が"正"であるため、累積器５４１に対して"加算"を指示する。これにより、累積器５４１は、画素差分Ｄａ(ｎ, ｘ＋２)を差分累積値Ｓａ(ｎ, ｘ＋１)に加算し、以て差分累積値Ｓａ(ｎ, ｘ＋２)を得る。
【００７０】
これにより、差分累積値Ｓａ(ｎ, ｘ＋２)の信号レベルは、差分累積値Ｓａ(ｎ, ｘ)の信号レベルの３倍となり、位相毎の特性がさらに顕著に現れることとなる。従って、この差分累積値Ｓａ(ｎ, ｘ＋２)を最終的な差分累積値Ｓａ(ｎ)として変化量Ｄｂ(ｎ)を検出した場合、サンプリングクロックの位相調整精度をさらに向上させることができる。また、ノイズの影響の低減効果もより高まるというメリットもある。
【００７１】
なお、この例では、隣接画素の組を連続的に画素差分Ｄａ(ｎ, ｘ)の検出対象とする場合を扱ったが、画素差分Ｄａ(ｎ, ｘ)の検出対象とする隣接画素の組は離散的に選択しても良い。この場合も同様の効果が得られることは言うまでも無い。また、画素差分Ｄａ(ｎ, ｘ)の検出対象とする隣接画素の組が多い程に、サンプリングクロックの位相調整精度を向上できることは明らかである。さらに、一の位相に対応する画素差分の符号が"正"である場合に累積方向を"減算"とし、当該符号が"正"で無い場合に累積方向を"加算"とするようにしても良い。また、一の位相に対応する画素差分の符号が"正"でも"負"でもなく、値が"０"の場合は累積方向を"加算"又は"減算"どちらにしても良い。この場合も、差分累積値Ｓａ(ｎ)における位相毎の特性が同様に顕著となり、且つ同様の変化量累積値Ｓｂ(ｎ)が得られることとなる。
【００７２】
図８に、互いに異なる３２個の位相"０"〜"３１"を有するサンプリングクロックを順次用いて図７に示したアナログ映像信号Ｖ１をサンプリングした場合における、差分累積値Ｓａ(ｎ)、変化量Ｄｂ(ｎ)、及び変化量累積値Ｓｂ(ｎ)と、画素Ｐ(ｘ)に対応するデジタル映像信号Ｖ２の信号レベルＶ２(ｎ)とを重ねて表示する。この場合も、上記の実施の形態１と同様、変化量累積値Ｓｂ(ｎ)を最大にする位相が最適位相と一致する。
【００７３】
なお、上記の実施の形態１では、画素差分Ｄａ(ｎ)の検出対象を隣接する２画素のみとしたが、画素差分Ｄａ(ｎ)の検出対象とした２画素が全く同一の信号レベルを呈する場合、変化量累積値Ｓ(ｎ)が固定的に"０"となる。このため、最適位相を決定できないケースがある。
【００７４】
しかしながら、本実施の形態では、このようなケースにも対処することができる。具体的には、図９に示すように、デジタル映像信号Ｖ２中の、画素Ｐ(ｘ−１)及びＰ(ｘ)に対応する信号レベルが同一であるとする。この場合、差分累積値Ｓａ(ｎ, ｘ)が固定的に"０"となるが、以降の差分累積値Ｓａ(ｎ, ｘ＋１)、Ｓａ(ｎ, ｘ＋２)、…は、最適位相の決定に利用できる。
【００７５】
[実施の形態３]
本実施の形態に係る信号処理回路は、上記の実施の形態２と同様に構成される。但し、上記の実施の形態２と比してサンプリングクロックの位相調整精度をより向上させるため、図６に示した差分検出器５１及び５２、並びに累積部５３及び５４が、上記の実施の形態２とは異なる動作を行う。
【００７６】
まず前提として、上記の実施の形態２では、図１０に示す如くアナログ映像信号Ｖ１の変化開始点と最早の位相"０"とが一致せず、且つ位相"０"が、アナログ映像信号Ｖ１の急峻な変化の途中となるポイントでのサンプリングに供される場合、変化量累積値Ｓｂ(ｎ)を最大にする位相が最適位相と一致しないことがある。これは、差分累積値Ｓａ(ｎ)の算出過程において、最早の位相"０"と最遅の位相"３１"との連続性が考慮されていないためである。
【００７７】
このようなケースに対処するため、本実施の形態においては、大略、最早の位相と最遅の位相との連続性を考慮して、差分累積値Ｓａ(ｎ)を算出する。
【００７８】
以下、本実施の形態の具体的な動作を、図１１〜図１３を参照して説明する。
【００７９】
今、図１１に示すように、８個の位相"０"〜"７"を有するサンプリングクロックを順次用いてアナログ映像信号Ｖ１がサンプリングされ、且つ最早の位相"０"が、アナログ映像信号Ｖ１の急峻な変化の途中となるポイントでのサンプリングに供されているとする。
【００８０】
差分検出器５１は、少なくとも２組の隣接する３画素について画素差分Ｄａ(ｎ, ｘ)を検出する。
【００８１】
具体的には、差分検出器５１は、上記の式(３)に従い、位相"ｎ"を有するサンプリングクロックＣＬＫ(ｎ)を用いてサンプリングされた、画素Ｐ(ｘ)に対応するデジタル映像信号Ｖ２の信号レベルＶ２(ｎ, ｘ)と、画素Ｐ(ｘ)に時間軸上で１つ前に隣接する画素Ｐ(ｘ−１)に対応する信号レベルＶ２(ｎ, ｘ−１)との画素差分Ｄａ(ｎ, ｘ)を検出する。
【００８２】
次いで、累積部５４内の符号判定部５４２は、累積器５４１に対して指示する累積方向を、例えば画素差分Ｄａ(０, ｉｎｔ(ｘ／２)×２)の符号で判定する。ここで、ｉｎｔ(ａ)は、実数ａを、その少数点以下を切り捨て整数に変換する関数である。すなわち、符号判定部５４２は、一の位相について得られた、隣接する３画素中の最先の画素と中間の画素との間の第１の差分の符号に応じて、各位相について得られた、第１の差分についての累積方向と、当該隣接する３画素中の中間の画素と最後の画素との間の第２の差分についての累積方向とを一律に決定する。
【００８３】
具体的には、符号判定部５４２は、位相"０"に対応する画素差分Ｄａ(０, ｘ)の符号が"負"であるため、累積器５４１に対して"減算"を指示する。この時、累積器５４１は、画素差分Ｄａ(ｎ, ｘ)の符号を反転して差分累積値Ｓａ(ｎ, ｘ)とする。
【００８４】
次いで、差分検出器５１は、画素Ｐ(ｘ)に時間軸上で１つ後ろに隣接する画素Ｐ(ｘ＋１)に対応するデジタル映像信号Ｖ２の信号レベルＶ２(ｎ, ｘ＋１)と、画素Ｐ(ｘ)に対応する信号レベルＶ２(ｎ, ｘ)との画素差分Ｄａ(ｎ, ｘ＋１)を検出する。
【００８５】
次いで、符号判定部５４２は、位相"０"に対応する画素差分Ｄａ(０, ｘ)の符号が"負"であったため、累積器５４１に対して"減算"を再び指示する。この時、累積器５４１は、画素差分Ｄａ(ｎ, ｘ＋１)の符号を反転して差分累積値Ｓａ(ｎ, ｘ＋１)とする。
【００８６】
これにより、差分累積値Ｓａ(ｎ, ｘ)及びＳａ(ｎ, ｘ＋１)の連結波形は、最早の位相"０"と最遅の位相"７"との連続性を考慮した差分累積値となる。
【００８７】
次いで、差分検出器５１は、画素Ｐ(ｘ＋１)に時間軸上で１つ後ろに隣接する画素Ｐ(ｘ＋２)に対応するデジタル映像信号Ｖ２の信号レベルＶ２(ｎ, ｘ＋２)と、画素Ｐ(ｘ＋１)に対応する信号レベルＶ２(ｎ, ｘ＋１)との画素差分Ｄａ(ｎ, ｘ＋２)を検出する。
【００８８】
次いで、符号判定部５４２は、位相"０"に対応する画素差分Ｄａ(０, ｘ＋２)の符号が"負"であるため、累積器５４１に対して"減算"を新たに指示する。この時、累積器５４１は、画素差分Ｄａ(ｎ, ｘ＋２)を差分累積値Ｓａ(ｎ, ｘ)から減算し、以て差分累積値Ｓａ(ｎ, ｘ＋２)を得る。
【００８９】
次いで、差分検出器５１は、画素Ｐ(ｘ＋２)に時間軸上で１つ後ろに隣接する画素Ｐ(ｘ＋３)に対応するデジタル映像信号Ｖ２の信号レベルＶ２(ｎ, ｘ＋３)と、画素Ｐ(ｘ＋２)に対応する信号レベルＶ２(ｎ, ｘ＋２)との画素差分Ｄａ(ｎ, ｘ＋３)を検出する。
【００９０】
次いで、符号判定部５４２は、位相"０"に対応する画素差分Ｄａ(０, ｘ＋２)の符号が"負"であったため、累積器５４１に対して"減算"を再び指示する。この時、累積器５４１は、画素差分Ｄａ(ｎ, ｘ＋３)を差分累積値Ｓａ(ｎ, ｘ＋１)から減算し、以て差分累積値Ｓａ(ｎ, ｘ＋３)を得る。
【００９１】
これにより、差分累積値Ｓａ(ｎ, ｘ＋２)及びＳａ(ｎ, ｘ＋３)の連結波形の信号レベルは、差分累積値Ｓａ(ｎ, ｘ)及びＳａ(ｎ, ｘ＋１)の連結波形の信号レベルの２倍となり、位相毎の特性がより顕著に現れることとなる。
【００９２】
そして、差分検出器５２は、累積部５４で得られた最終的な差分累積値Ｓａ(ｎ)(この例では、差分累積値Ｓａ(ｎ, ｘ＋２)及びＳａ(ｎ, ｘ＋３)の連結波形)を用いて、変化量Ｄｂ(ｎ)を検出する。
【００９３】
具体的には、図１２に示すように、差分検出器５２は、下記の式(４)に従って、時間軸上で隣接する位相"０"及び"１"に対応する差分累積値Ｓａ(０, ｘ＋３)及びＳａ(１, ｘ＋３)同士間の変化量Ｄｂ１(０)を検出する。同様にして、差分検出器５２は、他の隣接位相に対応する変化量Ｄｂ１(１)〜Ｄｂ１(６)を順次検出する。
【００９４】
Ｄｂ１(ｎ) ＝ Ｓａ(ｎ＋１, ｘ＋３) − Ｓａ(ｎ, ｘ＋３) …式(４)
【００９５】
また、差分検出器５２は、最早の位相"０"に対応する差分累積値Ｓａ(０, ｘ＋３)と、最遅の位相"７"に対応するＳａ(７, ｘ＋２)との間の変化量Ｄｂ２を検出する。
【００９６】
さらに、差分検出器５２は、下記の式(５)に従って、時間軸上で隣接する位相"０"及び"１"に対応する差分累積値Ｓａ(０, ｘ＋２)及びＳａ(１, ｘ＋２)同士間の変化量Ｄｂ３(０)を検出する。同様にして、差分検出器５２は、他の隣接位相に対応する変化量Ｄｂ３(１)〜Ｄｂ３(６)を順次検出する。
【００９７】
Ｄｂ３(ｎ) ＝ Ｓａ(ｎ＋１, ｘ＋２) − Ｓａ(ｎ, ｘ＋２) …式(５)
【００９８】
なお、上記の変化量Ｄｂ１(ｎ)、Ｄｂ２、及びＤｂ３(ｎ)は、どのような順序で検出されても良い。
【００９９】
そして、差分検出器５２は、検出した変化量Ｄｂ１(ｎ)、Ｄｂ２、及びＤｂ３(ｎ)を、対応する位相が遅い方から順に累積部５３へ順次出力する。具体的には、差分検出器５２は、変化量Ｄｂ１(ｎ)、Ｄｂ２、及びＤｂ３(ｎ)を、Ｄｂ１(６)、Ｄｂ１(５)、…、Ｄｂ１(０)、Ｄｂ２、Ｄｂ３(６)、Ｄｂ３(５)、…、Ｄｂ３(０)の順に出力する。
【０１００】
以下、変化量累積値Ｓｂ(ｎ)の最早の位相"０"と最遅の位相"７"との連続性を考慮するために、便宜上、図１２の右側に示す位相"０"〜"６"に対応する変化量累積値Ｓｂ(ｎ)を、Ｓｂ(８)〜Ｓｂ(１４)と表記する。
【０１０１】
累積部５３内の絶対値検出器５３１は、まず変化量Ｄｂ１(６)の絶対値Ａｂ１(６)を検出して累積器５３２へ出力する。この時、累積器５３２は、絶対値Ａｂ１(６)をそのまま変化量累積値Ｓｂ(１４)とする。
【０１０２】
次いで、絶対値検出器５３１は、変化量Ｄｂ１(５)の絶対値Ａｂ１(５)を検出して累積器５３２へ出力する。これと並行して、符号判定器５３３は、変化量Ｄｂ１(５)＝"０"が成立するため、リセット信号Ｖ７を発生する。従って、累積器５３２は、変化量累積値Ｓｂ(１３)を"０"に初期化する。
【０１０３】
次いで、絶対値検出器５３１は、変化量Ｄｂ１(４)の絶対値Ａｂ１(４)を検出して累積器５３２へ出力する。これと並行して、符号判定器５３３は、変化量Ｄｂ１(４)の符号が"負"であり(値が"０"ではない）且つ前回入力された変化量Ｄｂ１(５)の符号が"正"ではない(値が"０"である)ため、両符号が同一であると判定し、リセット信号Ｖ７を発生しない。従って、累積器５３２は、絶対値Ａｂ１(４)を前回の変化量累積値Ｓｂ(１３)＝"０"に加算し、以て変化量累積値Ｓｂ(１２)＝Ａｂ１(４)を得る。
【０１０４】
次いで、絶対値検出器５３１は、変化量Ｄｂ１(３)の絶対値Ａｂ１(３)を検出して累積器５３２へ出力する。これと並行して、符号判定器５３３は、変化量Ｄｂ１(３)の符号が"正"であり且つ前回入力された変化量Ｄｂ１(４)の符号が"負"であるため、両符号が同一で無いと判定し、リセット信号Ｖ７を発生する。従って、累積器５３２は、変化量累積値Ｓｂ(１１)を"０"に初期化する。
【０１０５】
同様にして、累積部５３は、変化量累積値Ｓｂ(１０)＝"０"、Ｓｂ(９)＝"０"、及びＳｂ(８)＝"０"を維持する。
【０１０６】
次いで、絶対値検出器５３１は、変化量Ｄｂ２の絶対値Ａｂ２を検出して累積器５３２へ出力する。これと並行して、符号判定器５３３は、変化量Ｄｂ２の符号及び前回入力された変化量Ｄｂ１(０)の符号が共に"負"であるため、両符号が同一であると判定し、リセット信号Ｖ７を発生しない。従って、累積器５３２は、絶対値Ａｂ２を前回の変化量累積値Ｓｂ(８)＝"０"に加算し、以て変化量累積値Ｓｂ(７)＝Ａｂ２を得る。
【０１０７】
次いで、絶対値検出器５３１は、変化量Ｄｂ３(６)の絶対値Ａｂ３(６)を検出して累積器５３２へ出力する。これと並行して、符号判定器５３３は、変化量Ｄｂ３(６)の符号及び前回入力された変化量Ｄｂ２の符号が共に"負"であるため、両符号が同一であると判定し、リセット信号Ｖ７を発生しない。従って、累積器５３２は、絶対値Ａｂ３(６)を前回の変化量累積値Ｓｂ(７)＝Ａｂ２に加算し、以て変化量累積値Ｓｂ(６)＝Ａｂ２＋Ａｂ３(６)を得る。
【０１０８】
次いで、絶対値検出器５３１は、変化量Ｄｂ３(５)の絶対値Ａｂ３(５)を検出して累積器５３２へ出力する。これと並行して、符号判定器５３３は、変化量Ｄｂ３(５)＝"０"が成立するため、リセット信号Ｖ７を発生する。従って、累積器５３２は、変化量累積値Ｓｂ(５)を"０"に初期化する。
【０１０９】
次いで、絶対値検出器５３１は、変化量Ｄｂ３(４)の絶対値Ａｂ３(４)を検出して累積器５３２へ出力する。これと並行して、符号判定器５３３は、変化量Ｄｂ３(４)の符号が"正"であり(値が"０"ではない)且つ前回入力された変化量Ｄｂ３(５)の符号が"負"ではない（値が"０"である）ため、両符号が同一であると判定し、リセット信号Ｖ７を発生しない。従って、累積器５３２は、絶対値Ａｂ３(４)を前回の変化量累積値Ｓｂ(５)＝"０"に加算し、以て変化量累積値Ｓｂ(４)＝Ａｂ３(４)を得る。
【０１１０】
次いで、絶対値検出器５３１は、変化量Ｄｂ３(３)の絶対値Ａｂ３(３)を検出して累積器５３２へ出力する。これと並行して、符号判定器５３３は、変化量Ｄｂ３(３)の符号が"負"であり且つ前回入力された変化量Ｄｂ３(４)の符号が"正"であるため、両符号が同一で無いと判定し、リセット信号Ｖ７を発生する。従って、累積器５３２は、変化量累積値Ｓｂ(３)を"０"に初期化する。
【０１１１】
同様にして、累積部５３は、変化量累積値Ｓｂ(２)＝"０"、Ｓｂ(１)＝"０"、及びＳｂ(０)＝"０"を維持する。
【０１１２】
従って、クロック制御部３０は、変化量累積値Ｓｂ(ｎ)が最大値を呈する位相"６"を、サンプリングクロックＣＬＫの最適位相として選択する。この位相"６"は、図１２に示したアナログ映像信号Ｖ１の信号レベルがリンギングの影響に因り急峻な変化を開始する直前の位相(換言すると、リンギングの影響が無くなり、信号レベルの変動が最も落ち着いている位相)と一致する。また、変化量累積値Ｓｂ(ｎ)の最大値を呈する位相が"８"〜"１４"である場合は"０"〜"６"に置き換えられる。
【０１１３】
このように、本実施の形態においては、アナログ映像信号の変化開始点と最早の位相とが一致せず、且つ最早の位相がアナログ映像信号の急峻な変化の途中となるポイントでのサンプリングに供される場合であっても、最適位相を選択することができる。なお、画素差分Ｄａ(ｎ, ｘ)の検出対象とする隣接する３画素の組は、離散的に選択しても良い。この場合も同様の効果が得られることは言うまでも無い。
【０１１４】
図１３に、互いに異なる３２個の位相"０"〜"３１"を有するサンプリングクロックを順次用いて図１２に示したアナログ映像信号Ｖ１をサンプリングした場合における、差分累積値Ｓａ(ｎ)、変化量Ｄｂ(ｎ)、及び変化量累積値Ｓｂ(ｎ)と、画素Ｐ(ｘ−１)及びＰ(ｘ)に対応するデジタル映像信号Ｖ２の信号レベルＶ２(ｎ)とを重ねて表示する。この場合も、変化量累積値Ｓｂ(ｎ)を最大にする位相"３０"が最適位相と一致する。
【０１１５】
なお、上記の実施の形態によって本発明は限定されるものではなく、特許請求の範囲の記載に基づき、当業者によって種々の変更が可能なことは明らかである。
【符号の説明】
【０１１６】
１ 信号処理回路
１０ ＡＤＣ
２０ クロック発生部
３０ クロック制御部
４０ 映像開始／終了検出部
５０, ５０ａ 画質検出部
５１, ５２ 差分検出器
５３, ５４ 累積部
５３１ 絶対値検出器
５３２, ５４１ 累積器
５３３, ５４２ 符号判定器
Ａｂ(ｎ) 絶対値
ＣＬＫ クロック
Ｄａ(ｎ) 画素差分
Ｄｂ(ｎ), Ｄｂ１(ｎ), Ｄｂ２, Ｄｂ３(ｎ) 変化量
Ｐ(ｘ−１)〜Ｐ(ｘ＋３) 画素
Ｓ(ｎ), Ｓｂ(ｎ) 画質判定データ(変化量累積値)
Ｓａ(ｎ) 差分累積値
Ｖ１ アナログ映像信号
Ｖ２, Ｖ２(ｎ) デジタル映像信号
Ｖ３ 同期信号
Ｖ４ 周波数制御信号
Ｖ５ 位相制御信号
Ｖ６ 映像開始／終了検出信号
Ｖ７ リセット信号
Ｖ８ 加減算指示信号
【技術分野】
【０００１】
本発明は、信号処理回路及び方法に関し、特にアナログ信号をデジタル信号に変換する際に用いる、サンプリングクロックの位相を自動調整する信号処理回路及び方法に関する。
【背景技術】
【０００２】
デジタル映像表示装置等においては、ＡＤＣ(Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ)が、アナログ映像信号であるＲＧＢ(Ｒｅｄ−Ｇｒｅｅｎ−Ｂｌｕｅ)信号を、その同期信号(水平同期信号及び垂直同期信号)を基準に生成したサンプリングクロックを用いてサンプリング(量子化)し、以てデジタル映像信号に変換する。
【０００３】
しかしながら、ＲＧＢ信号と同期信号の遅延(入力タイミング)が一致しない条件下では、同期信号を基準に生成したサンプリングクロックを用いても適切なサンプリングが行われず、デジタル映像信号を表示すると映像がぼやけた状態になってしまうという問題があった。
【０００４】
この問題に対処する関連技術が、例えば特許文献１に記載されている。
【０００５】
図１４に、特許文献１に記載される信号処理装置１ｘの構成を示す。この信号処理装置１ｘは、ＡＤＣ １０と、クロック発生部２０と、クロック制御部３０ｘと、映像開始／終了検出部４０と、画質検出部５０ｘとで構成される。
【０００６】
この内、ＡＤＣ １０は、ＰＣ(Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ)等の信号源(図示せず)から入力されるアナログ映像信号Ｖ１を、クロック発生部２０から出力されるサンプリングクロックＣＬＫに同期してサンプリングし、以てアナログ映像信号Ｖ１をデジタル映像信号Ｖ２に変換する。このデジタル映像信号Ｖ２は、信号処理装置１ｘの後段に設置される、液晶ディスプレイ等の表示装置(図示せず)で表示されることとなる。
【０００７】
また、クロック発生部２０は、信号源からの同期信号Ｖ３の入力をトリガとして、サンプリングクロックＣＬＫを生成する。ここで、クロック発生部２０は、サンプリングクロックＣＬＫの周波数を、クロック制御部３０ｘから出力される周波数制御信号Ｖ４に従って設定する。また、クロック発生部２０は、サンプリングクロックＣＬＫの位相を、クロック制御部３０ｘから出力される位相制御信号Ｖ５に従って設定する。
【０００８】
また、クロック制御部３０ｘは、同期信号Ｖ３と、映像開始／終了検出部４０から出力される映像開始／終了検出信号Ｖ６とに基づきサンプリングクロックＣＬＫの周波数を決定すると共に、当該周波数をクロック発生部２０に指示するための周波数制御信号Ｖ４を発生する。また、クロック制御部３０ｘは、位相制御信号Ｖ５を発生させることにより、サンプリングクロックＣＬＫの位相として、互いに異なるｎ個の位相(例えば、クロック周期をｎ等分した時間ずつずれた位相)をクロック発生部２０に順次指示する。さらに、クロック制御部３０ｘには、画質検出部５０ｘにより各位相に対応して検出された画質判定データＡ(ｎ)＿ｍａｘが入力される。クロック制御部３０ｘは、画質判定データＡ(ｎ)＿ｍａｘが最大値を呈する位相を、サンプリングクロックＣＬＫの最適位相として選択する。
【０００９】
また、映像開始／終了検出部４０は、映像信号のデジタル処理に際して用いられることの多い一般的な回路であり、デジタル映像信号Ｖ２中における映像領域(有効画素)の開始点と終了点とを検出する。映像開始／終了検出部４０は、これらの開始点及び終了点各々の検出タイミングで、上記の映像開始／終了検出信号Ｖ６を発生する。
【００１０】
さらに、画質検出部５０ｘは、図１５に示す如く、差分検出器５１ｘと、絶対値検出器５２ｘと、最大値検出器５３ｘとを備えている。この内、差分検出器５１ｘは、各位相に対応してサンプリングされたデジタル映像信号Ｖ２(ｎ)中の隣接画素同士間の差分Ｄ(ｎ)を順次検出する。また、絶対値検出器５２ｘは、差分Ｄ(ｎ)の絶対値Ａ(ｎ)を順次検出する。さらに、最大値検出器５３ｘは、絶対値検出器５２ｘで検出された絶対値Ａ(ｎ)の内の最大値を検出し、この最大値を画質判定データＡ(ｎ)＿ｍａｘとして出力する。なお、以降の説明においては、Ａ(ｎ)を差分絶対値と呼称し、Ａ(ｎ)＿ｍａｘを差分最大値と呼称することがある。
【００１１】
次に、上記の信号処理装置１ｘにおけるサンプリングクロックの位相調整に係る動作を、図１６及び図１７を参照して説明する。
【００１２】
今、図１６に示すアナログ映像信号Ｖ１が、信号処理装置１ｘに入力されたとする。最適位相"ａ"(理想的なサンプリングクロックと同一位相)を有するサンプリングクロックＣＬＫ(ａ)を用いた場合、ＡＤＣ １０は、デジタル映像信号Ｖ２として、画素Ｐ１に対応する信号レベルＶ２(ａ, １)と、画素Ｐ１に時間軸上で１つ後に隣接する画素Ｐ２に対応する信号レベルＶ２(ａ, ２)とを得る。この時、画質検出部５０ｘ内の差分検出器５１ｘは、信号レベルＶ２(ａ, １)及びＶ２(ａ,２)同士間の差分を検出する。絶対値検出器５２ｘは、この差分の絶対値Ａ(ａ)を検出する。
【００１３】
一方、不適位相"ｂ"(理想的なサンプリングクロックとは異なる位相)を有するサンプリングクロックＣＬＫ(ｂ)を用いた場合、ＡＤＣ １０は、画素Ｐ１に対応する信号レベルＶ２(ｂ, １)と、画素Ｐ２に対応する信号レベルＶ２(ｂ, ２)とを得る。この時、絶対値検出器５２ｘは、信号レベルＶ２(ｂ, １)及びＶ２(ｂ,２)同士間の差分絶対値Ａ(ｂ)を検出する。
【００１４】
ここで、差分絶対値Ａ(ａ)とＡ(ｂ)の間には、図１６に示す如く"Ａ(ａ)＞Ａ(ｂ)"という大小関係が成立する。すなわち、図１６に示すようなアナログ映像信号Ｖ１が入力された場合、最適位相でのサンプリングにより得られる隣接画素同士間の差分絶対値は、不適位相でのサンプリングにより得られる隣接画素同士間の差分絶対値と比較して大きな値を呈する。
【００１５】
絶対値検出器５２ｘは、図１６と同様にして、１フレーム(映像開始／終了検出部４０で映像領域と判定された領域)内の全ての隣接画素同士間の差分絶対値Ａ(ｎ)を順次検出する。そして、最大値検出器５３ｘは、差分絶対値Ａ(ｎ)の内の最大値Ａ(ｎ)＿ｍａｘを検出する。
【００１６】
この後、クロック制御部３０ｘは、差分最大値Ａ(ｎ)＿ｍａｘが最大値を呈する位相を、サンプリングクロックＣＬＫの最適位相として選択する。今、差分最大値Ａ(ｎ)＿ｍａｘが図１７に示す如く検出されたとすると、クロック制御部３０ｘは、位相"０"を最適位相として選択する。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特許第３５８６１１６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
しかしながら、上記の信号処理装置１ｘには、サンプリングクロックの位相調整精度がアナログ信号の波形に依存してしまうという課題があった。
【００１９】
例えば、図１８に示す如くアナログ映像信号Ｖ１の信号レベルがリンギングの影響に因り変動する場合、サンプリングクロックの位相調整が困難である。これは、本来最適である位相"ａ"でのサンプリングにより得られる隣接画素Ｐ１及びＰ２同士間の差分絶対値Ａ(ａ)と、不適位相"ｂ"でのサンプリングにより得られる隣接画素Ｐ１及びＰ２同士間の差分絶対値Ａ(ｂ)との間に、"Ａ(ａ)＜Ａ(ｂ)"という大小関係が成立するためである。
【００２０】
従って、差分最大値Ａ(ｎ)＿ｍａｘが最大値を呈する位相は、必ずしも最適位相とはならない。図１９に、互いに異なる３２個の位相"０"〜"３１"を有するサンプリングクロックを順次用いて図１８に示したアナログ映像信号Ｖ１をサンプリングした場合における、差分最大値Ａ(ｎ)＿ｍａｘを示す。この差分最大値Ａ(ｎ)＿ｍａｘと、画素Ｐ１に対応するデジタル映像信号Ｖ２の信号レベルＶ２(ｎ)とを重ねて見ると、Ａ(ｎ)＿ｍａｘが最大値を呈する位相"８"は、最適位相と異なることが分かる。
【課題を解決するための手段】
【００２１】
本発明の一態様に係る信号処理回路は、アナログ信号をサンプリングしてデジタル信号に変換する信号変換部と、前記信号変換部に与えるべきサンプリングクロックの位相を決定する位相決定部とを備える。前記位相決定部は、位相の異なるサンプリングクロックを前記信号変換部に順次与えて得た各デジタル信号中の、隣接する第１及び第２の画素同士間の第１の差分を検出する第１の検出部と、前記第１の差分の内、時間軸上で隣接する位相に対応する差分同士間の変化量を検出する第２の検出部と、前記変化量をその極性が変化しない場合に対応する位相が遅い方から順に累積し、前記累積の結果を前記極性が変化した場合に初期化する第１の累積部と、前記累積の結果を最大にする位相を、前記信号変換部に与えるべきサンプリングクロックの位相として選択する選択部とを含む。
【００２２】
また、本発明の一態様に係る信号処理方法は、アナログ信号を、位相の異なるサンプリングクロックに順次同期してサンプリングし、デジタル信号に変換する変換ステップと、各デジタル信号中の、隣接する第１及び第２の画素同士間の第１の差分を検出する第１の検出ステップと、前記第１の差分の内、時間軸上で隣接する位相に対応する差分同士間の変化量を検出する第２の検出ステップと、前記変化量をその極性が変化しない場合に対応する位相が遅い方から順に累積し、前記累積の結果を前記極性が変化した場合に初期化する第１の累積ステップと、前記累積の結果を最大にする位相を、前記変換に用いるべきサンプリングクロックの位相として選択する選択ステップとを備える。
【００２３】
すなわち、本発明では、アナログ信号の信号レベルがリンギングの影響に因り急峻な変化を開始する直前の位相(換言すると、リンギングの影響が無くなり、信号レベルの変動が最も落ち着いている位相)を、サンプリングクロックの最適位相として決定することが可能である。
【発明の効果】
【００２４】
本発明によれば、アナログ信号の波形に依存せず、サンプリングクロックの位相を上記の信号処理装置１ｘと比較して確実且つ精度良く調整できる。このため、本発明を適用する種々の装置における信号品質(例えば、デジタル映像表示装置における表示品質)を向上させることが可能である。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施の形態１に係る信号処理回路の構成例を示したブロック図である。
【図２】本発明の実施の形態１に係る信号処理回路に用いる、画質検出部の構成例を示したブロック図である。
【図３】本発明の実施の形態１に係る信号処理回路における、画素差分の検出動作例を示したタイムチャート図である。
【図４】本発明の実施の形態１に係る信号処理回路における、変化量累積値の算出動作の第１の例を示したグラフ図である。
【図５】本発明の実施の形態１に係る信号処理回路における、変化量累積値の算出動作の第２の例を示したグラフ図である。
【図６】本発明の実施の形態２及び３に係る信号処理回路に共通に用いる、画質検出部の構成例を示したブロック図である。
【図７】本発明の実施の形態２に係る信号処理回路における、差分累積値の算出動作の一例を示したタイムチャート図である。
【図８】本発明の実施の形態２に係る信号処理回路における、変化量累積値の算出動作の一例を示したグラフ図である。
【図９】本発明の実施の形態２に係る信号処理回路における、差分累積値の算出動作の他の例を示したタイムチャート図である。
【図１０】本発明の実施の形態２に係る信号処理回路における、変化量累積値の算出動作の他の例を示したグラフ図である。
【図１１】本発明の実施の形態３に係る信号処理回路における、差分累積値の算出動作例を示したタイムチャート図である。
【図１２】本発明の実施の形態３に係る信号処理回路における、変化量累積値の算出動作の一例を示したタイムチャート図である。
【図１３】本発明の実施の形態３に係る信号処理回路における、変化量累積値の算出動作の他の例を示したグラフ図である。
【図１４】本発明の関連技術に係る信号処理回路の構成例を示したブロック図である。
【図１５】本発明の関連技術に係る信号処理回路に用いる、画質検出部の構成例を示したブロック図である。
【図１６】本発明の関連技術に係る信号処理回路における、差分絶対値の検出動作例を示したタイムチャート図である。
【図１７】本発明の関連技術に係る信号処理回路における、差分最大値の検出動作例を示したグラフ図である。
【図１８】本発明の関連技術に係る信号処理回路の課題を説明するためのタイムチャート図である。
【図１９】本発明の関連技術に係る信号処理回路の課題を説明するためのグラフ図である。
【発明を実施するための形態】
【００２６】
以下、本発明に係る信号処理回路の実施の形態１〜３を、図１〜図１３を参照して説明する。なお、各図面において同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略される。
【００２７】
[実施の形態１]
図１に示すように、本実施の形態に係る信号処理回路１は、図１４に示したクロック制御部３０ｘ及び画質検出部５０ｘに代えて、クロック制御部３０及び画質検出部５０を備えている点で、上記の信号処理回路１ｘと異なる。なお、これらのクロック制御部３０及び画質検出部５０は、上述した位相決定部として機能する。
【００２８】
この内、クロック制御部３０は、クロック制御部３０ｘと同様、同期信号Ｖ３と、映像開始／終了検出部４０から出力される映像開始／終了検出信号Ｖ６とに基づきサンプリングクロックＣＬＫの周波数を決定すると共に、当該周波数をクロック発生部２０に指示するための周波数制御信号Ｖ４を発生する。また、クロック制御部３０は、位相制御信号Ｖ５を発生させることにより、サンプリングクロックＣＬＫの位相として、互いに異なるｎ個の位相(例えば、クロック周期をｎ等分した時間ずつずれた位相)をクロック発生部２０に順次指示する。
【００２９】
一方、クロック制御部３０ｘと異なり、クロック制御部３０には、画質検出部５０により各位相に対応して検出された画質判定データＳ(ｎ)が入力される。クロック制御部３０は、画質判定データＳ(ｎ)が最大値を呈する位相を、サンプリングクロックＣＬＫの最適位相として選択する。
【００３０】
また、図２に示すように、画質検出部５０は、差分検出器５１及び５２と、累積部５３とを備えている。
【００３１】
この内、差分検出器５１は、各位相に対応してサンプリングされたデジタル映像信号Ｖ２(ｎ)中の隣接する２つの画素同士間の差分Ｄａ(ｎ)を検出する。なお、以降の説明においては、Ｄａ(ｎ)を画素差分と呼称することがある。また、図示を省略するが、差分検出器５１は、異なる位相(ｎ回のサンプリング工程)において画素差分Ｄａ(ｎ)の検出対象とする隣接画素を一致させるため、各サンプリング工程において、例えば同期信号Ｖ３の入力時点から所定時間が経過した場合に差分Ｄａ(ｎ)の検出動作を開始する。ここで、差分検出器５１は、当該所定時間を、例えば内部発振器のクロックをカウントして計時する。
【００３２】
また、差分検出器５２は、画素差分Ｄａ(ｎ)の内、時間軸上で隣接する位相に対応する差分同士間の変化量(差分)Ｄｂ(ｎ)を検出する。差分検出器５２は、検出した変化量Ｄｂ(ｎ)を、対応する位相が遅い方から順に累積部５３へ出力する。
【００３３】
さらに、累積部５３は、差分検出器５２から順次入力される変化量Ｄｂ(ｎ)を、その極性(符号)が変化しない場合に累積し、これにより得た累積値を画質判定データＳ(ｎ)として出力する。また、累積部５３は、変化量Ｄｂ(ｎ)の極性が変化した場合には、累積値Ｓ(ｎ)を"０"に初期化して出力する。なお、以降の説明においては、Ｓ(ｎ)を変化量累積値と呼称することがある。
【００３４】
ここで、累積部５３は、絶対値検出器５３１と、累積器５３２と、符号判定器５３３とを用いて簡易に構成できる。この内、絶対値検出器５３１は、変化量Ｄｂ(ｎ)が入力される度毎に、変化量Ｄｂ(ｎ)の絶対値Ａｂ(ｎ)を検出して累積器５３２へ出力する。また、累積器５３２は、符号判定器５３３からリセット信号Ｖ７が入力されない場合に、絶対値検出器５３１から入力された絶対値Ａｂ(ｎ)を前回出力した累積値Ｓ(ｎ＋１)に加算し、以て累積値Ｓ(ｎ)を得る。一方、リセット信号Ｖ７が入力された場合、累積器５３２は、累積値Ｓ(ｎ)＝"０"を出力する。さらに、符号判定器５３３は、変化量Ｄｂ(ｎ)が入力される度毎に、変化量Ｄｂ(ｎ)の符号と前回入力された変化量Ｄｂ(ｎ＋１)の符号とが同一であるか否かを判定する。両符号が共に"正"又は"負"である場合、符号判定器５３３は、両符号が同一であると判定する。一方の符号が"正"であり且つ他方の符号が"負"である場合、符号判定器５３３は、両符号が同一で無いと判定し、リセット信号Ｖ７を発生する。変化量Ｄｂ(ｎ)の値が"０"である場合、符号判定器５３３は、リセット信号Ｖ７を発生する。変化量Ｄｂ(ｎ＋１)の値が"０"であり且つ変化量Ｄｂ(ｎ)の符号が"正"又は"負"である場合、符号判定器５３３は、両符号が同一であると判定し、リセット信号Ｖ７を発生しない。
【００３５】
次に、本実施の形態の動作を、図３〜図５を参照して説明する。
【００３６】
図３に示すように、クロック制御部３０は、クロック発生部２０に対して、例えば位相"０"〜"７"を有するサンプリングクロックＣＬＫ(０)〜ＣＬＫ(７)を順次生成するよう指示する。なお、位相"０"〜"７"は、どのような順序で指示されても良い。また、図３の例では、位相同士間のずれ時間を、一例としてクロック周期を８等分した時間としている。
【００３７】
今、アナログ映像信号Ｖ１の信号レベルが、図１７と同様にリンギングの影響に因り変動しているとする。位相"０"を有するサンプリングクロックＣＬＫ(０)が最初に生成された場合を例に取ると、差分検出器５１は、サンプリングクロックＣＬＫ(０)を用いてサンプリングされた、画素Ｐ(ｘ)に対応するデジタル映像信号Ｖ２の信号レベルＶ２(０, ｘ)と、画素Ｐ(ｘ)に時間軸上で１つ前に隣接する画素Ｐ(ｘ−１)に対応する信号レベルＶ２(０, ｘ−１)との画素差分Ｄａ(０)を検出する。同様にして、差分検出器５１は、他の位相"１"〜"７"に対応する画素差分Ｄａ(１)〜Ｄａ(７)を順次検出する。ここで、任意の位相ｎに対応する画素Ｐ(ｘ−１)及びＰ(ｘ)同士間の差分Ｄａ(ｎ)は、下記の式(１)で表される。
【００３８】
Ｄａ(ｎ) ＝ Ｖ２(ｎ, ｘ) − Ｖ２(ｎ, ｘ−１) …式(１)
【００３９】
そして、差分検出器５１は、検出した画素差分Ｄａ(０)〜Ｄａ(７)を、差分検出器５２に順次与える。
【００４０】
図４に示すように、差分検出器５２は、時間軸上で隣接する位相"０"及び"１"に対応する画素差分Ｄａ(０)及びＤａ(１)同士間の変化量Ｄｂ(０)を検出する。同様にして、差分検出器５２は、他の隣接位相に対応する変化量Ｄｂ(１)〜Ｄ(６)を順次検出する。ここで、任意の位相ｎに対応する変化量Ｄｂ(ｎ)は、下記の式(２)で表される。
【００４１】
Ｄｂ(ｎ) ＝ Ｄａ(ｎ＋１) − Ｄａ(ｎ) …式(２)
【００４２】
そして、差分検出器５２は、検出した変化量Ｄｂ(ｎ)を、対応する位相が遅い方から順に累積部５３へ出力する。図４の例では、差分検出器５２は、変化量Ｄｂ(０)〜Ｄｂ(６)を、位相"６"に対応する変化量Ｄｂ(６)、位相"５"に対応する変化量Ｄｂ(５)、…、位相"１"に対応する変化量Ｄｂ(１)、位相"０"に対応する変化量Ｄｂ(０)の順に出力する。
【００４３】
累積部５３内の絶対値検出器５３１は、まず変化量Ｄｂ(６)の絶対値Ａｂ(６)を検出して累積器５３２へ出力する。この時、累積器５３２は、絶対値Ａｂ(６)をそのまま変化量累積値Ｓ(６)とする。
【００４４】
次いで、絶対値検出器５３１は、変化量Ｄｂ(５)の絶対値Ａｂ(５)を検出して累積器５３２へ出力する。これと並行して、符号判定器５３３は、変化量Ｄｂ(５)の符号が"正"であり且つ前回入力された変化量Ｄｂ(６)の符号が"負"であるため、両符号が同一で無いと判定し、リセット信号Ｖ７を発生する。従って、累積器５３２は、変化量累積値Ｓ(５)を"０"に初期化する。
【００４５】
次いで、絶対値検出器５３１は、変化量Ｄｂ(４)の絶対値Ａｂ(４)を検出して累積器５３２へ出力する。これと並行して、符号判定器５３３は、変化量Ｄｂ(４)の符号が"負"であり且つ前回入力された変化量Ｄｂ(５)の符号が"正"であるため、両符号が同一で無いと判定し、リセット信号Ｖ７を発生する。従って、累積器５３２は、変化量累積値Ｓ(４)＝"０"を維持する。
【００４６】
同様にして、累積部５３は、変化量累積値Ｓ(３)＝"０"、及び変化量累積値Ｓ(２)＝"０"を維持する。
【００４７】
次いで、絶対値検出器５３１は、変化量Ｄｂ(１)の絶対値Ａｂ(１)を検出して累積器５３２へ出力する。これと並行して、符号判定器５３３は、変化量Ｄｂ(１)の符号及び前回入力された変化量Ｄｂ(２)の符号が共に"負"であるため、両符号が同一であると判定し、リセット信号Ｖ７を発生しない。従って、累積器５３２は、絶対値Ａｂ(１)を前回の変化量累積値Ｓ(２)＝"０"に加算し、以て変化量累積値Ｓ(１)＝Ａｂ(１)を得る。
【００４８】
最後に、絶対値検出器５３１は、変化量Ｄｂ(０)の絶対値Ａｂ(０)を検出して累積器５３２へ出力する。これと並行して、符号判定器５３３は、変化量Ｄｂ(０)の符号及び前回入力された変化量Ｄｂ(１)の符号が共に"負"であるため、両符号が同一であると判定し、リセット信号Ｖ７を発生しない。従って、累積器５３２は、絶対値Ａｂ(０)を前回の変化量累積値Ｓ(１)＝Ａｂ(１)に加算し、以て変化量累積値Ｓ(０)＝Ａｂ(１)＋Ａｂ(０)を得る。
【００４９】
すなわち、累積部５３は、時間軸上で最遅の位相から最早の位相に向かって、画素差分Ｄａ(ｎ)の同一符号での変化量Ｄｂ(ｎ)を累積する。画素差分Ｄａ(ｎ)が同一方向の変化を最も継続する位相は、図３に示したアナログ映像信号Ｖ１の信号レベルがリンギングの影響に因り急峻な変化を開始する直前の位相(換言すると、リンギングの影響が無くなり、信号レベルの変動が最も落ち着いている位相)と一致する。
【００５０】
従って、クロック制御部３０は、変化量累積値Ｓ(ｎ)が最大値を呈する位相"０"を、サンプリングクロックＣＬＫの最適位相として選択する。
【００５１】
このように、本実施の形態においては、アナログ映像信号の波形に依存せず、サンプリングクロックの位相を自動調整することができる。
【００５２】
図５に、互いに異なる３２個の位相"０"〜"３１"を有するサンプリングクロックを順次用いて図３に示したアナログ映像信号Ｖ１をサンプリングした場合における、画素差分Ｄａ(ｎ)、変化量Ｄｂ(ｎ)、及び変化量累積値Ｓ(ｎ)と、画素Ｐ(ｘ)に対応するデジタル映像信号Ｖ２の信号レベルＶ２(ｎ)とを重ねて表示する。この場合も、変化量累積値Ｓ(ｎ)を最大にする位相"０"が最適位相と一致する。
【００５３】
[実施の形態２]
本実施の形態に係る信号処理回路は、図２に示した画質検出部５０に代えて、図６に示す画質検出部５０ａを用いる点で、上記の実施の形態１と異なる。
【００５４】
画質検出部５０ａは、図２に示した差分検出器５１及び５２、並びに累積部５３に加えて、累積部５４を備えている。累積部５４は、差分検出器５１で検出された画素差分Ｄａ(ｎ)を対応する位相毎に累積し、これにより得た累積値Ｓａ(ｎ)を差分検出器５２へ出力する。なお、以降の説明においては、Ｓａ(ｎ)を差分累積値と呼称し、上記の変化量累積値と明確に区別することとする。また、累積部５３から出力される変化量累積値に、便宜上、上記の符号Ｓ(ｎ)とは異なる符号Ｓｂ(ｎ)を付しているが、累積部５３の構成及び動作には何ら変更が不要である。
【００５５】
これに対応して、差分検出器５１は、上記の実施の形態１と異なり、少なくとも２組の隣接する２画素同士間の差分を検出する。なお、以降の説明においては、任意の位相ｎに対応する任意の隣接画素Ｐ(ｘ−１)及びＰ(ｘ)同士間の差分を、下記の式(３)で表すこととする。
【００５６】
Ｄａ(ｎ, ｘ) ＝ Ｖ２(ｎ, ｘ) − Ｖ２(ｎ, ｘ−１) …式(３)
【００５７】
また、累積部５４は、累積器５４１と、符号判定器５４２とを用いて簡易に構成できる。この内、累積器５４１は、符号判定器５４２から加減算指示信号Ｖ８に従って、画素差分Ｄａ(ｎ, ｘ)を各位相に対応する前回の差分累積値Ｓａ(ｎ, ｘ−１)に加算又は減算し、以て差分累積値Ｓａ(ｎ, ｘ)を得る。また、符号判定器５４２は、一の位相(例えば、最早の位相"０")に対応する画素差分Ｄａ(０, ｘ)の符号(極性)が"正"である場合、累積器５４１に対して、"加算"を指示する加減算指示信号Ｖ８を与える。一方、画素差分Ｄａ(０, ｘ)の符号が"正"で無い場合、符号判定器５４２は、累積器５４１に対して、"減算"を指示する加減算指示信号Ｖ８を与える。
【００５８】
さらに、差分検出器５２は、累積部５４で得られた最終的な差分累積値Ｓａ(ｎ)を画素差分Ｄａ(ｎ)として扱い、以て変化量Ｄｂ(ｎ)を検出する。
【００５９】
次に、本実施の形態の動作を、図７〜図９を参照して説明する。
【００６０】
今、図７に示すように、アナログ映像信号Ｖ１の信号レベルが、リンギングの影響に因り連続して変動しているとする。
【００６１】
差分検出器５１は、上記の式(３)に従い、位相"ｎ"を有するサンプリングクロックＣＬＫ(ｎ)を用いてサンプリングされた、画素Ｐ(ｘ)に対応するデジタル映像信号Ｖ２の信号レベルＶ２(ｎ, ｘ)と、画素Ｐ(ｘ)に時間軸上で１つ前に隣接する画素Ｐ(ｘ−１)に対応する信号レベルＶ２(ｎ, ｘ−１)との画素差分Ｄａ(ｎ, ｘ)を検出する。
【００６２】
次いで、累積部５４内の符号判定部５４２は、位相"０"に対応する画素差分Ｄａ(０, ｘ)の符号が"正"であるため、累積器５４１に対して"加算"を指示する。この時、累積器５４１は、画素差分Ｄａ(０, ｘ)をそのまま差分累積値Ｓａ(０, ｘ)とする。また、符号判定部５４２は、他の位相"１"〜"７"での差分累積値Ｓａ(１, ｘ)〜Ｓａ(７, ｘ)の算出に備え、"加算"を指示すべきことを記憶しておく。これにより、累積器５４１は、画素差分Ｄａ(１, ｘ)〜Ｄａ(７, ｘ)を、それぞれ差分累積値Ｓａ(１, ｘ)〜Ｓａ(７, ｘ)とする。
【００６３】
次いで、差分検出器５１は、画素Ｐ(ｘ)に時間軸上で１つ後ろに隣接する画素Ｐ(ｘ＋１)に対応するデジタル映像信号Ｖ２の信号レベルＶ２(ｎ, ｘ＋１)と、画素Ｐ(ｘ)に対応する信号レベルＶ２(ｎ, ｘ)との画素差分Ｄａ(ｎ, ｘ＋１)を検出する。
【００６４】
次いで、符号判定部５４２は、位相"０"に対応する画素差分Ｄａ(０, ｘ＋１)の符号が"負"であるため、累積器５４１に対して"減算"を指示する。この時、累積器５４１は、画素差分Ｄａ(０, ｘ＋１)を差分累積値Ｓａ(０, ｘ)から減算し、以て差分累積値Ｓａ(０, ｘ＋１)を得る。また、符号判定部５４２は、他の位相"１"〜"７"での差分累積値Ｓａ(１, ｘ＋１)〜Ｓａ(７, ｘ＋１)の算出に備え、"減算"を指示すべきことを記憶しておく。これにより、累積器５４１は、画素差分Ｄａ(１, ｘ＋１)〜Ｄａ(７, ｘ＋１)を差分累積値Ｓａ(１, ｘ)〜Ｓａ(７, ｘ)からそれぞれ減算し、以て差分累積値Ｓａ(１, ｘ＋１)〜Ｓａ(７, ｘ＋１)を得る。
【００６５】
これにより、差分累積値Ｓａ(ｎ, ｘ＋１)の信号レベルは、差分累積値Ｓａ(ｎ, ｘ)の信号レベルの２倍となる。すなわち、差分累積値Ｓａ(ｎ, ｘ＋１)においては、位相毎の特性が差分累積値Ｓａ(ｎ, ｘ)より顕著に現れることとなる。
【００６６】
従って、この差分累積値Ｓａ(ｎ, ｘ＋１)を最終的な差分累積値Ｓａ(ｎ)として変化量Ｄｂ(ｎ)を検出した場合、上記の実施の形態１より精度良くサンプリングクロックの位相を調整できる。また、アナログ映像信号Ｖ１に含まれるノイズの影響を低減できるというメリットもある。
【００６７】
なお、累積方向(加算又は減算)を一の位相に対応する画素差分の符号に応じて一律に決定するのは、同一画素内で信号レベルの符号が変わることが無いためである。つまり、次の画素に遷移する時の信号レベルは増加するか、減少するか、又は変わらないかのいずれかであり、同一画素内では信号レベルの変化方向が一意(ｕｎｉｑｕｅ)に決まるためである。
【００６８】
次いで、差分検出器５１は、画素Ｐ(ｘ＋１)に時間軸上で１つ後ろに隣接する画素Ｐ(ｘ＋２)に対応するデジタル映像信号Ｖ２の信号レベルＶ２(ｎ, ｘ＋２)と、画素Ｐ(ｘ＋１)に対応する信号レベルＶ２(ｎ, ｘ＋１)との画素差分Ｄａ(ｎ, ｘ＋２)を検出する。
【００６９】
次いで、符号判定部５４２は、位相"０"に対応する画素差分Ｄａ(０, ｘ＋２)の符号が"正"であるため、累積器５４１に対して"加算"を指示する。これにより、累積器５４１は、画素差分Ｄａ(ｎ, ｘ＋２)を差分累積値Ｓａ(ｎ, ｘ＋１)に加算し、以て差分累積値Ｓａ(ｎ, ｘ＋２)を得る。
【００７０】
これにより、差分累積値Ｓａ(ｎ, ｘ＋２)の信号レベルは、差分累積値Ｓａ(ｎ, ｘ)の信号レベルの３倍となり、位相毎の特性がさらに顕著に現れることとなる。従って、この差分累積値Ｓａ(ｎ, ｘ＋２)を最終的な差分累積値Ｓａ(ｎ)として変化量Ｄｂ(ｎ)を検出した場合、サンプリングクロックの位相調整精度をさらに向上させることができる。また、ノイズの影響の低減効果もより高まるというメリットもある。
【００７１】
なお、この例では、隣接画素の組を連続的に画素差分Ｄａ(ｎ, ｘ)の検出対象とする場合を扱ったが、画素差分Ｄａ(ｎ, ｘ)の検出対象とする隣接画素の組は離散的に選択しても良い。この場合も同様の効果が得られることは言うまでも無い。また、画素差分Ｄａ(ｎ, ｘ)の検出対象とする隣接画素の組が多い程に、サンプリングクロックの位相調整精度を向上できることは明らかである。さらに、一の位相に対応する画素差分の符号が"正"である場合に累積方向を"減算"とし、当該符号が"正"で無い場合に累積方向を"加算"とするようにしても良い。また、一の位相に対応する画素差分の符号が"正"でも"負"でもなく、値が"０"の場合は累積方向を"加算"又は"減算"どちらにしても良い。この場合も、差分累積値Ｓａ(ｎ)における位相毎の特性が同様に顕著となり、且つ同様の変化量累積値Ｓｂ(ｎ)が得られることとなる。
【００７２】
図８に、互いに異なる３２個の位相"０"〜"３１"を有するサンプリングクロックを順次用いて図７に示したアナログ映像信号Ｖ１をサンプリングした場合における、差分累積値Ｓａ(ｎ)、変化量Ｄｂ(ｎ)、及び変化量累積値Ｓｂ(ｎ)と、画素Ｐ(ｘ)に対応するデジタル映像信号Ｖ２の信号レベルＶ２(ｎ)とを重ねて表示する。この場合も、上記の実施の形態１と同様、変化量累積値Ｓｂ(ｎ)を最大にする位相が最適位相と一致する。
【００７３】
なお、上記の実施の形態１では、画素差分Ｄａ(ｎ)の検出対象を隣接する２画素のみとしたが、画素差分Ｄａ(ｎ)の検出対象とした２画素が全く同一の信号レベルを呈する場合、変化量累積値Ｓ(ｎ)が固定的に"０"となる。このため、最適位相を決定できないケースがある。
【００７４】
しかしながら、本実施の形態では、このようなケースにも対処することができる。具体的には、図９に示すように、デジタル映像信号Ｖ２中の、画素Ｐ(ｘ−１)及びＰ(ｘ)に対応する信号レベルが同一であるとする。この場合、差分累積値Ｓａ(ｎ, ｘ)が固定的に"０"となるが、以降の差分累積値Ｓａ(ｎ, ｘ＋１)、Ｓａ(ｎ, ｘ＋２)、…は、最適位相の決定に利用できる。
【００７５】
[実施の形態３]
本実施の形態に係る信号処理回路は、上記の実施の形態２と同様に構成される。但し、上記の実施の形態２と比してサンプリングクロックの位相調整精度をより向上させるため、図６に示した差分検出器５１及び５２、並びに累積部５３及び５４が、上記の実施の形態２とは異なる動作を行う。
【００７６】
まず前提として、上記の実施の形態２では、図１０に示す如くアナログ映像信号Ｖ１の変化開始点と最早の位相"０"とが一致せず、且つ位相"０"が、アナログ映像信号Ｖ１の急峻な変化の途中となるポイントでのサンプリングに供される場合、変化量累積値Ｓｂ(ｎ)を最大にする位相が最適位相と一致しないことがある。これは、差分累積値Ｓａ(ｎ)の算出過程において、最早の位相"０"と最遅の位相"３１"との連続性が考慮されていないためである。
【００７７】
このようなケースに対処するため、本実施の形態においては、大略、最早の位相と最遅の位相との連続性を考慮して、差分累積値Ｓａ(ｎ)を算出する。
【００７８】
以下、本実施の形態の具体的な動作を、図１１〜図１３を参照して説明する。
【００７９】
今、図１１に示すように、８個の位相"０"〜"７"を有するサンプリングクロックを順次用いてアナログ映像信号Ｖ１がサンプリングされ、且つ最早の位相"０"が、アナログ映像信号Ｖ１の急峻な変化の途中となるポイントでのサンプリングに供されているとする。
【００８０】
差分検出器５１は、少なくとも２組の隣接する３画素について画素差分Ｄａ(ｎ, ｘ)を検出する。
【００８１】
具体的には、差分検出器５１は、上記の式(３)に従い、位相"ｎ"を有するサンプリングクロックＣＬＫ(ｎ)を用いてサンプリングされた、画素Ｐ(ｘ)に対応するデジタル映像信号Ｖ２の信号レベルＶ２(ｎ, ｘ)と、画素Ｐ(ｘ)に時間軸上で１つ前に隣接する画素Ｐ(ｘ−１)に対応する信号レベルＶ２(ｎ, ｘ−１)との画素差分Ｄａ(ｎ, ｘ)を検出する。
【００８２】
次いで、累積部５４内の符号判定部５４２は、累積器５４１に対して指示する累積方向を、例えば画素差分Ｄａ(０, ｉｎｔ(ｘ／２)×２)の符号で判定する。ここで、ｉｎｔ(ａ)は、実数ａを、その少数点以下を切り捨て整数に変換する関数である。すなわち、符号判定部５４２は、一の位相について得られた、隣接する３画素中の最先の画素と中間の画素との間の第１の差分の符号に応じて、各位相について得られた、第１の差分についての累積方向と、当該隣接する３画素中の中間の画素と最後の画素との間の第２の差分についての累積方向とを一律に決定する。
【００８３】
具体的には、符号判定部５４２は、位相"０"に対応する画素差分Ｄａ(０, ｘ)の符号が"負"であるため、累積器５４１に対して"減算"を指示する。この時、累積器５４１は、画素差分Ｄａ(ｎ, ｘ)の符号を反転して差分累積値Ｓａ(ｎ, ｘ)とする。
【００８４】
次いで、差分検出器５１は、画素Ｐ(ｘ)に時間軸上で１つ後ろに隣接する画素Ｐ(ｘ＋１)に対応するデジタル映像信号Ｖ２の信号レベルＶ２(ｎ, ｘ＋１)と、画素Ｐ(ｘ)に対応する信号レベルＶ２(ｎ, ｘ)との画素差分Ｄａ(ｎ, ｘ＋１)を検出する。
【００８５】
次いで、符号判定部５４２は、位相"０"に対応する画素差分Ｄａ(０, ｘ)の符号が"負"であったため、累積器５４１に対して"減算"を再び指示する。この時、累積器５４１は、画素差分Ｄａ(ｎ, ｘ＋１)の符号を反転して差分累積値Ｓａ(ｎ, ｘ＋１)とする。
【００８６】
これにより、差分累積値Ｓａ(ｎ, ｘ)及びＳａ(ｎ, ｘ＋１)の連結波形は、最早の位相"０"と最遅の位相"７"との連続性を考慮した差分累積値となる。
【００８７】
次いで、差分検出器５１は、画素Ｐ(ｘ＋１)に時間軸上で１つ後ろに隣接する画素Ｐ(ｘ＋２)に対応するデジタル映像信号Ｖ２の信号レベルＶ２(ｎ, ｘ＋２)と、画素Ｐ(ｘ＋１)に対応する信号レベルＶ２(ｎ, ｘ＋１)との画素差分Ｄａ(ｎ, ｘ＋２)を検出する。
【００８８】
次いで、符号判定部５４２は、位相"０"に対応する画素差分Ｄａ(０, ｘ＋２)の符号が"負"であるため、累積器５４１に対して"減算"を新たに指示する。この時、累積器５４１は、画素差分Ｄａ(ｎ, ｘ＋２)を差分累積値Ｓａ(ｎ, ｘ)から減算し、以て差分累積値Ｓａ(ｎ, ｘ＋２)を得る。
【００８９】
次いで、差分検出器５１は、画素Ｐ(ｘ＋２)に時間軸上で１つ後ろに隣接する画素Ｐ(ｘ＋３)に対応するデジタル映像信号Ｖ２の信号レベルＶ２(ｎ, ｘ＋３)と、画素Ｐ(ｘ＋２)に対応する信号レベルＶ２(ｎ, ｘ＋２)との画素差分Ｄａ(ｎ, ｘ＋３)を検出する。
【００９０】
次いで、符号判定部５４２は、位相"０"に対応する画素差分Ｄａ(０, ｘ＋２)の符号が"負"であったため、累積器５４１に対して"減算"を再び指示する。この時、累積器５４１は、画素差分Ｄａ(ｎ, ｘ＋３)を差分累積値Ｓａ(ｎ, ｘ＋１)から減算し、以て差分累積値Ｓａ(ｎ, ｘ＋３)を得る。
【００９１】
これにより、差分累積値Ｓａ(ｎ, ｘ＋２)及びＳａ(ｎ, ｘ＋３)の連結波形の信号レベルは、差分累積値Ｓａ(ｎ, ｘ)及びＳａ(ｎ, ｘ＋１)の連結波形の信号レベルの２倍となり、位相毎の特性がより顕著に現れることとなる。
【００９２】
そして、差分検出器５２は、累積部５４で得られた最終的な差分累積値Ｓａ(ｎ)(この例では、差分累積値Ｓａ(ｎ, ｘ＋２)及びＳａ(ｎ, ｘ＋３)の連結波形)を用いて、変化量Ｄｂ(ｎ)を検出する。
【００９３】
具体的には、図１２に示すように、差分検出器５２は、下記の式(４)に従って、時間軸上で隣接する位相"０"及び"１"に対応する差分累積値Ｓａ(０, ｘ＋３)及びＳａ(１, ｘ＋３)同士間の変化量Ｄｂ１(０)を検出する。同様にして、差分検出器５２は、他の隣接位相に対応する変化量Ｄｂ１(１)〜Ｄｂ１(６)を順次検出する。
【００９４】
Ｄｂ１(ｎ) ＝ Ｓａ(ｎ＋１, ｘ＋３) − Ｓａ(ｎ, ｘ＋３) …式(４)
【００９５】
また、差分検出器５２は、最早の位相"０"に対応する差分累積値Ｓａ(０, ｘ＋３)と、最遅の位相"７"に対応するＳａ(７, ｘ＋２)との間の変化量Ｄｂ２を検出する。
【００９６】
さらに、差分検出器５２は、下記の式(５)に従って、時間軸上で隣接する位相"０"及び"１"に対応する差分累積値Ｓａ(０, ｘ＋２)及びＳａ(１, ｘ＋２)同士間の変化量Ｄｂ３(０)を検出する。同様にして、差分検出器５２は、他の隣接位相に対応する変化量Ｄｂ３(１)〜Ｄｂ３(６)を順次検出する。
【００９７】
Ｄｂ３(ｎ) ＝ Ｓａ(ｎ＋１, ｘ＋２) − Ｓａ(ｎ, ｘ＋２) …式(５)
【００９８】
なお、上記の変化量Ｄｂ１(ｎ)、Ｄｂ２、及びＤｂ３(ｎ)は、どのような順序で検出されても良い。
【００９９】
そして、差分検出器５２は、検出した変化量Ｄｂ１(ｎ)、Ｄｂ２、及びＤｂ３(ｎ)を、対応する位相が遅い方から順に累積部５３へ順次出力する。具体的には、差分検出器５２は、変化量Ｄｂ１(ｎ)、Ｄｂ２、及びＤｂ３(ｎ)を、Ｄｂ１(６)、Ｄｂ１(５)、…、Ｄｂ１(０)、Ｄｂ２、Ｄｂ３(６)、Ｄｂ３(５)、…、Ｄｂ３(０)の順に出力する。
【０１００】
以下、変化量累積値Ｓｂ(ｎ)の最早の位相"０"と最遅の位相"７"との連続性を考慮するために、便宜上、図１２の右側に示す位相"０"〜"６"に対応する変化量累積値Ｓｂ(ｎ)を、Ｓｂ(８)〜Ｓｂ(１４)と表記する。
【０１０１】
累積部５３内の絶対値検出器５３１は、まず変化量Ｄｂ１(６)の絶対値Ａｂ１(６)を検出して累積器５３２へ出力する。この時、累積器５３２は、絶対値Ａｂ１(６)をそのまま変化量累積値Ｓｂ(１４)とする。
【０１０２】
次いで、絶対値検出器５３１は、変化量Ｄｂ１(５)の絶対値Ａｂ１(５)を検出して累積器５３２へ出力する。これと並行して、符号判定器５３３は、変化量Ｄｂ１(５)＝"０"が成立するため、リセット信号Ｖ７を発生する。従って、累積器５３２は、変化量累積値Ｓｂ(１３)を"０"に初期化する。
【０１０３】
次いで、絶対値検出器５３１は、変化量Ｄｂ１(４)の絶対値Ａｂ１(４)を検出して累積器５３２へ出力する。これと並行して、符号判定器５３３は、変化量Ｄｂ１(４)の符号が"負"であり(値が"０"ではない）且つ前回入力された変化量Ｄｂ１(５)の符号が"正"ではない(値が"０"である)ため、両符号が同一であると判定し、リセット信号Ｖ７を発生しない。従って、累積器５３２は、絶対値Ａｂ１(４)を前回の変化量累積値Ｓｂ(１３)＝"０"に加算し、以て変化量累積値Ｓｂ(１２)＝Ａｂ１(４)を得る。
【０１０４】
次いで、絶対値検出器５３１は、変化量Ｄｂ１(３)の絶対値Ａｂ１(３)を検出して累積器５３２へ出力する。これと並行して、符号判定器５３３は、変化量Ｄｂ１(３)の符号が"正"であり且つ前回入力された変化量Ｄｂ１(４)の符号が"負"であるため、両符号が同一で無いと判定し、リセット信号Ｖ７を発生する。従って、累積器５３２は、変化量累積値Ｓｂ(１１)を"０"に初期化する。
【０１０５】
同様にして、累積部５３は、変化量累積値Ｓｂ(１０)＝"０"、Ｓｂ(９)＝"０"、及びＳｂ(８)＝"０"を維持する。
【０１０６】
次いで、絶対値検出器５３１は、変化量Ｄｂ２の絶対値Ａｂ２を検出して累積器５３２へ出力する。これと並行して、符号判定器５３３は、変化量Ｄｂ２の符号及び前回入力された変化量Ｄｂ１(０)の符号が共に"負"であるため、両符号が同一であると判定し、リセット信号Ｖ７を発生しない。従って、累積器５３２は、絶対値Ａｂ２を前回の変化量累積値Ｓｂ(８)＝"０"に加算し、以て変化量累積値Ｓｂ(７)＝Ａｂ２を得る。
【０１０７】
次いで、絶対値検出器５３１は、変化量Ｄｂ３(６)の絶対値Ａｂ３(６)を検出して累積器５３２へ出力する。これと並行して、符号判定器５３３は、変化量Ｄｂ３(６)の符号及び前回入力された変化量Ｄｂ２の符号が共に"負"であるため、両符号が同一であると判定し、リセット信号Ｖ７を発生しない。従って、累積器５３２は、絶対値Ａｂ３(６)を前回の変化量累積値Ｓｂ(７)＝Ａｂ２に加算し、以て変化量累積値Ｓｂ(６)＝Ａｂ２＋Ａｂ３(６)を得る。
【０１０８】
次いで、絶対値検出器５３１は、変化量Ｄｂ３(５)の絶対値Ａｂ３(５)を検出して累積器５３２へ出力する。これと並行して、符号判定器５３３は、変化量Ｄｂ３(５)＝"０"が成立するため、リセット信号Ｖ７を発生する。従って、累積器５３２は、変化量累積値Ｓｂ(５)を"０"に初期化する。
【０１０９】
次いで、絶対値検出器５３１は、変化量Ｄｂ３(４)の絶対値Ａｂ３(４)を検出して累積器５３２へ出力する。これと並行して、符号判定器５３３は、変化量Ｄｂ３(４)の符号が"正"であり(値が"０"ではない)且つ前回入力された変化量Ｄｂ３(５)の符号が"負"ではない（値が"０"である）ため、両符号が同一であると判定し、リセット信号Ｖ７を発生しない。従って、累積器５３２は、絶対値Ａｂ３(４)を前回の変化量累積値Ｓｂ(５)＝"０"に加算し、以て変化量累積値Ｓｂ(４)＝Ａｂ３(４)を得る。
【０１１０】
次いで、絶対値検出器５３１は、変化量Ｄｂ３(３)の絶対値Ａｂ３(３)を検出して累積器５３２へ出力する。これと並行して、符号判定器５３３は、変化量Ｄｂ３(３)の符号が"負"であり且つ前回入力された変化量Ｄｂ３(４)の符号が"正"であるため、両符号が同一で無いと判定し、リセット信号Ｖ７を発生する。従って、累積器５３２は、変化量累積値Ｓｂ(３)を"０"に初期化する。
【０１１１】
同様にして、累積部５３は、変化量累積値Ｓｂ(２)＝"０"、Ｓｂ(１)＝"０"、及びＳｂ(０)＝"０"を維持する。
【０１１２】
従って、クロック制御部３０は、変化量累積値Ｓｂ(ｎ)が最大値を呈する位相"６"を、サンプリングクロックＣＬＫの最適位相として選択する。この位相"６"は、図１２に示したアナログ映像信号Ｖ１の信号レベルがリンギングの影響に因り急峻な変化を開始する直前の位相(換言すると、リンギングの影響が無くなり、信号レベルの変動が最も落ち着いている位相)と一致する。また、変化量累積値Ｓｂ(ｎ)の最大値を呈する位相が"８"〜"１４"である場合は"０"〜"６"に置き換えられる。
【０１１３】
このように、本実施の形態においては、アナログ映像信号の変化開始点と最早の位相とが一致せず、且つ最早の位相がアナログ映像信号の急峻な変化の途中となるポイントでのサンプリングに供される場合であっても、最適位相を選択することができる。なお、画素差分Ｄａ(ｎ, ｘ)の検出対象とする隣接する３画素の組は、離散的に選択しても良い。この場合も同様の効果が得られることは言うまでも無い。
【０１１４】
図１３に、互いに異なる３２個の位相"０"〜"３１"を有するサンプリングクロックを順次用いて図１２に示したアナログ映像信号Ｖ１をサンプリングした場合における、差分累積値Ｓａ(ｎ)、変化量Ｄｂ(ｎ)、及び変化量累積値Ｓｂ(ｎ)と、画素Ｐ(ｘ−１)及びＰ(ｘ)に対応するデジタル映像信号Ｖ２の信号レベルＶ２(ｎ)とを重ねて表示する。この場合も、変化量累積値Ｓｂ(ｎ)を最大にする位相"３０"が最適位相と一致する。
【０１１５】
なお、上記の実施の形態によって本発明は限定されるものではなく、特許請求の範囲の記載に基づき、当業者によって種々の変更が可能なことは明らかである。
【符号の説明】
【０１１６】
１ 信号処理回路
１０ ＡＤＣ
２０ クロック発生部
３０ クロック制御部
４０ 映像開始／終了検出部
５０, ５０ａ 画質検出部
５１, ５２ 差分検出器
５３, ５４ 累積部
５３１ 絶対値検出器
５３２, ５４１ 累積器
５３３, ５４２ 符号判定器
Ａｂ(ｎ) 絶対値
ＣＬＫ クロック
Ｄａ(ｎ) 画素差分
Ｄｂ(ｎ), Ｄｂ１(ｎ), Ｄｂ２, Ｄｂ３(ｎ) 変化量
Ｐ(ｘ−１)〜Ｐ(ｘ＋３) 画素
Ｓ(ｎ), Ｓｂ(ｎ) 画質判定データ(変化量累積値)
Ｓａ(ｎ) 差分累積値
Ｖ１ アナログ映像信号
Ｖ２, Ｖ２(ｎ) デジタル映像信号
Ｖ３ 同期信号
Ｖ４ 周波数制御信号
Ｖ５ 位相制御信号
Ｖ６ 映像開始／終了検出信号
Ｖ７ リセット信号
Ｖ８ 加減算指示信号
【特許請求の範囲】
【請求項１】
アナログ信号をサンプリングしてデジタル信号に変換する信号変換部と、
前記信号変換部に与えるべきサンプリングクロックの位相を決定する位相決定部と、を備え、
前記位相決定部は、
位相の異なるサンプリングクロックを前記信号変換部に順次与えて得た各デジタル信号中の、隣接する第１及び第２の画素同士間の第１の差分を検出する第１の検出部と、
前記第１の差分の内、時間軸上で隣接する位相に対応する差分同士間の変化量を検出する第２の検出部と、
前記変化量をその極性が変化しない場合に対応する位相が遅い方から順に累積し、前記累積の結果を前記極性が変化した場合に初期化する第１の累積部と、
前記累積の結果を最大にする位相を、前記信号変換部に与えるべきサンプリングクロックの位相として選択する選択部と、
を含む信号処理回路。
【請求項２】
請求項１において、
前記位相決定部は、前記第１の差分を対応する位相毎に累積する第２の累積部をさらに含み、
前記第１の検出部は、前記第１及び第２の画素としての少なくとも２組の隣接画素について、前記第１の差分をそれぞれ検出し、
前記第２の累積部は、一の位相に対応する各組の隣接画素についての第１の差分の極性に応じて、各位相に対応する各組の隣接画素についての第１の差分を、各位相に対応する前回の累積結果に加算又は減算し、
前記第２の検出部は、前記第２の累積部で得られた最終的な累積結果を、前記第１の検出部で検出された第１の差分として扱う、
ことを特徴とする信号処理回路。
【請求項３】
請求項１において、
前記位相決定部は、前記第１の差分を対応する位相毎に累積して、第１の累積結果を得ると共に、前記第２の画素と、これに隣接する前記第１の画素とは異なる第３の画素との間の第２の差分を対応する位相毎に累積して、第２の累積結果を得る第２の累積部をさらに含み、
前記第１の検出部は、前記第１〜第３の画素としての少なくとも２組の隣接画素について、前記第１及び第２の差分をそれぞれ検出し、
前記第２の累積部は、一の位相に対応する各組の隣接画素についての第１の差分の極性に応じて、各位相に対応する各組の隣接画素についての第１及び第２の差分を、各位相に対応する前回の第１及び第２の累積結果にそれぞれ加算又は減算し、
前記第２の検出部は、
前記第２の累積部で得られた最終的な第２の累積結果の内、時間軸上で隣接する位相に対応する累積結果同士間の第１の変化量を検出し、
前記最終的な第２の累積結果の内で最早の位相に対応する累積結果と、前記第２の累積部で得られた最終的な第１の累積結果の内で最遅の位相に対応する累積結果との間の第２の変化量を検出し、
前記最終的な第１の累積結果の内、時間軸上で隣接する位相に対応する累積結果同士間の第３の変化量を検出し、
前記第１の累積部は、
前記第１の変化量をその極性が変化しない場合に対応する位相が遅い方から順に累積し、当該累積により得た第３の累積結果を前記第１の変化量の極性が変化した場合に初期化し、
前記第２の変化量を、その極性と前記第１の変化量の内で最早の位相に対応する変化量の極性とが一致する場合に前記第３の累積結果に累積し、前記第３の累積結果を両極性が一致しない場合に初期化し、
前記第３の変化量の内で最遅の位相に対応する一の変化量を、その極性と前記第２の変化量の極性とが一致する場合に前記第３の累積結果に累積し、前記第３の累積結果を両極性が一致しない場合に初期化し、
前記第３の変化量の内の前記一の変化量以外の他の変化量を、その極性が変化しない場合に対応する位相が遅い方から順に前記第３の累積結果に累積し、前記第３の累積結果を前記他の変化量の極性が変化した場合に初期化し、
前記選択部は、前記第３の累積結果を最大にする位相を、前記信号変換部に与えるべきサンプリングクロックの位相として選択する、
ことを特徴とする信号処理回路。
【請求項４】
アナログ信号を、位相の異なるサンプリングクロックに順次同期してサンプリングし、デジタル信号に変換する変換ステップと、
各デジタル信号中の、隣接する第１及び第２の画素同士間の第１の差分を検出する第１の検出ステップと、
前記第１の差分の内、時間軸上で隣接する位相に対応する差分同士間の変化量を検出する第２の検出ステップと、
前記変化量をその極性が変化しない場合に対応する位相が遅い方から順に累積し、前記累積の結果を前記極性が変化した場合に初期化する第１の累積ステップと、
前記累積の結果を最大にする位相を、前記変換に用いるべきサンプリングクロックの位相として選択する選択ステップと、
を備えた信号処理方法。
【請求項５】
請求項４において、
前記第１の差分を対応する位相毎に累積する第２の累積ステップをさらに備え、
前記第１の検出ステップは、前記第１及び第２の画素としての少なくとも２組の隣接画素について、前記第１の差分をそれぞれ検出し、
前記第２の累積ステップは、一の位相に対応する各組の隣接画素についての第１の差分の極性に応じて、各位相に対応する各組の隣接画素についての第１の差分を、各位相に対応する前回の累積結果に加算又は減算し、
前記第２の検出ステップは、前記第２の累積ステップで得た最終的な累積結果を、前記第１の検出ステップで検出した第１の差分として扱う、
ことを特徴とする信号処理方法。
【請求項６】
請求項４において、
前記第１の差分を対応する位相毎に累積して、第１の累積結果を得ると共に、前記第２の画素と、これに隣接する前記第１の画素とは異なる第３の画素との間の第２の差分を対応する位相毎に累積して、第２の累積結果を得る第２の累積ステップをさらに備え、
前記第１の検出ステップは、前記第１〜第３の画素としての少なくとも２組の隣接画素について、前記第１及び第２の差分をそれぞれ検出し、
前記第２の累積ステップは、一の位相に対応する各組の隣接画素についての第１の差分の極性に応じて、各位相に対応する各組の隣接画素についての第１及び第２の差分を、各位相に対応する前回の第１及び第２の累積結果にそれぞれ加算又は減算し、
前記第２の検出ステップは、
前記第２の累積ステップで得た最終的な第２の累積結果の内、時間軸上で隣接する位相に対応する累積結果同士間の第１の変化量を検出し、
前記最終的な第２の累積結果の内で最早の位相に対応する累積結果と、前記第２の累積ステップで得た最終的な第１の累積結果の内で最遅の位相に対応する累積結果との間の第２の変化量を検出し、
前記最終的な第１の累積結果の内、時間軸上で隣接する位相に対応する累積結果同士間の第３の変化量を検出し、
前記第１の累積ステップは、
前記第１の変化量をその極性が変化しない場合に対応する位相が遅い方から順に累積し、当該累積により得た第３の累積結果を前記第１の変化量の極性が変化した場合に初期化し、
前記第２の変化量を、その極性と前記第１の変化量の内で最早の位相に対応する変化量の極性とが一致する場合に前記第３の累積結果に累積し、前記第３の累積結果を両極性が一致しない場合に初期化し、
前記第３の変化量の内で最遅の位相に対応する一の変化量を、その極性と前記第２の変化量の極性とが一致する場合に前記第３の累積結果に累積し、前記第３の累積結果を両極性が一致しない場合に初期化し、
前記第３の変化量の内の前記一の変化量以外の他の変化量を、その極性が変化しない場合に対応する位相が遅い方から順に前記第３の累積結果に累積し、前記第３の累積結果を前記他の変化量の極性が変化した場合に初期化し、
前記選択ステップは、前記第３の累積結果を最大にする位相を、前記変換に用いるべきサンプリングクロックの位相として選択する、
ことを特徴とする信号処理方法。
【請求項１】
アナログ信号をサンプリングしてデジタル信号に変換する信号変換部と、
前記信号変換部に与えるべきサンプリングクロックの位相を決定する位相決定部と、を備え、
前記位相決定部は、
位相の異なるサンプリングクロックを前記信号変換部に順次与えて得た各デジタル信号中の、隣接する第１及び第２の画素同士間の第１の差分を検出する第１の検出部と、
前記第１の差分の内、時間軸上で隣接する位相に対応する差分同士間の変化量を検出する第２の検出部と、
前記変化量をその極性が変化しない場合に対応する位相が遅い方から順に累積し、前記累積の結果を前記極性が変化した場合に初期化する第１の累積部と、
前記累積の結果を最大にする位相を、前記信号変換部に与えるべきサンプリングクロックの位相として選択する選択部と、
を含む信号処理回路。
【請求項２】
請求項１において、
前記位相決定部は、前記第１の差分を対応する位相毎に累積する第２の累積部をさらに含み、
前記第１の検出部は、前記第１及び第２の画素としての少なくとも２組の隣接画素について、前記第１の差分をそれぞれ検出し、
前記第２の累積部は、一の位相に対応する各組の隣接画素についての第１の差分の極性に応じて、各位相に対応する各組の隣接画素についての第１の差分を、各位相に対応する前回の累積結果に加算又は減算し、
前記第２の検出部は、前記第２の累積部で得られた最終的な累積結果を、前記第１の検出部で検出された第１の差分として扱う、
ことを特徴とする信号処理回路。
【請求項３】
請求項１において、
前記位相決定部は、前記第１の差分を対応する位相毎に累積して、第１の累積結果を得ると共に、前記第２の画素と、これに隣接する前記第１の画素とは異なる第３の画素との間の第２の差分を対応する位相毎に累積して、第２の累積結果を得る第２の累積部をさらに含み、
前記第１の検出部は、前記第１〜第３の画素としての少なくとも２組の隣接画素について、前記第１及び第２の差分をそれぞれ検出し、
前記第２の累積部は、一の位相に対応する各組の隣接画素についての第１の差分の極性に応じて、各位相に対応する各組の隣接画素についての第１及び第２の差分を、各位相に対応する前回の第１及び第２の累積結果にそれぞれ加算又は減算し、
前記第２の検出部は、
前記第２の累積部で得られた最終的な第２の累積結果の内、時間軸上で隣接する位相に対応する累積結果同士間の第１の変化量を検出し、
前記最終的な第２の累積結果の内で最早の位相に対応する累積結果と、前記第２の累積部で得られた最終的な第１の累積結果の内で最遅の位相に対応する累積結果との間の第２の変化量を検出し、
前記最終的な第１の累積結果の内、時間軸上で隣接する位相に対応する累積結果同士間の第３の変化量を検出し、
前記第１の累積部は、
前記第１の変化量をその極性が変化しない場合に対応する位相が遅い方から順に累積し、当該累積により得た第３の累積結果を前記第１の変化量の極性が変化した場合に初期化し、
前記第２の変化量を、その極性と前記第１の変化量の内で最早の位相に対応する変化量の極性とが一致する場合に前記第３の累積結果に累積し、前記第３の累積結果を両極性が一致しない場合に初期化し、
前記第３の変化量の内で最遅の位相に対応する一の変化量を、その極性と前記第２の変化量の極性とが一致する場合に前記第３の累積結果に累積し、前記第３の累積結果を両極性が一致しない場合に初期化し、
前記第３の変化量の内の前記一の変化量以外の他の変化量を、その極性が変化しない場合に対応する位相が遅い方から順に前記第３の累積結果に累積し、前記第３の累積結果を前記他の変化量の極性が変化した場合に初期化し、
前記選択部は、前記第３の累積結果を最大にする位相を、前記信号変換部に与えるべきサンプリングクロックの位相として選択する、
ことを特徴とする信号処理回路。
【請求項４】
アナログ信号を、位相の異なるサンプリングクロックに順次同期してサンプリングし、デジタル信号に変換する変換ステップと、
各デジタル信号中の、隣接する第１及び第２の画素同士間の第１の差分を検出する第１の検出ステップと、
前記第１の差分の内、時間軸上で隣接する位相に対応する差分同士間の変化量を検出する第２の検出ステップと、
前記変化量をその極性が変化しない場合に対応する位相が遅い方から順に累積し、前記累積の結果を前記極性が変化した場合に初期化する第１の累積ステップと、
前記累積の結果を最大にする位相を、前記変換に用いるべきサンプリングクロックの位相として選択する選択ステップと、
を備えた信号処理方法。
【請求項５】
請求項４において、
前記第１の差分を対応する位相毎に累積する第２の累積ステップをさらに備え、
前記第１の検出ステップは、前記第１及び第２の画素としての少なくとも２組の隣接画素について、前記第１の差分をそれぞれ検出し、
前記第２の累積ステップは、一の位相に対応する各組の隣接画素についての第１の差分の極性に応じて、各位相に対応する各組の隣接画素についての第１の差分を、各位相に対応する前回の累積結果に加算又は減算し、
前記第２の検出ステップは、前記第２の累積ステップで得た最終的な累積結果を、前記第１の検出ステップで検出した第１の差分として扱う、
ことを特徴とする信号処理方法。
【請求項６】
請求項４において、
前記第１の差分を対応する位相毎に累積して、第１の累積結果を得ると共に、前記第２の画素と、これに隣接する前記第１の画素とは異なる第３の画素との間の第２の差分を対応する位相毎に累積して、第２の累積結果を得る第２の累積ステップをさらに備え、
前記第１の検出ステップは、前記第１〜第３の画素としての少なくとも２組の隣接画素について、前記第１及び第２の差分をそれぞれ検出し、
前記第２の累積ステップは、一の位相に対応する各組の隣接画素についての第１の差分の極性に応じて、各位相に対応する各組の隣接画素についての第１及び第２の差分を、各位相に対応する前回の第１及び第２の累積結果にそれぞれ加算又は減算し、
前記第２の検出ステップは、
前記第２の累積ステップで得た最終的な第２の累積結果の内、時間軸上で隣接する位相に対応する累積結果同士間の第１の変化量を検出し、
前記最終的な第２の累積結果の内で最早の位相に対応する累積結果と、前記第２の累積ステップで得た最終的な第１の累積結果の内で最遅の位相に対応する累積結果との間の第２の変化量を検出し、
前記最終的な第１の累積結果の内、時間軸上で隣接する位相に対応する累積結果同士間の第３の変化量を検出し、
前記第１の累積ステップは、
前記第１の変化量をその極性が変化しない場合に対応する位相が遅い方から順に累積し、当該累積により得た第３の累積結果を前記第１の変化量の極性が変化した場合に初期化し、
前記第２の変化量を、その極性と前記第１の変化量の内で最早の位相に対応する変化量の極性とが一致する場合に前記第３の累積結果に累積し、前記第３の累積結果を両極性が一致しない場合に初期化し、
前記第３の変化量の内で最遅の位相に対応する一の変化量を、その極性と前記第２の変化量の極性とが一致する場合に前記第３の累積結果に累積し、前記第３の累積結果を両極性が一致しない場合に初期化し、
前記第３の変化量の内の前記一の変化量以外の他の変化量を、その極性が変化しない場合に対応する位相が遅い方から順に前記第３の累積結果に累積し、前記第３の累積結果を前記他の変化量の極性が変化した場合に初期化し、
前記選択ステップは、前記第３の累積結果を最大にする位相を、前記変換に用いるべきサンプリングクロックの位相として選択する、
ことを特徴とする信号処理方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２０１１−１８８１６１（Ｐ２０１１−１８８１６１Ａ）
【公開日】平成２３年９月２２日（２０１１．９．２２）
【国際特許分類】
【出願番号】特願２０１０−５００７３（Ｐ２０１０−５００７３）
【出願日】平成２２年３月８日（２０１０．３．８）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２３年９月２２日（２０１１．９．２２）
【国際特許分類】
【出願日】平成２２年３月８日（２０１０．３．８）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]