信号処理装置
【目的】 ＲＯＭのデータを書き改めることなく、簡単な操作で、非線形入出力特性を変えられるようにした信号処理装置を提供する。
【構成】 ｎビットの被処理信号ＩＮに対して、アドレス線が（ｎ＋ｍ）ビット構成で複数の非線形入出力特性をもつデータが書き込まれたＲＯＭ101 を備え、制御部108 よりｍビット分のコントロール信号ＱをＲＯＭ101 のアドレス線を入力して、ＲＯＭ101 より複数のデータを読み出し、Ｄタイプフリップフロップ回路102 〜104 で同一のタイミングとしたのち、演算部105 ，106 で演算処理したのち加算部107 で加算し、被処理信号に対して重みを１とした形で、非線形処理された出力信号ＯＵＴを出力する。
【構成】 ｎビットの被処理信号ＩＮに対して、アドレス線が（ｎ＋ｍ）ビット構成で複数の非線形入出力特性をもつデータが書き込まれたＲＯＭ101 を備え、制御部108 よりｍビット分のコントロール信号ＱをＲＯＭ101 のアドレス線を入力して、ＲＯＭ101 より複数のデータを読み出し、Ｄタイプフリップフロップ回路102 〜104 で同一のタイミングとしたのち、演算部105 ，106 で演算処理したのち加算部107 で加算し、被処理信号に対して重みを１とした形で、非線形処理された出力信号ＯＵＴを出力する。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、信号処理装置に関し、特にリードオンリメモリ（以下、ＲＯＭと略称する）を用いたルックアップテーブル変換により実現される、画像信号のγ補正装置等の非線形信号処理装置に関する。
【０００２】
【従来の技術】図６に、ＲＯＭを用いたルックアップテーブル変換により実現される非線形信号処理装置の従来例を示す。図６において、301 は非線形入出力特性をもつデータが書き込まれているＲＯＭ、311 は非線形処理が施される被処理信号ＩＮの入力端子、312 は非線形処理が施された出力信号ＯＵＴの出力端子を示している。そして入力端子311 から入力された被処理信号ＩＮはＲＯＭ301 のアドレス線に入力されており、図７に示すような入出力特性をもつ非線形データをＲＯＭ301に書き込んでおくことにより、被処理信号ＩＮに非線形処理を施した出力信号ＯＵＴが、簡単な構成で得られるようになっている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の非線形信号処理装置においては、非線形処理を実現するためのＲＯＭに書き込まれるデータの入出力特性が、回路としての入出力特性となるので、非線形信号処理装置に入出力特性の多少の変更が生じた場合には、ＲＯＭに書き込むデータを、その都度書き改める必要があり、最終的な入出力特性の決定までに、かなりの工数が必要となる。
【０００４】本発明は、従来の非線形信号処理装置における上記問題点を解消するためになされたもので、入出力特性に多少の調整が生じ得る非線形処理装置などの信号処理装置において、入出力特性に多少の変更が生じた場合、特に非線形の特性を線形近似する部分の変更などに対しても、ＲＯＭに書き込まれるデータをその都度書き改めることなく、簡単な操作で変更できるようにした信号処理装置を提供することを目的とする。
【０００５】
【課題を解決するための手段及び作用】上記問題点を解決するため、本発明は、ｎビットの被処理信号に対してＲＯＭを用いたルックアップテーブル変換により非線形処理を施す信号処理装置において、前記ＲＯＭのアドレス線をｎビットの被処理信号に対して（ｎ＋ｍ）ビット構成にし、該ＲＯＭに複数の非線形入出力特性のデータをもたせるものである。
【０００６】このようにｎビットの被処理信号に対してアドレス線が（ｎ＋ｍ）ビット構成のＲＯＭを用いることにより、複数の入出力特性のデータをもたせることができ、これを合成することにより、信号処理装置の入出力特性を容易に変更することができる。
【０００７】
【実施例】次に実施例について説明する。図１は、本発明に係る信号処理装置の基本的な実施例を示すブロック構成図である。図１において、101 は複数の非線形入出力特性をもつデータが書き込まれているＲＯＭ、102 ，103 ，104 はＤタイプフリップフロップ回路、105 はＤタイプフリップフロップ回路103 より出力されるデータを演算する演算部、106 はＤタイプフリップフロップ回路104 より出力されるデータを演算する演算部、107 は演算部105 及び106 により演算されたデータを合成するための加算部、108 はＲＯＭ101 の出力とＤタイプフリップフロップ回路102 ，103 ，104 のタイミングと演算部105 ，106 の演算とをコントロールする制御部、111 は非線形処理が施される被処理信号ＩＮの入力端子、112 は非線形処理が施された出力信号ＯＵＴの出力端子、113 はＲＯＭ101 の出力と演算部105 ，106 での演算を設定し出力信号ＯＵＴを決定する出力コントロール信号ＣＯＮＴの入力端子である。
【０００８】次に、このように構成された信号処理装置の動作について説明する。入力端子111 より入力されたｎビットの被処理信号ＩＮは、ＲＯＭ101 のアドレス線に入力される。またＲＯＭ101 のアドレス線には、制御部108 よりｍビット分のコントロール信号Ｑが入力される。被処理信号ＩＮをＲＯＭ101 のアドレス線に入力することにより、ＲＯＭ101 より所望のデータが読み出されるわけであるが、制御部108 から出力されるコントロール信号Ｑの値（α，β，γ，・・・ ）により、１つの被処理信号に対し、複数のデータが読み出される。
【０００９】ＲＯＭ101 より読み出された複数の非線形入出力特性をもつデータは、Ｄタイプフリップフロップ回路102 ，103 ，104 により同一のタイミングとしたのち、それぞれ演算部105 及び106 に入力される。演算部105 ，106 での演算は、制御部108 より送出されるコントロール信号で決定されるが、演算部105 が該演算部の入力信号について、ｙ／ｘ倍（ｘ及びｙは共に整数で、ｘ＞０，ｘ≧ｙ）の演算を行う際には、演算部106 は該演算部の入力信号について、（ｘ−ｙ）／ｘ倍の演算を行うように構成されている。上記のような演算が施された後、それぞれのデータが加算部107 により加算され、被処理信号に対して重みを１とした形で出力信号ＯＵＴが与えられる。
【００１０】一方の非線形入出力特性のデータをａ′、他方の非線形入出力特性のデータをａ″とすると、出力端子112 から出力される与えられた出力信号ＯＵＴは、ａ′ｙ／ｘ＋ａ″（ｘ−ｙ）／ｘとなる。したがってこの構成で、図２に示すようにＲＯＭに書き込まれた複数の非線形入出力特性のデータ間の範囲で、信号処理装置の入出力特性の可変が可能であり、ｍの値が大きければ非線形入出力特性のデータを、より多くＲＯＭに書き込めるので、より精度よく特性の微調整が可能となる。
【００１１】次に、図３に基づいて本発明の具体的な実施例について説明する。図３において、201 は複数の非線形入出力特性のデータが書き込まれているＲＯＭ、202 ，203 ，204 はＤタイプフリップフロップ回路、205 はＤタイプフリップフロップ回路203 からのデータをｘ倍（０≦ｘ≦８）する乗算器、206 はＤタイプフリップフロップ回路204 からのデータを（８−ｘ）倍する乗算器、207 は乗算器205及び206 により演算が施されたデータを合成するための加算器、208 は加算器207 により加算されたデータを１／８とする除算器、209 はＲＯＭ201 の出力とＤタイプフリップフロップ回路202 ，203 ，204 のタイミングと乗算器205 ，206の演算とをコントロールする制御部、211 は非線形処理が施される被処理信号ＩＮの入力端子、212 は非線形処理が施された出力信号ＯＵＴを出力する出力端子、213 は乗数ｘ及びＲＯＭ201 の出力状態を設定して出力信号ＯＵＴを決定する出力コントロール信号ＣＯＮＴの入力端子である。
【００１２】次に、このように構成した信号処理装置の動作を、図４に示すタイミングチャートを参照しながら説明する。この実施例においては、ＲＯＭ201 のアドレス線は、ｎビットの被処理信号ＩＮに対して（ｎ＋１）ビット構成のものを用いている。そしてＲＯＭ201 からは、制御部209 から出力されたＲＯＭ201 のアドレス線に入力されるコントロール信号221 が、“Ｌ”レベルのときと、“Ｈ”レベルのときとで、それぞれ異なった非線形入出力特性のデータが読み出されるようになっている。この実施例では、図５に示すように、コントロール信号221 が“Ｌ”レベルのときには、非線形特性の立ち上がりを、ｙ＝３ａ（ｙ：出力信号，ａ：入力信号）で近似したｙ＝ａ0.45の非線形入出力特性のデータ（図４では、ａ′，ｂ′，ｃ′，・・・ で示している）をＲＯＭ201 より読み出し、コントロール信号221 が“Ｈ”レベルのときには、非線形特性の立ち上がりを、ｙ＝２ａで近似したｙ＝ａ0.45の非線形入出力特性のデータ（図４では、ａ″，ｂ″，ｃ″，・・・ で示している）をＲＯＭ201 より読み出すようにしている。
【００１３】このようにして、入力端子211 より被処理信号ＩＮ（図４では、ａ，ｂ，ｃ，・・・ で示している）を、図４に示すタイミングで入力することにより、１つの被処理信号に対して、２種のデータ（ａ′，ｂ′，ｃ′，・・・ ；ａ″，ｂ″，ｃ″，・・・ ）がＲＯＭ201 より出力信号214 として読み出される。ＲＯＭ201 より読み出された出力信号214 は、Ｄタイプフリップフロップ回路202 ，203 ，204 に入力され、制御部209 からのクロックパルス222 ，223 により制御されて、Ｄタイプフリップフロップ回路203 ，204 より、入力被処理信号ＩＮと同じデータレートで、それぞれ出力信号216 （ａ′，ｂ′，ｃ′，・・・ ）及び出力信号217 （ａ″，ｂ″，ｃ″，・・・ ）として出力される。
【００１４】Ｄタイプフリップフロップ回路203 ，204 からの出力信号216 ，217 は、それぞれ乗算器205 でｘ倍、乗算器206 で（８−ｘ）倍される。そして、この乗算処理が行われた後、加算器207 で加算され、次いで加算されたデータは除算器208により１／８倍され、入力された被処理信号ＩＮに対し重みを１とし、非線形処理された出力信号ＯＵＴとして出力端子212 より出力される。
【００１５】以上のような動作により、非線形特性ｙ＝ａ0.45の立ち上がりの近似部分で、ｙ＝２ａとｙ＝３ａとの間の調整が可能となる。またｎビットの被処理信号に対するＲＯＭの（ｎ＋ｍ）ビット構成のアドレス線のｍビットを多くすることにより、ＲＯＭには、より多くの非線形入出力特性のデータの書き込みが可能であり、より高精度の調整が可能となることは明らかである。
【００１６】
【発明の効果】以上実施例に基づいて説明したように、本発明によれば、ＲＯＭのアドレス線をｎビットの被処理信号に対して（ｎ＋ｍ）ビット構成にし、ＲＯＭに複数の非線形入出力特性のデータをもたせることができるようにしたので、非線形入出力特性の微調整を容易に行うことの可能な信号処理装置を実現することができる。
【図面の簡単な説明】
【図１】本発明に係る信号処理装置の基本的な実施例を示すブロック構成図である。
【図２】図１に示した実施例におけるＲＯＭの入出力特性を示す図である。
【図３】本発明の具体的な実施例を示すブロック構成図である。
【図４】図３に示した実施例の動作を説明するためのタイミングチャートである。
【図５】図３に示した実施例におけるＲＯＭの入出力特性を示す図である。
【図６】従来の非線形信号処理装置の構成例を示す概略ブロック図である。
【図７】図６に示した従来例におけるＲＯＭの入出力特性を示す図である。
【符号の説明】
101 ＲＯＭ
102 ，103 ，104 Ｄタイプフリップフロップ回路
105 ，106 演算部
107 加算部
108 制御部
111 被処理信号入力端子
112 処理信号出力端子
113 出力コントロール信号入力端子
【０００１】
【産業上の利用分野】この発明は、信号処理装置に関し、特にリードオンリメモリ（以下、ＲＯＭと略称する）を用いたルックアップテーブル変換により実現される、画像信号のγ補正装置等の非線形信号処理装置に関する。
【０００２】
【従来の技術】図６に、ＲＯＭを用いたルックアップテーブル変換により実現される非線形信号処理装置の従来例を示す。図６において、301 は非線形入出力特性をもつデータが書き込まれているＲＯＭ、311 は非線形処理が施される被処理信号ＩＮの入力端子、312 は非線形処理が施された出力信号ＯＵＴの出力端子を示している。そして入力端子311 から入力された被処理信号ＩＮはＲＯＭ301 のアドレス線に入力されており、図７に示すような入出力特性をもつ非線形データをＲＯＭ301に書き込んでおくことにより、被処理信号ＩＮに非線形処理を施した出力信号ＯＵＴが、簡単な構成で得られるようになっている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の非線形信号処理装置においては、非線形処理を実現するためのＲＯＭに書き込まれるデータの入出力特性が、回路としての入出力特性となるので、非線形信号処理装置に入出力特性の多少の変更が生じた場合には、ＲＯＭに書き込むデータを、その都度書き改める必要があり、最終的な入出力特性の決定までに、かなりの工数が必要となる。
【０００４】本発明は、従来の非線形信号処理装置における上記問題点を解消するためになされたもので、入出力特性に多少の調整が生じ得る非線形処理装置などの信号処理装置において、入出力特性に多少の変更が生じた場合、特に非線形の特性を線形近似する部分の変更などに対しても、ＲＯＭに書き込まれるデータをその都度書き改めることなく、簡単な操作で変更できるようにした信号処理装置を提供することを目的とする。
【０００５】
【課題を解決するための手段及び作用】上記問題点を解決するため、本発明は、ｎビットの被処理信号に対してＲＯＭを用いたルックアップテーブル変換により非線形処理を施す信号処理装置において、前記ＲＯＭのアドレス線をｎビットの被処理信号に対して（ｎ＋ｍ）ビット構成にし、該ＲＯＭに複数の非線形入出力特性のデータをもたせるものである。
【０００６】このようにｎビットの被処理信号に対してアドレス線が（ｎ＋ｍ）ビット構成のＲＯＭを用いることにより、複数の入出力特性のデータをもたせることができ、これを合成することにより、信号処理装置の入出力特性を容易に変更することができる。
【０００７】
【実施例】次に実施例について説明する。図１は、本発明に係る信号処理装置の基本的な実施例を示すブロック構成図である。図１において、101 は複数の非線形入出力特性をもつデータが書き込まれているＲＯＭ、102 ，103 ，104 はＤタイプフリップフロップ回路、105 はＤタイプフリップフロップ回路103 より出力されるデータを演算する演算部、106 はＤタイプフリップフロップ回路104 より出力されるデータを演算する演算部、107 は演算部105 及び106 により演算されたデータを合成するための加算部、108 はＲＯＭ101 の出力とＤタイプフリップフロップ回路102 ，103 ，104 のタイミングと演算部105 ，106 の演算とをコントロールする制御部、111 は非線形処理が施される被処理信号ＩＮの入力端子、112 は非線形処理が施された出力信号ＯＵＴの出力端子、113 はＲＯＭ101 の出力と演算部105 ，106 での演算を設定し出力信号ＯＵＴを決定する出力コントロール信号ＣＯＮＴの入力端子である。
【０００８】次に、このように構成された信号処理装置の動作について説明する。入力端子111 より入力されたｎビットの被処理信号ＩＮは、ＲＯＭ101 のアドレス線に入力される。またＲＯＭ101 のアドレス線には、制御部108 よりｍビット分のコントロール信号Ｑが入力される。被処理信号ＩＮをＲＯＭ101 のアドレス線に入力することにより、ＲＯＭ101 より所望のデータが読み出されるわけであるが、制御部108 から出力されるコントロール信号Ｑの値（α，β，γ，・・・ ）により、１つの被処理信号に対し、複数のデータが読み出される。
【０００９】ＲＯＭ101 より読み出された複数の非線形入出力特性をもつデータは、Ｄタイプフリップフロップ回路102 ，103 ，104 により同一のタイミングとしたのち、それぞれ演算部105 及び106 に入力される。演算部105 ，106 での演算は、制御部108 より送出されるコントロール信号で決定されるが、演算部105 が該演算部の入力信号について、ｙ／ｘ倍（ｘ及びｙは共に整数で、ｘ＞０，ｘ≧ｙ）の演算を行う際には、演算部106 は該演算部の入力信号について、（ｘ−ｙ）／ｘ倍の演算を行うように構成されている。上記のような演算が施された後、それぞれのデータが加算部107 により加算され、被処理信号に対して重みを１とした形で出力信号ＯＵＴが与えられる。
【００１０】一方の非線形入出力特性のデータをａ′、他方の非線形入出力特性のデータをａ″とすると、出力端子112 から出力される与えられた出力信号ＯＵＴは、ａ′ｙ／ｘ＋ａ″（ｘ−ｙ）／ｘとなる。したがってこの構成で、図２に示すようにＲＯＭに書き込まれた複数の非線形入出力特性のデータ間の範囲で、信号処理装置の入出力特性の可変が可能であり、ｍの値が大きければ非線形入出力特性のデータを、より多くＲＯＭに書き込めるので、より精度よく特性の微調整が可能となる。
【００１１】次に、図３に基づいて本発明の具体的な実施例について説明する。図３において、201 は複数の非線形入出力特性のデータが書き込まれているＲＯＭ、202 ，203 ，204 はＤタイプフリップフロップ回路、205 はＤタイプフリップフロップ回路203 からのデータをｘ倍（０≦ｘ≦８）する乗算器、206 はＤタイプフリップフロップ回路204 からのデータを（８−ｘ）倍する乗算器、207 は乗算器205及び206 により演算が施されたデータを合成するための加算器、208 は加算器207 により加算されたデータを１／８とする除算器、209 はＲＯＭ201 の出力とＤタイプフリップフロップ回路202 ，203 ，204 のタイミングと乗算器205 ，206の演算とをコントロールする制御部、211 は非線形処理が施される被処理信号ＩＮの入力端子、212 は非線形処理が施された出力信号ＯＵＴを出力する出力端子、213 は乗数ｘ及びＲＯＭ201 の出力状態を設定して出力信号ＯＵＴを決定する出力コントロール信号ＣＯＮＴの入力端子である。
【００１２】次に、このように構成した信号処理装置の動作を、図４に示すタイミングチャートを参照しながら説明する。この実施例においては、ＲＯＭ201 のアドレス線は、ｎビットの被処理信号ＩＮに対して（ｎ＋１）ビット構成のものを用いている。そしてＲＯＭ201 からは、制御部209 から出力されたＲＯＭ201 のアドレス線に入力されるコントロール信号221 が、“Ｌ”レベルのときと、“Ｈ”レベルのときとで、それぞれ異なった非線形入出力特性のデータが読み出されるようになっている。この実施例では、図５に示すように、コントロール信号221 が“Ｌ”レベルのときには、非線形特性の立ち上がりを、ｙ＝３ａ（ｙ：出力信号，ａ：入力信号）で近似したｙ＝ａ0.45の非線形入出力特性のデータ（図４では、ａ′，ｂ′，ｃ′，・・・ で示している）をＲＯＭ201 より読み出し、コントロール信号221 が“Ｈ”レベルのときには、非線形特性の立ち上がりを、ｙ＝２ａで近似したｙ＝ａ0.45の非線形入出力特性のデータ（図４では、ａ″，ｂ″，ｃ″，・・・ で示している）をＲＯＭ201 より読み出すようにしている。
【００１３】このようにして、入力端子211 より被処理信号ＩＮ（図４では、ａ，ｂ，ｃ，・・・ で示している）を、図４に示すタイミングで入力することにより、１つの被処理信号に対して、２種のデータ（ａ′，ｂ′，ｃ′，・・・ ；ａ″，ｂ″，ｃ″，・・・ ）がＲＯＭ201 より出力信号214 として読み出される。ＲＯＭ201 より読み出された出力信号214 は、Ｄタイプフリップフロップ回路202 ，203 ，204 に入力され、制御部209 からのクロックパルス222 ，223 により制御されて、Ｄタイプフリップフロップ回路203 ，204 より、入力被処理信号ＩＮと同じデータレートで、それぞれ出力信号216 （ａ′，ｂ′，ｃ′，・・・ ）及び出力信号217 （ａ″，ｂ″，ｃ″，・・・ ）として出力される。
【００１４】Ｄタイプフリップフロップ回路203 ，204 からの出力信号216 ，217 は、それぞれ乗算器205 でｘ倍、乗算器206 で（８−ｘ）倍される。そして、この乗算処理が行われた後、加算器207 で加算され、次いで加算されたデータは除算器208により１／８倍され、入力された被処理信号ＩＮに対し重みを１とし、非線形処理された出力信号ＯＵＴとして出力端子212 より出力される。
【００１５】以上のような動作により、非線形特性ｙ＝ａ0.45の立ち上がりの近似部分で、ｙ＝２ａとｙ＝３ａとの間の調整が可能となる。またｎビットの被処理信号に対するＲＯＭの（ｎ＋ｍ）ビット構成のアドレス線のｍビットを多くすることにより、ＲＯＭには、より多くの非線形入出力特性のデータの書き込みが可能であり、より高精度の調整が可能となることは明らかである。
【００１６】
【発明の効果】以上実施例に基づいて説明したように、本発明によれば、ＲＯＭのアドレス線をｎビットの被処理信号に対して（ｎ＋ｍ）ビット構成にし、ＲＯＭに複数の非線形入出力特性のデータをもたせることができるようにしたので、非線形入出力特性の微調整を容易に行うことの可能な信号処理装置を実現することができる。
【図面の簡単な説明】
【図１】本発明に係る信号処理装置の基本的な実施例を示すブロック構成図である。
【図２】図１に示した実施例におけるＲＯＭの入出力特性を示す図である。
【図３】本発明の具体的な実施例を示すブロック構成図である。
【図４】図３に示した実施例の動作を説明するためのタイミングチャートである。
【図５】図３に示した実施例におけるＲＯＭの入出力特性を示す図である。
【図６】従来の非線形信号処理装置の構成例を示す概略ブロック図である。
【図７】図６に示した従来例におけるＲＯＭの入出力特性を示す図である。
【符号の説明】
101 ＲＯＭ
102 ，103 ，104 Ｄタイプフリップフロップ回路
105 ，106 演算部
107 加算部
108 制御部
111 被処理信号入力端子
112 処理信号出力端子
113 出力コントロール信号入力端子
【特許請求の範囲】
【請求項１】 ｎビットの被処理信号に対してリードオンリメモリを用いたルックアップテーブル変換により非線形処理を施す信号処理装置において、前記リードオンリメモリのアドレス線をｎビットの被処理信号に対して（ｎ＋ｍ）ビット構成にし、該リードオンリメモリに複数の非線形入出力特性のデータをもたせたことを特徴とする信号処理装置。
【請求項２】 前記リードオンリメモリから選択的に複数の非線形入出力特性のデータを読み出す制御手段と、該リードオンリメモリから読み出された前記複数のデータを合成する手段とを備えていることを特徴とする請求項１記載の信号処理装置。
【請求項１】 ｎビットの被処理信号に対してリードオンリメモリを用いたルックアップテーブル変換により非線形処理を施す信号処理装置において、前記リードオンリメモリのアドレス線をｎビットの被処理信号に対して（ｎ＋ｍ）ビット構成にし、該リードオンリメモリに複数の非線形入出力特性のデータをもたせたことを特徴とする信号処理装置。
【請求項２】 前記リードオンリメモリから選択的に複数の非線形入出力特性のデータを読み出す制御手段と、該リードオンリメモリから読み出された前記複数のデータを合成する手段とを備えていることを特徴とする請求項１記載の信号処理装置。
【図１】
【図２】
【図３】
【図５】
【図６】
【図７】
【図４】
【図２】
【図３】
【図５】
【図６】
【図７】
【図４】
【公開番号】特開平６−１３３１８７
【公開日】平成６年（１９９４）５月１３日
【国際特許分類】
【出願番号】特願平４−３０４４３８
【出願日】平成４年（１９９２）１０月１９日
【出願人】（００００００３７６）オリンパス光学工業株式会社 (11,466)
【公開日】平成６年（１９９４）５月１３日
【国際特許分類】
【出願日】平成４年（１９９２）１０月１９日
【出願人】（００００００３７６）オリンパス光学工業株式会社 (11,466)
[ Back to top ]