信号分配回路の設計方法、信号分配器の設計方法、信号分配回路の設計プログラム、及び信号分配器の設計プログラム
【課題】入力信号を分配する信号分配回路又は信号分配器のマルチバンド化や反射特性の広帯域化を実現することを目的とする。
【解決手段】信号分配回路又は信号分配器を設計する場合、まず、当該分配回路又は分配器の回路パターンを示すパターンデータ、入力及び各出力の負荷インピーダンス、出力間の電力分配比、及び下側周波数に対する上側周波数の周波数比の入力を受け付ける。続いて、一方の多段変成器部に関する偶モード等価回路及び奇モード等価回路を算出する。続いて、受け付けたデータ、及び算出した二つの等価回路に基づいて、一方の多段変成器部を構成する各伝送線路の特性インピーダンスを算出する。続いて、算出された各特性インピーダンスに電力分配比を乗ずることで、他方の多段変成器部を構成する各伝送線路の特性インピーダンスを算出する。最後に、算出された各特性インピーダンスを出力する。
【解決手段】信号分配回路又は信号分配器を設計する場合、まず、当該分配回路又は分配器の回路パターンを示すパターンデータ、入力及び各出力の負荷インピーダンス、出力間の電力分配比、及び下側周波数に対する上側周波数の周波数比の入力を受け付ける。続いて、一方の多段変成器部に関する偶モード等価回路及び奇モード等価回路を算出する。続いて、受け付けたデータ、及び算出した二つの等価回路に基づいて、一方の多段変成器部を構成する各伝送線路の特性インピーダンスを算出する。続いて、算出された各特性インピーダンスに電力分配比を乗ずることで、他方の多段変成器部を構成する各伝送線路の特性インピーダンスを算出する。最後に、算出された各特性インピーダンスを出力する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ波信号を分配する信号分配回路又はその回路を備える信号分配器を設計するための方法及びプログラムに関する。
【背景技術】
【０００２】
従来から、様々な信号分配器やその設計方法が知られている。例えば下記非特許文献１には、構造的に非対称で電力配分比を任意に設定できる単一区間構造の信号分配器が開示されている。また下記非特許文献２には、単一区間構造の非対称ウィルキンソン２分配器を設計する方法が記載されている。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】H.-R. Ahn and I. Wolff, “General design equations, small-sized impedancetransformers, and their application to small-sized three-port 3-dB powerdividers,” IEEE Trans. Microw. Theory Tech., vol.49, pp. 1277-1288, July 2001.
【非特許文献２】I. Sakagami, W. Xiaolong, K. Takahashi and S. Okamura, "Re-considerationson a two-way Wilkinson power divider with different loads and power ratio,”Proc. 2009 IEEE Inter. Conf. on Antennas, Propagation and Systems, Dec. 2009.
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記非特許文献１，２はいずれも単一区間構造の信号分配器に関するものであるが、多周波共用（マルチバンド化）を実現したり、入力端子あるいは出力端子における反射特性を広帯域に亘って向上させたりするためには（反射特性の広帯域化）、多段構造（複数区間構造）の信号分配器が望ましい。
【０００５】
そこで本発明は、入力信号を分配する信号分配回路又は信号分配器のマルチバンド化や反射特性の広帯域化を実現することが可能な信号分配回路の設計方法、信号分配器の設計方法、信号分配回路の設計プログラム、及び信号分配器の設計プログラムを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の信号分配回路の設計方法は、情報処理装置により実行される、入力信号を分配する信号分配回路の設計方法であって、入力、第１出力、第２出力、該入力と該第１出力とを接続する第１多段変成器部、及び該入力と該第２出力とを接続する第２多段変成器部を備える信号分配回路の回路パターンを示すパターンデータと、入力の負荷インピーダンスと、第１出力及び第２出力の負荷インピーダンスと、出力間の電力分配比と、下側周波数に対する上側周波数の周波数比の入力を受け付ける受付ステップと、入力、第１出力、及び第１多段変成器部を有する部分についての、偶モード等価回路及び奇モード等価回路を算出する回路算出ステップと、入力及び第１出力の負荷インピーダンスと、周波数比と、偶モード等価回路と、奇モード等価回路とに基づいて、第１多段変成器部を構成する各伝送線路の特性インピーダンスを算出する第１インピーダンス算出ステップと、第１インピーダンス算出ステップにおいて算出された各特性インピーダンスに電力分配比を乗ずることで、第２多段変成器部を構成する各伝送線路の特性インピーダンスを算出する第２インピーダンス算出ステップと、第１インピーダンス算出ステップ及び第２インピーダンス算出ステップにおいて算出された各特性インピーダンスを出力する出力ステップと、を含むことを特徴とする。
【０００７】
本発明の信号分配回路の設計プログラムは、入力信号を分配する信号分配回路の設計をコンピュータに実行させるための、信号分配回路の設計プログラムであって、コンピュータに、入力、第１出力、第２出力、該入力と該第１出力とを接続する第１多段変成器部、及び該入力と該第２出力とを接続する第２多段変成器部を備える信号分配回路の回路パターンを示すパターンデータと、入力の負荷インピーダンスと、第１出力及び第２出力の負荷インピーダンスと、出力間の電力分配比と、下側周波数に対する上側周波数の周波数比の入力を受け付ける受付機能と、入力、第１出力、及び第１多段変成器部を有する部分についての、偶モード等価回路及び奇モード等価回路を算出する回路算出機能と、入力及び第１出力の負荷インピーダンスと、周波数比と、偶モード等価回路と、奇モード等価回路とに基づいて、第１多段変成器部を構成する各伝送線路の特性インピーダンスを算出する第１インピーダンス算出機能と、第１インピーダンス算出機能により算出された各特性インピーダンスに電力分配比を乗ずることで、第２多段変成器部を構成する各伝送線路の特性インピーダンスを算出する第２インピーダンス算出機能と、第１インピーダンス算出機能及び第２インピーダンス算出機能により算出された各特性インピーダンスを出力する出力機能と、を実現させることを特徴とする。
【０００８】
このような発明によれば、一方の多段変成器部を構成する伝送線路の特性インピーダンスが算出され、続いて、その特性インピーダンスに電力分配比を乗ずることで、他方の多段変成器部を構成する伝送線路の特性インピーダンスが算出される。これにより、多段変成器を備え、マルチバンド化や反射特性の広帯域化を可能とする信号分配回路を設計することができる。言い換えれば、入力信号を分配する信号分配回路のマルチバンド化や反射特性の広帯域化を実現することができる。
【０００９】
本発明の信号分配回路の設計方法は、第１多段変成器部及び第２多段変成器部の間に設けられた吸収抵抗の抵抗値を算出する抵抗値算出ステップを更に含み、回路算出ステップでは、入力、第１出力、第１多段変成器部、及び吸収抵抗の第１多段変成器部側の成分を有する部分についての、偶モード等価回路及び奇モード等価回路が算出され、抵抗値算出ステップでは、入力及び第１出力の負荷インピーダンスと、周波数比と、偶モード等価回路と、奇モード等価回路と、電力分配比とに基づいて、吸収抵抗の抵抗値が算出され、出力ステップでは、更に、抵抗値算出ステップにおいて算出された抵抗値が出力されてもよい。
【００１０】
本発明の信号分配回路の設計プログラムは、コンピュータに更に、第１多段変成器部及び第２多段変成器部の間に設けられた吸収抵抗の抵抗値を算出する抵抗値算出機能を実現させ、回路算出機能により、入力、第１出力、第１多段変成器部、及び吸収抵抗の第１多段変成器部側の成分を有する部分についての、偶モード等価回路及び奇モード等価回路が算出され、抵抗値算出機能により、入力及び第１出力の負荷インピーダンスと、周波数比と、偶モード等価回路と、奇モード等価回路と、電力分配比とに基づいて、吸収抵抗の抵抗値が算出され、出力機能により、更に、抵抗値算出機能により算出された抵抗値が出力されてもよい。
【００１１】
この場合には、更に吸収抵抗の抵抗値が算出されるので、多段変成器及び吸収抵抗を備え、マルチバンド化や反射特性の広帯域化を可能とする信号分配回路を設計することができる。
【００１２】
本発明の信号分配回路の設計方法では、第１多段変成器部及び第２多段変成器部がそれぞれ、伝送線路間に設けられたスタブを含み、第１インピーダンス算出ステップでは、更に、第１多段変成器部に含まれる各スタブの特性インピーダンスが算出され、第２インピーダンス算出ステップでは、更に、第１インピーダンス算出ステップにおいて算出された各スタブの特性インピーダンスに電力分配比を乗ずることで、第２多段変成器部に含まれる各スタブの特性インピーダンスが算出されてもよい。
【００１３】
本発明の信号分配回路の設計プログラムでは、第１多段変成器部及び第２多段変成器部がそれぞれ、伝送線路間に設けられたスタブを含み、第１インピーダンス算出機能により、更に、第１多段変成器部に含まれる各スタブの特性インピーダンスが算出され、第２インピーダンス算出機能により、更に、第１インピーダンス算出機能により算出された各スタブの特性インピーダンスに電力分配比を乗ずることで、第２多段変成器部に含まれる各スタブの特性インピーダンスが算出されてもよい。
【００１４】
この場合には、更にスタブの特性インピーダンスが算出されるので、多段変成器及びスタブを備え、マルチバンド化や反射特性の広帯域化を可能とする信号分配回路を設計することができる。
【００１５】
本発明の信号分配回路の設計方法では、信号分配回路が入力信号を不均等に分配してもよい。
【００１６】
本発明の信号分配回路の設計プログラムでは、信号分配回路が入力信号を不均等に分配してもよい。
【００１７】
本発明の信号分配器の設計方法は、情報処理装置により実行される、一又は複数の信号分配回路を備える信号分配器の設計方法であって、各信号分配回路が、上記の信号分配回路の設計方法により設計される、ことを特徴とする。
【００１８】
本発明の信号分配器の設計プログラムは、一又は複数の信号分配回路を備える信号分配器の設計をコンピュータに実行させるための、信号分配器の設計プログラムであって、上記の信号分配回路の設計プログラムを含み、コンピュータが、上記の信号分配回路の設計プログラムにより、各信号分配回路の設計を実行する、ことを特徴とする。
【００１９】
この場合には、信号分配器を構成する各信号分配回路について、一方の多段変成器部を構成する伝送線路の特性インピーダンスが算出され、続いて、その特性インピーダンスに電力分配比を乗ずることで、他方の多段変成器部を構成する伝送線路の特性インピーダンスが算出される。これにより、入力信号を分配する信号分配器のマルチバンド化や反射特性の広帯域化を実現することができる。
【００２０】
本発明の信号分配器の設計方法では、一又は複数の信号分配回路の少なくとも一つが入力信号を不均等に分配してもよい。
【００２１】
本発明の信号分配器の設計プログラムでは、一又は複数の信号分配回路の少なくとも一つが入力信号を不均等に分配してもよい。
【発明の効果】
【００２２】
このような信号分配回路の設計方法及び設計プログラムによれば、一方の多段変成器部を構成する伝送線路の特性インピーダンスが算出され、続いて、その特性インピーダンスに電力分配比を乗ずることで、他方の多段変成器部を構成する伝送線路の特性インピーダンスが算出されるので、マルチバンド化や反射特性の広帯域化を可能とする信号分配回路を設計することができる。言い換えれば、入力信号を分配する信号分配回路のマルチバンド化や反射特性の広帯域化を実現することができる。
【００２３】
また、このような信号分配器の設計方法及び設計プログラムによれば、信号分配器を構成する各信号分配回路について上記と同様に特性インピーダンスが算出される。よって、入力信号を分配する信号分配器のマルチバンド化や反射特性の広帯域化を実現することができる。
【図面の簡単な説明】
【００２４】
【図１】単一区間ウィルキンソン２分配器の回路図である。
【図２】（ａ）は、図１に示す分配器のアームＢ（上側部分）の偶モード等価回路を示す図であり、（ｂ）は当該分配器のアームＣ（下側部分）の偶モード等価回路を示す図である。
【図３】（ａ）は、図１に示す分配器のアームＢ（上側部分）の奇モード等価回路を示す図であり、（ｂ）は当該分配器のアームＣ（下側部分）の奇モード等価回路を示す図である。
【図４】２区間ウィルキンソン２分配器の回路図である。
【図５】（ａ）は、図４に示す分配器のアームＢ´（上側部分）の偶モード等価回路を示す図であり、（ｂ）は当該分配器のアームＣ´（下側部分）の偶モード等価回路を示す図である。
【図６】（ａ）は、図４に示す分配器のアームＢ´（上側部分）の奇モード等価回路を示す図であり、（ｂ）は当該分配器のアームＣ´（下側部分）の奇モード等価回路を示す図である。
【図７】第１実施形態に係る設計方法を実行する情報処理装置のハードウェア構成を示す図である。
【図８】図７に示す情報処理装置の機能構成を示すブロック図である。
【図９】電力配分比が２で、上側及び下側の周波数比が２である場合の２区間ウィルキンソン２分配器の設計図の例を示す図である。
【図１０】図７に示す情報処理装置の動作を示すフローチャートである。
【図１１】図９に示す分配器の挿入損を示すグラフである。
【図１２】図９に示す分配器の反射損を示すグラフである。
【図１３】図９に示す分配器のアイソレーション特性を示すグラフである。
【図１４】比較例として示す、電力配分比が２である場合の単一区間ウィルキンソン２分配器の設計図の例を示す図である。
【図１５】（ａ），（ｂ）は、図１４に示す分配器の挿入損を示すグラフである。
【図１６】図１４に示す分配器の反射損を示すグラフである。
【図１７】図１４に示す分配器のアイソレーション特性を示すグラフである。
【図１８】第１実施形態に係る設計プログラムの構成を示す図である。
【図１９】図４に示す回路図に対応する信号分配器の写真である。
【図２０】図１９に示す分配器の挿入損を示すグラフである。
【図２１】（ａ）〜（ｃ）は、図１９に示す分配器の反射損を示すグラフである。
【図２２】図１９に示す分配器のアイソレーション特性を示すグラフである。
【図２３】図１９に示す分配器の位相特性を示すグラフである。
【図２４】二つの分配回路を備える信号分配器の写真である。
【図２５】図２４に示す信号分配器の２段目部分の等価回路を示す図である。
【図２６】図２４に示す分配器の挿入損を示すグラフである。
【図２７】（ａ）〜（ｄ）は、図２４に示す分配器の反射損を示すグラフである。
【図２８】（ａ）〜（ｃ）は、図２４に示す分配器のアイソレーション特性を示すグラフである。
【図２９】図２４に示す分配器の出力端子間の位相差特性を示すグラフである。
【図３０】オープンスタブを備える２区間変成器の等価回路を示す図である。
【図３１】図３０に示す等価回路における特性インピーダンスと周波数比との関係を示すチャートである。
【図３２】オープンスタブを備えた２区間ウィルキンソン２分配器の回路図である。
【図３３】（ａ）は、図３２に示すアームＢ”（上側部分）の偶モード等価回路を示す図であり、（ｂ）は当該分配器のアームＣ”（下側部分）の偶モード等価回路を示す図である。
【図３４】（ａ）は、図３２に示すアームＢ”（上側部分）の奇モード等価回路を示す図であり、（ｂ）は当該分配器のアームＣ”（下側部分）の奇モード等価回路を示す図である。
【図３５】図３２に示す回路図に対応する信号分配器の写真である。
【図３６】図３５に示す分配器の挿入損を示すグラフである。
【図３７】（ａ），（ｂ）は、図３５に示す分配器の反射損を示すグラフである。
【図３８】図３５に示す分配器のアイソレーション特性を示すグラフである。
【図３９】二つのオープンスタブ付き分配回路を備える信号分配器の回路図である。
【図４０】図３９に示す信号分配器の２段目部分の等価回路を示す図である。
【図４１】図３９に示す回路図に対応する信号分配器の写真である。
【図４２】（ａ）〜（ｃ）は、図４１に示す分配器の挿入損を示すグラフである。
【図４３】（ａ）〜（ｄ）は、図４１に示す分配器の反射損を示すグラフである。
【図４４】（ａ）〜（ｃ）は、図４１に示す分配器のアイソレーション特性を示すグラフである。
【図４５】図４１に示す分配器の位相特性を示すグラフである。
【発明を実施するための形態】
【００２５】
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において同一又は同等の要素には同一の符号を付し、重複する説明を省略する。
【００２６】
（第１実施形態）
図１〜６を用いて、第１実施形態に係る信号分配器の設計方法の理論を説明する。理解を容易にするために、まずは単一区間ウィルキンソン２分配器の設計理論について説明する。
【００２７】
図１の回路図Ｃ１で表される分配器は、入力端子＃１、出力端子＃２、及び出力端子＃３を備えている。入力端子＃１と出力端子＃２とは、伝送線路Ｌ１から成る第１変成器部Ｔ１により接続されており、入力端子＃１と出力端子＃３とは、伝送線路Ｌ２から成る第２変成器部Ｔ２により接続されている。二つの出力端子＃２，＃３の間には、抵抗値がＲである吸収抵抗（アイソレーション抵抗）が設けられている。以下では、第１変成器部Ｔ１をアームＢともいい，第２変成器部Ｔ２をアームＣともいう。
【００２８】
入力端子＃１、出力端子＃２、出力端子＃３の負荷インピーダンスはそれぞれ、Ｒａ、Ｒｂ、Ｒｃである。また、伝送線路Ｌ１の特性インピーダンス及び電気長をそれぞれＺｂ、θｂとし、伝送線路Ｌ２の特性インピーダンス及び電気長をそれぞれＺｃ、θｃとする。
【００２９】
回路図Ｃ１のアドミタンス行列（Ｙ行列）は次式で与えられる。
【数１】
ここで、Ｙｂ＝１／Ｚｂ、Ｙｃ＝１／Ｚｃ、Ｇ＝１／Ｒである。このＹ行列は次のように正規化される。
【数２】
この正規化されたＹ行列と単位行列［Ｅ］とを用いて、Ｓ行列は以下のように定義される。
【数３】
【００３０】
回路図Ｃ１は、中心周波数において以下の条件を満たす必要がある。
Ｓｉｉ＝Ｓ２３＝０ （ただし、ｉ＝１，２，３）
ｋ＝｜Ｓ２１｜／｜Ｓ３１｜
ここで、ｋ２は中心周波数における出力端子＃２と出力端子＃３との電力分配比であり、ここでは、出力端子＃２からの出力が出力端子＃３からの出力のｋ２倍であるとする。
【００３１】
これらの条件と、θｂ＝θｃ＝θという仮定より、
Ｇ＝ＲａＹｂＹｃ
というアイソレーション条件、及び
ｋ２＝Ｒｃ／Ｒｂ＝Ｚｃ／Ｚｂ
という電力分配比に関する条件が得られる。すなわち、出力端子＃２からの出力が出力端子＃３からの出力のｋ２倍であるならば、出力端子＃３側（アームＣ）の特性インピーダンスＺｃ及び負荷インピーダンスＲｃはそれぞれ、出力端子＃２側（アームＢ）の特性インピーダンスＺｂ及び負荷インピーダンスＲｂのｋ２倍である。
【００３２】
負荷インピーダンスＲａ、Ｒｂ、Ｒｃ及び電力分配比ｋ２より、特性インピーダンスＺｂ、Ｚｃ及び吸収抵抗の抵抗値Ｒはそれぞれ下記のように規定される。
Ｚｂ２＝（１＋ｋ−２）ＲａＲｂ
Ｚｃ２＝（１＋ｋ２）ＲａＲｃ
Ｒ＝（１＋ｋ２）Ｒｂ
【００３３】
図２（ａ）にアームＢの偶モード等価回路Ｃ２を示し、図２（ｂ）にアームＣの偶モード等価回路Ｃ３を示す。Γ#1bevは等価回路Ｃ２における入力端子＃１からの反射係数であり、Γ#1cevは等価回路Ｃ３における入力端子＃１からの反射係数である。また、Γ#2bevは等価回路Ｃ２における出力端子＃２からの反射係数であり、Γ#3cevは等価回路Ｃ３における出力端子＃３からの反射係数である。偶モードにおいては、入力端子＃１のアームＢ側の入力端子インピーダンスＺｂ０及びアームＣ側の入力端子インピーダンスＺｃ０はそれぞれ以下のように表される。
Ｚｂ０＝（１＋ｋ２）Ｒａ／ｋ２
Ｚｃ０＝ｋ２Ｚｂ０
【００３４】
図３（ａ）にアームＢの奇モード等価回路Ｃ４を示し、図３（ｂ）にアームＣの奇モード等価回路Ｃ５を示す。Γ#2bodは等価回路Ｃ４における出力端子＃２からの反射係数であり、Γ#3codは等価回路Ｃ５における出力端子＃３からの反射係数である。
【００３５】
アームＣのすべてのインピーダンスは対応するアームＢのインピーダンスのｋ２倍なので、対応する反射係数は下記式のように等しくなる。
Γ#1bev＝Γ#1cev，Γ#2bev＝Γ#3cev，Γ#2bod＝Γ#3cod
【００３６】
このことは、単一区間ウィルキンソン信号分配器の周波数特性が、アームＢ及びアームＣのどちらか一方の、偶モード及び奇モードの等価回路により定まることを意味する。
【００３７】
以上を踏まえて、次に２区間ウィルキンソン２分配器の設計理論について説明する。図４の回路図Ｃ１´で表される分配器は、入力端子＃１、出力端子＃２、及び出力端子＃３を備えている。すなわち、この分配器は、入力端子＃１から入力された信号を出力端子＃２，＃３に分配する一つの信号分配回路で構成されている。入力端子＃１と出力端子＃２とは、直列に接続された二つの伝送線路Ｌ１２，Ｌ１１から成る第１変成器部Ｔ１´により接続されており、入力端子＃１と出力端子＃３とは、直列に接続された二つの伝送線路Ｌ２２，Ｌ２１から成る第２変成器部Ｔ２´により接続されている。すなわち、二つの変成器部Ｔ１´，Ｔ２´はそれぞれ２段の変成器となっている。
【００３８】
各伝送線路の電気長θは、中心周波数の１／４波長である。伝送線路Ｌ１１及び出力端子＃２の境界点と、伝送線路Ｌ２１及び出力端子＃３の境界点との間には、抵抗値がＲ１である吸収抵抗が設けられている。二つの伝送線路Ｌ１１，Ｌ１２の境界点と、二つの伝送線路Ｌ２１，Ｌ２２の境界点との間には、抵抗値がＲ２である吸収抵抗が設けられている。以下では、変成器部Ｔ１´，Ｔ２´をそれぞれ、アームＢ´，Ｃ´ともいう。
【００３９】
入力端子＃１、出力端子＃２、出力端子＃３の負荷インピーダンスはそれぞれ、Ｒａ、Ｒｂ、Ｒｃである。また、伝送線路Ｌ１１，Ｌ１２の特性インピーダンスをそれぞれＺｂ１、Ｚｂ２とし、伝送線路Ｌ２１，Ｌ２２の特性インピーダンスをそれぞれＺｃ１、Ｚｃ２とする。
【００４０】
図５（ａ）にアームＢ´の偶モード等価回路Ｃ２´を示し、図５（ｂ）にアームＣ´の偶モード等価回路Ｃ３´を示す。Γ#1b2sevは等価回路Ｃ２´における入力端子＃１からの反射係数であり、Γ#1c2sevは等価回路Ｃ３´における入力端子＃１からの反射係数である。また、Γ#2b2sevは等価回路Ｃ２´における出力端子＃２からの反射係数であり、Γ#3c2sevは等価回路Ｃ３´における出力端子＃３からの反射係数である。入力端子＃１のアームＢ´側の入力端子インピーダンスＺｂ０、及びアームＣ´側の入力端子インピーダンスＺｃ０は図２の場合と同様に考慮する。
【００４１】
図６（ａ）にアームＢ´の奇モード等価回路Ｃ４´を示し、図６（ｂ）にアームＣ´の奇モード等価回路Ｃ５´を示す。Γ#2b2sodは等価回路Ｃ４´における出力端子＃２からの反射係数であり、Γ#3c2sodは等価回路Ｃ５´における出力端子＃３からの反射係数である。また、抵抗値Ｒ１，Ｒ２のアームＢ´側の成分をそれぞれＲｂ１，Ｒｂ２とし、抵抗値Ｒ１，Ｒ２のアームＣ´側の成分をそれぞれＲｃ１，Ｒｃ２とする。
【００４２】
アームＢ´内の特定のインピーダンスとアームＣ´内の対応インピーダンスとの関係が単一区間ウィルキンソン２分配器（回路図Ｃ１）の場合と同様であれば、単一区間ウィルキンソン２分配器と同様に下記の式が成り立つ。
Γ#1b2s ev＝Γ#1c2s ev，Γ#2b2s ev＝Γ#3c2s ev，Γ#2b2s od＝Γ#3c2s od
【００４３】
したがって、２区間ウィルキンソン２分配器の周波数特性は、アームＢ´及びアームＣ´のどちらか一方の、偶モード及び奇モードの等価回路により定まる。
【００４４】
そこで、ここではアームＢ´の偶モード及び奇モードの等価回路について演算することで、下側周波数ｆ１及び上側周波数ｆ２（ｆ１＜ｆ２）のデュアルバンドを実現する２区間ウィルキンソン２分配器を設計する。周波数比ｕ＝ｆ２／ｆ１、及び中心周波数ｆ０＝（ｆ１＋ｆ２）／２を定義すると、入力整合を実現する電気長θｚは次式のように定義される。
【数４】
また、図５（ａ）に示すパラメータに基づいて、Ｋ１２＝Ｚｂ２／Ｚｂ１、及びＫ０Ｌ＝Ｚｂ０／Ｒｂを定義する。
【００４５】
すると、下記参考文献１又は２に示すような手法により、下記の三式（１）〜（３）が導かれる。
（参考文献１）I.Sakagamiand T.Wuren, “Compact multi-way power dividers for dual-band, wide-band andeasy fabrication,” 2009 IEEE MTT-S Int. Microwave Symp. Dig., pp.489-492, June2009
（参考文献２）C.Monzon, “A small dual-frequency transformer in two sections,” IEEE Trans.Microw. Theory Tech., vol.51, pp.1157-1161, Apr. 2003
【００４６】
【数５】
Ｚｂ１２＝ＲｂＺｂ０／Ｋ１２ …（２）
Ｚｂ２＝ＲｂＺｂ０／Ｚｂ１ …（３）
ただし、α＝（ｔａｎθｚ）２である。値αは二つの周波数ｆ１，ｆ２により定まるので、第１変成器部Ｔ１´を構成する各伝送線路の特性インピーダンスＺｂ１，Ｚｂ２を求めることができる。
【００４７】
第２変成器部Ｔ２´を構成する伝送線路Ｌ２１の特性インピーダンスＺｃ１は、伝送線路Ｌ１１の特性インピーダンスＺｂ１に電力分配比を乗ずることで求まる。伝送線路Ｌ２２の特性インピーダンスＺｃ２は、伝送線路Ｌ１２の特性インピーダンスＺｂ２に電力分配比を乗ずることで求まる。
【００４８】
吸収抵抗に関する成分Ｒｂ１，Ｒｂ２は、二つの周波数ｆ１，ｆ２における整合条件から求めることができる。下記参考文献３に記載されている手法を利用すると、下記の二式（４），（５）が得られる。
（参考文献３）S. B.Cohn, “A class of broadban three-port TEM-mode hybrids,” IEEE Trans. Microw.Theory Tech., vol. MTT-16, pp. 110-116, Feb.1968
【００４９】
【数６】
【数７】
二つの吸収抵抗の抵抗値Ｒ１，Ｒ２はそれぞれ次式により求まる。
Ｒ１＝（１＋ｋ２）Ｒｂ１ …（６）
Ｒ２＝（１＋ｋ２）Ｒｂ２ …（７）
【００５０】
以上により、図５，６に示す各等価回路のすべてのパラメータが定まり、その結果、図４に示す２区間ウィルキンソン２分配器の具体的な構成が得られる。
【００５１】
次に、図７〜９を用いて、第１実施形態に係る信号分配器の設計に用いる情報処理装置１０の構成を説明する。情報処理装置としては、例えばワークステーションやパーソナルコンピュータ（ＰＣ）等が挙げられるが、情報処理装置の種類はこれらに限定されない。
【００５２】
図７に示すように、情報処理装置１０は、中央処理装置（Central Processing Unit：ＣＰＵ）１１と、プログラムやデータを格納するためのハードディスク装置１２と、主メモリ１３と、キーボードやマウス等の入力装置１４と、ＣＲＴ（Cathode Ray Tube）等の表示装置１５と、磁気テープやＲＯＭ等の記録媒体１７を読み取る読取装置１６とを含んで構成されている。ハードディスク装置１２、主メモリ１３、入力装置１４、表示装置１５、及び読取装置１６は、何れも中央処理装置１１に接続されている。
【００５３】
情報処理装置１０では、プログラムを格納した記録媒体１７が読取装置１６に装着され、記録媒体１７からプログラムが読み出されてハードディスク装置１２に格納される。続いて、ハードディスク装置１２に格納されたプログラムが、中央処理装置１１により主メモリ１３上に展開して実行されて、本実施形態に係る信号分配回路又は信号分配器の設計方法、言い換えれば以下に示す各機能的構成要素が実現される。
【００５４】
図８に示すように、情報処理装置１０は機能的構成要素として入力部１０１、回路算出部１０２、パラメータ算出部１０３、及び出力部１０４を備えている。
【００５５】
入力部１０１は、信号分配回路又は信号分配器の設計に必要なデータの入力を受け付ける手段である。例えば入力部１０１は、図４に示すような多段ウィルキンソン２分配器の回路パターンを示すパターンデータ、及び当該分配器の条件の入力を受け付ける。多段ウィルキンソン２分配器の条件とは、入力端子＃１、出力端子＃２、及び出力端子＃３の負荷インピーダンスＲａ，Ｒｂ、Ｒｃ、一方の出力端子に対する他方の出力端子の電力分配比ｋ２、及び周波数比ｕ＝ｆ２／ｆ１である。入力部１０１は受け付けたこれらのデータを回路算出部１０２に出力する。
【００５６】
回路算出部１０２は、入力されたデータに基づいて、一方の多段変成器部に関する偶モード等価回路及び奇モード等価回路を算出する手段である。図５，６に示す例の場合には、回路算出部１０２は、アームＢ´についての偶モード等価回路Ｃ２´及び奇モード等価回路Ｃ４´を算出してもよい。もちろん、回路算出部１０２は、アームＣ´についての偶モード等価回路Ｃ３´及び奇モード等価回路Ｃ５´を算出してもよい。回路算出部１０２は、算出した等価回路のデータと、入力された各種データとをパラメータ算出部１０３に出力する。
【００５７】
パラメータ算出部１０３は、入力部１０１により受け付けられた各種データと回路算出部１０２で算出された等価回路のデータとに基づいて、入力された回路パターンの各構成要素のパラメータを算出する手段である。パラメータ算出部１０３は、上記式（１）〜（３）の処理などを含むプログラムを実行することで、一方の出力端子と接続する変成器部を構成する各伝送線路の特性インピーダンスを算出する。続いてパラメータ算出部１０３は、一方の変成器部の各特性インピーダンスに電力分配比ｋ２を乗ずることで、他方の出力端子と接続する変成器部を構成する各伝送線路の特性インピーダンスを算出する。加えて、パラメータ算出部１０３は、上記式（４）〜（７）の処理などを含むプログラムを実行することで各吸収抵抗の抵抗値を算出する。そして、パラメータ算出部１０３は算出したこれらの値を出力部１０４に出力する。
【００５８】
出力部１０４は、上記のように算出されたパラメータを出力する手段である。出力部１０４は、入力されたパラメータと回路パターンとに基づく設計図を表示装置１５に表示してもよいし、当該パラメータ及び回路パターンのデータをハードディスク１２に格納したりしてもよい。また、出力部１０４はそれらのデータを別の情報処理装置に送信してもよい。
【００５９】
例えば出力部１０４は、図９に示すような２区間ウィルキンソン２分配器ＰＤ１の設計図を表示装置１５に表示する。この設計図は、入力端子Ｔｅｒｍ１、出力端子Ｔｅｒｍ２、及び出力端子Ｔｅｒｍ３の負荷インピーダンスＲａ，Ｒｂ、Ｒｃをそれぞれ５０Ω，５０Ω，１００Ωとし、出力端子Ｔｅｒｍ３に対する出力端子Ｔｅｒｍ２の電力分配比ｋ２を２とし、周波数比ｕを２とした場合の結果である。分配器ＰＤ１において、出力端子Ｔｅｒｍ２側の二つの伝送線路の特性インピーダンスはそれぞれ５７．２４５Ω，６５．５０５Ωであり、出力端子Ｔｅｒｍ３側の二つの伝送線路の特性インピーダンスはその２倍、すなわち１１４．４９Ω，１３１．０１Ωである。また二つの吸収抵抗の抵抗値Ｒ１，Ｒ２はそれぞれ３２４．０５Ω，１４９．０３Ωである。
【００６０】
次に、図１０を用いて、図７，８に示す情報処理装置１０の動作を説明するとともに本実施形態に係る信号分配回路又は信号分配器の設計方法について説明する。
【００６１】
まず、入力部１０１が回路パターンのデータや設計に必要なパラメータ（負荷インピーダンスや電力分配比など）の入力を受け付ける（ステップＳ１１、受付ステップ）。続いて、回路算出部１０２が、入力されたデータに基づいて、一方の変成器部に関する偶モード等価回路及び奇モード等価回路を算出する（ステップＳ１２、回路算出ステップ）。
【００６２】
続いて、パラメータ算出部１０３が、入力されたデータと算出された各等価回路とに基づいて、一方の変成器部を構成する各伝送線路の特性インピーダンスを算出する（ステップＳ１３、第１インピーダンス算出ステップ）。続いてパラメータ算出部１０３は、算出した一方の変成器部の各特性インピーダンスに電力分配比ｋ２を乗ずることで、他方の変成器部を構成する各伝送線路の特性インピーダンスを算出する（ステップＳ１４、第２インピーダンス算出ステップ）。更に、パラメータ算出部１０３は各吸収抵抗の抵抗値を算出する（ステップＳ１５、抵抗値算出ステップ）。
【００６３】
そして最後に、出力部１０４が算出結果を所定の方法で出力する（ステップＳ１６、出力ステップ）。これにより、情報処理装置１０のユーザは信号分配器の具体的な構成を得ることができる。
【００６４】
次に、図１１〜１７を用いて、２区間ウィルキンソン２分配器の諸特性を単一区間ウィルキンソン２分配器のものと比較しつつ説明する。図１１〜１３はそれぞれ、図９に示す分配器ＰＤ１の挿入損（伝送特性）、反射損（反射特性）、及びアイソレーション特性を示すグラフである。図１４は比較のために示す単一区間ウィルキンソン２分配器ＰＤ２の設計図であり、図１５〜１７はそれぞれ、当該分配器ＰＤ２の挿入損、反射損、及びアイソレーション特性を示すグラフである。図１１〜１３，１４〜１６のグラフの横軸はいずれも周波数である。
【００６５】
図１１のグラフにおける線ａ２，ａ３はそれぞれ、分配器ＰＤ１の出力端子Ｔｅｒｍ２，Ｔｅｒｍ３の挿入損を示している。図１１に示すように、周波数が下側周波数ｆ１又は上側周波数ｆ２であるときには、出力端子Ｔｅｒｍ２の挿入損は−１．７６ｄＢであり、出力端子Ｔｅｒｍ３の挿入損は−４．７７ｄＢであった。一方、図１５のグラフにおける線ｄ２，ｄ３はそれぞれ、分配器ＰＤ２の出力端子Ｔｅｒｍ２，Ｔｅｒｍ３の挿入損を示している。中心周波数がｆ０であるときのこれら出力端子Ｔｅｒｍ２，Ｔｅｒｍ３の挿入損は、分配器ＰＤ１の場合と同じであった。
【００６６】
図１２のグラフにおける線ｂ１，ｂ２，ｂ３はそれぞれ、分配器ＰＤ１の入力端子Ｔｅｒｍ１、出力端子Ｔｅｒｍ２、及び出力端子Ｔｅｒｍ３の反射損を示している。一方、図１６のグラフにおける線ｅ１，ｅ２，ｅ３はそれぞれ、分配器ＰＤ２の入力端子Ｔｅｒｍ１、出力端子Ｔｅｒｍ２、及び出力端子Ｔｅｒｍ３の反射損を示している。双方のグラフを比較すると、マイクロ波信号の分配器において一般的によく使われる仕様である−２０ｄＢ以下に反射損が抑えられる周波数の範囲は、二段変成器を備える分配器ＰＤ１の方が広い。すなわち、分配器ＰＤ２よりも分配器ＰＤ１の方が広帯域に亘って良好な反射特性を示している。更に図１２のグラフは、下側周波数ｆ１，上側周波数ｆ２においてすべての入出力端子で整合が取れ、マルチバンド化（ここではデュアルバンド化）されていることを示している。
【００６７】
図１３，１７から分かるように、良好なアイソレーション特性を示す周波数の範囲も、二段変成器を備える分配器ＰＤ１の方が広い。すなわち、分配器ＰＤ２よりも分配器ＰＤ１の方が広帯域に亘って良好なアイソレーション特性を示している。更に、図１３からは、分配器ＰＤ１の出力端子Ｔｅｒｍ２，Ｔｅｒｍ３間の信号伝送が二つの周波数ｆ１，ｆ２において遮断される（マルチバンド化を実現できる）ことが分かる。
【００６８】
次に、図１８を用いて、コンピュータを上記情報処理装置１０として機能させるための設計プログラムを説明する。
【００６９】
設計プログラムＰ１は、メインモジュールＰ１０、入力モジュールＰ１１、回路算出モジュールＰ１２、パラメータ算出モジュールＰ１３、及び出力モジュールＰ１４を備えている。
【００７０】
メインモジュールＰ１０は、信号分配器の設計を統括的に制御する部分である。入力モジュールＰ１１、回路算出モジュールＰ１２、パラメータ算出モジュールＰ１３、及び出力モジュールＰ１４を実行することにより実現される機能は、それぞれ、情報処理装置１０の入力部１０１、回路算出部１０２、パラメータ算出部１０３、及び出力部１０４の機能と同様である。
【００７１】
設計プログラムＰ１は、例えば、ＣＤ−ＲＯＭ、ＤＶＤもしくはＲＯＭ等の記憶媒体または半導体メモリによって提供される。また、設計プログラムＰ１は、搬送波に重畳されたコンピュータデータ信号としてネットワークを介して提供されてもよい。
【００７２】
次に、図１９〜２９を用いて、上記の設計方法に基づいて試作した信号分配器について説明する。図１９は、図４に示す等価回路に対応する２区間２分配の信号分配器の写真である。この分配器を作製する際には、出力端子＃３（アームＣ´側）からの出力が出力端子＃２（アームＢ´側）の出力の２倍となるようにした。よって、アームＣ´を構成する各伝送線路の特性インピーダンスＺｃ１，Ｚｃ２は、アームＢ´を構成する各伝送線路の特性インピーダンスＺｂ１，Ｚｂ２の１／２である（電力分配比ｋ２＝１／２）。下側周波数ｆ１及び上側周波数ｆ２をそれぞれ０．８ＧＨｚ、２．０ＧＨｚとしたので、周波数比ｕはｆ２／ｆ１＝２．５である。入力端子＃１、出力端子＃２、出力端子＃３の負荷インピーダンスＲａ，Ｒｂ，Ｒｃは、それぞれ５０Ω、５０Ω、２５Ωとした。
【００７３】
以上の条件に基づいて設計した結果、各伝送線路の特性インピーダンスとしてＺｂ１＝７８．８Ω、Ｚｂ２＝９５．２Ω、Ｚｃ１＝３９．４Ω、Ｚｃ２＝４７．６Ωが得られ、吸収抵抗の抵抗値としてＲ１＝１１０．８Ω、Ｒ２＝１２６．９Ωが得られた。そして、これらの結果に基づいて、図１９に示す信号分配器を試作した。ただし、吸収抵抗は実際にはＲ１＝１１０Ω、Ｒ２＝１３０Ωとした。
【００７４】
この信号分配器の特性を図２０〜図２３に示す。図２０は挿入損を示すグラフである。グラフ中の破線はコンピュータ・シミュレーション（以下では単にシミュレーションという）の結果を示し、実線は実測値を示している。下側周波数又は上側周波数における出力端子＃２の挿入損Ｓ２１は、配分電力が１／３であるため−４．７７ｄＢでなければならないが、実測値ではー４．７７〜−５．１８ｄＢの範囲を取っている。同様に、出力端子＃３の挿入損Ｓ３１は、配分電力が２／３であることより−１．７６ｄＢでなければならないが、実測値では−１．７６〜−２．０３ｄＢの範囲を取っている。
【００７５】
図２１（ａ）〜（ｃ）はそれぞれ、入力端子＃１、出力端子＃２、出力端子＃３の反射損を示すグラフである。各グラフにおいて、破線はシミュレーションの結果を示し、実線は実測値を示している。いずれの端子においても、下側周波数及び上側周波数において実測値が−２０ｄＢ以下に抑えられた。
【００７６】
図２２はアイソレーション特性を示すグラフである。グラフ中の破線はシミュレーションの結果を示し、実線は実測値を示している。このグラフから、下側周波数及び上側周波数の周辺では良好なアイソレーション特性（−２０ｄＢ以下）が得られていることがわかる。
【００７７】
図２３は位相特性を示すグラフである。グラフ中の実線は出力端子＃２での位相特性Ｓ２１の実測値を示し、破線は出力端子＃３での位相特性Ｓ３１の実測値を示している。このグラフから、下側周波数及び上側周波数では、各出力端子から出力される信号の位相がほぼ同一であることがわかる。
【００７８】
なお、図２０〜２２のグラフが図１１〜１３のグラフと異なるのは、試作した分配器で影響を及ぼす伝送線路の線幅や導体損、薄膜抵抗のサイズ、誘電正接（タンデルタ）などが、図９に示すシミュレーション結果では考慮されていないからである。
【００７９】
図２４は、２区間２分配の信号分配回路を２個組み合わせて成る信号分配器の写真である。入力端子＃１を含む１段目の分配回路の構成は、図１９に示す信号分配器と同じである。１段目の分配回路の一方の出力はそのまま出力端子＃２とし、他方の出力には２段目の分配回路を接続した。２段目の分配回路は、１段目の分配回路から入力された信号を均等に分配し、分配された信号を出力端子＃３，＃４を介して出力する。すなわち、２段目の分配回路の電力分配比は１である。下側周波数ｆ１及び上側周波数ｆ２をそれぞれ０．８ＧＨｚ、２．０ＧＨｚとしたので、周波数比ｕはｆ２／ｆ１＝２．５である。２段目の分配回路における入力の負荷インピーダンスは２５Ωであり、出力端子＃３、出力端子＃４の負荷インピーダンスは共に５０Ωとした。したがって、図２４の信号分配器は入力端子＃１から入力された信号を均等に３分配する。出力端子＃２，＃３，＃４に至る２段目部分の等価回路を図２５に示す。
【００８０】
複数の信号分配回路を備える信号分配器に関して特性インピーダンスを求める場合には、個々の信号分配回路に対して上記ステップＳ１１〜Ｓ１６の処理（上記設計プログラムＰ１をコンピュータに実行させることで行なわれる処理）を実行すればよい。例えば、図２４に示す信号分配器の場合には、１段目、２段目の分配回路のそれぞれに対して、上記ステップＳ１１〜Ｓ１６の処理を実行すればよい。したがって、１段目の分配回路を構成する各伝送線路の特性インピーダンスや各吸収抵抗の抵抗値は、図１９の例と同様に求まる。２段目の分配回路について上記の条件に基づいて設計した結果、２段目の分配回路を構成する４個の伝送線路の特性インピーダンスがすべて５０Ωであり、出力側及び入力側の吸収抵抗の抵抗値がそれぞれ１７４．４Ω、１１７．２Ωであることがわかった。そして、これらの結果に基づいて、図２４に示す信号分配器を試作した。ただし、２段目の吸収抵抗は実際には１８０Ω及び１２０Ωとした。
【００８１】
図２４に示す信号分配器の特性を図２６〜図２９に示す。図２６は挿入損を示すグラフである。細い破線は出力端子＃２の挿入損Ｓ２１のシミュレーション結果を示し、太い破線は挿入損Ｓ２１の実測値を示している。細い点線は出力端子＃３の挿入損Ｓ３１のシミュレーション結果を示し、太い点線は挿入損Ｓ３１の実測値を示している。細い一点鎖線は出力端子＃４の挿入損Ｓ４１のシミュレーション結果を示し、太い一点鎖線は挿入損Ｓ４１の実測値を示している。
【００８２】
図２７（ａ）〜（ｄ）はそれぞれ、入力端子＃１、及び出力端子＃２〜＃４の反射損を示すグラフである。各グラフにおいて、破線はシミュレーションの結果を示し、実線は実測値を示している。いずれの端子においても、下側周波数及び上側周波数において反射損の実測値が−２０ｄＢ以下に抑えられた。
【００８３】
図２８（ａ）〜（ｃ）はそれぞれ、出力端子＃２，＃３間のアイソレーション特性、出力端子＃２，＃４間のアイソレーション特性、出力端子＃３，＃４間のアイソレーション特性を示すグラフである。各グラフにおいて、破線はシミュレーションの結果を示し、実線は実測値を示している。このグラフから、下側周波数及び上側周波数の周辺では良好なアイソレーション特性（−２０ｄＢ以下）が得られていることがわかる。
【００８４】
図２９は位相差特性を示すグラフであり、より具体的には、出力端子＃２、＃３間の位相差（ａｒｇＳ２１−ａｒｇＳ３１）、及び出力端子＃３、＃４間の位相差（ａｒｇＳ３１−ａｒｇＳ４１）を示している。グラフ中の破線はシミュレーションの結果を示し、実線は実測値を示している。このグラフから、下側周波数及び上側周波数では、各出力端子から出力される信号の位相差が０に近いこと、すなわち、各出力端子から出力される信号の位相がほぼ同じであることがわかる。
【００８５】
以上説明したように、本実施形態によれば、一方の多段変成器部を構成する伝送線路の特性インピーダンスが算出され、続いて、その特性インピーダンスに電力分配比を乗ずることで、他方の多段変成器部を構成する伝送線路の特性インピーダンスが算出される。これにより、多段変成器を備え、マルチバンド化や反射特性の広帯域化を可能とする信号分配回路を設計することができる。言い換えれば、入力信号を分配する信号分配器のマルチバンド化や反射特性の広帯域化を実現することができる。
【００８６】
複数の信号分配回路を備える信号分配器を設計する場合には、各信号分配回路について上記と同様に特性インピーダンスが算出される。したがって、信号分配器を構成する信号分配回路が一つであっても複数であっても、当該信号分配器のマルチバンド化や反射特性の広帯域化を実現することができる。
【００８７】
また本実施形態によれば、吸収抵抗の抵抗値が算出されるので、多段変成器及び吸収抵抗を備え、マルチバンド化や反射特性の広帯域化を可能とする信号分配回路及び信号分配器を設計することができる。
【００８８】
（第２実施形態）
第１実施形態では吸収抵抗を備える信号分配器について説明したが、吸収抵抗以外の要素を備える信号分配器の設計にも本発明を適用することができる。例えば、スタブを備える信号分配器の設計に本発明を適用してもよい。第２実施形態では、オープンスタブを備える信号分配器の設計手法を説明する。上記の情報処理装置１０や設計プログラムＰ１は、オープンスタブを備える信号分配回路あるいは信号分配器の設計用に修正する必要はあるが、基本的な構成を変えることなく用いることができる。
【００８９】
まず、図３０，３１を用いて、オープンスタブを備える２区間変成器の前提を説明する。図３０の等価回路において、ＲＳ，ＲＬはそれぞれ、信号源側のインピーダンス、負荷側のインピーダンスを示し、Ｚ１，Ｚ２は各伝送線路の特性インピーダンスを示している。また、θは電気長であり、Ｚopen，θopenはそれぞれ、オープンスタブの特性インピーダンス及び電気長である。ここではθ＝θopenとする。また、図３０の等価回路は、中心周波数における特性インピーダンスが
【数８】
である１区間変成器と、下側周波数ｆ１及び上側周波数ｆ２で等価になるものとする。
【００９０】
このとき、図３０の等価回路全体のＦマトリックスは
【数９】
で示され、上記の等価性より、
【数１０】
【数１１】
となる。ここで、Ｙinはオープンスタブに対する入力アドミタンスである。
【００９１】
また、回路を小型にすることを考慮して、下側周波数ｆ１に対応する電気長θ１を
【数１２】
とする。
【００９２】
θ＝θopenであり、また、
【数１３】
であるから、Ｙin＝Ｙinopenより、
【数１４】
となる。なお、Ｙinopenはオープンスタブの入力アドミタンスである。
【００９３】
図３１は、ＲＳを５０Ωとしたときの、上記式（８）〜（１０）から得られる特性インピーダンスと周波数比との関係を示すチャートである。このチャートは回路設計の際に用いられる。
【００９４】
ここで、式（９）よりθ１＜π／２である。更に、Ｚopen＞０及び式（１０）より、０＜θ１＜π／４でなければならない。上側周波数ｆ２に対応する電気長θ２はθ２＝π−θ１だから、０＜θ１＜π／４という制約条件は、周波数比ｕの制約条件ｕ＝ｆ２／ｆ１＞３に置き換えることができる。
【００９５】
このような２区間変成器の理論を前提として、オープンスタブ付きの２区間ウィルキンソン２分配器の設計理論を説明する。図３２の回路図Ｄ１で示される分配器は、入力端子＃１、出力端子＃２、及び出力端子＃３を備えている。入力端子＃１と出力端子＃２とは、直列に接続された二つの伝送線路Ｌ３１，Ｌ３２から成る第１変成器部Ｔ３（アームＢ”）により接続されており、入力端子＃１と出力端子＃３とは、直列に接続された二つの伝送線路Ｌ４１，Ｌ４２から成る第２変成器部Ｔ４（アームＣ”）により接続されている。すなわち、二つの変成器部Ｔ３，Ｔ４はそれぞれ２段の変成器となっている。伝送線路Ｌ３１，Ｌ３２の境界にはオープンスタブＳＴ３が設けられており、伝送線路Ｌ４１，Ｌ４２の境界にはオープンスタブＳＴ４が設けられている。伝送線路Ｌ３２及び出力端子＃２の境界点と、伝送線路Ｌ４２及び出力端子＃３の境界点との間には、抵抗値がＲである吸収抵抗が設けられている。
【００９６】
入力端子＃１、出力端子＃２、出力端子＃３の負荷インピーダンスはそれぞれ、Ｒａ、Ｒｂ、Ｒｃである。各伝送線路及び各オープンスタブの電気長はθである。また、伝送線路Ｌ３１，Ｌ３２の特性インピーダンスをそれぞれＺｂ１、Ｚｂ２とし、伝送線路Ｌ４１，Ｌ４２の特性インピーダンスをそれぞれＺｃ１、Ｚｃ２とする。
【００９７】
図３３（ａ）に第１変成器部Ｔ３の偶モード等価回路Ｄ２を示し、図３３（ｂ）に第２変成器部Ｔ４の偶モード等価回路Ｄ３を示す。また、図３４（ａ）に第１変成器部Ｔ３の奇モード等価回路Ｄ４を示し、図３４（ｂ）に第２変成器部Ｔ４の奇モード等価回路Ｄ５を示す。図３４におけるＺｉｎは、出力端子から左方向を見たときの入力インピーダンスである。
【００９８】
下側周波数ｆ１及び上側周波数ｆ２において、｜Ｓ３１／Ｓ２１｜２＝ｋ２とし、出力端子＃２及び出力端子＃３への電力配分が１：ｋ２であるとする（電力分配比はｋ２）。このとき、吸収抵抗の両端は同電位であることが求められるので、Ｒｂ／Ｒｃ＝ｋ２でなければならない。他のパラメータに関しても、第１変成器部Ｔ３，第２変成器部Ｔ４で対称な電位分布でなければならないので、図３３（ａ）における各パラメータは図３３（ｂ）における各パラメータのｋ２倍となる。
【数１５】
ここで、ＲａｂとＲａｃとの並列抵抗（Ｒａｂ／Ｒａｃ）はＲａと等しい。
【００９９】
図３３（ａ）に示す等価回路Ｄ２は、図３０に示す変成器と同じである。また、等価回路Ｄ２，Ｄ３は対応するパラメータ値の比が同じだから、反射特性や伝送特性もこれらの等価回路間で同一である。したがって、オープンスタブを備える信号分配器を設計する際にも本発明を適用できる。
【０１００】
上記式（８），（１１），（１２）より、
【数１６】
となる。
【０１０１】
同様に、式（１０）〜（１２）より、
【数１７】
となる。式（１３）〜（１６）は、第１変成器部Ｔ３における各パラメータが第２変成器部Ｔ４における各パラメータのｋ２倍であることを示している。
【０１０２】
図３４（ａ）の奇モード等価回路Ｄ４では、下側及び上側の二つの周波数においてＺｉｎが無限大になるから、整合のためにはＲｂ´＝Ｒｂとなる必要がある。同様に、図３４（ｂ）の奇モード等価回路Ｄ５においてＲｃ´＝Ｒｃとなる必要がある。よって、これらの奇モード等価回路Ｄ４，Ｄ５を合成して、Ｒ＝Ｒｂ＋Ｒｃとなる。以上により、図３２に示す回路図Ｄ１のすべてのパラメータが定まる。
【０１０３】
次に、図３５〜４５を用いて、試作したオープンスタブ付き信号分配器について説明する。図３５は、回路図Ｄ１に対応する２区間２分配のオープンスタブ付き信号分配器の写真である。この分配器を作製する際には、出力端子＃３からの出力が出力端子＃２の出力の２倍となるようにしたので、電力分配比ｋ２は２である。下側周波数ｆ１及び上側周波数ｆ２をそれぞれ０．５ＧＨｚ、２．０ＧＨｚとしたので、周波数比ｕはｆ２／ｆ１＝４である。入力端子＃１、出力端子＃２、出力端子＃３の負荷インピーダンスＲａ，Ｒｂ，Ｒｃは、それぞれ５０Ω、５０Ω、２５Ωとした。
【０１０４】
図３５に示す信号分配器の特性を図３６〜図３８に示す。図３６は挿入損を示すグラフである。グラフ中の実線は出力端子＃２の挿入損Ｓ１２のシミュレーション結果であり、破線は出力端子＃３の挿入損Ｓ１３のシミュレーション結果である。星印は挿入損Ｓ１２の実測値を示し、丸印は挿入損Ｓ１３の実測値を示している。
【０１０５】
図３７（ａ）は入力端子＃１の反射損Ｓ１１を示すグラフであり、図３７（ｂ）は出力端子＃２，＃３の反射損Ｓ２２，Ｓ３３を示すグラフである。図３７（ａ）中の実線はシミュレーションの結果を示し、丸印は実測値を示している。図３７（ｂ）中の実線は反射損Ｓ２２のシミュレーション結果を示し、破線は反射損Ｓ３３のシミュレーション結果を示し、星印は反射損Ｓ２２の実測値を示し、丸印は反射損Ｓ３３の実測値を示している。
【０１０６】
図３８は出力端子＃２，＃３間のアイソレーション特性を示すグラフである。グラフ中の実線はシミュレーションの結果を示し、丸印は実測値を示している。
【０１０７】
オープンスタブを含む信号分配回路を複数備える信号分配器に関して特性インピーダンスを求める場合にも、第１実施形態と同様に、個々の信号分配回路に対して上記の設計方法（上記ステップＳ１１〜Ｓ１６と同様の処理）を用いればよい。例えば、図３９の回路図Ｅで示される信号分配器の場合には、１段目の分配回路Ｅａと２段目の分配回路Ｅｂのそれぞれに対して、上記の設計手法を採用すればよい。なお、回路図Ｅの２段目部分（分配回路Ｅｂ及び回路Ｅｃ）の等価回路を図４０に示す。図３９，４０の例では、回路Ｅｃにもオープンスタブを設けているが、このオープンスタブを省略して５０Ωラインに置き換えてもよい。
【０１０８】
分配回路Ｅａ，Ｅｂにおける電力分配比をそれぞれ２，１とした。入力端子＃１及び出力端子＃２〜＃４における負荷インピーダンスはいずれも５０Ωであり、分配回路Ｅａの出力に相当するポイントＢ，Ｃにおける負荷インピーダンスはそれぞれ５０Ω、２５Ωである。したがって、回路図Ｅで示される信号分配器は入力端子＃１から入力された信号を均等に３分配する。下側周波数ｆ１、上側周波数ｆ２をそれぞれ０．５ＧＨｚ、２．０ＧＨｚとしたので、周波数比ｕはｆ２／ｆ１＝４である。
【０１０９】
回路図Ｅについて設計及び試作した信号分配器を図４１に示す。また、その信号分配器の特性を図４２〜図４５に示す。
【０１１０】
図４２（ａ）〜（ｃ）はそれぞれ、出力端子＃２，＃３，＃４に関する挿入損を示すグラフである。各グラフにおいて、実線はシミュレーションの結果を示し、丸印は実測値を示している。
【０１１１】
図４３（ａ）〜（ｄ）はそれぞれ、入力端子＃１、及び出力端子＃２〜＃４の反射損を示すグラフである。各グラフにおいて、実線はシミュレーションの結果を示し、丸印は実測値を示している。いずれの端子においても、下側周波数及び上側周波数において反射損の実測値が−２０ｄＢ以下に抑えられた。
【０１１２】
図４４（ａ）〜（ｃ）はそれぞれ、出力端子＃２，＃３間のアイソレーション特性、出力端子＃２，＃４間のアイソレーション特性、出力端子＃３，＃４間のアイソレーション特性を示すグラフである。各グラフにおいて、実線はシミュレーションの結果を示し、丸印は実測値を示している。これらのグラフから、下側周波数及び上側周波数の周辺では良好なアイソレーション特性（−２０ｄＢ以下）が得られていることがわかる。
【０１１３】
図４５は位相特性を示すグラフである。グラフ中の実線は出力端子＃２での実測値を示し、破線は出力端子＃３での実測値を示し、アスタリスクは出力端子＃４での実測値を示している。このグラフから、下側周波数及び上側周波数では、各出力端子から出力される信号の位相がほぼ同じであることがわかる。
【０１１４】
以上、本発明をその実施形態に基づいて詳細に説明した。しかし、本発明は上記実施形態に限定されるものではない。本発明は、その要旨を逸脱しない範囲で様々な変形が可能である。
【０１１５】
上記実施形態では２区間の信号分配回路、すなわち二段の変成器部を備える信号分配回路について説明したが、三段以上の変成器部を備える分配回路や分配器の設計にも本発明を適用することができる。また、上記実施形態では電力分配比ｋ２が１あるいは２の場合について説明したが、各信号分配回路の電力分配比は任意であり、例えば３であってもよい。
【０１１６】
本発明による設計の自由度は高く、信号分配器を構成する分配回路の個数は任意に定めてよい。例えば、本発明により３個の分配回路を備える４分配の信号分配器を設計及び作製することもできる。
【符号の説明】
【０１１７】
１０…情報処理装置、１０１…入力部、１０２…回路算出部、１０３…パラメータ算出部、１０４…出力部、Ｐ１…設計プログラム、Ｐ１０…メインモジュール、Ｐ１１…入力モジュール、Ｐ１２…回路算出モジュール、Ｐ１３…パラメータ算出モジュール、Ｐ１４…出力モジュール。
【技術分野】
【０００１】
本発明は、マイクロ波信号を分配する信号分配回路又はその回路を備える信号分配器を設計するための方法及びプログラムに関する。
【背景技術】
【０００２】
従来から、様々な信号分配器やその設計方法が知られている。例えば下記非特許文献１には、構造的に非対称で電力配分比を任意に設定できる単一区間構造の信号分配器が開示されている。また下記非特許文献２には、単一区間構造の非対称ウィルキンソン２分配器を設計する方法が記載されている。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】H.-R. Ahn and I. Wolff, “General design equations, small-sized impedancetransformers, and their application to small-sized three-port 3-dB powerdividers,” IEEE Trans. Microw. Theory Tech., vol.49, pp. 1277-1288, July 2001.
【非特許文献２】I. Sakagami, W. Xiaolong, K. Takahashi and S. Okamura, "Re-considerationson a two-way Wilkinson power divider with different loads and power ratio,”Proc. 2009 IEEE Inter. Conf. on Antennas, Propagation and Systems, Dec. 2009.
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記非特許文献１，２はいずれも単一区間構造の信号分配器に関するものであるが、多周波共用（マルチバンド化）を実現したり、入力端子あるいは出力端子における反射特性を広帯域に亘って向上させたりするためには（反射特性の広帯域化）、多段構造（複数区間構造）の信号分配器が望ましい。
【０００５】
そこで本発明は、入力信号を分配する信号分配回路又は信号分配器のマルチバンド化や反射特性の広帯域化を実現することが可能な信号分配回路の設計方法、信号分配器の設計方法、信号分配回路の設計プログラム、及び信号分配器の設計プログラムを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の信号分配回路の設計方法は、情報処理装置により実行される、入力信号を分配する信号分配回路の設計方法であって、入力、第１出力、第２出力、該入力と該第１出力とを接続する第１多段変成器部、及び該入力と該第２出力とを接続する第２多段変成器部を備える信号分配回路の回路パターンを示すパターンデータと、入力の負荷インピーダンスと、第１出力及び第２出力の負荷インピーダンスと、出力間の電力分配比と、下側周波数に対する上側周波数の周波数比の入力を受け付ける受付ステップと、入力、第１出力、及び第１多段変成器部を有する部分についての、偶モード等価回路及び奇モード等価回路を算出する回路算出ステップと、入力及び第１出力の負荷インピーダンスと、周波数比と、偶モード等価回路と、奇モード等価回路とに基づいて、第１多段変成器部を構成する各伝送線路の特性インピーダンスを算出する第１インピーダンス算出ステップと、第１インピーダンス算出ステップにおいて算出された各特性インピーダンスに電力分配比を乗ずることで、第２多段変成器部を構成する各伝送線路の特性インピーダンスを算出する第２インピーダンス算出ステップと、第１インピーダンス算出ステップ及び第２インピーダンス算出ステップにおいて算出された各特性インピーダンスを出力する出力ステップと、を含むことを特徴とする。
【０００７】
本発明の信号分配回路の設計プログラムは、入力信号を分配する信号分配回路の設計をコンピュータに実行させるための、信号分配回路の設計プログラムであって、コンピュータに、入力、第１出力、第２出力、該入力と該第１出力とを接続する第１多段変成器部、及び該入力と該第２出力とを接続する第２多段変成器部を備える信号分配回路の回路パターンを示すパターンデータと、入力の負荷インピーダンスと、第１出力及び第２出力の負荷インピーダンスと、出力間の電力分配比と、下側周波数に対する上側周波数の周波数比の入力を受け付ける受付機能と、入力、第１出力、及び第１多段変成器部を有する部分についての、偶モード等価回路及び奇モード等価回路を算出する回路算出機能と、入力及び第１出力の負荷インピーダンスと、周波数比と、偶モード等価回路と、奇モード等価回路とに基づいて、第１多段変成器部を構成する各伝送線路の特性インピーダンスを算出する第１インピーダンス算出機能と、第１インピーダンス算出機能により算出された各特性インピーダンスに電力分配比を乗ずることで、第２多段変成器部を構成する各伝送線路の特性インピーダンスを算出する第２インピーダンス算出機能と、第１インピーダンス算出機能及び第２インピーダンス算出機能により算出された各特性インピーダンスを出力する出力機能と、を実現させることを特徴とする。
【０００８】
このような発明によれば、一方の多段変成器部を構成する伝送線路の特性インピーダンスが算出され、続いて、その特性インピーダンスに電力分配比を乗ずることで、他方の多段変成器部を構成する伝送線路の特性インピーダンスが算出される。これにより、多段変成器を備え、マルチバンド化や反射特性の広帯域化を可能とする信号分配回路を設計することができる。言い換えれば、入力信号を分配する信号分配回路のマルチバンド化や反射特性の広帯域化を実現することができる。
【０００９】
本発明の信号分配回路の設計方法は、第１多段変成器部及び第２多段変成器部の間に設けられた吸収抵抗の抵抗値を算出する抵抗値算出ステップを更に含み、回路算出ステップでは、入力、第１出力、第１多段変成器部、及び吸収抵抗の第１多段変成器部側の成分を有する部分についての、偶モード等価回路及び奇モード等価回路が算出され、抵抗値算出ステップでは、入力及び第１出力の負荷インピーダンスと、周波数比と、偶モード等価回路と、奇モード等価回路と、電力分配比とに基づいて、吸収抵抗の抵抗値が算出され、出力ステップでは、更に、抵抗値算出ステップにおいて算出された抵抗値が出力されてもよい。
【００１０】
本発明の信号分配回路の設計プログラムは、コンピュータに更に、第１多段変成器部及び第２多段変成器部の間に設けられた吸収抵抗の抵抗値を算出する抵抗値算出機能を実現させ、回路算出機能により、入力、第１出力、第１多段変成器部、及び吸収抵抗の第１多段変成器部側の成分を有する部分についての、偶モード等価回路及び奇モード等価回路が算出され、抵抗値算出機能により、入力及び第１出力の負荷インピーダンスと、周波数比と、偶モード等価回路と、奇モード等価回路と、電力分配比とに基づいて、吸収抵抗の抵抗値が算出され、出力機能により、更に、抵抗値算出機能により算出された抵抗値が出力されてもよい。
【００１１】
この場合には、更に吸収抵抗の抵抗値が算出されるので、多段変成器及び吸収抵抗を備え、マルチバンド化や反射特性の広帯域化を可能とする信号分配回路を設計することができる。
【００１２】
本発明の信号分配回路の設計方法では、第１多段変成器部及び第２多段変成器部がそれぞれ、伝送線路間に設けられたスタブを含み、第１インピーダンス算出ステップでは、更に、第１多段変成器部に含まれる各スタブの特性インピーダンスが算出され、第２インピーダンス算出ステップでは、更に、第１インピーダンス算出ステップにおいて算出された各スタブの特性インピーダンスに電力分配比を乗ずることで、第２多段変成器部に含まれる各スタブの特性インピーダンスが算出されてもよい。
【００１３】
本発明の信号分配回路の設計プログラムでは、第１多段変成器部及び第２多段変成器部がそれぞれ、伝送線路間に設けられたスタブを含み、第１インピーダンス算出機能により、更に、第１多段変成器部に含まれる各スタブの特性インピーダンスが算出され、第２インピーダンス算出機能により、更に、第１インピーダンス算出機能により算出された各スタブの特性インピーダンスに電力分配比を乗ずることで、第２多段変成器部に含まれる各スタブの特性インピーダンスが算出されてもよい。
【００１４】
この場合には、更にスタブの特性インピーダンスが算出されるので、多段変成器及びスタブを備え、マルチバンド化や反射特性の広帯域化を可能とする信号分配回路を設計することができる。
【００１５】
本発明の信号分配回路の設計方法では、信号分配回路が入力信号を不均等に分配してもよい。
【００１６】
本発明の信号分配回路の設計プログラムでは、信号分配回路が入力信号を不均等に分配してもよい。
【００１７】
本発明の信号分配器の設計方法は、情報処理装置により実行される、一又は複数の信号分配回路を備える信号分配器の設計方法であって、各信号分配回路が、上記の信号分配回路の設計方法により設計される、ことを特徴とする。
【００１８】
本発明の信号分配器の設計プログラムは、一又は複数の信号分配回路を備える信号分配器の設計をコンピュータに実行させるための、信号分配器の設計プログラムであって、上記の信号分配回路の設計プログラムを含み、コンピュータが、上記の信号分配回路の設計プログラムにより、各信号分配回路の設計を実行する、ことを特徴とする。
【００１９】
この場合には、信号分配器を構成する各信号分配回路について、一方の多段変成器部を構成する伝送線路の特性インピーダンスが算出され、続いて、その特性インピーダンスに電力分配比を乗ずることで、他方の多段変成器部を構成する伝送線路の特性インピーダンスが算出される。これにより、入力信号を分配する信号分配器のマルチバンド化や反射特性の広帯域化を実現することができる。
【００２０】
本発明の信号分配器の設計方法では、一又は複数の信号分配回路の少なくとも一つが入力信号を不均等に分配してもよい。
【００２１】
本発明の信号分配器の設計プログラムでは、一又は複数の信号分配回路の少なくとも一つが入力信号を不均等に分配してもよい。
【発明の効果】
【００２２】
このような信号分配回路の設計方法及び設計プログラムによれば、一方の多段変成器部を構成する伝送線路の特性インピーダンスが算出され、続いて、その特性インピーダンスに電力分配比を乗ずることで、他方の多段変成器部を構成する伝送線路の特性インピーダンスが算出されるので、マルチバンド化や反射特性の広帯域化を可能とする信号分配回路を設計することができる。言い換えれば、入力信号を分配する信号分配回路のマルチバンド化や反射特性の広帯域化を実現することができる。
【００２３】
また、このような信号分配器の設計方法及び設計プログラムによれば、信号分配器を構成する各信号分配回路について上記と同様に特性インピーダンスが算出される。よって、入力信号を分配する信号分配器のマルチバンド化や反射特性の広帯域化を実現することができる。
【図面の簡単な説明】
【００２４】
【図１】単一区間ウィルキンソン２分配器の回路図である。
【図２】（ａ）は、図１に示す分配器のアームＢ（上側部分）の偶モード等価回路を示す図であり、（ｂ）は当該分配器のアームＣ（下側部分）の偶モード等価回路を示す図である。
【図３】（ａ）は、図１に示す分配器のアームＢ（上側部分）の奇モード等価回路を示す図であり、（ｂ）は当該分配器のアームＣ（下側部分）の奇モード等価回路を示す図である。
【図４】２区間ウィルキンソン２分配器の回路図である。
【図５】（ａ）は、図４に示す分配器のアームＢ´（上側部分）の偶モード等価回路を示す図であり、（ｂ）は当該分配器のアームＣ´（下側部分）の偶モード等価回路を示す図である。
【図６】（ａ）は、図４に示す分配器のアームＢ´（上側部分）の奇モード等価回路を示す図であり、（ｂ）は当該分配器のアームＣ´（下側部分）の奇モード等価回路を示す図である。
【図７】第１実施形態に係る設計方法を実行する情報処理装置のハードウェア構成を示す図である。
【図８】図７に示す情報処理装置の機能構成を示すブロック図である。
【図９】電力配分比が２で、上側及び下側の周波数比が２である場合の２区間ウィルキンソン２分配器の設計図の例を示す図である。
【図１０】図７に示す情報処理装置の動作を示すフローチャートである。
【図１１】図９に示す分配器の挿入損を示すグラフである。
【図１２】図９に示す分配器の反射損を示すグラフである。
【図１３】図９に示す分配器のアイソレーション特性を示すグラフである。
【図１４】比較例として示す、電力配分比が２である場合の単一区間ウィルキンソン２分配器の設計図の例を示す図である。
【図１５】（ａ），（ｂ）は、図１４に示す分配器の挿入損を示すグラフである。
【図１６】図１４に示す分配器の反射損を示すグラフである。
【図１７】図１４に示す分配器のアイソレーション特性を示すグラフである。
【図１８】第１実施形態に係る設計プログラムの構成を示す図である。
【図１９】図４に示す回路図に対応する信号分配器の写真である。
【図２０】図１９に示す分配器の挿入損を示すグラフである。
【図２１】（ａ）〜（ｃ）は、図１９に示す分配器の反射損を示すグラフである。
【図２２】図１９に示す分配器のアイソレーション特性を示すグラフである。
【図２３】図１９に示す分配器の位相特性を示すグラフである。
【図２４】二つの分配回路を備える信号分配器の写真である。
【図２５】図２４に示す信号分配器の２段目部分の等価回路を示す図である。
【図２６】図２４に示す分配器の挿入損を示すグラフである。
【図２７】（ａ）〜（ｄ）は、図２４に示す分配器の反射損を示すグラフである。
【図２８】（ａ）〜（ｃ）は、図２４に示す分配器のアイソレーション特性を示すグラフである。
【図２９】図２４に示す分配器の出力端子間の位相差特性を示すグラフである。
【図３０】オープンスタブを備える２区間変成器の等価回路を示す図である。
【図３１】図３０に示す等価回路における特性インピーダンスと周波数比との関係を示すチャートである。
【図３２】オープンスタブを備えた２区間ウィルキンソン２分配器の回路図である。
【図３３】（ａ）は、図３２に示すアームＢ”（上側部分）の偶モード等価回路を示す図であり、（ｂ）は当該分配器のアームＣ”（下側部分）の偶モード等価回路を示す図である。
【図３４】（ａ）は、図３２に示すアームＢ”（上側部分）の奇モード等価回路を示す図であり、（ｂ）は当該分配器のアームＣ”（下側部分）の奇モード等価回路を示す図である。
【図３５】図３２に示す回路図に対応する信号分配器の写真である。
【図３６】図３５に示す分配器の挿入損を示すグラフである。
【図３７】（ａ），（ｂ）は、図３５に示す分配器の反射損を示すグラフである。
【図３８】図３５に示す分配器のアイソレーション特性を示すグラフである。
【図３９】二つのオープンスタブ付き分配回路を備える信号分配器の回路図である。
【図４０】図３９に示す信号分配器の２段目部分の等価回路を示す図である。
【図４１】図３９に示す回路図に対応する信号分配器の写真である。
【図４２】（ａ）〜（ｃ）は、図４１に示す分配器の挿入損を示すグラフである。
【図４３】（ａ）〜（ｄ）は、図４１に示す分配器の反射損を示すグラフである。
【図４４】（ａ）〜（ｃ）は、図４１に示す分配器のアイソレーション特性を示すグラフである。
【図４５】図４１に示す分配器の位相特性を示すグラフである。
【発明を実施するための形態】
【００２５】
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において同一又は同等の要素には同一の符号を付し、重複する説明を省略する。
【００２６】
（第１実施形態）
図１〜６を用いて、第１実施形態に係る信号分配器の設計方法の理論を説明する。理解を容易にするために、まずは単一区間ウィルキンソン２分配器の設計理論について説明する。
【００２７】
図１の回路図Ｃ１で表される分配器は、入力端子＃１、出力端子＃２、及び出力端子＃３を備えている。入力端子＃１と出力端子＃２とは、伝送線路Ｌ１から成る第１変成器部Ｔ１により接続されており、入力端子＃１と出力端子＃３とは、伝送線路Ｌ２から成る第２変成器部Ｔ２により接続されている。二つの出力端子＃２，＃３の間には、抵抗値がＲである吸収抵抗（アイソレーション抵抗）が設けられている。以下では、第１変成器部Ｔ１をアームＢともいい，第２変成器部Ｔ２をアームＣともいう。
【００２８】
入力端子＃１、出力端子＃２、出力端子＃３の負荷インピーダンスはそれぞれ、Ｒａ、Ｒｂ、Ｒｃである。また、伝送線路Ｌ１の特性インピーダンス及び電気長をそれぞれＺｂ、θｂとし、伝送線路Ｌ２の特性インピーダンス及び電気長をそれぞれＺｃ、θｃとする。
【００２９】
回路図Ｃ１のアドミタンス行列（Ｙ行列）は次式で与えられる。
【数１】
ここで、Ｙｂ＝１／Ｚｂ、Ｙｃ＝１／Ｚｃ、Ｇ＝１／Ｒである。このＹ行列は次のように正規化される。
【数２】
この正規化されたＹ行列と単位行列［Ｅ］とを用いて、Ｓ行列は以下のように定義される。
【数３】
【００３０】
回路図Ｃ１は、中心周波数において以下の条件を満たす必要がある。
Ｓｉｉ＝Ｓ２３＝０ （ただし、ｉ＝１，２，３）
ｋ＝｜Ｓ２１｜／｜Ｓ３１｜
ここで、ｋ２は中心周波数における出力端子＃２と出力端子＃３との電力分配比であり、ここでは、出力端子＃２からの出力が出力端子＃３からの出力のｋ２倍であるとする。
【００３１】
これらの条件と、θｂ＝θｃ＝θという仮定より、
Ｇ＝ＲａＹｂＹｃ
というアイソレーション条件、及び
ｋ２＝Ｒｃ／Ｒｂ＝Ｚｃ／Ｚｂ
という電力分配比に関する条件が得られる。すなわち、出力端子＃２からの出力が出力端子＃３からの出力のｋ２倍であるならば、出力端子＃３側（アームＣ）の特性インピーダンスＺｃ及び負荷インピーダンスＲｃはそれぞれ、出力端子＃２側（アームＢ）の特性インピーダンスＺｂ及び負荷インピーダンスＲｂのｋ２倍である。
【００３２】
負荷インピーダンスＲａ、Ｒｂ、Ｒｃ及び電力分配比ｋ２より、特性インピーダンスＺｂ、Ｚｃ及び吸収抵抗の抵抗値Ｒはそれぞれ下記のように規定される。
Ｚｂ２＝（１＋ｋ−２）ＲａＲｂ
Ｚｃ２＝（１＋ｋ２）ＲａＲｃ
Ｒ＝（１＋ｋ２）Ｒｂ
【００３３】
図２（ａ）にアームＢの偶モード等価回路Ｃ２を示し、図２（ｂ）にアームＣの偶モード等価回路Ｃ３を示す。Γ#1bevは等価回路Ｃ２における入力端子＃１からの反射係数であり、Γ#1cevは等価回路Ｃ３における入力端子＃１からの反射係数である。また、Γ#2bevは等価回路Ｃ２における出力端子＃２からの反射係数であり、Γ#3cevは等価回路Ｃ３における出力端子＃３からの反射係数である。偶モードにおいては、入力端子＃１のアームＢ側の入力端子インピーダンスＺｂ０及びアームＣ側の入力端子インピーダンスＺｃ０はそれぞれ以下のように表される。
Ｚｂ０＝（１＋ｋ２）Ｒａ／ｋ２
Ｚｃ０＝ｋ２Ｚｂ０
【００３４】
図３（ａ）にアームＢの奇モード等価回路Ｃ４を示し、図３（ｂ）にアームＣの奇モード等価回路Ｃ５を示す。Γ#2bodは等価回路Ｃ４における出力端子＃２からの反射係数であり、Γ#3codは等価回路Ｃ５における出力端子＃３からの反射係数である。
【００３５】
アームＣのすべてのインピーダンスは対応するアームＢのインピーダンスのｋ２倍なので、対応する反射係数は下記式のように等しくなる。
Γ#1bev＝Γ#1cev，Γ#2bev＝Γ#3cev，Γ#2bod＝Γ#3cod
【００３６】
このことは、単一区間ウィルキンソン信号分配器の周波数特性が、アームＢ及びアームＣのどちらか一方の、偶モード及び奇モードの等価回路により定まることを意味する。
【００３７】
以上を踏まえて、次に２区間ウィルキンソン２分配器の設計理論について説明する。図４の回路図Ｃ１´で表される分配器は、入力端子＃１、出力端子＃２、及び出力端子＃３を備えている。すなわち、この分配器は、入力端子＃１から入力された信号を出力端子＃２，＃３に分配する一つの信号分配回路で構成されている。入力端子＃１と出力端子＃２とは、直列に接続された二つの伝送線路Ｌ１２，Ｌ１１から成る第１変成器部Ｔ１´により接続されており、入力端子＃１と出力端子＃３とは、直列に接続された二つの伝送線路Ｌ２２，Ｌ２１から成る第２変成器部Ｔ２´により接続されている。すなわち、二つの変成器部Ｔ１´，Ｔ２´はそれぞれ２段の変成器となっている。
【００３８】
各伝送線路の電気長θは、中心周波数の１／４波長である。伝送線路Ｌ１１及び出力端子＃２の境界点と、伝送線路Ｌ２１及び出力端子＃３の境界点との間には、抵抗値がＲ１である吸収抵抗が設けられている。二つの伝送線路Ｌ１１，Ｌ１２の境界点と、二つの伝送線路Ｌ２１，Ｌ２２の境界点との間には、抵抗値がＲ２である吸収抵抗が設けられている。以下では、変成器部Ｔ１´，Ｔ２´をそれぞれ、アームＢ´，Ｃ´ともいう。
【００３９】
入力端子＃１、出力端子＃２、出力端子＃３の負荷インピーダンスはそれぞれ、Ｒａ、Ｒｂ、Ｒｃである。また、伝送線路Ｌ１１，Ｌ１２の特性インピーダンスをそれぞれＺｂ１、Ｚｂ２とし、伝送線路Ｌ２１，Ｌ２２の特性インピーダンスをそれぞれＺｃ１、Ｚｃ２とする。
【００４０】
図５（ａ）にアームＢ´の偶モード等価回路Ｃ２´を示し、図５（ｂ）にアームＣ´の偶モード等価回路Ｃ３´を示す。Γ#1b2sevは等価回路Ｃ２´における入力端子＃１からの反射係数であり、Γ#1c2sevは等価回路Ｃ３´における入力端子＃１からの反射係数である。また、Γ#2b2sevは等価回路Ｃ２´における出力端子＃２からの反射係数であり、Γ#3c2sevは等価回路Ｃ３´における出力端子＃３からの反射係数である。入力端子＃１のアームＢ´側の入力端子インピーダンスＺｂ０、及びアームＣ´側の入力端子インピーダンスＺｃ０は図２の場合と同様に考慮する。
【００４１】
図６（ａ）にアームＢ´の奇モード等価回路Ｃ４´を示し、図６（ｂ）にアームＣ´の奇モード等価回路Ｃ５´を示す。Γ#2b2sodは等価回路Ｃ４´における出力端子＃２からの反射係数であり、Γ#3c2sodは等価回路Ｃ５´における出力端子＃３からの反射係数である。また、抵抗値Ｒ１，Ｒ２のアームＢ´側の成分をそれぞれＲｂ１，Ｒｂ２とし、抵抗値Ｒ１，Ｒ２のアームＣ´側の成分をそれぞれＲｃ１，Ｒｃ２とする。
【００４２】
アームＢ´内の特定のインピーダンスとアームＣ´内の対応インピーダンスとの関係が単一区間ウィルキンソン２分配器（回路図Ｃ１）の場合と同様であれば、単一区間ウィルキンソン２分配器と同様に下記の式が成り立つ。
Γ#1b2s ev＝Γ#1c2s ev，Γ#2b2s ev＝Γ#3c2s ev，Γ#2b2s od＝Γ#3c2s od
【００４３】
したがって、２区間ウィルキンソン２分配器の周波数特性は、アームＢ´及びアームＣ´のどちらか一方の、偶モード及び奇モードの等価回路により定まる。
【００４４】
そこで、ここではアームＢ´の偶モード及び奇モードの等価回路について演算することで、下側周波数ｆ１及び上側周波数ｆ２（ｆ１＜ｆ２）のデュアルバンドを実現する２区間ウィルキンソン２分配器を設計する。周波数比ｕ＝ｆ２／ｆ１、及び中心周波数ｆ０＝（ｆ１＋ｆ２）／２を定義すると、入力整合を実現する電気長θｚは次式のように定義される。
【数４】
また、図５（ａ）に示すパラメータに基づいて、Ｋ１２＝Ｚｂ２／Ｚｂ１、及びＫ０Ｌ＝Ｚｂ０／Ｒｂを定義する。
【００４５】
すると、下記参考文献１又は２に示すような手法により、下記の三式（１）〜（３）が導かれる。
（参考文献１）I.Sakagamiand T.Wuren, “Compact multi-way power dividers for dual-band, wide-band andeasy fabrication,” 2009 IEEE MTT-S Int. Microwave Symp. Dig., pp.489-492, June2009
（参考文献２）C.Monzon, “A small dual-frequency transformer in two sections,” IEEE Trans.Microw. Theory Tech., vol.51, pp.1157-1161, Apr. 2003
【００４６】
【数５】
Ｚｂ１２＝ＲｂＺｂ０／Ｋ１２ …（２）
Ｚｂ２＝ＲｂＺｂ０／Ｚｂ１ …（３）
ただし、α＝（ｔａｎθｚ）２である。値αは二つの周波数ｆ１，ｆ２により定まるので、第１変成器部Ｔ１´を構成する各伝送線路の特性インピーダンスＺｂ１，Ｚｂ２を求めることができる。
【００４７】
第２変成器部Ｔ２´を構成する伝送線路Ｌ２１の特性インピーダンスＺｃ１は、伝送線路Ｌ１１の特性インピーダンスＺｂ１に電力分配比を乗ずることで求まる。伝送線路Ｌ２２の特性インピーダンスＺｃ２は、伝送線路Ｌ１２の特性インピーダンスＺｂ２に電力分配比を乗ずることで求まる。
【００４８】
吸収抵抗に関する成分Ｒｂ１，Ｒｂ２は、二つの周波数ｆ１，ｆ２における整合条件から求めることができる。下記参考文献３に記載されている手法を利用すると、下記の二式（４），（５）が得られる。
（参考文献３）S. B.Cohn, “A class of broadban three-port TEM-mode hybrids,” IEEE Trans. Microw.Theory Tech., vol. MTT-16, pp. 110-116, Feb.1968
【００４９】
【数６】
【数７】
二つの吸収抵抗の抵抗値Ｒ１，Ｒ２はそれぞれ次式により求まる。
Ｒ１＝（１＋ｋ２）Ｒｂ１ …（６）
Ｒ２＝（１＋ｋ２）Ｒｂ２ …（７）
【００５０】
以上により、図５，６に示す各等価回路のすべてのパラメータが定まり、その結果、図４に示す２区間ウィルキンソン２分配器の具体的な構成が得られる。
【００５１】
次に、図７〜９を用いて、第１実施形態に係る信号分配器の設計に用いる情報処理装置１０の構成を説明する。情報処理装置としては、例えばワークステーションやパーソナルコンピュータ（ＰＣ）等が挙げられるが、情報処理装置の種類はこれらに限定されない。
【００５２】
図７に示すように、情報処理装置１０は、中央処理装置（Central Processing Unit：ＣＰＵ）１１と、プログラムやデータを格納するためのハードディスク装置１２と、主メモリ１３と、キーボードやマウス等の入力装置１４と、ＣＲＴ（Cathode Ray Tube）等の表示装置１５と、磁気テープやＲＯＭ等の記録媒体１７を読み取る読取装置１６とを含んで構成されている。ハードディスク装置１２、主メモリ１３、入力装置１４、表示装置１５、及び読取装置１６は、何れも中央処理装置１１に接続されている。
【００５３】
情報処理装置１０では、プログラムを格納した記録媒体１７が読取装置１６に装着され、記録媒体１７からプログラムが読み出されてハードディスク装置１２に格納される。続いて、ハードディスク装置１２に格納されたプログラムが、中央処理装置１１により主メモリ１３上に展開して実行されて、本実施形態に係る信号分配回路又は信号分配器の設計方法、言い換えれば以下に示す各機能的構成要素が実現される。
【００５４】
図８に示すように、情報処理装置１０は機能的構成要素として入力部１０１、回路算出部１０２、パラメータ算出部１０３、及び出力部１０４を備えている。
【００５５】
入力部１０１は、信号分配回路又は信号分配器の設計に必要なデータの入力を受け付ける手段である。例えば入力部１０１は、図４に示すような多段ウィルキンソン２分配器の回路パターンを示すパターンデータ、及び当該分配器の条件の入力を受け付ける。多段ウィルキンソン２分配器の条件とは、入力端子＃１、出力端子＃２、及び出力端子＃３の負荷インピーダンスＲａ，Ｒｂ、Ｒｃ、一方の出力端子に対する他方の出力端子の電力分配比ｋ２、及び周波数比ｕ＝ｆ２／ｆ１である。入力部１０１は受け付けたこれらのデータを回路算出部１０２に出力する。
【００５６】
回路算出部１０２は、入力されたデータに基づいて、一方の多段変成器部に関する偶モード等価回路及び奇モード等価回路を算出する手段である。図５，６に示す例の場合には、回路算出部１０２は、アームＢ´についての偶モード等価回路Ｃ２´及び奇モード等価回路Ｃ４´を算出してもよい。もちろん、回路算出部１０２は、アームＣ´についての偶モード等価回路Ｃ３´及び奇モード等価回路Ｃ５´を算出してもよい。回路算出部１０２は、算出した等価回路のデータと、入力された各種データとをパラメータ算出部１０３に出力する。
【００５７】
パラメータ算出部１０３は、入力部１０１により受け付けられた各種データと回路算出部１０２で算出された等価回路のデータとに基づいて、入力された回路パターンの各構成要素のパラメータを算出する手段である。パラメータ算出部１０３は、上記式（１）〜（３）の処理などを含むプログラムを実行することで、一方の出力端子と接続する変成器部を構成する各伝送線路の特性インピーダンスを算出する。続いてパラメータ算出部１０３は、一方の変成器部の各特性インピーダンスに電力分配比ｋ２を乗ずることで、他方の出力端子と接続する変成器部を構成する各伝送線路の特性インピーダンスを算出する。加えて、パラメータ算出部１０３は、上記式（４）〜（７）の処理などを含むプログラムを実行することで各吸収抵抗の抵抗値を算出する。そして、パラメータ算出部１０３は算出したこれらの値を出力部１０４に出力する。
【００５８】
出力部１０４は、上記のように算出されたパラメータを出力する手段である。出力部１０４は、入力されたパラメータと回路パターンとに基づく設計図を表示装置１５に表示してもよいし、当該パラメータ及び回路パターンのデータをハードディスク１２に格納したりしてもよい。また、出力部１０４はそれらのデータを別の情報処理装置に送信してもよい。
【００５９】
例えば出力部１０４は、図９に示すような２区間ウィルキンソン２分配器ＰＤ１の設計図を表示装置１５に表示する。この設計図は、入力端子Ｔｅｒｍ１、出力端子Ｔｅｒｍ２、及び出力端子Ｔｅｒｍ３の負荷インピーダンスＲａ，Ｒｂ、Ｒｃをそれぞれ５０Ω，５０Ω，１００Ωとし、出力端子Ｔｅｒｍ３に対する出力端子Ｔｅｒｍ２の電力分配比ｋ２を２とし、周波数比ｕを２とした場合の結果である。分配器ＰＤ１において、出力端子Ｔｅｒｍ２側の二つの伝送線路の特性インピーダンスはそれぞれ５７．２４５Ω，６５．５０５Ωであり、出力端子Ｔｅｒｍ３側の二つの伝送線路の特性インピーダンスはその２倍、すなわち１１４．４９Ω，１３１．０１Ωである。また二つの吸収抵抗の抵抗値Ｒ１，Ｒ２はそれぞれ３２４．０５Ω，１４９．０３Ωである。
【００６０】
次に、図１０を用いて、図７，８に示す情報処理装置１０の動作を説明するとともに本実施形態に係る信号分配回路又は信号分配器の設計方法について説明する。
【００６１】
まず、入力部１０１が回路パターンのデータや設計に必要なパラメータ（負荷インピーダンスや電力分配比など）の入力を受け付ける（ステップＳ１１、受付ステップ）。続いて、回路算出部１０２が、入力されたデータに基づいて、一方の変成器部に関する偶モード等価回路及び奇モード等価回路を算出する（ステップＳ１２、回路算出ステップ）。
【００６２】
続いて、パラメータ算出部１０３が、入力されたデータと算出された各等価回路とに基づいて、一方の変成器部を構成する各伝送線路の特性インピーダンスを算出する（ステップＳ１３、第１インピーダンス算出ステップ）。続いてパラメータ算出部１０３は、算出した一方の変成器部の各特性インピーダンスに電力分配比ｋ２を乗ずることで、他方の変成器部を構成する各伝送線路の特性インピーダンスを算出する（ステップＳ１４、第２インピーダンス算出ステップ）。更に、パラメータ算出部１０３は各吸収抵抗の抵抗値を算出する（ステップＳ１５、抵抗値算出ステップ）。
【００６３】
そして最後に、出力部１０４が算出結果を所定の方法で出力する（ステップＳ１６、出力ステップ）。これにより、情報処理装置１０のユーザは信号分配器の具体的な構成を得ることができる。
【００６４】
次に、図１１〜１７を用いて、２区間ウィルキンソン２分配器の諸特性を単一区間ウィルキンソン２分配器のものと比較しつつ説明する。図１１〜１３はそれぞれ、図９に示す分配器ＰＤ１の挿入損（伝送特性）、反射損（反射特性）、及びアイソレーション特性を示すグラフである。図１４は比較のために示す単一区間ウィルキンソン２分配器ＰＤ２の設計図であり、図１５〜１７はそれぞれ、当該分配器ＰＤ２の挿入損、反射損、及びアイソレーション特性を示すグラフである。図１１〜１３，１４〜１６のグラフの横軸はいずれも周波数である。
【００６５】
図１１のグラフにおける線ａ２，ａ３はそれぞれ、分配器ＰＤ１の出力端子Ｔｅｒｍ２，Ｔｅｒｍ３の挿入損を示している。図１１に示すように、周波数が下側周波数ｆ１又は上側周波数ｆ２であるときには、出力端子Ｔｅｒｍ２の挿入損は−１．７６ｄＢであり、出力端子Ｔｅｒｍ３の挿入損は−４．７７ｄＢであった。一方、図１５のグラフにおける線ｄ２，ｄ３はそれぞれ、分配器ＰＤ２の出力端子Ｔｅｒｍ２，Ｔｅｒｍ３の挿入損を示している。中心周波数がｆ０であるときのこれら出力端子Ｔｅｒｍ２，Ｔｅｒｍ３の挿入損は、分配器ＰＤ１の場合と同じであった。
【００６６】
図１２のグラフにおける線ｂ１，ｂ２，ｂ３はそれぞれ、分配器ＰＤ１の入力端子Ｔｅｒｍ１、出力端子Ｔｅｒｍ２、及び出力端子Ｔｅｒｍ３の反射損を示している。一方、図１６のグラフにおける線ｅ１，ｅ２，ｅ３はそれぞれ、分配器ＰＤ２の入力端子Ｔｅｒｍ１、出力端子Ｔｅｒｍ２、及び出力端子Ｔｅｒｍ３の反射損を示している。双方のグラフを比較すると、マイクロ波信号の分配器において一般的によく使われる仕様である−２０ｄＢ以下に反射損が抑えられる周波数の範囲は、二段変成器を備える分配器ＰＤ１の方が広い。すなわち、分配器ＰＤ２よりも分配器ＰＤ１の方が広帯域に亘って良好な反射特性を示している。更に図１２のグラフは、下側周波数ｆ１，上側周波数ｆ２においてすべての入出力端子で整合が取れ、マルチバンド化（ここではデュアルバンド化）されていることを示している。
【００６７】
図１３，１７から分かるように、良好なアイソレーション特性を示す周波数の範囲も、二段変成器を備える分配器ＰＤ１の方が広い。すなわち、分配器ＰＤ２よりも分配器ＰＤ１の方が広帯域に亘って良好なアイソレーション特性を示している。更に、図１３からは、分配器ＰＤ１の出力端子Ｔｅｒｍ２，Ｔｅｒｍ３間の信号伝送が二つの周波数ｆ１，ｆ２において遮断される（マルチバンド化を実現できる）ことが分かる。
【００６８】
次に、図１８を用いて、コンピュータを上記情報処理装置１０として機能させるための設計プログラムを説明する。
【００６９】
設計プログラムＰ１は、メインモジュールＰ１０、入力モジュールＰ１１、回路算出モジュールＰ１２、パラメータ算出モジュールＰ１３、及び出力モジュールＰ１４を備えている。
【００７０】
メインモジュールＰ１０は、信号分配器の設計を統括的に制御する部分である。入力モジュールＰ１１、回路算出モジュールＰ１２、パラメータ算出モジュールＰ１３、及び出力モジュールＰ１４を実行することにより実現される機能は、それぞれ、情報処理装置１０の入力部１０１、回路算出部１０２、パラメータ算出部１０３、及び出力部１０４の機能と同様である。
【００７１】
設計プログラムＰ１は、例えば、ＣＤ−ＲＯＭ、ＤＶＤもしくはＲＯＭ等の記憶媒体または半導体メモリによって提供される。また、設計プログラムＰ１は、搬送波に重畳されたコンピュータデータ信号としてネットワークを介して提供されてもよい。
【００７２】
次に、図１９〜２９を用いて、上記の設計方法に基づいて試作した信号分配器について説明する。図１９は、図４に示す等価回路に対応する２区間２分配の信号分配器の写真である。この分配器を作製する際には、出力端子＃３（アームＣ´側）からの出力が出力端子＃２（アームＢ´側）の出力の２倍となるようにした。よって、アームＣ´を構成する各伝送線路の特性インピーダンスＺｃ１，Ｚｃ２は、アームＢ´を構成する各伝送線路の特性インピーダンスＺｂ１，Ｚｂ２の１／２である（電力分配比ｋ２＝１／２）。下側周波数ｆ１及び上側周波数ｆ２をそれぞれ０．８ＧＨｚ、２．０ＧＨｚとしたので、周波数比ｕはｆ２／ｆ１＝２．５である。入力端子＃１、出力端子＃２、出力端子＃３の負荷インピーダンスＲａ，Ｒｂ，Ｒｃは、それぞれ５０Ω、５０Ω、２５Ωとした。
【００７３】
以上の条件に基づいて設計した結果、各伝送線路の特性インピーダンスとしてＺｂ１＝７８．８Ω、Ｚｂ２＝９５．２Ω、Ｚｃ１＝３９．４Ω、Ｚｃ２＝４７．６Ωが得られ、吸収抵抗の抵抗値としてＲ１＝１１０．８Ω、Ｒ２＝１２６．９Ωが得られた。そして、これらの結果に基づいて、図１９に示す信号分配器を試作した。ただし、吸収抵抗は実際にはＲ１＝１１０Ω、Ｒ２＝１３０Ωとした。
【００７４】
この信号分配器の特性を図２０〜図２３に示す。図２０は挿入損を示すグラフである。グラフ中の破線はコンピュータ・シミュレーション（以下では単にシミュレーションという）の結果を示し、実線は実測値を示している。下側周波数又は上側周波数における出力端子＃２の挿入損Ｓ２１は、配分電力が１／３であるため−４．７７ｄＢでなければならないが、実測値ではー４．７７〜−５．１８ｄＢの範囲を取っている。同様に、出力端子＃３の挿入損Ｓ３１は、配分電力が２／３であることより−１．７６ｄＢでなければならないが、実測値では−１．７６〜−２．０３ｄＢの範囲を取っている。
【００７５】
図２１（ａ）〜（ｃ）はそれぞれ、入力端子＃１、出力端子＃２、出力端子＃３の反射損を示すグラフである。各グラフにおいて、破線はシミュレーションの結果を示し、実線は実測値を示している。いずれの端子においても、下側周波数及び上側周波数において実測値が−２０ｄＢ以下に抑えられた。
【００７６】
図２２はアイソレーション特性を示すグラフである。グラフ中の破線はシミュレーションの結果を示し、実線は実測値を示している。このグラフから、下側周波数及び上側周波数の周辺では良好なアイソレーション特性（−２０ｄＢ以下）が得られていることがわかる。
【００７７】
図２３は位相特性を示すグラフである。グラフ中の実線は出力端子＃２での位相特性Ｓ２１の実測値を示し、破線は出力端子＃３での位相特性Ｓ３１の実測値を示している。このグラフから、下側周波数及び上側周波数では、各出力端子から出力される信号の位相がほぼ同一であることがわかる。
【００７８】
なお、図２０〜２２のグラフが図１１〜１３のグラフと異なるのは、試作した分配器で影響を及ぼす伝送線路の線幅や導体損、薄膜抵抗のサイズ、誘電正接（タンデルタ）などが、図９に示すシミュレーション結果では考慮されていないからである。
【００７９】
図２４は、２区間２分配の信号分配回路を２個組み合わせて成る信号分配器の写真である。入力端子＃１を含む１段目の分配回路の構成は、図１９に示す信号分配器と同じである。１段目の分配回路の一方の出力はそのまま出力端子＃２とし、他方の出力には２段目の分配回路を接続した。２段目の分配回路は、１段目の分配回路から入力された信号を均等に分配し、分配された信号を出力端子＃３，＃４を介して出力する。すなわち、２段目の分配回路の電力分配比は１である。下側周波数ｆ１及び上側周波数ｆ２をそれぞれ０．８ＧＨｚ、２．０ＧＨｚとしたので、周波数比ｕはｆ２／ｆ１＝２．５である。２段目の分配回路における入力の負荷インピーダンスは２５Ωであり、出力端子＃３、出力端子＃４の負荷インピーダンスは共に５０Ωとした。したがって、図２４の信号分配器は入力端子＃１から入力された信号を均等に３分配する。出力端子＃２，＃３，＃４に至る２段目部分の等価回路を図２５に示す。
【００８０】
複数の信号分配回路を備える信号分配器に関して特性インピーダンスを求める場合には、個々の信号分配回路に対して上記ステップＳ１１〜Ｓ１６の処理（上記設計プログラムＰ１をコンピュータに実行させることで行なわれる処理）を実行すればよい。例えば、図２４に示す信号分配器の場合には、１段目、２段目の分配回路のそれぞれに対して、上記ステップＳ１１〜Ｓ１６の処理を実行すればよい。したがって、１段目の分配回路を構成する各伝送線路の特性インピーダンスや各吸収抵抗の抵抗値は、図１９の例と同様に求まる。２段目の分配回路について上記の条件に基づいて設計した結果、２段目の分配回路を構成する４個の伝送線路の特性インピーダンスがすべて５０Ωであり、出力側及び入力側の吸収抵抗の抵抗値がそれぞれ１７４．４Ω、１１７．２Ωであることがわかった。そして、これらの結果に基づいて、図２４に示す信号分配器を試作した。ただし、２段目の吸収抵抗は実際には１８０Ω及び１２０Ωとした。
【００８１】
図２４に示す信号分配器の特性を図２６〜図２９に示す。図２６は挿入損を示すグラフである。細い破線は出力端子＃２の挿入損Ｓ２１のシミュレーション結果を示し、太い破線は挿入損Ｓ２１の実測値を示している。細い点線は出力端子＃３の挿入損Ｓ３１のシミュレーション結果を示し、太い点線は挿入損Ｓ３１の実測値を示している。細い一点鎖線は出力端子＃４の挿入損Ｓ４１のシミュレーション結果を示し、太い一点鎖線は挿入損Ｓ４１の実測値を示している。
【００８２】
図２７（ａ）〜（ｄ）はそれぞれ、入力端子＃１、及び出力端子＃２〜＃４の反射損を示すグラフである。各グラフにおいて、破線はシミュレーションの結果を示し、実線は実測値を示している。いずれの端子においても、下側周波数及び上側周波数において反射損の実測値が−２０ｄＢ以下に抑えられた。
【００８３】
図２８（ａ）〜（ｃ）はそれぞれ、出力端子＃２，＃３間のアイソレーション特性、出力端子＃２，＃４間のアイソレーション特性、出力端子＃３，＃４間のアイソレーション特性を示すグラフである。各グラフにおいて、破線はシミュレーションの結果を示し、実線は実測値を示している。このグラフから、下側周波数及び上側周波数の周辺では良好なアイソレーション特性（−２０ｄＢ以下）が得られていることがわかる。
【００８４】
図２９は位相差特性を示すグラフであり、より具体的には、出力端子＃２、＃３間の位相差（ａｒｇＳ２１−ａｒｇＳ３１）、及び出力端子＃３、＃４間の位相差（ａｒｇＳ３１−ａｒｇＳ４１）を示している。グラフ中の破線はシミュレーションの結果を示し、実線は実測値を示している。このグラフから、下側周波数及び上側周波数では、各出力端子から出力される信号の位相差が０に近いこと、すなわち、各出力端子から出力される信号の位相がほぼ同じであることがわかる。
【００８５】
以上説明したように、本実施形態によれば、一方の多段変成器部を構成する伝送線路の特性インピーダンスが算出され、続いて、その特性インピーダンスに電力分配比を乗ずることで、他方の多段変成器部を構成する伝送線路の特性インピーダンスが算出される。これにより、多段変成器を備え、マルチバンド化や反射特性の広帯域化を可能とする信号分配回路を設計することができる。言い換えれば、入力信号を分配する信号分配器のマルチバンド化や反射特性の広帯域化を実現することができる。
【００８６】
複数の信号分配回路を備える信号分配器を設計する場合には、各信号分配回路について上記と同様に特性インピーダンスが算出される。したがって、信号分配器を構成する信号分配回路が一つであっても複数であっても、当該信号分配器のマルチバンド化や反射特性の広帯域化を実現することができる。
【００８７】
また本実施形態によれば、吸収抵抗の抵抗値が算出されるので、多段変成器及び吸収抵抗を備え、マルチバンド化や反射特性の広帯域化を可能とする信号分配回路及び信号分配器を設計することができる。
【００８８】
（第２実施形態）
第１実施形態では吸収抵抗を備える信号分配器について説明したが、吸収抵抗以外の要素を備える信号分配器の設計にも本発明を適用することができる。例えば、スタブを備える信号分配器の設計に本発明を適用してもよい。第２実施形態では、オープンスタブを備える信号分配器の設計手法を説明する。上記の情報処理装置１０や設計プログラムＰ１は、オープンスタブを備える信号分配回路あるいは信号分配器の設計用に修正する必要はあるが、基本的な構成を変えることなく用いることができる。
【００８９】
まず、図３０，３１を用いて、オープンスタブを備える２区間変成器の前提を説明する。図３０の等価回路において、ＲＳ，ＲＬはそれぞれ、信号源側のインピーダンス、負荷側のインピーダンスを示し、Ｚ１，Ｚ２は各伝送線路の特性インピーダンスを示している。また、θは電気長であり、Ｚopen，θopenはそれぞれ、オープンスタブの特性インピーダンス及び電気長である。ここではθ＝θopenとする。また、図３０の等価回路は、中心周波数における特性インピーダンスが
【数８】
である１区間変成器と、下側周波数ｆ１及び上側周波数ｆ２で等価になるものとする。
【００９０】
このとき、図３０の等価回路全体のＦマトリックスは
【数９】
で示され、上記の等価性より、
【数１０】
【数１１】
となる。ここで、Ｙinはオープンスタブに対する入力アドミタンスである。
【００９１】
また、回路を小型にすることを考慮して、下側周波数ｆ１に対応する電気長θ１を
【数１２】
とする。
【００９２】
θ＝θopenであり、また、
【数１３】
であるから、Ｙin＝Ｙinopenより、
【数１４】
となる。なお、Ｙinopenはオープンスタブの入力アドミタンスである。
【００９３】
図３１は、ＲＳを５０Ωとしたときの、上記式（８）〜（１０）から得られる特性インピーダンスと周波数比との関係を示すチャートである。このチャートは回路設計の際に用いられる。
【００９４】
ここで、式（９）よりθ１＜π／２である。更に、Ｚopen＞０及び式（１０）より、０＜θ１＜π／４でなければならない。上側周波数ｆ２に対応する電気長θ２はθ２＝π−θ１だから、０＜θ１＜π／４という制約条件は、周波数比ｕの制約条件ｕ＝ｆ２／ｆ１＞３に置き換えることができる。
【００９５】
このような２区間変成器の理論を前提として、オープンスタブ付きの２区間ウィルキンソン２分配器の設計理論を説明する。図３２の回路図Ｄ１で示される分配器は、入力端子＃１、出力端子＃２、及び出力端子＃３を備えている。入力端子＃１と出力端子＃２とは、直列に接続された二つの伝送線路Ｌ３１，Ｌ３２から成る第１変成器部Ｔ３（アームＢ”）により接続されており、入力端子＃１と出力端子＃３とは、直列に接続された二つの伝送線路Ｌ４１，Ｌ４２から成る第２変成器部Ｔ４（アームＣ”）により接続されている。すなわち、二つの変成器部Ｔ３，Ｔ４はそれぞれ２段の変成器となっている。伝送線路Ｌ３１，Ｌ３２の境界にはオープンスタブＳＴ３が設けられており、伝送線路Ｌ４１，Ｌ４２の境界にはオープンスタブＳＴ４が設けられている。伝送線路Ｌ３２及び出力端子＃２の境界点と、伝送線路Ｌ４２及び出力端子＃３の境界点との間には、抵抗値がＲである吸収抵抗が設けられている。
【００９６】
入力端子＃１、出力端子＃２、出力端子＃３の負荷インピーダンスはそれぞれ、Ｒａ、Ｒｂ、Ｒｃである。各伝送線路及び各オープンスタブの電気長はθである。また、伝送線路Ｌ３１，Ｌ３２の特性インピーダンスをそれぞれＺｂ１、Ｚｂ２とし、伝送線路Ｌ４１，Ｌ４２の特性インピーダンスをそれぞれＺｃ１、Ｚｃ２とする。
【００９７】
図３３（ａ）に第１変成器部Ｔ３の偶モード等価回路Ｄ２を示し、図３３（ｂ）に第２変成器部Ｔ４の偶モード等価回路Ｄ３を示す。また、図３４（ａ）に第１変成器部Ｔ３の奇モード等価回路Ｄ４を示し、図３４（ｂ）に第２変成器部Ｔ４の奇モード等価回路Ｄ５を示す。図３４におけるＺｉｎは、出力端子から左方向を見たときの入力インピーダンスである。
【００９８】
下側周波数ｆ１及び上側周波数ｆ２において、｜Ｓ３１／Ｓ２１｜２＝ｋ２とし、出力端子＃２及び出力端子＃３への電力配分が１：ｋ２であるとする（電力分配比はｋ２）。このとき、吸収抵抗の両端は同電位であることが求められるので、Ｒｂ／Ｒｃ＝ｋ２でなければならない。他のパラメータに関しても、第１変成器部Ｔ３，第２変成器部Ｔ４で対称な電位分布でなければならないので、図３３（ａ）における各パラメータは図３３（ｂ）における各パラメータのｋ２倍となる。
【数１５】
ここで、ＲａｂとＲａｃとの並列抵抗（Ｒａｂ／Ｒａｃ）はＲａと等しい。
【００９９】
図３３（ａ）に示す等価回路Ｄ２は、図３０に示す変成器と同じである。また、等価回路Ｄ２，Ｄ３は対応するパラメータ値の比が同じだから、反射特性や伝送特性もこれらの等価回路間で同一である。したがって、オープンスタブを備える信号分配器を設計する際にも本発明を適用できる。
【０１００】
上記式（８），（１１），（１２）より、
【数１６】
となる。
【０１０１】
同様に、式（１０）〜（１２）より、
【数１７】
となる。式（１３）〜（１６）は、第１変成器部Ｔ３における各パラメータが第２変成器部Ｔ４における各パラメータのｋ２倍であることを示している。
【０１０２】
図３４（ａ）の奇モード等価回路Ｄ４では、下側及び上側の二つの周波数においてＺｉｎが無限大になるから、整合のためにはＲｂ´＝Ｒｂとなる必要がある。同様に、図３４（ｂ）の奇モード等価回路Ｄ５においてＲｃ´＝Ｒｃとなる必要がある。よって、これらの奇モード等価回路Ｄ４，Ｄ５を合成して、Ｒ＝Ｒｂ＋Ｒｃとなる。以上により、図３２に示す回路図Ｄ１のすべてのパラメータが定まる。
【０１０３】
次に、図３５〜４５を用いて、試作したオープンスタブ付き信号分配器について説明する。図３５は、回路図Ｄ１に対応する２区間２分配のオープンスタブ付き信号分配器の写真である。この分配器を作製する際には、出力端子＃３からの出力が出力端子＃２の出力の２倍となるようにしたので、電力分配比ｋ２は２である。下側周波数ｆ１及び上側周波数ｆ２をそれぞれ０．５ＧＨｚ、２．０ＧＨｚとしたので、周波数比ｕはｆ２／ｆ１＝４である。入力端子＃１、出力端子＃２、出力端子＃３の負荷インピーダンスＲａ，Ｒｂ，Ｒｃは、それぞれ５０Ω、５０Ω、２５Ωとした。
【０１０４】
図３５に示す信号分配器の特性を図３６〜図３８に示す。図３６は挿入損を示すグラフである。グラフ中の実線は出力端子＃２の挿入損Ｓ１２のシミュレーション結果であり、破線は出力端子＃３の挿入損Ｓ１３のシミュレーション結果である。星印は挿入損Ｓ１２の実測値を示し、丸印は挿入損Ｓ１３の実測値を示している。
【０１０５】
図３７（ａ）は入力端子＃１の反射損Ｓ１１を示すグラフであり、図３７（ｂ）は出力端子＃２，＃３の反射損Ｓ２２，Ｓ３３を示すグラフである。図３７（ａ）中の実線はシミュレーションの結果を示し、丸印は実測値を示している。図３７（ｂ）中の実線は反射損Ｓ２２のシミュレーション結果を示し、破線は反射損Ｓ３３のシミュレーション結果を示し、星印は反射損Ｓ２２の実測値を示し、丸印は反射損Ｓ３３の実測値を示している。
【０１０６】
図３８は出力端子＃２，＃３間のアイソレーション特性を示すグラフである。グラフ中の実線はシミュレーションの結果を示し、丸印は実測値を示している。
【０１０７】
オープンスタブを含む信号分配回路を複数備える信号分配器に関して特性インピーダンスを求める場合にも、第１実施形態と同様に、個々の信号分配回路に対して上記の設計方法（上記ステップＳ１１〜Ｓ１６と同様の処理）を用いればよい。例えば、図３９の回路図Ｅで示される信号分配器の場合には、１段目の分配回路Ｅａと２段目の分配回路Ｅｂのそれぞれに対して、上記の設計手法を採用すればよい。なお、回路図Ｅの２段目部分（分配回路Ｅｂ及び回路Ｅｃ）の等価回路を図４０に示す。図３９，４０の例では、回路Ｅｃにもオープンスタブを設けているが、このオープンスタブを省略して５０Ωラインに置き換えてもよい。
【０１０８】
分配回路Ｅａ，Ｅｂにおける電力分配比をそれぞれ２，１とした。入力端子＃１及び出力端子＃２〜＃４における負荷インピーダンスはいずれも５０Ωであり、分配回路Ｅａの出力に相当するポイントＢ，Ｃにおける負荷インピーダンスはそれぞれ５０Ω、２５Ωである。したがって、回路図Ｅで示される信号分配器は入力端子＃１から入力された信号を均等に３分配する。下側周波数ｆ１、上側周波数ｆ２をそれぞれ０．５ＧＨｚ、２．０ＧＨｚとしたので、周波数比ｕはｆ２／ｆ１＝４である。
【０１０９】
回路図Ｅについて設計及び試作した信号分配器を図４１に示す。また、その信号分配器の特性を図４２〜図４５に示す。
【０１１０】
図４２（ａ）〜（ｃ）はそれぞれ、出力端子＃２，＃３，＃４に関する挿入損を示すグラフである。各グラフにおいて、実線はシミュレーションの結果を示し、丸印は実測値を示している。
【０１１１】
図４３（ａ）〜（ｄ）はそれぞれ、入力端子＃１、及び出力端子＃２〜＃４の反射損を示すグラフである。各グラフにおいて、実線はシミュレーションの結果を示し、丸印は実測値を示している。いずれの端子においても、下側周波数及び上側周波数において反射損の実測値が−２０ｄＢ以下に抑えられた。
【０１１２】
図４４（ａ）〜（ｃ）はそれぞれ、出力端子＃２，＃３間のアイソレーション特性、出力端子＃２，＃４間のアイソレーション特性、出力端子＃３，＃４間のアイソレーション特性を示すグラフである。各グラフにおいて、実線はシミュレーションの結果を示し、丸印は実測値を示している。これらのグラフから、下側周波数及び上側周波数の周辺では良好なアイソレーション特性（−２０ｄＢ以下）が得られていることがわかる。
【０１１３】
図４５は位相特性を示すグラフである。グラフ中の実線は出力端子＃２での実測値を示し、破線は出力端子＃３での実測値を示し、アスタリスクは出力端子＃４での実測値を示している。このグラフから、下側周波数及び上側周波数では、各出力端子から出力される信号の位相がほぼ同じであることがわかる。
【０１１４】
以上、本発明をその実施形態に基づいて詳細に説明した。しかし、本発明は上記実施形態に限定されるものではない。本発明は、その要旨を逸脱しない範囲で様々な変形が可能である。
【０１１５】
上記実施形態では２区間の信号分配回路、すなわち二段の変成器部を備える信号分配回路について説明したが、三段以上の変成器部を備える分配回路や分配器の設計にも本発明を適用することができる。また、上記実施形態では電力分配比ｋ２が１あるいは２の場合について説明したが、各信号分配回路の電力分配比は任意であり、例えば３であってもよい。
【０１１６】
本発明による設計の自由度は高く、信号分配器を構成する分配回路の個数は任意に定めてよい。例えば、本発明により３個の分配回路を備える４分配の信号分配器を設計及び作製することもできる。
【符号の説明】
【０１１７】
１０…情報処理装置、１０１…入力部、１０２…回路算出部、１０３…パラメータ算出部、１０４…出力部、Ｐ１…設計プログラム、Ｐ１０…メインモジュール、Ｐ１１…入力モジュール、Ｐ１２…回路算出モジュール、Ｐ１３…パラメータ算出モジュール、Ｐ１４…出力モジュール。
【特許請求の範囲】
【請求項１】
情報処理装置により実行される、入力信号を分配する信号分配回路の設計方法であって、
入力、第１出力、第２出力、該入力と該第１出力とを接続する第１多段変成器部、及び該入力と該第２出力とを接続する第２多段変成器部を備える前記信号分配回路の回路パターンを示すパターンデータと、前記入力の負荷インピーダンスと、前記第１出力及び前記第２出力の負荷インピーダンスと、前記出力間の電力分配比と、下側周波数に対する上側周波数の周波数比の入力を受け付ける受付ステップと、
前記入力、前記第１出力、及び前記第１多段変成器部を有する部分についての、偶モード等価回路及び奇モード等価回路を算出する回路算出ステップと、
前記入力及び前記第１出力の負荷インピーダンスと、前記周波数比と、前記偶モード等価回路と、前記奇モード等価回路とに基づいて、前記第１多段変成器部を構成する各伝送線路の特性インピーダンスを算出する第１インピーダンス算出ステップと、
前記第１インピーダンス算出ステップにおいて算出された各特性インピーダンスに前記電力分配比を乗ずることで、前記第２多段変成器部を構成する各伝送線路の特性インピーダンスを算出する第２インピーダンス算出ステップと、
前記第１インピーダンス算出ステップ及び前記第２インピーダンス算出ステップにおいて算出された各特性インピーダンスを出力する出力ステップと、
を含むことを特徴とする信号分配回路の設計方法。
【請求項２】
前記第１多段変成器部及び前記第２多段変成器部の間に設けられた吸収抵抗の抵抗値を算出する抵抗値算出ステップを更に含み、
前記回路算出ステップでは、前記入力、前記第１出力、前記第１多段変成器部、及び前記吸収抵抗の前記第１多段変成器部側の成分を有する部分についての、前記偶モード等価回路及び前記奇モード等価回路が算出され、
前記抵抗値算出ステップでは、前記入力及び前記第１出力の負荷インピーダンスと、前記周波数比と、前記偶モード等価回路と、前記奇モード等価回路と、前記電力分配比とに基づいて、前記吸収抵抗の抵抗値が算出され、
前記出力ステップでは、更に、前記抵抗値算出ステップにおいて算出された抵抗値が出力される、
請求項１に記載の信号分配回路の設計方法。
【請求項３】
前記第１多段変成器部及び前記第２多段変成器部がそれぞれ、伝送線路間に設けられたスタブを含み、
前記第１インピーダンス算出ステップでは、更に、前記第１多段変成器部に含まれる各スタブの特性インピーダンスが算出され、
前記第２インピーダンス算出ステップでは、更に、前記第１インピーダンス算出ステップにおいて算出された各スタブの特性インピーダンスに前記電力分配比を乗ずることで、前記第２多段変成器部に含まれる各スタブの特性インピーダンスが算出される、
請求項１に記載の信号分配回路の設計方法。
【請求項４】
前記信号分配回路が前記入力信号を不均等に分配する、
請求項１〜３のいずれか一項に記載の信号分配回路の設計方法。
【請求項５】
情報処理装置により実行される、一又は複数の信号分配回路を備える信号分配器の設計方法であって、
各信号分配回路が、請求項１〜３のいずれか一項に記載の信号分配回路の設計方法により設計される、
ことを特徴とする信号分配器の設計方法。
【請求項６】
前記一又は複数の信号分配回路の少なくとも一つが前記入力信号を不均等に分配する、
請求項５に記載の信号分配器の設計方法。
【請求項７】
入力信号を分配する信号分配回路の設計をコンピュータに実行させるための、信号分配回路の設計プログラムであって、
前記コンピュータに、
入力、第１出力、第２出力、該入力と該第１出力とを接続する第１多段変成器部、及び該入力と該第２出力とを接続する第２多段変成器部を備える前記信号分配回路の回路パターンを示すパターンデータと、前記入力の負荷インピーダンスと、前記第１出力及び前記第２出力の負荷インピーダンスと、前記出力間の電力分配比と、下側周波数に対する上側周波数の周波数比の入力を受け付ける受付機能と、
前記入力、前記第１出力、及び前記第１多段変成器部を有する部分についての、偶モード等価回路及び奇モード等価回路を算出する回路算出機能と、
前記入力及び前記第１出力の負荷インピーダンスと、前記周波数比と、前記偶モード等価回路と、前記奇モード等価回路とに基づいて、前記第１多段変成器部を構成する各伝送線路の特性インピーダンスを算出する第１インピーダンス算出機能と、
前記第１インピーダンス算出機能により算出された各特性インピーダンスに前記電力分配比を乗ずることで、前記第２多段変成器部を構成する各伝送線路の特性インピーダンスを算出する第２インピーダンス算出機能と、
前記第１インピーダンス算出機能及び前記第２インピーダンス算出機能により算出された各特性インピーダンスを出力する出力機能と、
を実現させることを特徴とする信号分配回路の設計プログラム。
【請求項８】
前記コンピュータに更に、前記第１多段変成器部及び前記第２多段変成器部の間に設けられた吸収抵抗の抵抗値を算出する抵抗値算出機能を実現させ、
前記回路算出機能により、前記入力、前記第１出力、前記第１多段変成器部、及び前記吸収抵抗の前記第１多段変成器部側の成分を有する部分についての、前記偶モード等価回路及び前記奇モード等価回路が算出され、
前記抵抗値算出機能により、前記入力及び前記第１出力の負荷インピーダンスと、前記周波数比と、前記偶モード等価回路と、前記奇モード等価回路と、前記電力分配比とに基づいて、前記吸収抵抗の抵抗値が算出され、
前記出力機能により、更に、前記抵抗値算出機能により算出された抵抗値が出力される、
請求項７に記載の信号分配回路の設計プログラム。
【請求項９】
前記第１多段変成器部及び前記第２多段変成器部がそれぞれ、伝送線路間に設けられたスタブを含み、
前記第１インピーダンス算出機能により、更に、前記第１多段変成器部に含まれる各スタブの特性インピーダンスが算出され、
前記第２インピーダンス算出機能により、更に、前記第１インピーダンス算出機能により算出された各スタブの特性インピーダンスに前記電力分配比を乗ずることで、前記第２多段変成器部に含まれる各スタブの特性インピーダンスが算出される、
請求項７に記載の信号分配回路の設計プログラム。
【請求項１０】
前記信号分配回路が前記入力信号を不均等に分配する、
請求項７〜９のいずれか一項に記載の信号分配回路の設計プログラム。
【請求項１１】
一又は複数の信号分配回路を備える信号分配器の設計をコンピュータに実行させるための、信号分配器の設計プログラムであって、
請求項７〜９のいずれか一項に記載の信号分配回路の設計プログラムを含み、
前記コンピュータが、請求項７〜９のいずれか一項に記載の信号分配回路の設計プログラムにより、各信号分配回路の設計を実行する、
ことを特徴とする信号分配器の設計プログラム。
【請求項１２】
前記一又は複数の信号分配回路の少なくとも一つが前記入力信号を不均等に分配する、
請求項１１に記載の信号分配器の設計プログラム。
【請求項１】
情報処理装置により実行される、入力信号を分配する信号分配回路の設計方法であって、
入力、第１出力、第２出力、該入力と該第１出力とを接続する第１多段変成器部、及び該入力と該第２出力とを接続する第２多段変成器部を備える前記信号分配回路の回路パターンを示すパターンデータと、前記入力の負荷インピーダンスと、前記第１出力及び前記第２出力の負荷インピーダンスと、前記出力間の電力分配比と、下側周波数に対する上側周波数の周波数比の入力を受け付ける受付ステップと、
前記入力、前記第１出力、及び前記第１多段変成器部を有する部分についての、偶モード等価回路及び奇モード等価回路を算出する回路算出ステップと、
前記入力及び前記第１出力の負荷インピーダンスと、前記周波数比と、前記偶モード等価回路と、前記奇モード等価回路とに基づいて、前記第１多段変成器部を構成する各伝送線路の特性インピーダンスを算出する第１インピーダンス算出ステップと、
前記第１インピーダンス算出ステップにおいて算出された各特性インピーダンスに前記電力分配比を乗ずることで、前記第２多段変成器部を構成する各伝送線路の特性インピーダンスを算出する第２インピーダンス算出ステップと、
前記第１インピーダンス算出ステップ及び前記第２インピーダンス算出ステップにおいて算出された各特性インピーダンスを出力する出力ステップと、
を含むことを特徴とする信号分配回路の設計方法。
【請求項２】
前記第１多段変成器部及び前記第２多段変成器部の間に設けられた吸収抵抗の抵抗値を算出する抵抗値算出ステップを更に含み、
前記回路算出ステップでは、前記入力、前記第１出力、前記第１多段変成器部、及び前記吸収抵抗の前記第１多段変成器部側の成分を有する部分についての、前記偶モード等価回路及び前記奇モード等価回路が算出され、
前記抵抗値算出ステップでは、前記入力及び前記第１出力の負荷インピーダンスと、前記周波数比と、前記偶モード等価回路と、前記奇モード等価回路と、前記電力分配比とに基づいて、前記吸収抵抗の抵抗値が算出され、
前記出力ステップでは、更に、前記抵抗値算出ステップにおいて算出された抵抗値が出力される、
請求項１に記載の信号分配回路の設計方法。
【請求項３】
前記第１多段変成器部及び前記第２多段変成器部がそれぞれ、伝送線路間に設けられたスタブを含み、
前記第１インピーダンス算出ステップでは、更に、前記第１多段変成器部に含まれる各スタブの特性インピーダンスが算出され、
前記第２インピーダンス算出ステップでは、更に、前記第１インピーダンス算出ステップにおいて算出された各スタブの特性インピーダンスに前記電力分配比を乗ずることで、前記第２多段変成器部に含まれる各スタブの特性インピーダンスが算出される、
請求項１に記載の信号分配回路の設計方法。
【請求項４】
前記信号分配回路が前記入力信号を不均等に分配する、
請求項１〜３のいずれか一項に記載の信号分配回路の設計方法。
【請求項５】
情報処理装置により実行される、一又は複数の信号分配回路を備える信号分配器の設計方法であって、
各信号分配回路が、請求項１〜３のいずれか一項に記載の信号分配回路の設計方法により設計される、
ことを特徴とする信号分配器の設計方法。
【請求項６】
前記一又は複数の信号分配回路の少なくとも一つが前記入力信号を不均等に分配する、
請求項５に記載の信号分配器の設計方法。
【請求項７】
入力信号を分配する信号分配回路の設計をコンピュータに実行させるための、信号分配回路の設計プログラムであって、
前記コンピュータに、
入力、第１出力、第２出力、該入力と該第１出力とを接続する第１多段変成器部、及び該入力と該第２出力とを接続する第２多段変成器部を備える前記信号分配回路の回路パターンを示すパターンデータと、前記入力の負荷インピーダンスと、前記第１出力及び前記第２出力の負荷インピーダンスと、前記出力間の電力分配比と、下側周波数に対する上側周波数の周波数比の入力を受け付ける受付機能と、
前記入力、前記第１出力、及び前記第１多段変成器部を有する部分についての、偶モード等価回路及び奇モード等価回路を算出する回路算出機能と、
前記入力及び前記第１出力の負荷インピーダンスと、前記周波数比と、前記偶モード等価回路と、前記奇モード等価回路とに基づいて、前記第１多段変成器部を構成する各伝送線路の特性インピーダンスを算出する第１インピーダンス算出機能と、
前記第１インピーダンス算出機能により算出された各特性インピーダンスに前記電力分配比を乗ずることで、前記第２多段変成器部を構成する各伝送線路の特性インピーダンスを算出する第２インピーダンス算出機能と、
前記第１インピーダンス算出機能及び前記第２インピーダンス算出機能により算出された各特性インピーダンスを出力する出力機能と、
を実現させることを特徴とする信号分配回路の設計プログラム。
【請求項８】
前記コンピュータに更に、前記第１多段変成器部及び前記第２多段変成器部の間に設けられた吸収抵抗の抵抗値を算出する抵抗値算出機能を実現させ、
前記回路算出機能により、前記入力、前記第１出力、前記第１多段変成器部、及び前記吸収抵抗の前記第１多段変成器部側の成分を有する部分についての、前記偶モード等価回路及び前記奇モード等価回路が算出され、
前記抵抗値算出機能により、前記入力及び前記第１出力の負荷インピーダンスと、前記周波数比と、前記偶モード等価回路と、前記奇モード等価回路と、前記電力分配比とに基づいて、前記吸収抵抗の抵抗値が算出され、
前記出力機能により、更に、前記抵抗値算出機能により算出された抵抗値が出力される、
請求項７に記載の信号分配回路の設計プログラム。
【請求項９】
前記第１多段変成器部及び前記第２多段変成器部がそれぞれ、伝送線路間に設けられたスタブを含み、
前記第１インピーダンス算出機能により、更に、前記第１多段変成器部に含まれる各スタブの特性インピーダンスが算出され、
前記第２インピーダンス算出機能により、更に、前記第１インピーダンス算出機能により算出された各スタブの特性インピーダンスに前記電力分配比を乗ずることで、前記第２多段変成器部に含まれる各スタブの特性インピーダンスが算出される、
請求項７に記載の信号分配回路の設計プログラム。
【請求項１０】
前記信号分配回路が前記入力信号を不均等に分配する、
請求項７〜９のいずれか一項に記載の信号分配回路の設計プログラム。
【請求項１１】
一又は複数の信号分配回路を備える信号分配器の設計をコンピュータに実行させるための、信号分配器の設計プログラムであって、
請求項７〜９のいずれか一項に記載の信号分配回路の設計プログラムを含み、
前記コンピュータが、請求項７〜９のいずれか一項に記載の信号分配回路の設計プログラムにより、各信号分配回路の設計を実行する、
ことを特徴とする信号分配器の設計プログラム。
【請求項１２】
前記一又は複数の信号分配回路の少なくとも一つが前記入力信号を不均等に分配する、
請求項１１に記載の信号分配器の設計プログラム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２０】
【図２１】
【図２２】
【図２３】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４２】
【図４３】
【図４４】
【図４５】
【図１９】
【図２４】
【図３５】
【図４１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２０】
【図２１】
【図２２】
【図２３】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４２】
【図４３】
【図４４】
【図４５】
【図１９】
【図２４】
【図３５】
【図４１】
【公開番号】特開２０１１−２１１６７９（Ｐ２０１１−２１１６７９Ａ）
【公開日】平成２３年１０月２０日（２０１１．１０．２０）
【国際特許分類】
【出願番号】特願２０１０−２０３２６９（Ｐ２０１０−２０３２６９）
【出願日】平成２２年９月１０日（２０１０．９．１０）
【出願人】（３０５０６０５６７）国立大学法人富山大学 (194)
【公開日】平成２３年１０月２０日（２０１１．１０．２０）
【国際特許分類】
【出願日】平成２２年９月１０日（２０１０．９．１０）
【出願人】（３０５０６０５６７）国立大学法人富山大学 (194)
[ Back to top ]