半導体装置及びその製造方法

【目的】ゲート短絡や耐量不良を防止すると共に、導通抵抗を小さくした縦型半導体装置及びその製造方法を提供する。
【構成】半導体装置として、ドレイン領域Ｄとなる一導電型半導体基板２内に形成した複数の他導電型ベース領域Ｂと、各ベース領域Ｂ内に形成した複数の高濃度一導電型ソース領域Ｓと、ドレイン領域Ｄに形成した高濃度一導電型低抵抗層７と、ベース領域Ｂ内のチャンネル部Ｃ幅に対応する領域にのみゲート酸化膜３を介して形成したゲート電極Ｇａ、Ｇｂとを具備する。又、製造方法として、半導体基板２上にゲート酸化膜３とゲート電極を被着・形成して窓開けして凹部８を設け、凹部から不純物を拡散してベース領域Ｂを形成し、ドレイン領域Ｄ上のゲート電極を窓開けして残ったゲート電極Ｇａ、Ｇｂをマスクとしてソース領域Ｓと低抵抗層７とを同時形成する。

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、縦型電界効果トランジスタ（以下、ＦＥＴと称す。）のゲート耐圧及び導通抵抗を改善した半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】縦型ＦＥＴの一例を図４及び図５を参照して次に説明する。図において（１）はＦＥＴ、（２）は半導体基板、（Ｂ）はベース領域、（Ｓ）はソース領域、（Ｇ）はゲート電極、（３）はゲート酸化膜、（４）は層間絶縁膜、（５）は配線パターンである。上記半導体基板（２）はドレイン領域（Ｄ）となるＮ^-型基板で、遮断時の耐圧を高めるため不純物濃度を低くして高抵抗にしており、且つ、図示しないが、Ｎ⁺型基板にＮ^-型不純物領域をエピタキシャル成長させたり、或いはＮ^-型基板の裏面にＮ⁺型不純物領域を拡散して裏面側にＮ⁺層を形成している。ベース領域（Ｂ）は半導体基板（２）内に所定の配列ピッチと形状でＰ型不純物を選択拡散して複数に形成される。ソース領域（Ｓ）は各ベース領域（Ｂ）内に高濃度のＮ型不純物を選択拡散して形成し、ベース領域（Ｂ）の基板表面近傍においてソース・ドレイン各領域（Ｓ）（Ｄ）を導通させるチャンネル部（Ｃ）を形成する。ゲート電極（Ｇ）はゲートポリシリからなり、チャンネル部（Ｃ）上を含む基板表面にゲート酸化膜（３）を介して形成され、製造上、隣接するベース領域（Ｂ）に跨がってドレイン領域（Ｄ）上にも形成される。又、図２に示すように、基板表面を平面的に見ると、複数のソース領域（Ｓ）が所定のピッチと形状で並ぶと共に、その間に凸状段差部からなるゲート電極（Ｇ）を連続的に形成し、且つ、ソース領域（Ｓ）の中央部にベース領域（Ｂ）からソース領域（Ｓ）を貫通して基板表面に露出するベース領域（Ｂａ）が形成される。そして、その上に層間絶縁膜（４）及び配線パターン（５）を被着・形成する。
【０００３】上記構成においてゲート電極（Ｇ）に正電圧を印加すると、ベース領域（Ｂ）内のチャンネル部（Ｃ）がＮ型に反転してソース領域（Ｓ）とドレイン領域（Ｄ）が導通し、ソース領域（Ｓ）からチャンネル部（Ｃ）を経てドレイン領域（Ｄ）へ縦型のドレイン電流（Ｉｄ）が流れる。この時、ドレイン領域（Ｄ）は不純物濃度が低く、ドレイン電流（Ｉｄ）の導通抵抗が大きくなるため、予め基板の極表面付近に高濃度のＮ型不純物領域を薄く形成したものもある。
【０００４】次に、上記ＦＥＴ（１）の製造方法を図６（ａ）（ｂ）（ｃ）を参照して説明する。まず、図６（ａ）に示すように、半導体基板（２）の表面の素子形成面にゲート酸化膜（３）及びゲート電極（Ｇ）を順次、積層して被着・形成した後、所定のピッチと形状でゲート電極（Ｇ）及びゲート酸化膜（３）、又はゲート電極（Ｇ）をパターニングして窓開けしてベース領域不純物拡散用凹部（８）を設ける。そこで、その凹部（８）からゲート電極（Ｇ）をマスクとしてボロン等のＰ型不純物をイオン注入すると共に、熱拡散により横にゲート電極（Ｇ）の直下まで押し広げ、所定のピッチと形状でベース領域（Ｂ）を形成する。次に、図６（ｂ）に示すように、上記同様、ゲート電極（Ｇ）をマスクとして各ベース領域（Ｂ）内に高濃度のＮ型不純物を選択拡散してソース領域（Ｓ）を形成する。この時、ソース領域（Ｓ）の中央部にマスク（図示せず）をしておき、その部分でベース領域（Ｂ）を基板表面に露出させる。そして、図６（ｃ）に示すように、電極引き出し領域（図示せず）を除いて層間絶縁膜（４）を被着・形成し、更に、図４に示すように、アルミの配線パターン（５）を積層して被着する。
【０００５】
【発明が解決しようとする課題】解決しようとする課題は、ゲート電極（Ｇ）はチャンネル部（Ｃ）上に相当する幅においてのみ動作上、必要であるが、不要であるドレイン領域（Ｄ）上にも形成されており、ゲート電極（Ｇ）に電圧を加えた場合、ドレイン領域（Ｄ）との間にもゲート電圧が加わり、結果として、ゲート酸化膜（３）が薄く（４００〜１０００オングスロトーム）、且つ、ドレイン領域（Ｄ）の面積が比較的、大きいため、広い範囲に亘ってゲート短絡やゲート耐量不良を招き易い点である。又、ドレイン領域（Ｄ）の不純物濃度が低く、ドレイン電流（Ｉｄ）の導通抵抗が大きくなる。
【０００６】
【課題を解決するための手段】本発明は、半導体装置として、ドレイン領域となる一導電型半導体基板内に所定の配列ピッチと形状で他導電型不純物を選択拡散して形成した複数のベース領域と、上記各ベース領域内に高濃度一導電型不純物を選択拡散して形成した複数のソース領域と、ドレイン領域に基板表面から高濃度一導電型不純物を選択拡散して形成した低抵抗層と、上記ベース領域内の基板表面近傍に形成されるソース・ドレイン導通用チャンネル部幅に対応する領域にゲート酸化膜を介して形成されると共に、チャンネル部外の所定領域のみで接続したゲート電極と、ゲート電極及びソース領域の電極引き出し領域を除いて基板表面に被着・形成した層間絶縁膜とを具備したことを特徴とし、又、
【０００７】製造方法として、ドレイン領域となる一導電型半導体基板上にゲート酸化膜を介してゲート電極を被着・形成すると共に、ゲート電極及びゲート酸化膜を所定の配列ピッチと形状で選択的に窓開けしてベース領域不純物拡散用凹部を設ける工程と、ゲート電極をマスクとして上記凹部から基板内に他導電型不純物を選択拡散してベース領域を形成する工程と、上記ゲート電極におけるドレイン領域上のチャンネル非形成部に対応する領域を選択的に窓開けしてチャンネル部幅に対応する領域にゲート電極があってチャンネル部外の所定領域のみでゲート電極を接続した形状とする工程と、残ったゲート電極をマスクとして高濃度一導電型不純物を選択拡散し、ベース領域内にソース領域を形成すると共に、半導体基板内に低抵抗層を形成する工程と、層間絶縁膜を基板表面に被着・形成する工程とを含むことを特徴とする。
【０００８】
【作用】上記技術的手段によれば、縦型半導体装置のドレイン領域となる半導体基板内に所定の配列ピッチと形状で複数のベース領域を選択的に形成すると共に、各ベース領域内にソース領域を形成し、且つ、ベース領域内の基板表面近傍に形成されるチャンネル部幅に対応する領域にのみゲート酸化膜を介してゲート電極を形成すると共に、チャンネル部外の所定領域でゲート電極を接続し、ゲート電極が不要であるドレイン領域上のゲート電極を小さくする。そして、ドレイン領域内にソース領域と同じ不純物領域を形成すると、ソース領域からベース領域内のチャンネル部を経て流れるドレイン電流の導通抵抗が小さくなる。
【０００９】
【実施例】本発明に係る半導体装置とその製造方法の実施例を図１乃至図３を参照して以下に説明する。図１及び図２は半導体装置の断面図と部分平面図、図３はその製造方法の断面図をそれぞれ示し、図４乃至図６に示す部分と同一部分には同一参照符号を付してその説明を省略する。相違する点は、本発明に係る半導体装置（６）として、図１及び図２に示すように、ドレイン領域（Ｄ）に基板表面からＮ⁺型不純物を選択拡散して低抵抗層（７）を形成したこと、及びベース領域（Ｂ）内の基板表面近傍に形成されるチャンネル部（Ｃ）の幅に対応する領域にのみゲート酸化膜（３）を介してゲート電極（Ｇａ）（Ｇｂ）を形成すると共に、チャンネル部外の所定領域でゲート電極（Ｇａ）（Ｇｂ）を接続し、動作上、不要であるドレイン領域（Ｄ）上のゲート電極（Ｇｃ）を削除したことである。
【００１０】上記構成によれば、動作上、必要となるチャンネル部（Ｃ）の幅に対応する領域にのみゲート電極（Ｇａ）（Ｇｂ）を形成し、ゲート電圧を印加した場合、ドレイン領域（Ｄ）上にゲート電圧が加わらないようにする。又、ゲート電圧を印加してベース領域（Ｂ）内にチャンネル部（Ｃ）が形成され、ソース・ドレイン各領域（Ｓ）（Ｄ）間が導通した時、ドレイン電流（Ｉｄ）は低抵抗層（７）を通り、導通抵抗が小さくなる。
【００１１】次に、本発明に係る半導体装置の製造方法を図３（ａ）（ｂ）（ｃ）を参照して説明する。まず図３R>３（ａ）に示すように、従来と同様、ドレイン領域（Ｄ）となるＮ^-型半導体基板（２）の表面の素子形成面にゲート酸化膜（３）及びゲート電極（Ｇ）を順次、積層して被着・形成した後、所定のピッチと形状でゲート酸化膜（３）及びゲート電極（Ｇ）、又はゲート電極（Ｇ）をパターニングして窓開けしてベース領域不純物拡散用凹部（８）を設ける。そして、ゲート電極（Ｇ）をマスクとして凹部（８）から基板内にＰ型不純物を選択拡散してベース領域（Ｂ）を形成する。その後、図３（ｂ）に示すように、チャンネル非形成部となるドレイン領域（Ｄ）上におけるゲート電極（Ｇｃ）を選択的に削除して窓開けし、チャンネル部幅に対応する領域にのみゲート電極（Ｇａ）（Ｇｂ）を形成すると共に、チャンネル部外の所定領域でゲート電極（Ｇａ）（Ｇｂ）を接続する。そして、残ったゲート電極（Ｇａ）（Ｇｂ）をマスクとしてＮ⁺型不純物を選択拡散し、ベース領域（Ｂ）内におけるソース領域（Ｓ）と半導体基板（２）内における低抵抗層（７）とを同時形成する。そこで、図３（ｃ）に示すように、従来と同様、層間絶縁膜（４）を被着・形成した後、図１に示すように、更に、配線パターン（５）を基板表面に順次、被着・形成する。
【００１２】又、上記実施例ではＮ型半導体装置について説明したが、ＰＮ反転させても良い。
【００１３】
【発明の効果】本発明によれば、ドレイン領域となる半導体基板内に所定の配列ピッチと形状で複数のベース領域を選択的に形成すると共に、各ベース領域内にソース領域を形成した縦型半導体装置において、ベース領域内の基板表面近傍に形成されるソース・ドレイン導通用チャンネル部幅に対応する領域にのみゲート酸化膜を介してゲート電極を形成すると共に、ドレイン領域内にソース領域と同じ不純物領域を形成したから、動作上、不要であるドレイン領域上のゲート電極が削除されてゲート電圧がドレイン領域との間で印加されず、ゲート短絡を防止出来、又、ドレイン領域における低抵抗層をソース領域と同時に形成したから、ソース領域からベース領域内のチャンネル部を経て流れるドレイン電流の導通抵抗を小さく出来る。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の実施例を示す要部断面図である。
【図２】本発明に係る半導体装置の実施例を示す要部平面図である。
【図３】本発明に係る半導体装置の製造方法の実施例を示す各工程図である。
【図４】従来の半導体装置の一例を示す要部断面図である。
【図５】従来の半導体装置の一例を示す要部平面図である。
【図６】従来の半導体装置の製造方法の一例を示す各工程図である。
【符号の説明】
２半導体基板（ドレイン領域）
３ゲート酸化膜
４層間絶縁膜
７低抵抗層
８凹部
Ｇａ、Ｇｂゲート電極
Ｃチャンネル部
Ｓソース領域
Ｂベース領域

【特許請求の範囲】
【請求項１】ドレイン領域となる一導電型半導体基板内に所定の配列ピッチと形状で他導電型不純物を選択拡散して形成した複数のベース領域と、上記各ベース領域内に高濃度一導電型不純物を選択拡散して形成した複数のソース領域と、ドレイン領域に基板表面から高濃度一導電型不純物を選択拡散して形成した低抵抗層と、上記ベース領域内の基板表面近傍に形成されるソース・ドレイン導通用チャンネル部幅に対応する領域にゲート酸化膜を介して形成されると共に、チャンネル部外の所定領域のみで接続したゲート電極と、ゲート電極及びソース領域の電極引き出し領域を除いて基板表面に被着・形成した層間絶縁膜とを具備したことを特徴とする縦型半導体装置。
【請求項２】ドレイン領域となる一導電型半導体基板上にゲート酸化膜を介してゲート電極を被着・形成すると共に、ゲート電極及びゲート酸化膜を所定の配列ピッチと形状で選択的に窓開けしてベース領域不純物拡散用凹部を設ける工程と、ゲート電極をマスクとして上記凹部から基板内に他導電型不純物を選択拡散してベース領域を形成する工程と、上記ゲート電極におけるドレイン領域上のチャンネル非形成部に対応する領域を選択的に窓開けしてチャンネル部幅に対応する領域にゲート電極を形成すると共に、チャンネル部外の所定領域のみでゲート電極を接続する工程と、残ったゲート電極をマスクとして高濃度一導電型不純物を選択拡散し、ベース領域内にソース領域を形成すると共に、半導体基板内に低抵抗層を形成する工程と、層間絶縁膜を基板表面に被着・形成する工程とを含むことを特徴とする半導体装置の製造方法。

【図１】