受信装置及びネットワークシステム
【課題】回路規模を縮小することのできる受信装置及びネットワークシステムを提供すること。
【解決手段】受信装置Ｄは、各再生装置の第１〜第３送信装置Ａ〜Ｃから単体音楽データをそれぞれ受信する第１〜第３受信部３１〜３３と、各受信部３１〜３３に第１〜第３分周クロック信号ＣＬＫｄ１〜ＣＬＫｄ３を供給する１つのクロック生成部２５を含む。各受信部３１〜３３は、第２ＦＩＦＯメモリに記憶した単体音楽データを各分周クロック信号ＣＬＫｄ１〜ＣＬＫｄ３に同期してそれぞれ読み出す。第１〜第３受信部３１〜３３の無音制御部は、第２ＦＩＦＯメモリに記憶したデータ量に応じて、第２ＦＩＦＯメモリから読み出す無音データのデータ量を制御する。
【解決手段】受信装置Ｄは、各再生装置の第１〜第３送信装置Ａ〜Ｃから単体音楽データをそれぞれ受信する第１〜第３受信部３１〜３３と、各受信部３１〜３３に第１〜第３分周クロック信号ＣＬＫｄ１〜ＣＬＫｄ３を供給する１つのクロック生成部２５を含む。各受信部３１〜３３は、第２ＦＩＦＯメモリに記憶した単体音楽データを各分周クロック信号ＣＬＫｄ１〜ＣＬＫｄ３に同期してそれぞれ読み出す。第１〜第３受信部３１〜３３の無音制御部は、第２ＦＩＦＯメモリに記憶したデータ量に応じて、第２ＦＩＦＯメモリから読み出す無音データのデータ量を制御する。
【発明の詳細な説明】
【技術分野】
【０００１】
受信装置及びネットワークシステムに関するものである。
【背景技術】
【０００２】
一般に、音楽を鑑賞するために、ＣＤ（Compact Disc）、ＤＶＤ（Digital Versatile Disc）、ＨＤ（Hard Disk）等に記憶されている音楽データを再生する再生機器と、モニタやスピーカなどの出力機器が相互に接続される。これら再生機器と出力機器を接続するためのインターフェース規格として、国際標準規格であるＩＥＥＥ（The Institute of Electrical and Electronics Engineers）１３９４規格が知られている。
【０００３】
ＩＥＥＥ１３９４規格には、再生機器の送信装置から出力機器の受信装置に所定の周期（１２５μｓ，以下、アイソサイクルという）毎にデータ送信することで、出力機器にて音楽を途切れなく出力することができるアイソクロナス（Isochronous）転送モードが規定されている。
【０００４】
例えば、ＣＤに記憶された音楽データの音楽を鑑賞する場合、再生機器は、標本化周波数（サンプリング周波数ともいう、ＣＤの場合は４４．１ｋＨｚ）に同期して、ＣＤに記録された音楽データを構成する標本化された複数の単体音楽データを、最初に標本化された単体音楽データから最後に標本化された単体音楽データまで順番に読み出す。
【０００５】
なお、単体音楽データは、音楽の電気信号（アナログ信号）を標本化（サンプリング）し、標本化によって分割された複数の電気信号の一つ一つの電気信号であって、それら一つ一つの電気信号は量子化及び符号化されたデータである。
【０００６】
そして、送信装置は、アイソサイクル内においてその読み出された複数（例えば、８個又は１６個）の単体音楽データを含むパケットを生成し、アイソサイクル毎に、そのパケットを受信装置に送信する。受信装置は、送信装置から入力されるパケットから単体音楽データを抽出し、備えるＦＩＦＯ（First-In First-Out）メモリにその単体音楽データを一時的に格納する。受信装置は、ＦＩＦＯメモリに格納された単体音楽データを送信装置から読み出された順番に、標本化周波数に基づいて、読み出してスピーカなどから音楽を発する。
【０００７】
ところで、送信装置は、音楽データを単体音楽データ毎に読み出し出力するための標本化周波数の第１クロック信号を、送信装置が有する水晶発振器からの第１基準クロック信号に基づいて生成している。また、受信装置は、ＦＩＦＯメモリから単体音楽データを順番に読み出すための標本化周波数の第２クロック信号を、受信装置が有する水晶発振器からの第２基準クロック信号に基づいて生成している。
【０００８】
第１クロック信号は送信装置が有する水晶発振器にて生成され、第２クロック信号は受信装置が有する水晶発振器にて生成され、それぞれの水晶発振器のばらつきにより、第１クロック信号の周波数と第２クロック信号の周波数が異なり、第１及び第２クロック信号の間で周波数差が生じる場合がある。この場合、送信装置における単体音楽データの読み出し間隔と、受信装置における単体音楽データのＦＩＦＯからの読み出し間隔が等しくならない。
【０００９】
例えば、第１基準クロック信号の周波数が第２基準クロック信号の周波数より低いと、受信装置のＦＩＦＯメモリに格納される単体音楽データが減少する。そして、ＦＩＦＯメモリから読み出す単体音楽データが無くなると、スピーカなどから発する音楽が音切れしてしまう。
【００１０】
反対に、第１基準クロック信号の周波数が第２基準クロック信号の周波数より高いと、受信装置のＦＩＦＯメモリに格納される単体音楽データが増加する。そして、ＦＩＦＯメモリにおける単体音楽データが格納されていない領域が無くなると、先に単体音楽データが格納された領域に新たな単体音楽データを格納することになる。これにより、ＦＩＦＯメモリに先に格納された単体音楽データが消失し、異なる単体音楽データに応じた音楽をスピーカなどから発することになってしまう。
【００１１】
その結果、第１基準クロック信号の周波数と第２基準クロック信号の周波数が等しくならないと、ＣＤに記憶された音楽データの音楽を精度良くスピーカなどから発することができないことになる。
【００１２】
そこで、ＩＥＥＥ１３９４規格では、送信装置は、第１クロック信号の周波数と、第２クロック信号の周波数を等しくするため、単体音楽データに加えて同期情報（タイムスタンプ）を付加したパケットを受信装置に送信する。一方、受信装置は、その同期情報に基づいて第２クロック信号を生成するためのクロック生成回路を備える。そして、クロック生成回路は、同期情報に基づいて、第２クロック信号の周波数が第１クロック信号の周波数と等しくなるように制御する（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００１−１４４６９４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、上記の受信装置では、複数の送信装置から音楽データを受信する場合、各送信装置にて生成される各第１クロック信号に対応した第２クロック信号をそれぞれ生成する必要がある。このため、受信装置は、各送信装置に対応したクロック生成回路を備えなければならず、その分回路規模が増大していた。
【課題を解決するための手段】
【００１５】
本発明の一観点によれば、複数の送信装置から音データを受信する受信装置であって、 前記複数の送信装置から受信した前記音データをクロック信号に応じて出力する複数の受信部と、前記クロック信号を生成して対応する受信部に供給するクロック生成部と、を有し、前記複数の受信部のうち少なくとも１つは、対応する前記送信装置からの前記音データを記憶し、該記憶した音データを前記クロック信号に応じて出力する記憶手段と、前記記憶手段に記憶した前記音データの数が所定範囲内に入るように、無音データを連続して読み出すデータの数を制御する無音制御部と、を含む。
【発明の効果】
【００１６】
本発明の一観点によれば、回路規模を縮小することができる。
【図面の簡単な説明】
【００１７】
【図１】通信システムの概略図である。
【図２】受信装置のブロック図である。
【図３】受信部のブロック図である。
【図４】無音検出部のブロック図である。
【図５】無音領域記憶レジスタの説明図である。
【図６】無音領域制御部のブロック図である。
【図７】第２ＦＩＦＯメモリに記憶された単体音楽データの説明図である。
【発明を実施するための形態】
【００１８】
以下、本発明を具体化した実施形態を図１〜図６に従って説明する。
図１は、ＩＥＥＥ１３９４規格に準拠した通信システム１０の接続形態（トポロジ）を示す。例えば、自動車に設けられた通信システム１０は、３つの送信装置及び１つの受信装置を有する。また、第１送信装置ＡはＣＤプレーヤ、第２送信装置ＢはＤＶＤプレーヤ、第３送信装置Ｃはカーナビゲーションシステム（以下、単にカーナビという）に設けられている。さらに、受信装置Ｄは、スピーカに設けられている。
【００１９】
第１送信装置Ａは、ＩＥＥＥ１３９４規格に準拠したケーブル（バスケーブル）１１ａを介して受信装置Ｄに接続されている。第２送信装置Ｂは、バスケーブル１１ｂを介して受信装置Ｄに接続されている。第３送信装置Ｃは、バスケーブル１１ｃを介して受信装置Ｄに接続されている。
【００２０】
本実施形態の通信システム１０では、ＣＤプレーヤ、ＤＶＤプレーヤ、カーナビにて再生された音楽データを各送信装置Ａ〜Ｃから受信装置Ｄにそれぞれ送信することで、その音楽データに基づいた音楽をスピーカから発するようになっている。
【００２１】
ＣＤプレーヤは、ＣＤに記録された複数の単体音楽データＤａからなる音楽データを、サンプリング信号（標本化周波数）に同期して、その複数の単体音楽データＤａを順番に読み出してＣＤプレーヤの送信装置に出力する。
【００２２】
単体音楽データＤａは、その値が大きいほど音楽の音量が大きいことを示している。単体音楽データＤａは、ＣＤプレーヤ、ＤＶＤプレーヤ、カーナビに応じたビット数で構成されている。例えば、ＣＤプレーヤから送信される単体音楽データＤａは、量子化ビット数が１６ビットのため、１６ビットで構成されている。従って、ＣＤの場合、単体音楽データＤａは、「００００００００００００００００」〜「１１１１１１１１１１１１１１１１」の順で、音楽の音量が大きいことを示している。尚、以下の説明では、各送信装置Ａ〜Ｃから送信される単体音楽データＤａのビット数を全て８ビットにしている。
【００２３】
ＣＤプレーヤは、ＣＤに記録された音楽データを構成する複数の単体音楽データＤａを、サンプリング信号（標本化周波数）に同期して、順番に読み出してＣＤプレーヤの第１送信装置Ａに出力する。ＣＤプレーヤの第１送信装置Ａは、各アイソサイクル内においてＣＤプレーヤにより読み出された複数の単体音楽データＤａを含むパケットを生成し、各パケットを、アイソサイクル毎にバスケーブル１１ａを介してスピーカの受信装置Ｄに送信する。
【００２４】
ＤＶＤプレーヤは、ＤＶＤに記録された音楽データを構成する複数の単体音楽データＤａを、サンプリング信号（標本化周波数）に同期して、順番に読み出してＤＶＤプレーヤの第２送信装置Ｂに出力する。そして、ＤＶＤプレーヤの第２送信装置Ｂは、各アイソサイクル内において読み出された複数の単体音楽データＤａを含むパケットを生成し、各パケットをアイソサイクル毎にバスケーブル１１ｂを介して受信装置Ｄに送信する。
【００２５】
カーナビは、ＨＤに記録された音楽データを構成する複数の単体音楽データＤａを、サンプリング信号（標本化周波数）に同期して、順番に読み出しカーナビの第３送信装置Ｃに出力する。そして、カーナビの第３送信装置Ｃは、各アイソサイクル内において読み出された複数の単体音楽データＤａを含むパケットを生成し、各パケットをアイソサイクル毎にバスケーブル１１ｃを介して受信装置Ｄに送信する。
【００２６】
図２に示すように、スピーカの受信装置Ｄは、第１〜第３ポート２１〜２３、クロック生成部２５、第１〜第３受信部３１〜３３を有している。
第１ポート２１は、バスケーブル１１ａを介して第１送信装置Ａと接続されている。また、第２ポート２２は、バスケーブル１１ｂを介して第２送信装置Ｂと接続されている。さらに、第３ポート２３は、バスケーブル１１ｃを介して第３送信装置Ｃと接続されている。
【００２７】
これら各ポート２１〜２３は、各送信装置Ａ〜Ｃからバスケーブル１１ａ〜１１ｃを介して受信する電気信号を、受信装置Ｄで扱う電気信号に変換して第１〜第３受信部３１〜３３にそれぞれ出力する。また、第１〜第３ポート２１〜２３は、第１〜第３受信部３１〜３３からの電気信号を、ＩＥＥＥ１３９４規格の電気信号に変換してバスケーブル１１ａ〜１１ｃを介して各送信装置Ａ〜Ｃにそれぞれ送信する。
【００２８】
クロック生成部２５は、クロック生成回路２５ａ、第１〜第３分周器２５ｂ〜２５ｄを有している。
クロック生成回路２５ａは、例えばＰＬＬ（Phase Locked Loop）回路であって、所定周波数の基準クロック信号ＣＬＫｒを生成する。
【００２９】
第１〜第３分周器２５ｂ〜２５ｄは、クロック生成回路２５ａから基準クロック信号ＣＬＫｒがそれぞれ入力される。第１分周器２５ｂは、音楽データの転送前に行われる第１〜第３送信装置Ａ〜Ｃ及び受信装置Ｄのコンフィグレーションにおいて、第１ポート２１を介して第１送信装置Ａから第１設定データが設定される。第１設定データは、第１送信装置Ａからの単体音楽データＤａを再生する際に使われるサンプリング信号の周波数を示すデータである。第１分周器２５ｂは、このサンプリング信号の周波数（標本化周波数）を示すデータに基づいて、基準クロック信号ＣＬＫｒを分周した第１分周クロック信号ＣＬＫｄ１を第１受信部３１に出力する。
【００３０】
また、第２分周器２５ｃは、音楽データの転送前に行われる第１〜第３送信装置Ａ〜Ｃ及び受信装置Ｄのコンフィグレーションにおいて、第２ポート２２を介して第２送信装置Ｂから第２設定データが設定される。第２設定データは、第２送信装置Ｂからの単体音楽データＤａを再生する際に使われるサンプリング信号の周波数を示すデータである。第２分周器２５ｃは、このサンプリング信号の周波数を示すデータに基づいて、基準クロック信号ＣＬＫｒを分周した第２分周クロック信号ＣＬＫｄ２を第２受信部３２に出力する。
【００３１】
さらに、第３分周器２５ｄは、音楽データの転送前に行われる第１〜第３送信装置Ａ〜Ｃ及び受信装置Ｄのコンフィグレーションにおいて、第３ポート２３を介して第３送信装置Ｃから第３設定データが設定される。第３設定データは、第３送信装置Ｃからの単体音楽データＤａを再生する際に使われるサンプリング信号の周波数を示すデータである。第３分周器２５ｄは、このサンプリング信号の周波数を示すデータに基づいて、基準クロック信号ＣＬＫｒを分周した第３分周クロック信号ＣＬＫｄ３を第３受信部３３に出力する。
【００３２】
次に、第１受信部３１の内部構成について図３に従って説明する。なお、第２及び第３受信部３２，３３は、第１受信部３１と内部構成が同じであって、第１受信部３１と接続先が異なるだけであるため、図面及び説明を省略する。
【００３３】
第１受信部３１は、抽出部４１、第１ＦＩＦＯメモリ４２、ＦＩＦＯメモリ部４３、オーディオインターフェース４４を有している。
抽出部４１は、第１送信装置Ａからバスケーブル１１ａ及び第１ポート２１を介してパケットが入力される。抽出部４１は、そのパケットから複数個（８個）の単体音楽データＤａを抽出し、その各単体音楽データＤａを１つ１つ順番に第１ＦＩＦＯメモリ４２に出力する。
【００３４】
第１ＦＩＦＯメモリ４２は、抽出部４１から順番に出力されてくる単体音楽データＤａが入力される。また、第１ＦＩＦＯメモリ４２は、バスクロック信号ＣＬＫｂが入力される。
【００３５】
第１ＦＩＦＯメモリ４２は、バスクロック信号ＣＬＫｂに同期して抽出部４１から順番に出力されてくる単体音楽データＤａを記憶する。そして、第１ＦＩＦＯメモリ４２は、バスクロック信号ＣＬＫｂに同期して先に格納された単体音楽データＤａから順番にＦＩＦＯメモリ部４３に出力する。
【００３６】
ＦＩＦＯメモリ部４３は、第２ＦＩＦＯメモリ４６、無音制御部４７を有している。
第２ＦＩＦＯメモリ４６は、第１ＦＩＦＯメモリ４２から単体音楽データＤａが入力される。また、第２ＦＩＦＯメモリ４６は、バスクロック信号ＣＬＫｂ及び第１分周クロック信号ＣＬＫｄ１が入力される。
【００３７】
バスクロック信号ＣＬＫｂは、例えば第１受信部３１内で生成され、第２ＦＩＦＯメモリ４６が単体音楽データＤａを記憶するタイミングを決めるために使われる。一方、第１分周クロック信号ＣＬＫｄ１は、第２ＦＩＦＯメモリ４６が単体音楽データＤａを読み出すタイミングを決めるために使われる。
【００３８】
また、第２ＦＩＦＯメモリ４６は、単体音楽データＤａを記憶するメモリセルのアドレスを指定するライトポインタＷＰを有し、ライトポインタＷＰにて指定されたアドレス（ライトアドレス）ＷＡのメモリセルに、その単体音楽データＤａをバスクロック信号ＣＬＫｂに同期して記憶する。なお、第２ＦＩＦＯメモリ４６は、複数のメモリセルを有する。各メモリセルは、単体音楽データＤａをそれぞれ記憶する。また、ライトポインタＷＰは、第２ＦＩＦＯメモリ４６が単体音楽データＤａをメモリセルに記憶する度に、ライトアドレスＷＡに「１」を加算（インクリメント）するポインタである。
【００３９】
これにより、第２ＦＩＦＯメモリ４６は、ライトアドレスＷＡに基づいて、単体音楽データＤａを順番に先頭アドレスのメモリセルから最終アドレスのメモリセルに格納していく。そして、第２ＦＩＦＯメモリ４６は、最終アドレスのメモリセルまで単体音楽データＤａを記憶すると、ライトポインタＷＰはリセットされ、再び先頭アドレスのメモリセルから最終アドレスのメモリセルに向かって順番にデータを書き込むようになっている。
【００４０】
また、第２ＦＩＦＯメモリ４６は、第２ＦＩＦＯメモリ４６に格納された単体音楽データＤａを読み出すメモリセルのアドレス（リードアドレス）ＲＡを指定するリードポインタＲＰＩを有する。リードポインタＲＰＩは、後述する無音制御部４７からリードアドレスＲＡ１が入力され、その入力されたリードアドレスＲＡ１を新たなリードアドレスＲＡとして記憶される。そして、第２ＦＩＦＯメモリ４６が、第１分周クロック信号ＣＬＫｄ１に同期して、リードポインタＲＰＩにて指定されたリードアドレスＲＡのメモリセルから単体音楽データＤａを読み出し、オーディオインターフェース４４に出力する。
【００４１】
尚、第２ＦＩＦＯメモリ４６は、第１分周クロック信号ＣＬＫｄ１に同期して、指定するリードアドレスＲＡのメモリセルから単体音楽データＤａを読み出すと、該リードポインタＲＰＩに記憶されていたリードアドレスＲＡをリードアドレスＲＡ２として無音制御部４７に出力する。そして、第２ＦＩＦＯメモリ４６は、リードアドレスＲＡ１が無音制御部４７から入力され新たなリードアドレスＲＡとして記憶されるようになっている。
【００４２】
第２ＦＩＦＯメモリ４６は、空きセル数Ｓを演算する演算部４９と、その演算結果を示すエンプティフラグＥＦ及びフルフラグＦＦを備えている。エンプティフラグＥＦは、空きセル数Ｓが多いことを知らせるためのフラグであって、空きセル数Ｓが多いとき、論理値「１（Ｈレベル）」となる。また、フルフラグＦＦは、空きセル数Ｓが少ないことを知らせるためのフラグであって、空きセル数Ｓが少ないとき、論理値「１（Ｈレベル）」となる。
【００４３】
そして、第２ＦＩＦＯメモリ４６の演算部４９は、空きセル数Ｓが予め定めた所定値（以下、上限値Ｓｍａｘという）より多くなると（Ｓ＞Ｓｍａｘ）、エンプティフラグＥＦを論理値「０（Ｌレベル）」から論理値「１」にする。また、演算部４９は、空きセル数Ｓが予め定めた所定値（以下、下限値Ｓｍｉｎという）より少なくなると（Ｓ＜Ｓｍｉｎ）、フルフラグＦＦを論理値「０（Ｌレベル）」から論理値「１」にする。
【００４４】
なお、空きセル数Ｓは、例えば、ライトアドレスＷＡとリードアドレスＲＡから、単体音楽データＤａが格納されているメモリセルのセル数を求め、その求めたセル数から、先頭アドレスから最終アドレスまでのメモリセルのセル数を減算することによって求められる。第２ＦＩＦＯメモリ４６は、上記のエンプティフラグＥＦ及びフルフラグＦＦを以下の理由から有している。
【００４５】
第２ＦＩＦＯメモリ４６は、書き込み回数ＷＮが読み出し回数ＲＮより少ないと（ＲＮ＞ＷＮ）、単体音楽データＤａが格納されていないメモリセルの数（空きセル数Ｓ）が多くなる。そして、第２ＦＩＦＯメモリ４６は、メモリセルに格納された単体音楽データが枯渇（アンダーフロー状態）するため、単体音楽データＤａを読み出すことができなくなる。
【００４６】
反対に、第２ＦＩＦＯメモリ４６は、書き込み回数ＷＮが読み出し回数ＲＮより多いと（ＷＮ＞ＲＮ）、空きセル数Ｓが少なくなる。そして、空きセル数Ｓがゼロになると（オーバーフロー状態）、第２ＦＩＦＯメモリ４６は、既に単体音楽データＤａが格納されているメモリセルに、新たな単体音楽データＤａを記憶する。従って、第２ＦＩＦＯメモリ４６は、既に記憶されていた単体音楽データＤａを消去してしまうことになる。
【００４７】
このため、第２ＦＩＦＯメモリ４６は、空きセル数Ｓが多いことを知らせるためのエンプティフラグＥＦと、空きセル数Ｓが少ないことを知らせるためのフルフラグＦＦを有している。
【００４８】
第２ＦＩＦＯメモリ４６は、音楽データの単体音楽データＤａの転送前に行われる第１〜第３送信装置Ａ〜Ｃ及び受信装置Ｄのコンフィグレーションにおいて、第１ポート２１を介して第１送信装置Ａから上記の下限値Ｓｍｉｎ及び上限値Ｓｍａｘが入力され設定される。これら下限値Ｓｍｉｎ及び上限値Ｓｍａｘは、第２ＦＩＦＯメモリ４６のメモリ容量、及び、第１送信装置Ａと受信装置Ｄの間のデータ転送速度の許容範囲に応じて、その値が変更されるようになっている。第１送信装置Ａと受信装置Ｄの間のデータ転送速度の許容範囲は、第１送信装置Ａと受信装置Ｄの間のデータ転送速度について仕様に規定された許容範囲である。
【００４９】
具体的には、第２ＦＩＦＯメモリ４６のメモリ容量が小さいほど、第２ＦＩＦＯメモリ４６は、早くオーバーフロー状態又はアンダーフロー状態になってしまう。このため、第２ＦＩＦＯメモリ４６のメモリ容量が小さいほど、第２ＦＩＦＯメモリ４６は、下限値Ｓｍｉｎを大きくするとともに、上限値Ｓｍａｘを小さくするようにしている。
【００５０】
また、第２ＦＩＦＯメモリ４６は、第１送信装置Ａと受信装置Ｄの間のデータ転送速度の許容範囲が広いほど、早くオーバーフロー状態又はアンダーフロー状態になってしまう。このため、第１送信装置Ａと受信装置Ｄの間のデータ転送速度の許容範囲が広いほど、第２ＦＩＦＯメモリ４６は、下限値Ｓｍｉｎを大きくするとともに、上限値Ｓｍａｘを小さくするようにしている。
【００５１】
無音制御部４７は、無音検出部５０、無音領域記憶レジスタ５１、無音領域制御部５２を有している。
図４に示すように、無音検出部５０は、比較器５５、カウンタ回路５６を有している。
【００５２】
比較器５５は、第１ＦＩＦＯメモリ４２から単体音楽データＤａが入力される。また、比較器５５は、単体音楽データＤａの転送前に行われる第１〜第３送信装置Ａ〜Ｃ及び受信装置Ｄのコンフィグレーションにおいて、第１ポート２１を介して第１送信装置Ａから無音判定値Ｖｊが設定される。無音判定値Ｖｊは、人間が聞こえない音量のうち、最も大きな音量に対応して設定されている値である。従って、無音判定値Ｖｊは、音楽の電気信号（アナログ信号）を量子化する量子化ビット数が大きくなるほど、即ち単体音楽データＤａのビット数が大きいほど、その値が大きくなる。
【００５３】
比較器５５は、その単体音楽データＤａと無音判定値Ｖｊを比較するとともに、その比較結果である判定信号Ｓｊを出力する。具体的には、比較器５５は、単体音楽データＤａが無音判定値Ｖｊより小さいとき、単体音楽データＤａが無音であると判定し、本実施形態ではＨレベルの判定信号Ｓｊを出力する。反対に、比較器５５は、単体音楽データＤａが無音判定値Ｖｊ以上のとき、単体音楽データＤａが無音ではないと判定し、本実施形態ではＬレベルの判定信号Ｓｊを出力する。
【００５４】
比較器５５が判定した判定信号Ｓｊは、カウンタ回路５６に出力する。
カウンタ回路５６は、判定信号Ｓｊと、バスクロック信号ＣＬＫｂが入力される。カウンタ回路５６は、Ｈレベルの判定信号Ｓｊを入力すると（単体音楽データＤａが無音であると判定すると）、バスクロック信号ＣＬＫｂのパルスをカウントする。反対に、カウンタ回路５６は、Ｌレベルの判定信号Ｓｊを入力すると（単体音楽データＤａが無音でないと判定すると）、その時までのカウント値をリセットするとともに、バスクロック信号ＣＬＫｂのパルスをカウントしない。
【００５５】
従って、カウンタ回路５６は、比較器５５にて無音と判定された単体音楽データ（無音データ）が第２ＦＩＦＯメモリ４６に格納される間、バスクロック信号ＣＬＫｂのパルスをカウントする。この結果、カウンタ回路５６のカウント値Ｄｃは、第２ＦＩＦＯメモリ４６が無音データを連続して格納した回数を示す値になる。
【００５６】
また、比較器５５が判定した判定信号Ｓｊ及びカウンタ回路５６のカウント値Ｄｃは、図３に示す無音領域記憶レジスタ５１に出力される。
無音領域記憶レジスタ５１は、第２ＦＩＦＯメモリ４６からライトアドレスＷＡが入力されるとともに、バスクロック信号ＣＬＫｂが入力される。
【００５７】
無音領域記憶レジスタ５１は、無音データ格納範囲を記憶する範囲データ記憶部５８を複数個備えている。各範囲データ記憶部５８は、それぞれ第１記憶部５８ａと第２記憶部５８ｂを有している。
【００５８】
第１記憶部５８ａは、第１送信装置Ａから連続して送信される複数の無音データのうち最初の無音データが第２ＦＩＦＯメモリ４６に格納されるメモリセルのアドレス（無音先頭アドレス）ＨＡｄが記憶される。第２記憶部５８ｂは、その最初の無音データに続いて無音データが連続して格納された時に記憶した回数（カウント値Ｄｃ）が記憶される。
【００５９】
無音領域記憶レジスタ５１は、判定信号ＳｊがＬレベルからＨレベルに立ち上がると（第１ＦＩＦＯメモリ４６が無音でない単体音楽データＤａを記憶してから無音である単体音楽データＤａを記憶すると）、バスクロック信号ＣＬＫｂに同期して、その時のライトポインタＷＰが指定したライトアドレスＷＡを範囲データ記憶部５８の第１記憶部５８ａに記憶するとともに、カウンタ回路５６のカウント値Ｄｃ（この時点ではカウント値Ｄｃは「１」）を範囲データ記憶部５８の第１記憶部５８ａに記憶する。そして、無音領域記憶レジスタ５１は、判定信号ＳｊがＨレベルの間、バスクロック信号ＣＬＫｂに同期してその時のカウント値Ｄｃを第２記憶部５８ｂに記憶、即ちカウント値Ｄｃを更新していく。
【００６０】
そして、無音領域記憶レジスタ５１は、判定信号ＳｊがＨレベルからＬレベルに立ち下がると（第１ＦＩＦＯメモリ４６が無音である単体音楽データＤａを記憶してから無音でない単体音楽データＤａを記憶すると）、カウンタ回路５６のカウント値Ｄｃはリセットされるが、そのリセットされたカウント値Ｄｃを第２記憶部５８ｂに記憶しない、即ちカウント値Ｄｃを更新しない。
【００６１】
つまり、無音領域記憶レジスタ５１は、第１送信装置Ａから連続して送信される複数の無音データのうち最初の無音データが第２ＦＩＦＯメモリ４６に記憶されると、その記憶されたメモリセルのアドレス（無音先頭アドレス）ＨＡｄをライトポインタＷＰに指定されたライトアドレスＷＡに基づいて第１記憶部５８ａに記憶するとともに、カウンタ回路５６のカウント値Ｄｃ（この時、Ｄｃ＝１）を合わせて第２記憶部５８ｂに記憶する。アドレス（無音先頭アドレス）ＨＡｄに合わせて第２記憶部５８ｂに記憶されるカウント値Ｄｃは、第２ＦＩＦＯメモリ４６に無音データが記憶される間、カウント値Ｄｃを記憶して更新されていく。このため、１つの範囲データ記憶部５８には、無音先頭アドレスＨＡｄと、無音データが第２ＦＩＦＯメモリ４６に連続して格納された回数（カウント値Ｄｃ）が記憶される。
【００６２】
そして、判定信号ＳｊがＬレベルからＨレベルに立ち上がり、次に判定信号ＳｊがＨレベルからＬレベルに立ち下がると、上記と同様にその時のメモリセルのアドレス（無音先頭アドレス）ＨＡｄをライトポインタＷＰに指定されたライトアドレスＷＡに基づいて新たな範囲データ記憶部５８の第１記憶部５８ａに記憶する。そして、無音先頭アドレスＨＡｄに合わせてその新たな範囲データ記憶部５８の第２記憶部５８ｂに無音データが連続して格納されたカウント値Ｄｃを記憶する。
【００６３】
つまり、無音領域記憶レジスタ５１は、第１送信装置Ａから連続して送信される複数の無音データのうち最初の無音データが第２ＦＩＦＯメモリ４６に記憶される毎に、その時のメモリセルのアドレス（無音先頭アドレス）ＨＡｄと無音データが連続して格納されたカウント値Ｄｃが、同無音領域記憶レジスタ５１に設けた複数の範囲データ記憶部５８に記憶される。
【００６４】
尚、無音領域記憶レジスタ５１は、判定信号ＳｊがＨレベルからＬレベルに立ち下がる毎に（単体音楽データＤａが無音であるから無音でないと判定されると毎に）、その時の範囲データ記憶部５８の第２記憶部５８ｂに記憶された無音データが連続して格納された回数（カウント値Ｄｃ）を読み出し、予め設定した無音連続数Ｄｋと比較する。
【００６５】
無音連続数Ｄｋは、単体音楽データＤａの転送前に行われる第１〜第３送信装置Ａ〜Ｃ及び受信装置Ｄのコンフィグレーションにおいて、第１ポート２１を介して第１送信装置Ａから無音領域記憶レジスタ５１に設定される。無音連続数Ｄｋは、サンプリング信号の周波数が高いほど、大きな値が設定される。
【００６６】
詳しくは、無音領域記憶レジスタ５１は、カウント値Ｄｃが無音連続数Ｄｋ以上のとき（Ｄｃ≧Ｄｋ）、無音先頭アドレスＨＡｄ及びカウント値Ｄｃをその範囲データ記憶部５８のアドレスを１つシフトし新たな範囲データ記憶部５８（第１記憶部５８ａ及び第２記憶部５８ｂ）に次の無音先頭アドレスＨＡｄ及びカウント値Ｄｃを記憶する。
【００６７】
反対に、無音領域記憶レジスタ５１は、カウント値Ｄｃが無音連続数Ｄｋより小さいとき（Ｄｋ＞Ｄｃ）、範囲データ記憶部５８のアドレスを１つシフトすることなく、該範囲データ記憶部５８に、次に入力される無音先頭アドレスＨＡｄ及びカウント値Ｄｃを上書き記憶する。
【００６８】
これにより、無音領域記憶レジスタ５１は、カウント値Ｄｃが無音連続数Ｄｋ以上のとき、連続した無音データが第２ＦＩＦＯメモリ４６に記憶される毎に、次のアドレスの範囲データ記憶部５８に無音先頭アドレスＨＡｄ及びカウント値Ｄｃが順番に記憶される。
【００６９】
例えば、無音連続数Ｄｋが５個以上のときには、第２ＦＩＦＯメモリ４６にアドレス「０１００ｈ」から１６個の無音データが連続して記憶され、アドレス「０２１５ｈ」から１５個の無音データが連続して記憶され、アドレス「０２ＦＦｈ」から５個の無音データが格納される場合、無音領域記憶レジスタ５１は、各範囲データ記憶部５８にはそれぞれ、図５に示すように、無音先頭アドレスＨＡｄ及びカウント値Ｄｃを記憶する。
【００７０】
無音領域記憶レジスタ５１の各範囲データ記憶部５８に記憶された無音先頭アドレスＨＡｄとカウント値Ｄｃ（回数）は、無音領域制御部５２に出力される。
図６に示すように、無音領域制御部５２は、リードポインタＲＰＯ、判定器６１、インクリメンタ６２を有している。
【００７１】
リードポインタＲＰＯは、第２ＦＩＦＯメモリ４６のリードポインタＲＰＩからリードアドレスＲＡ２が入力される。また、リードポインタＲＰＯは、インクリメンタ６２からリードアドレスＲＡ１が入力される。そして、リードポインタＲＰＯは、リードポインタＲＰＩからリードアドレスＲＡ２を入力したとき、該リードアドレスＲＡ２を、第２ＦＩＦＯメモリ４６から単体音楽データＤａを今読み出したメモリセルのリードアドレスＲＡとして記憶する。このようにリードポインタＲＰＯに記憶されるリードアドレスＲＡは、判定器６１及びインクリメンタ６２にリードアドレスＲＡ２として読み出される。
【００７２】
また、リードポインタＲＰＯは、インクリメンタ６２からリードアドレスＲＡ１を入力したとき、該リードアドレスＲＡ１を、第２ＦＩＦＯメモリ４６から単体音楽データＤａを次に読み出すメモリセルのリードアドレスＲＡとして記憶するようになっている。このようにリードポインタＲＰＯに記憶されるリードアドレスＲＡは、第２ＦＩＦＯメモリ４６のリードポインタＲＰＩにリードアドレスＲＡ１として読み出される。
【００７３】
判定器６１は、第２ＦＩＦＯメモリ４６からエンプティフラグＥＦ及びフルフラグＦＦが入力される。判定器６１は、リードポインタＲＰＯからリードアドレスＲＡをリードアドレスＲＡ２として読み出す。また、判定器６１は、無音領域記憶レジスタ５１から無音先頭アドレスＨＡｄ及びカウント値Ｄｃを読み出す。
【００７４】
そして、判定器６１は、第２ＦＩＦＯメモリ４６のエンプティフラグＥＦが「１」のとき（空きセル数Ｓが上限値Ｓｍａｘ以上あるとき）、無音先頭アドレスＨＡｄと、無音先頭アドレスＨＡｄにカウント値Ｄｃを加算したアドレスとの範囲内（無音データが格納されているメモリセル）に、リードポインタＲＰＯのリードアドレスＲＡが入っているか否かを判定する。
【００７５】
つまり、判定器６１は、第２ＦＩＦＯメモリ４６の空きセル数Ｓが上限値Ｓｍａｘ以上あるとき、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されているか否かを判定している。
【００７６】
判定器６１は、その判定結果に応じて、エンプティ判定信号Ｓｅをインクリメンタ６２に出力する。具体的には、判定器６１は、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されていないとき、例えばＬレベルのエンプティ判定信号Ｓｅを出力する。反対に、判定器６１は、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されているとき、例えばＨレベルのエンプティ判定信号Ｓｅを出力する。
【００７７】
一方、判定器６１は、第２ＦＩＦＯメモリ４６のフルフラグＦＦが「１」のとき（空きセル数Ｓが下限値Ｓｍｉｎ以下のとき）、無音先頭アドレスＨＡｄと、無音先頭アドレスＨＡｄからカウント値Ｄｃだけ大きいアドレスとの間（無音データが格納されているメモリセル）に、リードポインタＲＰＯのリードアドレスＲＡが入っているか否かを判定する。
【００７８】
つまり、判定器６１は、第２ＦＩＦＯメモリ４６の空きセル数Ｓが下限値Ｓｍｉｎ以下のとき、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されているか否かを判定している。
【００７９】
判定器６１は、その判定結果に応じて、フル判定信号Ｓｆをインクリメンタ６２に出力する。具体的には、判定器６１は、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されていないとき、例えばＬレベルのフル判定信号Ｓｆを出力する。反対に、判定器６１は、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されているとき、例えばＨレベルのフル判定信号Ｓｆを出力する。
【００８０】
なお、第２ＦＩＦＯメモリ４６のフルフラグＦＦ及びエンプティフラグＥＦは共に「１」となることはない。
インクリメンタ６２は、クロック生成部２５から第１分周クロック信号ＣＬＫｄ１が入力される。インクリメンタ６２は、判定器６１からエンプティ判定信号Ｓｅ及びフル判定信号Ｓｆが入力される。インクリメンタ６２は、リードポインタＲＰＯからリードアドレスＲＡをリードアドレスＲＡ２として読み出す。また、インクリメンタ６２は、そのリードアドレスＲＡ２を下位側に拡張するための１ビットの拡張データＤｅが記憶されている。
【００８１】
そして、インクリメンタ６２は、エンプティ判定信号Ｓｅ及びフル判定信号Ｓｆに応じて、リードポインタＲＰＯから読み出したリードアドレスＲＡ２に対する加算方法を変更する。
【００８２】
具体的には、インクリメンタ６２は、判定器６１からＬレベルのフル判定信号Ｓｆ及びＬレベルのエンプティ判定信号Ｓｅが入力されるとき、第１分周クロック信号ＣＬＫｄ１がＨレベルに立ち上がると、読み出したリードポインタＲＰＯのリードアドレスＲＡ２に「１」を加算したリードアドレスＲＡ１を生成する。
【００８３】
すなわち、インクリメンタ６２は、第２ＦＩＦＯメモリ４６の空きセル数Ｓが上限値Ｓｍａｘより少なく、下限値Ｓｍｉｎより多い場合には、第１分周クロック信号ＣＬＫｄ１がＨレベルに立ち上がると、読み出したリードポインタＲＰＯのリードアドレスＲＡ２に「１」を加算したリードアドレスＲＡ１を生成する。
【００８４】
また、インクリメンタ６２は、第２ＦＩＦＯメモリ４６の空きセル数Ｓが下限値Ｓｍｉｎ以下であって、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されていない場合には、第１分周クロック信号ＣＬＫｄ１がＨレベルに立ち上がると、読み出したリードポインタＲＰＯのリードアドレスＲＡ２に「１」を加算したリードアドレスＲＡ１を生成する。
【００８５】
さらに、インクリメンタ６２は、第２ＦＩＦＯメモリ４６の空きセル数Ｓが上限値Ｓｍａｘ以上であって、リードポインタＲＰＯのリードアドレスＲＡのメモリセルに無音データが格納されていない場合には、第１分周クロック信号ＣＬＫｄ１がＨレベルに立ち上がると、読み出したリードポインタＲＰＯのリードアドレスＲＡ２に「１」を加算したリードアドレスＲＡ１を生成する。
【００８６】
そして、インクリメンタ６２は、加算したリードポインタＲＰＯのリードアドレスＲＡ１をリードポインタＲＰＯに新たなリードアドレスＲＡとして記憶する。
従って、このような場合、第２ＦＩＦＯメモリ４６は、単体音楽データＤａを読み出すと、その単体音楽データＤａを読み出したメモリセルの次のアドレスのメモリセルから単体音楽データＤａを読み出すことになる。
【００８７】
例えば、図７に示すように、第２ＦＩＦＯメモリ４６がアドレス「０００ｈ」〜「１ＦＦｈ」のメモリセルで構成されている場合、第２ＦＩＦＯメモリ４６は、アドレス「０００ｈ」のメモリセルから単体音楽データＤａを読み出すと、次に、アドレス「００１ｈ」のメモリセルから単体音楽データＤａを読み出す。
【００８８】
一方、判定器６１からＬレベルのフル判定信号Ｓｆ及びＨレベルのエンプティ判定信号Ｓｅが入力される場合、即ち、第２ＦＩＦＯメモリ４６の空きセル数Ｓが上限値Ｓｍａｘ以上であって、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されている場合には、インクリメンタ６２は、リードポインタＲＰＯのリードアドレスＲＡ２の下位ビット側に拡張データＤｅを付加し、９ビットのリードアドレス（拡張リードアドレス）ＲＡ３を生成する。
【００８９】
例えば、最下位ビットのデータが「０」のリードアドレスＲＡ２を読み出し、拡張データＤｅが「０」の場合、インクリメンタ６２は、第１分周クロック信号ＣＬＫｄ１がＨレベルに立ち上がると、拡張リードアドレスＲＡ３に「１」を加算することにより、拡張リードアドレスＲＡ３の最下位ビットのデータが「１」になる。このとき、拡張リードアドレスＲＡ３の最上位ビットから８ビット目のデータ、即ちリードポインタＲＰＯのリードアドレスＲＡ２の最下位ビットのデータは「０」である。
【００９０】
次に、インクリメンタ６２は、第１分周クロック信号ＣＬＫｄ１がＨレベルに立ち上がると、拡張リードアドレスＲＡ３に「１」を加算することにより、拡張リードアドレスＲＡ３の最下位ビットのデータが「０」になる。また、拡張リードアドレスＲＡ３の最上位ビットから８ビット目のデータ、即ちリードポインタＲＰＯのリードアドレスＲＡ２の最下位ビットのデータが「１」になる。
【００９１】
そして、インクリメンタ６２は、加算した拡張リードアドレスＲＡ３について、拡張リードアドレスＲＡ３から拡張データＤｅにて付加された最下位ビットを除去した９ビットから８ビットに縮小させたリードアドレスＲＡ１と、該除去した最下位ビットの値である拡張データＤｅをそれぞれ分離する。インクリメンタ６２は、分離されたリードアドレスＲＡ１をリードポインタＲＰＯに新たなリードアドレスＲＡとして記憶する。また、インクリメンタ６２は、分離された拡張データＤｅを新たな拡張データＤｅとして記憶する。
【００９２】
従って、第２ＦＩＦＯメモリ４６は、空きセル数Ｓが上限値Ｓｍａｘ以上であって、リードポインタＲＰＯのリードアドレスＲＡのメモリセルに無音データが格納されている場合には、拡張リードアドレスＲＡ３の最下位ビットが除去されたリードアドレスＲＡ１が第２ＦＩＦＯメモリ４６のリードポインタＲＰＩに入力されるため、第１分周クロック信号ＣＬＫｄ１がＨレベルに２回立ち上がると、次のメモリセルから単体音楽データＤａを読み出す。
【００９３】
この結果、第２ＦＩＦＯメモリ４６は、空きセル数Ｓが上限値Ｓｍａｘ以上であって、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されている場合、そのリードアドレスＲＡのメモリセルに格納された単体音楽データＤａを読み出すと、その単体音楽データを読み出したメモリセルと同じメモリセルから単体音楽データＤａを再び読み出す。
【００９４】
例えば、図７に示すように、第２ＦＩＦＯメモリ４６がアドレス「０００ｈ」〜「１ＦＦｈ」のメモリセルで構成されている場合、第２ＦＩＦＯメモリ４６は、アドレス「１０１ｈ」のメモリセルから単体音楽データＤａを読み出すと、次に、再度アドレス「１０１ｈ」のメモリセルから単体音楽データＤａを読み出す。続いて、第２ＦＩＦＯメモリ４６は、アドレス「１０２ｈ」のメモリセルから単体音楽データＤａを読み出す。
【００９５】
これにより、無音制御部４７は、空きセル数Ｓが上限値Ｓｍａｘ以上であって、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されていると、同じメモリセルから単体音楽データＤａを２回読み出されることから、第２ＦＩＦＯメモリ４６の空きセル数Ｓを減少させることができる。
【００９６】
反対に、空きセル数Ｓが下限値Ｓｍｉｎ以下であって、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されているとき、判定器６１は、Ｈレベルのフル判定信号Ｓｆ及びＬレベルのエンプティ判定信号Ｓｅをインクリメンタ６２に出力する。
【００９７】
インクリメンタ６２は、判定器６１からのＨレベルのフル判定信号Ｓｆ及びＬレベルのエンプティ判定信号Ｓｅに基づいて、第１分周クロック信号ＣＬＫｄ１がＨレベルに立ち上がると、読み出したリードポインタＲＰＯのリードアドレスＲＡ２に「２」を加算したリードアドレスＲＡ１を生成する。つまり、インクリメンタ６２は、空きセル数Ｓが下限値Ｓｍｉｎ以下であって、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されている場合、第１分周クロック信号ＣＬＫｄ１がＨレベルに立ち上がると、リードポインタＲＰＯのリードアドレスＲＡ２に「２」を加算したリードアドレスＲＡ１を生成する。
【００９８】
その結果、第２ＦＩＦＯメモリ４６は、第１分周クロック信号ＣＬＫｄ１に同期して、先に読み出したメモリセルから１つのメモリセルを読み飛ばしたメモリセルの単体音楽データＤａを読み出すことになる。
【００９９】
そして、インクリメンタ６２は、加算したリードポインタＲＰＯのリードアドレスＲＡ１をリードポインタＲＰＯに新たなリードアドレスＲＡとして格納する。
例えば、図７に示すように、第２ＦＩＦＯメモリ４６がアドレス「０００ｈ」〜「１ＦＦｈ」のメモリセルで構成されている場合、第２ＦＩＦＯメモリ４６は、アドレス「１０１ｈ」のメモリセルから単体音楽データＤａを読み出すと、次に、アドレス「１０３ｈ」のメモリセルから単体音楽データＤａを読み出す。
【０１００】
従って、無音制御部４７は、空きセル数Ｓが下限値Ｓｍｉｎ以下であって、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されていると、１つメモリセルを読み飛ばしたメモリセルから単体音楽データＤａが読み出されることから、第２ＦＩＦＯメモリ４６の空きセル数Ｓを増加させることができる。
【０１０１】
オーディオインターフェース４４は、ＦＩＦＯメモリ部４３から単体音楽データＤａが入力される。オーディオインターフェース４４は、その単体音楽データＤａをスピーカに出力することにより、スピーカから単体音楽データＤａに基づいた音楽を発する。
【０１０２】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）スピーカの受信装置Ｄは、各受信部３１〜３３に対応する第１〜第３分周クロック信号ＣＬＫｄ１〜ＣＬＫｄ３を生成するクロック生成部２５を有する。各受信部３１〜３３は、対応する第１〜第３分周クロック信号ＣＬＫｄ１〜ＣＬＫｄ３がクロック生成部２５からそれぞれ入力される。各受信部３１〜３３は、入力された第１〜第３分周クロック信号ＣＬＫｄ１〜ＣＬＫｄ３に同期して第２ＦＩＦＯメモリ４６から単体音楽データＤａをそれぞれ読み出すようにした。
【０１０３】
従来、受信装置Ｄは、複数の送信装置から音楽データを受信する場合、各送信装置に対応する複数の受信部にクロック信号をそれぞれ供給する複数のクロック生成部を有していた。
【０１０４】
従って、受信装置Ｄは、複数の送信装置から音楽データを受信する場合、各送信装置に対応する複数の受信部に対して１つのクロック生成部２５を設けるだけで良く、従来と比べて回路規模の増大を縮小することができる。
【０１０５】
（２）無音制御部４７は、第２ＦＩＦＯメモリ４６のフルフラグＦＦが「１」であって（空きセル数Ｓが下限値Ｓｍｉｎ以下）、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されている場合、第１分周クロック信号ＣＬＫｄ１がＨレベルに立ち上がる毎に、リードポインタＲＰＯのリードアドレスＲＡに「２」を加算するようにした。
【０１０６】
これにより、第２ＦＩＦＯメモリ４６は、第２ＦＩＦＯメモリ４６のフルフラグＦＦが「１」であって（空きセル数Ｓが下限値Ｓｍｉｎ以下）、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されている場合、前回読み出したメモリセルから１つのメモリセルを読み飛ばしたメモリセルから単体音楽データＤａを読み出す。
【０１０７】
従って、第２ＦＩＦＯメモリ４６は、従来に比べて、単体音楽データＤａを読み出す毎の空きセル数Ｓを増加させることができるため、オーバーフロー状態になることを低減することができる。
【０１０８】
また、無音制御部４７は、第２ＦＩＦＯメモリ４６のエンプティフラグＥＦが「１」であって（空きセル数Ｓが上限値Ｓｍａｘ以上）、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されている場合、第１分周クロック信号ＣＬＫｄ１がＨレベルに２回立ち上がる毎に、リードポインタＲＰＯのリードアドレスＲＡに「１」を加算するようにした。
【０１０９】
これにより、第２ＦＩＦＯメモリ４６は、第２ＦＩＦＯメモリ４６のエンプティフラグＥＦが「１」であって（空きセル数Ｓが上限値Ｓｍａｘ以上）、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されている場合、同じメモリセルから単体音楽データＤａを２回読み出してから次のメモリセルの単体音楽データＤａを読み出す。
【０１１０】
従って、第２ＦＩＦＯメモリ４６は、従来に比べて、単体音楽データＤａを読み出す毎の空きセル数Ｓを減少させることができるため、アンダーフロー状態になることを低減することができる。
【０１１１】
この結果、第１〜第３送信装置Ａ〜Ｃ及び受信装置Ｄが備える水晶発振器の周波数偏差等により、ＣＤプレーヤ、ＤＶＤプレーヤ、カーナビから各送信装置Ａ〜Ｃへの単体音楽データＤａの読み出し間隔と、第２ＦＩＦＯメモリ４６からオーディオインターフェース４４への単体音楽データＤａの読み出し間隔が異なる場合でも、第２ＦＩＦＯメモリ４６は、アンダーフロー状態又はオーバーフロー状態になることを低減することができる。
【０１１２】
（３）無音領域制御部５２のインクリメンタ６２は、第２ＦＩＦＯメモリ４６のエンプティフラグＥＦが「１」であって（空きセル数Ｓが上限値Ｓｍａｘ以上）、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されている場合、リードポインタＲＰＯのリードアドレスＲＡ２の下位側に拡張データＤｅを付加して拡張リードアドレスＲＡ３を生成する。インクリメンタ６２は、第１分周クロック信号ＣＬＫｄ１がＨレベルに立ち上がる毎に、その拡張リードアドレスＲＡ３に「１」を加算するようにした。
【０１１３】
従って、インクリメンタ６２は、容易な回路構成で、第１分周クロック信号ＣＬＫｄ１がＨレベルに２回立ち上がる毎に、リードポインタＲＰＯのリードアドレスＲＡに「１」を加算することができる。
【０１１４】
（４）無音制御部４７の無音領域記憶レジスタ５１は、標本化周波数が高いほど、無音連続数Ｄｋを増加させるようにした。第２ＦＩＦＯメモリ４６は、受信装置Ｄが受信する単体音楽データＤａの標本化周波数が高いほど、アンダーフロー状態及びオーバーフロー状態になりやすい。従って、第２ＦＩＦＯメモリ４６は、受信装置Ｄが受信する単体音楽データＤａの標本化周波数が高いほど、無音連続数Ｄｋを増加させることで、アンダーフロー状態及びオーバーフロー状態になることをさらに低減することができる。
【０１１５】
（５）第２ＦＩＦＯメモリ４６は、第２ＦＩＦＯメモリ４６のメモリ容量が小さいほど、下限値Ｓｍｉｎを大きく、上限値Ｓｍａｘを小さくするようにした。また、第２ＦＩＦＯメモリ４６は、標本化周波数が高いほど、下限値Ｓｍｉｎを大きく、上限値Ｓｍａｘを小さくするようにした。第２ＦＩＦＯメモリ４６は、そのメモリ容量が小さいほど、又、受信装置Ｄが受信する単体音楽データＤａの標本化周波数が高いほど、アンダーフロー状態及びオーバーフロー状態になりやすい。
【０１１６】
従って、第２ＦＩＦＯメモリ４６は、そのメモリ容量が小さいほど、下限値Ｓｍｉｎを大きく、上限値Ｓｍａｘを小さくすることで、アンダーフロー状態及びオーバーフロー状態になることをさらに低減することができる。また、第２ＦＩＦＯメモリ４６は、受信装置Ｄが受信する単体音楽データＤａの標本化周波数が高いほど、下限値Ｓｍｉｎを大きく、上限値Ｓｍａｘを小さくすることで、アンダーフロー状態及びオーバーフロー状態になることをさらに低減することができる。
【０１１７】
（６）無音制御部４７の無音検出部５０は、受信装置Ｄが受信する単体音楽データＤａのビット数が増加するほど、無音判定値Ｖｊを大きくするようにした。単体音楽データＤａのビット数が増加すると、人間が聞こえない音量のうち最も大きな音量に対応する単体音楽データＤａが大きくなる。従って、無音検出部５０は、単体音楽データＤａのビット数が増減しても、人間が聞こえない音量のうち最も大きな音量に対応する無音判定値Ｖｊに変更することができる。
【０１１８】
（７）無音領域記憶レジスタ５１は、カウント値Ｄｃが無音連続数Ｄｋより小さいとき（Ｄｋ＞Ｄｃ）、無音先頭アドレスＨＡｄ及びカウント値Ｄｃを記憶する範囲データ記憶部５８のアドレスを１つシフトすることなく、該範囲データ記憶部５８に、次に入力される無音先頭アドレスＨＡｄ及びカウント値Ｄｃを上書き記憶するようにした。
【０１１９】
これにより、無音制御部４７は、連続する数が無音連続数Ｄｋより少ない無音データを第２ＦＩＦＯメモリ４６から読み出す際、従来通り、第１分周クロック信号ＣＬＫｄ１がＨレベルに立ち上がる毎に、リードポインタＲＰＯのリードアドレスＲＡに「１」を加算する。この結果、連続する数が無音連続数Ｄｋより少ない無音データをスピーカから音楽として発する場合（スピーカから短い無音の音楽を発する場合）、無音時間の長さを制御しないため、違和感なく音楽を聴くことができる。
【０１２０】
尚、上記各実施の形態は、以下の態様で実施してもよい。
・本実施形態では、無音領域制御部５２のインクリメンタ６２は、第２ＦＩＦＯメモリ４６のフルフラグＦＦが「１」であって（空きセル数Ｓが下限値Ｓｍｉｎ以下）、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されている場合、第１分周クロック信号ＣＬＫｄ１がＨレベルに立ち上がる毎に、リードポインタＲＰＯのリードアドレスＲＡ２に「２」を加算するようにした。
【０１２１】
これに限らず、上記の場合、第１分周クロック信号ＣＬＫｄ１がＨレベルに立ち上がる毎に、リードポインタＲＰＯのリードアドレスＲＡ２に加算する数は特に制限されない。これにより、上記の実施形態よりアンダーフロー状態及びオーバーフロー状態になることを低減することができる。
【０１２２】
・本実施形態では、無音領域制御部５２のインクリメンタ６２は、第２ＦＩＦＯメモリ４６のエンプティフラグＥＦが「１」であって（空きセル数Ｓが上限値Ｓｍａｘ以上）、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されている場合、第１分周クロック信号ＣＬＫｄ１がＨレベルに２回立ち上がる毎に、リードポインタＲＰＯのリードアドレスＲＡ２に「１」を加算するようにした。
【０１２３】
これに限らず、インクリメンタ６２は、第１分周クロック信号ＣＬＫｄ１がＨレベルに何回立ち上がる毎に、リードポインタＲＰＯのリードアドレスＲＡ２に「１」を加算するようにしてもよい。これにより、上記の実施形態よりアンダーフロー状態及びオーバーフロー状態になることを低減することができる。
【０１２４】
・本実施形態では、拡張データＤｅは１ビットで構成されていたが、何ビットで構成してもよい。拡張データＤｅのビット数が増加するほど、第２ＦＩＦＯメモリ４６は、第１分周クロック信号ＣＬＫｄ１に同期して同じメモリセルから単体音楽データＤａを読み出す回数が増加する。
【０１２５】
例えば、拡張データＤｅが２ビットの場合、インクリメンタ６２は、第１分周クロック信号ＣＬＫｄ１がＨレベルに４回立ち上がる毎に、リードポインタＲＰＯのリードアドレスＲＡ２に「１」を加算する。これにより、第２ＦＩＦＯメモリ４６は、第１分周クロック信号ＣＬＫｄ１に同期して同じメモリセルから単体音楽データＤａを４回読み出す。その結果、上記の実施形態よりアンダーフロー状態及びオーバーフロー状態になることを低減することができる。
【０１２６】
・本実施形態では、無音判定値Ｖｊは、人間が聞こえない音量のうち最も大きな音量に対応した値となっていたが、人間が聞こえない音量の範囲内の単体音楽データＤａであれば特に制限されない。このように変更しても、上記の実施形態と同様の効果を得ることができる。
【０１２７】
・本実施形態では、リードポインタＲＰＯにリードアドレスＲＡ及び拡張データＤｅが記憶されていたが、別々のレジスタにリードアドレスＲＡ及び拡張データＤｅを記憶するようにしてもよい。このように変更しても、上記の実施形態と同様の効果を得ることができる。
【０１２８】
・本実施形態では、自動車に搭載した複数の電子機器のネットワークに具体化した。これを、オフィスや家庭において設置した複数の電子機器のネットワークに具体化してもよい。
【０１２９】
・本実施形態では、第１〜第３送信装置Ａ〜Ｃ及び受信装置Ｄからなる４つの送信装置及び受信装置で構成したが、その数を特に制限されるものではなく、２又は４以上で構成してもよい。
【０１３０】
上記各実施形態に関し、以下の付記を開示する。
（付記１）
複数の送信装置から音データを受信する受信装置であって、
前記複数の送信装置から受信した前記音データをクロック信号に応じて出力する複数の受信部と、
前記クロック信号を生成して対応する受信部に供給するクロック生成部と、を有し、
前記複数の受信部のうち少なくとも１つは、
対応する前記送信装置からの前記音データを記憶し、該記憶した音データを前記クロック信号に応じて出力する記憶手段と、
前記記憶手段に記憶した前記音データの数が所定範囲内に入るように、連続して読み出す無音データの数を制御する無音制御部と、
を含むことを特徴とする受信装置。
（付記２）
付記１に記載の受信装置において、
前記無音制御部は、
前記記憶手段に記憶されている前記音データの数が下限値より少ないと、前記記憶手段が連続して出力する前記無音データの数を増加させることを特徴とする受信装置。
（付記３）
付記１に記載の受信装置において、
前記無音制御部は、
前記記憶手段に記憶されている前記音データの数が上限値より多いと、前記記憶手段が連続して出力する前記無音データの数を減少させることを特徴とする受信装置。
（付記４）
付記１〜３のいずれか１項に記載の受信装置において、
前記記憶手段は、
ライトアドレスに基づいて、対応する前記送信装置からの前記音データを順番にメモリセルに記憶し、リードアドレスに基づいて、前記メモリセルに順番に記憶した前記音データをクロック信号に同期して順番に読み出し、
前記無音制御部は、
前記記憶手段に記憶される前記音データと基準値と比較し、前記記憶手段に連続して入力される音データから前記無音データを検出する無音検出部と、
前記無音検出部の検出結果に基づいて、前記記憶手段に前記無音データが連続して記憶された前記メモリセルに関する無音領域情報を記憶する無音領域記憶手段と、
前記無音領域記憶手段に記憶された無音領域情報に基づいて、無音領域中のアドレスに前記リードアドレスが含まれるか否かを判定し、無音領域中のアドレスに前記リードアドレスが含まれる場合、前記記憶手段に記憶された前記音データの数が下限値より少ないと、リードアドレスに「０」を加算し、前記記憶手段に記憶された前記音データの数が上限値より多いと、リードアドレスに１より大きな値を加算する無音領域制御部と
を有することを特徴とする受信装置。
（付記５）
付記４に記載の受信装置において、
前記無音領域制御部は、
前記無音データが連続して記憶された前記メモリセルの無音領域中のアドレスを前記リードアドレスが示す場合に、前記記憶手段に記憶されている前記音データの数が下限値より少ないと、前記リードアドレスの下位ビット側に所定のビット数を付加し、該リードアドレスをインクリメントすることを特徴とする受信装置。
（付記６）
付記１〜５のいずれか１項に記載の受信装置において、
前記クロック生成部は、
基準クロック信号を生成するクロック生成回路と、
前記基準クロック信号を分周して前記各受信部に対応した複数の前記クロック信号を生成し、該クロック信号を前記各受信部にそれぞれ出力する複数の分周器と、
を有することを特徴とする受信装置。
（付記７）
付記４〜６のいずれか１項に記載の受信装置において、
前記無音検出部は、
前記記憶手段に記憶される前記音データの音量が基準音量より小さいと、その音データを無音データとして検出し、
前記無音領域記憶手段は、
前記無音検出部の検出結果に基づいて、前記記憶手段に設定数以上の前記無音データが連続して格納された前記メモリセルに関する無音領域情報を記憶することを特徴とする受信装置。
（付記８）
付記７に記載の受信装置において、
前記設定数は、
前記音データの標本化周波数に応じて設定されることを特徴とする受信装置。
（付記９）
付記７又は８に記載の受信装置において、
前記基準音量は、
前記音データの量子化ビット数に応じて設定されることを特徴とする受信装置。
（付記１０）
付記２〜８のいずれか１項に記載の受信装置において、
前記上限値は、
前記記憶手段の容量、及び、前記送信装置と前記受信装置との間におけるデータ転送量の許容範囲に応じて設定されることを特徴とする受信装置。
（付記１１）
付記３〜９のいずれか１項に記載の受信装置において、
前記下限値は、
前記記憶手段の容量、及び、前記送信装置と前記受信装置との間におけるデータ転送量の許容範囲に応じて設定されることを特徴とする受信装置。
（付記１２）
複数の送信装置から音データを受信する受信装置を有するネットワークシステムであって、
前記受信装置は、
各送信装置から前記音データをそれぞれ受信する複数の受信部と、
前記複数の受信部に対応するクロック信号をそれぞれ生成し、対応する前記受信部に前記クロック信号を供給するクロック生成部と、を有し、
前記複数の受信部のうち少なくとも１つは、
対応する前記送信装置からの前記音データを記憶し、該記憶した音データを前記クロック信号に同期して出力する記憶手段と、
前記記憶手段に記憶した前記音データの数が所定範囲内に入るように、連続して読み出す無音データの数を制御する無音制御部と、
を含むことを特徴とするネットワークシステム。
【符号の説明】
【０１３１】
４６ 記憶手段（第２ＦＩＦＯメモリ）
４７ 無音制御部
５１ 無音領域記憶手段（無音領域記憶レジスタ）
５２ 無音領域制御部
Ａ〜Ｃ 送信装置
Ｄ 受信装置
Ｄａ 音データ（単体音楽データ）
【技術分野】
【０００１】
受信装置及びネットワークシステムに関するものである。
【背景技術】
【０００２】
一般に、音楽を鑑賞するために、ＣＤ（Compact Disc）、ＤＶＤ（Digital Versatile Disc）、ＨＤ（Hard Disk）等に記憶されている音楽データを再生する再生機器と、モニタやスピーカなどの出力機器が相互に接続される。これら再生機器と出力機器を接続するためのインターフェース規格として、国際標準規格であるＩＥＥＥ（The Institute of Electrical and Electronics Engineers）１３９４規格が知られている。
【０００３】
ＩＥＥＥ１３９４規格には、再生機器の送信装置から出力機器の受信装置に所定の周期（１２５μｓ，以下、アイソサイクルという）毎にデータ送信することで、出力機器にて音楽を途切れなく出力することができるアイソクロナス（Isochronous）転送モードが規定されている。
【０００４】
例えば、ＣＤに記憶された音楽データの音楽を鑑賞する場合、再生機器は、標本化周波数（サンプリング周波数ともいう、ＣＤの場合は４４．１ｋＨｚ）に同期して、ＣＤに記録された音楽データを構成する標本化された複数の単体音楽データを、最初に標本化された単体音楽データから最後に標本化された単体音楽データまで順番に読み出す。
【０００５】
なお、単体音楽データは、音楽の電気信号（アナログ信号）を標本化（サンプリング）し、標本化によって分割された複数の電気信号の一つ一つの電気信号であって、それら一つ一つの電気信号は量子化及び符号化されたデータである。
【０００６】
そして、送信装置は、アイソサイクル内においてその読み出された複数（例えば、８個又は１６個）の単体音楽データを含むパケットを生成し、アイソサイクル毎に、そのパケットを受信装置に送信する。受信装置は、送信装置から入力されるパケットから単体音楽データを抽出し、備えるＦＩＦＯ（First-In First-Out）メモリにその単体音楽データを一時的に格納する。受信装置は、ＦＩＦＯメモリに格納された単体音楽データを送信装置から読み出された順番に、標本化周波数に基づいて、読み出してスピーカなどから音楽を発する。
【０００７】
ところで、送信装置は、音楽データを単体音楽データ毎に読み出し出力するための標本化周波数の第１クロック信号を、送信装置が有する水晶発振器からの第１基準クロック信号に基づいて生成している。また、受信装置は、ＦＩＦＯメモリから単体音楽データを順番に読み出すための標本化周波数の第２クロック信号を、受信装置が有する水晶発振器からの第２基準クロック信号に基づいて生成している。
【０００８】
第１クロック信号は送信装置が有する水晶発振器にて生成され、第２クロック信号は受信装置が有する水晶発振器にて生成され、それぞれの水晶発振器のばらつきにより、第１クロック信号の周波数と第２クロック信号の周波数が異なり、第１及び第２クロック信号の間で周波数差が生じる場合がある。この場合、送信装置における単体音楽データの読み出し間隔と、受信装置における単体音楽データのＦＩＦＯからの読み出し間隔が等しくならない。
【０００９】
例えば、第１基準クロック信号の周波数が第２基準クロック信号の周波数より低いと、受信装置のＦＩＦＯメモリに格納される単体音楽データが減少する。そして、ＦＩＦＯメモリから読み出す単体音楽データが無くなると、スピーカなどから発する音楽が音切れしてしまう。
【００１０】
反対に、第１基準クロック信号の周波数が第２基準クロック信号の周波数より高いと、受信装置のＦＩＦＯメモリに格納される単体音楽データが増加する。そして、ＦＩＦＯメモリにおける単体音楽データが格納されていない領域が無くなると、先に単体音楽データが格納された領域に新たな単体音楽データを格納することになる。これにより、ＦＩＦＯメモリに先に格納された単体音楽データが消失し、異なる単体音楽データに応じた音楽をスピーカなどから発することになってしまう。
【００１１】
その結果、第１基準クロック信号の周波数と第２基準クロック信号の周波数が等しくならないと、ＣＤに記憶された音楽データの音楽を精度良くスピーカなどから発することができないことになる。
【００１２】
そこで、ＩＥＥＥ１３９４規格では、送信装置は、第１クロック信号の周波数と、第２クロック信号の周波数を等しくするため、単体音楽データに加えて同期情報（タイムスタンプ）を付加したパケットを受信装置に送信する。一方、受信装置は、その同期情報に基づいて第２クロック信号を生成するためのクロック生成回路を備える。そして、クロック生成回路は、同期情報に基づいて、第２クロック信号の周波数が第１クロック信号の周波数と等しくなるように制御する（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００１−１４４６９４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、上記の受信装置では、複数の送信装置から音楽データを受信する場合、各送信装置にて生成される各第１クロック信号に対応した第２クロック信号をそれぞれ生成する必要がある。このため、受信装置は、各送信装置に対応したクロック生成回路を備えなければならず、その分回路規模が増大していた。
【課題を解決するための手段】
【００１５】
本発明の一観点によれば、複数の送信装置から音データを受信する受信装置であって、 前記複数の送信装置から受信した前記音データをクロック信号に応じて出力する複数の受信部と、前記クロック信号を生成して対応する受信部に供給するクロック生成部と、を有し、前記複数の受信部のうち少なくとも１つは、対応する前記送信装置からの前記音データを記憶し、該記憶した音データを前記クロック信号に応じて出力する記憶手段と、前記記憶手段に記憶した前記音データの数が所定範囲内に入るように、無音データを連続して読み出すデータの数を制御する無音制御部と、を含む。
【発明の効果】
【００１６】
本発明の一観点によれば、回路規模を縮小することができる。
【図面の簡単な説明】
【００１７】
【図１】通信システムの概略図である。
【図２】受信装置のブロック図である。
【図３】受信部のブロック図である。
【図４】無音検出部のブロック図である。
【図５】無音領域記憶レジスタの説明図である。
【図６】無音領域制御部のブロック図である。
【図７】第２ＦＩＦＯメモリに記憶された単体音楽データの説明図である。
【発明を実施するための形態】
【００１８】
以下、本発明を具体化した実施形態を図１〜図６に従って説明する。
図１は、ＩＥＥＥ１３９４規格に準拠した通信システム１０の接続形態（トポロジ）を示す。例えば、自動車に設けられた通信システム１０は、３つの送信装置及び１つの受信装置を有する。また、第１送信装置ＡはＣＤプレーヤ、第２送信装置ＢはＤＶＤプレーヤ、第３送信装置Ｃはカーナビゲーションシステム（以下、単にカーナビという）に設けられている。さらに、受信装置Ｄは、スピーカに設けられている。
【００１９】
第１送信装置Ａは、ＩＥＥＥ１３９４規格に準拠したケーブル（バスケーブル）１１ａを介して受信装置Ｄに接続されている。第２送信装置Ｂは、バスケーブル１１ｂを介して受信装置Ｄに接続されている。第３送信装置Ｃは、バスケーブル１１ｃを介して受信装置Ｄに接続されている。
【００２０】
本実施形態の通信システム１０では、ＣＤプレーヤ、ＤＶＤプレーヤ、カーナビにて再生された音楽データを各送信装置Ａ〜Ｃから受信装置Ｄにそれぞれ送信することで、その音楽データに基づいた音楽をスピーカから発するようになっている。
【００２１】
ＣＤプレーヤは、ＣＤに記録された複数の単体音楽データＤａからなる音楽データを、サンプリング信号（標本化周波数）に同期して、その複数の単体音楽データＤａを順番に読み出してＣＤプレーヤの送信装置に出力する。
【００２２】
単体音楽データＤａは、その値が大きいほど音楽の音量が大きいことを示している。単体音楽データＤａは、ＣＤプレーヤ、ＤＶＤプレーヤ、カーナビに応じたビット数で構成されている。例えば、ＣＤプレーヤから送信される単体音楽データＤａは、量子化ビット数が１６ビットのため、１６ビットで構成されている。従って、ＣＤの場合、単体音楽データＤａは、「００００００００００００００００」〜「１１１１１１１１１１１１１１１１」の順で、音楽の音量が大きいことを示している。尚、以下の説明では、各送信装置Ａ〜Ｃから送信される単体音楽データＤａのビット数を全て８ビットにしている。
【００２３】
ＣＤプレーヤは、ＣＤに記録された音楽データを構成する複数の単体音楽データＤａを、サンプリング信号（標本化周波数）に同期して、順番に読み出してＣＤプレーヤの第１送信装置Ａに出力する。ＣＤプレーヤの第１送信装置Ａは、各アイソサイクル内においてＣＤプレーヤにより読み出された複数の単体音楽データＤａを含むパケットを生成し、各パケットを、アイソサイクル毎にバスケーブル１１ａを介してスピーカの受信装置Ｄに送信する。
【００２４】
ＤＶＤプレーヤは、ＤＶＤに記録された音楽データを構成する複数の単体音楽データＤａを、サンプリング信号（標本化周波数）に同期して、順番に読み出してＤＶＤプレーヤの第２送信装置Ｂに出力する。そして、ＤＶＤプレーヤの第２送信装置Ｂは、各アイソサイクル内において読み出された複数の単体音楽データＤａを含むパケットを生成し、各パケットをアイソサイクル毎にバスケーブル１１ｂを介して受信装置Ｄに送信する。
【００２５】
カーナビは、ＨＤに記録された音楽データを構成する複数の単体音楽データＤａを、サンプリング信号（標本化周波数）に同期して、順番に読み出しカーナビの第３送信装置Ｃに出力する。そして、カーナビの第３送信装置Ｃは、各アイソサイクル内において読み出された複数の単体音楽データＤａを含むパケットを生成し、各パケットをアイソサイクル毎にバスケーブル１１ｃを介して受信装置Ｄに送信する。
【００２６】
図２に示すように、スピーカの受信装置Ｄは、第１〜第３ポート２１〜２３、クロック生成部２５、第１〜第３受信部３１〜３３を有している。
第１ポート２１は、バスケーブル１１ａを介して第１送信装置Ａと接続されている。また、第２ポート２２は、バスケーブル１１ｂを介して第２送信装置Ｂと接続されている。さらに、第３ポート２３は、バスケーブル１１ｃを介して第３送信装置Ｃと接続されている。
【００２７】
これら各ポート２１〜２３は、各送信装置Ａ〜Ｃからバスケーブル１１ａ〜１１ｃを介して受信する電気信号を、受信装置Ｄで扱う電気信号に変換して第１〜第３受信部３１〜３３にそれぞれ出力する。また、第１〜第３ポート２１〜２３は、第１〜第３受信部３１〜３３からの電気信号を、ＩＥＥＥ１３９４規格の電気信号に変換してバスケーブル１１ａ〜１１ｃを介して各送信装置Ａ〜Ｃにそれぞれ送信する。
【００２８】
クロック生成部２５は、クロック生成回路２５ａ、第１〜第３分周器２５ｂ〜２５ｄを有している。
クロック生成回路２５ａは、例えばＰＬＬ（Phase Locked Loop）回路であって、所定周波数の基準クロック信号ＣＬＫｒを生成する。
【００２９】
第１〜第３分周器２５ｂ〜２５ｄは、クロック生成回路２５ａから基準クロック信号ＣＬＫｒがそれぞれ入力される。第１分周器２５ｂは、音楽データの転送前に行われる第１〜第３送信装置Ａ〜Ｃ及び受信装置Ｄのコンフィグレーションにおいて、第１ポート２１を介して第１送信装置Ａから第１設定データが設定される。第１設定データは、第１送信装置Ａからの単体音楽データＤａを再生する際に使われるサンプリング信号の周波数を示すデータである。第１分周器２５ｂは、このサンプリング信号の周波数（標本化周波数）を示すデータに基づいて、基準クロック信号ＣＬＫｒを分周した第１分周クロック信号ＣＬＫｄ１を第１受信部３１に出力する。
【００３０】
また、第２分周器２５ｃは、音楽データの転送前に行われる第１〜第３送信装置Ａ〜Ｃ及び受信装置Ｄのコンフィグレーションにおいて、第２ポート２２を介して第２送信装置Ｂから第２設定データが設定される。第２設定データは、第２送信装置Ｂからの単体音楽データＤａを再生する際に使われるサンプリング信号の周波数を示すデータである。第２分周器２５ｃは、このサンプリング信号の周波数を示すデータに基づいて、基準クロック信号ＣＬＫｒを分周した第２分周クロック信号ＣＬＫｄ２を第２受信部３２に出力する。
【００３１】
さらに、第３分周器２５ｄは、音楽データの転送前に行われる第１〜第３送信装置Ａ〜Ｃ及び受信装置Ｄのコンフィグレーションにおいて、第３ポート２３を介して第３送信装置Ｃから第３設定データが設定される。第３設定データは、第３送信装置Ｃからの単体音楽データＤａを再生する際に使われるサンプリング信号の周波数を示すデータである。第３分周器２５ｄは、このサンプリング信号の周波数を示すデータに基づいて、基準クロック信号ＣＬＫｒを分周した第３分周クロック信号ＣＬＫｄ３を第３受信部３３に出力する。
【００３２】
次に、第１受信部３１の内部構成について図３に従って説明する。なお、第２及び第３受信部３２，３３は、第１受信部３１と内部構成が同じであって、第１受信部３１と接続先が異なるだけであるため、図面及び説明を省略する。
【００３３】
第１受信部３１は、抽出部４１、第１ＦＩＦＯメモリ４２、ＦＩＦＯメモリ部４３、オーディオインターフェース４４を有している。
抽出部４１は、第１送信装置Ａからバスケーブル１１ａ及び第１ポート２１を介してパケットが入力される。抽出部４１は、そのパケットから複数個（８個）の単体音楽データＤａを抽出し、その各単体音楽データＤａを１つ１つ順番に第１ＦＩＦＯメモリ４２に出力する。
【００３４】
第１ＦＩＦＯメモリ４２は、抽出部４１から順番に出力されてくる単体音楽データＤａが入力される。また、第１ＦＩＦＯメモリ４２は、バスクロック信号ＣＬＫｂが入力される。
【００３５】
第１ＦＩＦＯメモリ４２は、バスクロック信号ＣＬＫｂに同期して抽出部４１から順番に出力されてくる単体音楽データＤａを記憶する。そして、第１ＦＩＦＯメモリ４２は、バスクロック信号ＣＬＫｂに同期して先に格納された単体音楽データＤａから順番にＦＩＦＯメモリ部４３に出力する。
【００３６】
ＦＩＦＯメモリ部４３は、第２ＦＩＦＯメモリ４６、無音制御部４７を有している。
第２ＦＩＦＯメモリ４６は、第１ＦＩＦＯメモリ４２から単体音楽データＤａが入力される。また、第２ＦＩＦＯメモリ４６は、バスクロック信号ＣＬＫｂ及び第１分周クロック信号ＣＬＫｄ１が入力される。
【００３７】
バスクロック信号ＣＬＫｂは、例えば第１受信部３１内で生成され、第２ＦＩＦＯメモリ４６が単体音楽データＤａを記憶するタイミングを決めるために使われる。一方、第１分周クロック信号ＣＬＫｄ１は、第２ＦＩＦＯメモリ４６が単体音楽データＤａを読み出すタイミングを決めるために使われる。
【００３８】
また、第２ＦＩＦＯメモリ４６は、単体音楽データＤａを記憶するメモリセルのアドレスを指定するライトポインタＷＰを有し、ライトポインタＷＰにて指定されたアドレス（ライトアドレス）ＷＡのメモリセルに、その単体音楽データＤａをバスクロック信号ＣＬＫｂに同期して記憶する。なお、第２ＦＩＦＯメモリ４６は、複数のメモリセルを有する。各メモリセルは、単体音楽データＤａをそれぞれ記憶する。また、ライトポインタＷＰは、第２ＦＩＦＯメモリ４６が単体音楽データＤａをメモリセルに記憶する度に、ライトアドレスＷＡに「１」を加算（インクリメント）するポインタである。
【００３９】
これにより、第２ＦＩＦＯメモリ４６は、ライトアドレスＷＡに基づいて、単体音楽データＤａを順番に先頭アドレスのメモリセルから最終アドレスのメモリセルに格納していく。そして、第２ＦＩＦＯメモリ４６は、最終アドレスのメモリセルまで単体音楽データＤａを記憶すると、ライトポインタＷＰはリセットされ、再び先頭アドレスのメモリセルから最終アドレスのメモリセルに向かって順番にデータを書き込むようになっている。
【００４０】
また、第２ＦＩＦＯメモリ４６は、第２ＦＩＦＯメモリ４６に格納された単体音楽データＤａを読み出すメモリセルのアドレス（リードアドレス）ＲＡを指定するリードポインタＲＰＩを有する。リードポインタＲＰＩは、後述する無音制御部４７からリードアドレスＲＡ１が入力され、その入力されたリードアドレスＲＡ１を新たなリードアドレスＲＡとして記憶される。そして、第２ＦＩＦＯメモリ４６が、第１分周クロック信号ＣＬＫｄ１に同期して、リードポインタＲＰＩにて指定されたリードアドレスＲＡのメモリセルから単体音楽データＤａを読み出し、オーディオインターフェース４４に出力する。
【００４１】
尚、第２ＦＩＦＯメモリ４６は、第１分周クロック信号ＣＬＫｄ１に同期して、指定するリードアドレスＲＡのメモリセルから単体音楽データＤａを読み出すと、該リードポインタＲＰＩに記憶されていたリードアドレスＲＡをリードアドレスＲＡ２として無音制御部４７に出力する。そして、第２ＦＩＦＯメモリ４６は、リードアドレスＲＡ１が無音制御部４７から入力され新たなリードアドレスＲＡとして記憶されるようになっている。
【００４２】
第２ＦＩＦＯメモリ４６は、空きセル数Ｓを演算する演算部４９と、その演算結果を示すエンプティフラグＥＦ及びフルフラグＦＦを備えている。エンプティフラグＥＦは、空きセル数Ｓが多いことを知らせるためのフラグであって、空きセル数Ｓが多いとき、論理値「１（Ｈレベル）」となる。また、フルフラグＦＦは、空きセル数Ｓが少ないことを知らせるためのフラグであって、空きセル数Ｓが少ないとき、論理値「１（Ｈレベル）」となる。
【００４３】
そして、第２ＦＩＦＯメモリ４６の演算部４９は、空きセル数Ｓが予め定めた所定値（以下、上限値Ｓｍａｘという）より多くなると（Ｓ＞Ｓｍａｘ）、エンプティフラグＥＦを論理値「０（Ｌレベル）」から論理値「１」にする。また、演算部４９は、空きセル数Ｓが予め定めた所定値（以下、下限値Ｓｍｉｎという）より少なくなると（Ｓ＜Ｓｍｉｎ）、フルフラグＦＦを論理値「０（Ｌレベル）」から論理値「１」にする。
【００４４】
なお、空きセル数Ｓは、例えば、ライトアドレスＷＡとリードアドレスＲＡから、単体音楽データＤａが格納されているメモリセルのセル数を求め、その求めたセル数から、先頭アドレスから最終アドレスまでのメモリセルのセル数を減算することによって求められる。第２ＦＩＦＯメモリ４６は、上記のエンプティフラグＥＦ及びフルフラグＦＦを以下の理由から有している。
【００４５】
第２ＦＩＦＯメモリ４６は、書き込み回数ＷＮが読み出し回数ＲＮより少ないと（ＲＮ＞ＷＮ）、単体音楽データＤａが格納されていないメモリセルの数（空きセル数Ｓ）が多くなる。そして、第２ＦＩＦＯメモリ４６は、メモリセルに格納された単体音楽データが枯渇（アンダーフロー状態）するため、単体音楽データＤａを読み出すことができなくなる。
【００４６】
反対に、第２ＦＩＦＯメモリ４６は、書き込み回数ＷＮが読み出し回数ＲＮより多いと（ＷＮ＞ＲＮ）、空きセル数Ｓが少なくなる。そして、空きセル数Ｓがゼロになると（オーバーフロー状態）、第２ＦＩＦＯメモリ４６は、既に単体音楽データＤａが格納されているメモリセルに、新たな単体音楽データＤａを記憶する。従って、第２ＦＩＦＯメモリ４６は、既に記憶されていた単体音楽データＤａを消去してしまうことになる。
【００４７】
このため、第２ＦＩＦＯメモリ４６は、空きセル数Ｓが多いことを知らせるためのエンプティフラグＥＦと、空きセル数Ｓが少ないことを知らせるためのフルフラグＦＦを有している。
【００４８】
第２ＦＩＦＯメモリ４６は、音楽データの単体音楽データＤａの転送前に行われる第１〜第３送信装置Ａ〜Ｃ及び受信装置Ｄのコンフィグレーションにおいて、第１ポート２１を介して第１送信装置Ａから上記の下限値Ｓｍｉｎ及び上限値Ｓｍａｘが入力され設定される。これら下限値Ｓｍｉｎ及び上限値Ｓｍａｘは、第２ＦＩＦＯメモリ４６のメモリ容量、及び、第１送信装置Ａと受信装置Ｄの間のデータ転送速度の許容範囲に応じて、その値が変更されるようになっている。第１送信装置Ａと受信装置Ｄの間のデータ転送速度の許容範囲は、第１送信装置Ａと受信装置Ｄの間のデータ転送速度について仕様に規定された許容範囲である。
【００４９】
具体的には、第２ＦＩＦＯメモリ４６のメモリ容量が小さいほど、第２ＦＩＦＯメモリ４６は、早くオーバーフロー状態又はアンダーフロー状態になってしまう。このため、第２ＦＩＦＯメモリ４６のメモリ容量が小さいほど、第２ＦＩＦＯメモリ４６は、下限値Ｓｍｉｎを大きくするとともに、上限値Ｓｍａｘを小さくするようにしている。
【００５０】
また、第２ＦＩＦＯメモリ４６は、第１送信装置Ａと受信装置Ｄの間のデータ転送速度の許容範囲が広いほど、早くオーバーフロー状態又はアンダーフロー状態になってしまう。このため、第１送信装置Ａと受信装置Ｄの間のデータ転送速度の許容範囲が広いほど、第２ＦＩＦＯメモリ４６は、下限値Ｓｍｉｎを大きくするとともに、上限値Ｓｍａｘを小さくするようにしている。
【００５１】
無音制御部４７は、無音検出部５０、無音領域記憶レジスタ５１、無音領域制御部５２を有している。
図４に示すように、無音検出部５０は、比較器５５、カウンタ回路５６を有している。
【００５２】
比較器５５は、第１ＦＩＦＯメモリ４２から単体音楽データＤａが入力される。また、比較器５５は、単体音楽データＤａの転送前に行われる第１〜第３送信装置Ａ〜Ｃ及び受信装置Ｄのコンフィグレーションにおいて、第１ポート２１を介して第１送信装置Ａから無音判定値Ｖｊが設定される。無音判定値Ｖｊは、人間が聞こえない音量のうち、最も大きな音量に対応して設定されている値である。従って、無音判定値Ｖｊは、音楽の電気信号（アナログ信号）を量子化する量子化ビット数が大きくなるほど、即ち単体音楽データＤａのビット数が大きいほど、その値が大きくなる。
【００５３】
比較器５５は、その単体音楽データＤａと無音判定値Ｖｊを比較するとともに、その比較結果である判定信号Ｓｊを出力する。具体的には、比較器５５は、単体音楽データＤａが無音判定値Ｖｊより小さいとき、単体音楽データＤａが無音であると判定し、本実施形態ではＨレベルの判定信号Ｓｊを出力する。反対に、比較器５５は、単体音楽データＤａが無音判定値Ｖｊ以上のとき、単体音楽データＤａが無音ではないと判定し、本実施形態ではＬレベルの判定信号Ｓｊを出力する。
【００５４】
比較器５５が判定した判定信号Ｓｊは、カウンタ回路５６に出力する。
カウンタ回路５６は、判定信号Ｓｊと、バスクロック信号ＣＬＫｂが入力される。カウンタ回路５６は、Ｈレベルの判定信号Ｓｊを入力すると（単体音楽データＤａが無音であると判定すると）、バスクロック信号ＣＬＫｂのパルスをカウントする。反対に、カウンタ回路５６は、Ｌレベルの判定信号Ｓｊを入力すると（単体音楽データＤａが無音でないと判定すると）、その時までのカウント値をリセットするとともに、バスクロック信号ＣＬＫｂのパルスをカウントしない。
【００５５】
従って、カウンタ回路５６は、比較器５５にて無音と判定された単体音楽データ（無音データ）が第２ＦＩＦＯメモリ４６に格納される間、バスクロック信号ＣＬＫｂのパルスをカウントする。この結果、カウンタ回路５６のカウント値Ｄｃは、第２ＦＩＦＯメモリ４６が無音データを連続して格納した回数を示す値になる。
【００５６】
また、比較器５５が判定した判定信号Ｓｊ及びカウンタ回路５６のカウント値Ｄｃは、図３に示す無音領域記憶レジスタ５１に出力される。
無音領域記憶レジスタ５１は、第２ＦＩＦＯメモリ４６からライトアドレスＷＡが入力されるとともに、バスクロック信号ＣＬＫｂが入力される。
【００５７】
無音領域記憶レジスタ５１は、無音データ格納範囲を記憶する範囲データ記憶部５８を複数個備えている。各範囲データ記憶部５８は、それぞれ第１記憶部５８ａと第２記憶部５８ｂを有している。
【００５８】
第１記憶部５８ａは、第１送信装置Ａから連続して送信される複数の無音データのうち最初の無音データが第２ＦＩＦＯメモリ４６に格納されるメモリセルのアドレス（無音先頭アドレス）ＨＡｄが記憶される。第２記憶部５８ｂは、その最初の無音データに続いて無音データが連続して格納された時に記憶した回数（カウント値Ｄｃ）が記憶される。
【００５９】
無音領域記憶レジスタ５１は、判定信号ＳｊがＬレベルからＨレベルに立ち上がると（第１ＦＩＦＯメモリ４６が無音でない単体音楽データＤａを記憶してから無音である単体音楽データＤａを記憶すると）、バスクロック信号ＣＬＫｂに同期して、その時のライトポインタＷＰが指定したライトアドレスＷＡを範囲データ記憶部５８の第１記憶部５８ａに記憶するとともに、カウンタ回路５６のカウント値Ｄｃ（この時点ではカウント値Ｄｃは「１」）を範囲データ記憶部５８の第１記憶部５８ａに記憶する。そして、無音領域記憶レジスタ５１は、判定信号ＳｊがＨレベルの間、バスクロック信号ＣＬＫｂに同期してその時のカウント値Ｄｃを第２記憶部５８ｂに記憶、即ちカウント値Ｄｃを更新していく。
【００６０】
そして、無音領域記憶レジスタ５１は、判定信号ＳｊがＨレベルからＬレベルに立ち下がると（第１ＦＩＦＯメモリ４６が無音である単体音楽データＤａを記憶してから無音でない単体音楽データＤａを記憶すると）、カウンタ回路５６のカウント値Ｄｃはリセットされるが、そのリセットされたカウント値Ｄｃを第２記憶部５８ｂに記憶しない、即ちカウント値Ｄｃを更新しない。
【００６１】
つまり、無音領域記憶レジスタ５１は、第１送信装置Ａから連続して送信される複数の無音データのうち最初の無音データが第２ＦＩＦＯメモリ４６に記憶されると、その記憶されたメモリセルのアドレス（無音先頭アドレス）ＨＡｄをライトポインタＷＰに指定されたライトアドレスＷＡに基づいて第１記憶部５８ａに記憶するとともに、カウンタ回路５６のカウント値Ｄｃ（この時、Ｄｃ＝１）を合わせて第２記憶部５８ｂに記憶する。アドレス（無音先頭アドレス）ＨＡｄに合わせて第２記憶部５８ｂに記憶されるカウント値Ｄｃは、第２ＦＩＦＯメモリ４６に無音データが記憶される間、カウント値Ｄｃを記憶して更新されていく。このため、１つの範囲データ記憶部５８には、無音先頭アドレスＨＡｄと、無音データが第２ＦＩＦＯメモリ４６に連続して格納された回数（カウント値Ｄｃ）が記憶される。
【００６２】
そして、判定信号ＳｊがＬレベルからＨレベルに立ち上がり、次に判定信号ＳｊがＨレベルからＬレベルに立ち下がると、上記と同様にその時のメモリセルのアドレス（無音先頭アドレス）ＨＡｄをライトポインタＷＰに指定されたライトアドレスＷＡに基づいて新たな範囲データ記憶部５８の第１記憶部５８ａに記憶する。そして、無音先頭アドレスＨＡｄに合わせてその新たな範囲データ記憶部５８の第２記憶部５８ｂに無音データが連続して格納されたカウント値Ｄｃを記憶する。
【００６３】
つまり、無音領域記憶レジスタ５１は、第１送信装置Ａから連続して送信される複数の無音データのうち最初の無音データが第２ＦＩＦＯメモリ４６に記憶される毎に、その時のメモリセルのアドレス（無音先頭アドレス）ＨＡｄと無音データが連続して格納されたカウント値Ｄｃが、同無音領域記憶レジスタ５１に設けた複数の範囲データ記憶部５８に記憶される。
【００６４】
尚、無音領域記憶レジスタ５１は、判定信号ＳｊがＨレベルからＬレベルに立ち下がる毎に（単体音楽データＤａが無音であるから無音でないと判定されると毎に）、その時の範囲データ記憶部５８の第２記憶部５８ｂに記憶された無音データが連続して格納された回数（カウント値Ｄｃ）を読み出し、予め設定した無音連続数Ｄｋと比較する。
【００６５】
無音連続数Ｄｋは、単体音楽データＤａの転送前に行われる第１〜第３送信装置Ａ〜Ｃ及び受信装置Ｄのコンフィグレーションにおいて、第１ポート２１を介して第１送信装置Ａから無音領域記憶レジスタ５１に設定される。無音連続数Ｄｋは、サンプリング信号の周波数が高いほど、大きな値が設定される。
【００６６】
詳しくは、無音領域記憶レジスタ５１は、カウント値Ｄｃが無音連続数Ｄｋ以上のとき（Ｄｃ≧Ｄｋ）、無音先頭アドレスＨＡｄ及びカウント値Ｄｃをその範囲データ記憶部５８のアドレスを１つシフトし新たな範囲データ記憶部５８（第１記憶部５８ａ及び第２記憶部５８ｂ）に次の無音先頭アドレスＨＡｄ及びカウント値Ｄｃを記憶する。
【００６７】
反対に、無音領域記憶レジスタ５１は、カウント値Ｄｃが無音連続数Ｄｋより小さいとき（Ｄｋ＞Ｄｃ）、範囲データ記憶部５８のアドレスを１つシフトすることなく、該範囲データ記憶部５８に、次に入力される無音先頭アドレスＨＡｄ及びカウント値Ｄｃを上書き記憶する。
【００６８】
これにより、無音領域記憶レジスタ５１は、カウント値Ｄｃが無音連続数Ｄｋ以上のとき、連続した無音データが第２ＦＩＦＯメモリ４６に記憶される毎に、次のアドレスの範囲データ記憶部５８に無音先頭アドレスＨＡｄ及びカウント値Ｄｃが順番に記憶される。
【００６９】
例えば、無音連続数Ｄｋが５個以上のときには、第２ＦＩＦＯメモリ４６にアドレス「０１００ｈ」から１６個の無音データが連続して記憶され、アドレス「０２１５ｈ」から１５個の無音データが連続して記憶され、アドレス「０２ＦＦｈ」から５個の無音データが格納される場合、無音領域記憶レジスタ５１は、各範囲データ記憶部５８にはそれぞれ、図５に示すように、無音先頭アドレスＨＡｄ及びカウント値Ｄｃを記憶する。
【００７０】
無音領域記憶レジスタ５１の各範囲データ記憶部５８に記憶された無音先頭アドレスＨＡｄとカウント値Ｄｃ（回数）は、無音領域制御部５２に出力される。
図６に示すように、無音領域制御部５２は、リードポインタＲＰＯ、判定器６１、インクリメンタ６２を有している。
【００７１】
リードポインタＲＰＯは、第２ＦＩＦＯメモリ４６のリードポインタＲＰＩからリードアドレスＲＡ２が入力される。また、リードポインタＲＰＯは、インクリメンタ６２からリードアドレスＲＡ１が入力される。そして、リードポインタＲＰＯは、リードポインタＲＰＩからリードアドレスＲＡ２を入力したとき、該リードアドレスＲＡ２を、第２ＦＩＦＯメモリ４６から単体音楽データＤａを今読み出したメモリセルのリードアドレスＲＡとして記憶する。このようにリードポインタＲＰＯに記憶されるリードアドレスＲＡは、判定器６１及びインクリメンタ６２にリードアドレスＲＡ２として読み出される。
【００７２】
また、リードポインタＲＰＯは、インクリメンタ６２からリードアドレスＲＡ１を入力したとき、該リードアドレスＲＡ１を、第２ＦＩＦＯメモリ４６から単体音楽データＤａを次に読み出すメモリセルのリードアドレスＲＡとして記憶するようになっている。このようにリードポインタＲＰＯに記憶されるリードアドレスＲＡは、第２ＦＩＦＯメモリ４６のリードポインタＲＰＩにリードアドレスＲＡ１として読み出される。
【００７３】
判定器６１は、第２ＦＩＦＯメモリ４６からエンプティフラグＥＦ及びフルフラグＦＦが入力される。判定器６１は、リードポインタＲＰＯからリードアドレスＲＡをリードアドレスＲＡ２として読み出す。また、判定器６１は、無音領域記憶レジスタ５１から無音先頭アドレスＨＡｄ及びカウント値Ｄｃを読み出す。
【００７４】
そして、判定器６１は、第２ＦＩＦＯメモリ４６のエンプティフラグＥＦが「１」のとき（空きセル数Ｓが上限値Ｓｍａｘ以上あるとき）、無音先頭アドレスＨＡｄと、無音先頭アドレスＨＡｄにカウント値Ｄｃを加算したアドレスとの範囲内（無音データが格納されているメモリセル）に、リードポインタＲＰＯのリードアドレスＲＡが入っているか否かを判定する。
【００７５】
つまり、判定器６１は、第２ＦＩＦＯメモリ４６の空きセル数Ｓが上限値Ｓｍａｘ以上あるとき、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されているか否かを判定している。
【００７６】
判定器６１は、その判定結果に応じて、エンプティ判定信号Ｓｅをインクリメンタ６２に出力する。具体的には、判定器６１は、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されていないとき、例えばＬレベルのエンプティ判定信号Ｓｅを出力する。反対に、判定器６１は、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されているとき、例えばＨレベルのエンプティ判定信号Ｓｅを出力する。
【００７７】
一方、判定器６１は、第２ＦＩＦＯメモリ４６のフルフラグＦＦが「１」のとき（空きセル数Ｓが下限値Ｓｍｉｎ以下のとき）、無音先頭アドレスＨＡｄと、無音先頭アドレスＨＡｄからカウント値Ｄｃだけ大きいアドレスとの間（無音データが格納されているメモリセル）に、リードポインタＲＰＯのリードアドレスＲＡが入っているか否かを判定する。
【００７８】
つまり、判定器６１は、第２ＦＩＦＯメモリ４６の空きセル数Ｓが下限値Ｓｍｉｎ以下のとき、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されているか否かを判定している。
【００７９】
判定器６１は、その判定結果に応じて、フル判定信号Ｓｆをインクリメンタ６２に出力する。具体的には、判定器６１は、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されていないとき、例えばＬレベルのフル判定信号Ｓｆを出力する。反対に、判定器６１は、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されているとき、例えばＨレベルのフル判定信号Ｓｆを出力する。
【００８０】
なお、第２ＦＩＦＯメモリ４６のフルフラグＦＦ及びエンプティフラグＥＦは共に「１」となることはない。
インクリメンタ６２は、クロック生成部２５から第１分周クロック信号ＣＬＫｄ１が入力される。インクリメンタ６２は、判定器６１からエンプティ判定信号Ｓｅ及びフル判定信号Ｓｆが入力される。インクリメンタ６２は、リードポインタＲＰＯからリードアドレスＲＡをリードアドレスＲＡ２として読み出す。また、インクリメンタ６２は、そのリードアドレスＲＡ２を下位側に拡張するための１ビットの拡張データＤｅが記憶されている。
【００８１】
そして、インクリメンタ６２は、エンプティ判定信号Ｓｅ及びフル判定信号Ｓｆに応じて、リードポインタＲＰＯから読み出したリードアドレスＲＡ２に対する加算方法を変更する。
【００８２】
具体的には、インクリメンタ６２は、判定器６１からＬレベルのフル判定信号Ｓｆ及びＬレベルのエンプティ判定信号Ｓｅが入力されるとき、第１分周クロック信号ＣＬＫｄ１がＨレベルに立ち上がると、読み出したリードポインタＲＰＯのリードアドレスＲＡ２に「１」を加算したリードアドレスＲＡ１を生成する。
【００８３】
すなわち、インクリメンタ６２は、第２ＦＩＦＯメモリ４６の空きセル数Ｓが上限値Ｓｍａｘより少なく、下限値Ｓｍｉｎより多い場合には、第１分周クロック信号ＣＬＫｄ１がＨレベルに立ち上がると、読み出したリードポインタＲＰＯのリードアドレスＲＡ２に「１」を加算したリードアドレスＲＡ１を生成する。
【００８４】
また、インクリメンタ６２は、第２ＦＩＦＯメモリ４６の空きセル数Ｓが下限値Ｓｍｉｎ以下であって、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されていない場合には、第１分周クロック信号ＣＬＫｄ１がＨレベルに立ち上がると、読み出したリードポインタＲＰＯのリードアドレスＲＡ２に「１」を加算したリードアドレスＲＡ１を生成する。
【００８５】
さらに、インクリメンタ６２は、第２ＦＩＦＯメモリ４６の空きセル数Ｓが上限値Ｓｍａｘ以上であって、リードポインタＲＰＯのリードアドレスＲＡのメモリセルに無音データが格納されていない場合には、第１分周クロック信号ＣＬＫｄ１がＨレベルに立ち上がると、読み出したリードポインタＲＰＯのリードアドレスＲＡ２に「１」を加算したリードアドレスＲＡ１を生成する。
【００８６】
そして、インクリメンタ６２は、加算したリードポインタＲＰＯのリードアドレスＲＡ１をリードポインタＲＰＯに新たなリードアドレスＲＡとして記憶する。
従って、このような場合、第２ＦＩＦＯメモリ４６は、単体音楽データＤａを読み出すと、その単体音楽データＤａを読み出したメモリセルの次のアドレスのメモリセルから単体音楽データＤａを読み出すことになる。
【００８７】
例えば、図７に示すように、第２ＦＩＦＯメモリ４６がアドレス「０００ｈ」〜「１ＦＦｈ」のメモリセルで構成されている場合、第２ＦＩＦＯメモリ４６は、アドレス「０００ｈ」のメモリセルから単体音楽データＤａを読み出すと、次に、アドレス「００１ｈ」のメモリセルから単体音楽データＤａを読み出す。
【００８８】
一方、判定器６１からＬレベルのフル判定信号Ｓｆ及びＨレベルのエンプティ判定信号Ｓｅが入力される場合、即ち、第２ＦＩＦＯメモリ４６の空きセル数Ｓが上限値Ｓｍａｘ以上であって、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されている場合には、インクリメンタ６２は、リードポインタＲＰＯのリードアドレスＲＡ２の下位ビット側に拡張データＤｅを付加し、９ビットのリードアドレス（拡張リードアドレス）ＲＡ３を生成する。
【００８９】
例えば、最下位ビットのデータが「０」のリードアドレスＲＡ２を読み出し、拡張データＤｅが「０」の場合、インクリメンタ６２は、第１分周クロック信号ＣＬＫｄ１がＨレベルに立ち上がると、拡張リードアドレスＲＡ３に「１」を加算することにより、拡張リードアドレスＲＡ３の最下位ビットのデータが「１」になる。このとき、拡張リードアドレスＲＡ３の最上位ビットから８ビット目のデータ、即ちリードポインタＲＰＯのリードアドレスＲＡ２の最下位ビットのデータは「０」である。
【００９０】
次に、インクリメンタ６２は、第１分周クロック信号ＣＬＫｄ１がＨレベルに立ち上がると、拡張リードアドレスＲＡ３に「１」を加算することにより、拡張リードアドレスＲＡ３の最下位ビットのデータが「０」になる。また、拡張リードアドレスＲＡ３の最上位ビットから８ビット目のデータ、即ちリードポインタＲＰＯのリードアドレスＲＡ２の最下位ビットのデータが「１」になる。
【００９１】
そして、インクリメンタ６２は、加算した拡張リードアドレスＲＡ３について、拡張リードアドレスＲＡ３から拡張データＤｅにて付加された最下位ビットを除去した９ビットから８ビットに縮小させたリードアドレスＲＡ１と、該除去した最下位ビットの値である拡張データＤｅをそれぞれ分離する。インクリメンタ６２は、分離されたリードアドレスＲＡ１をリードポインタＲＰＯに新たなリードアドレスＲＡとして記憶する。また、インクリメンタ６２は、分離された拡張データＤｅを新たな拡張データＤｅとして記憶する。
【００９２】
従って、第２ＦＩＦＯメモリ４６は、空きセル数Ｓが上限値Ｓｍａｘ以上であって、リードポインタＲＰＯのリードアドレスＲＡのメモリセルに無音データが格納されている場合には、拡張リードアドレスＲＡ３の最下位ビットが除去されたリードアドレスＲＡ１が第２ＦＩＦＯメモリ４６のリードポインタＲＰＩに入力されるため、第１分周クロック信号ＣＬＫｄ１がＨレベルに２回立ち上がると、次のメモリセルから単体音楽データＤａを読み出す。
【００９３】
この結果、第２ＦＩＦＯメモリ４６は、空きセル数Ｓが上限値Ｓｍａｘ以上であって、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されている場合、そのリードアドレスＲＡのメモリセルに格納された単体音楽データＤａを読み出すと、その単体音楽データを読み出したメモリセルと同じメモリセルから単体音楽データＤａを再び読み出す。
【００９４】
例えば、図７に示すように、第２ＦＩＦＯメモリ４６がアドレス「０００ｈ」〜「１ＦＦｈ」のメモリセルで構成されている場合、第２ＦＩＦＯメモリ４６は、アドレス「１０１ｈ」のメモリセルから単体音楽データＤａを読み出すと、次に、再度アドレス「１０１ｈ」のメモリセルから単体音楽データＤａを読み出す。続いて、第２ＦＩＦＯメモリ４６は、アドレス「１０２ｈ」のメモリセルから単体音楽データＤａを読み出す。
【００９５】
これにより、無音制御部４７は、空きセル数Ｓが上限値Ｓｍａｘ以上であって、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されていると、同じメモリセルから単体音楽データＤａを２回読み出されることから、第２ＦＩＦＯメモリ４６の空きセル数Ｓを減少させることができる。
【００９６】
反対に、空きセル数Ｓが下限値Ｓｍｉｎ以下であって、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されているとき、判定器６１は、Ｈレベルのフル判定信号Ｓｆ及びＬレベルのエンプティ判定信号Ｓｅをインクリメンタ６２に出力する。
【００９７】
インクリメンタ６２は、判定器６１からのＨレベルのフル判定信号Ｓｆ及びＬレベルのエンプティ判定信号Ｓｅに基づいて、第１分周クロック信号ＣＬＫｄ１がＨレベルに立ち上がると、読み出したリードポインタＲＰＯのリードアドレスＲＡ２に「２」を加算したリードアドレスＲＡ１を生成する。つまり、インクリメンタ６２は、空きセル数Ｓが下限値Ｓｍｉｎ以下であって、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されている場合、第１分周クロック信号ＣＬＫｄ１がＨレベルに立ち上がると、リードポインタＲＰＯのリードアドレスＲＡ２に「２」を加算したリードアドレスＲＡ１を生成する。
【００９８】
その結果、第２ＦＩＦＯメモリ４６は、第１分周クロック信号ＣＬＫｄ１に同期して、先に読み出したメモリセルから１つのメモリセルを読み飛ばしたメモリセルの単体音楽データＤａを読み出すことになる。
【００９９】
そして、インクリメンタ６２は、加算したリードポインタＲＰＯのリードアドレスＲＡ１をリードポインタＲＰＯに新たなリードアドレスＲＡとして格納する。
例えば、図７に示すように、第２ＦＩＦＯメモリ４６がアドレス「０００ｈ」〜「１ＦＦｈ」のメモリセルで構成されている場合、第２ＦＩＦＯメモリ４６は、アドレス「１０１ｈ」のメモリセルから単体音楽データＤａを読み出すと、次に、アドレス「１０３ｈ」のメモリセルから単体音楽データＤａを読み出す。
【０１００】
従って、無音制御部４７は、空きセル数Ｓが下限値Ｓｍｉｎ以下であって、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されていると、１つメモリセルを読み飛ばしたメモリセルから単体音楽データＤａが読み出されることから、第２ＦＩＦＯメモリ４６の空きセル数Ｓを増加させることができる。
【０１０１】
オーディオインターフェース４４は、ＦＩＦＯメモリ部４３から単体音楽データＤａが入力される。オーディオインターフェース４４は、その単体音楽データＤａをスピーカに出力することにより、スピーカから単体音楽データＤａに基づいた音楽を発する。
【０１０２】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）スピーカの受信装置Ｄは、各受信部３１〜３３に対応する第１〜第３分周クロック信号ＣＬＫｄ１〜ＣＬＫｄ３を生成するクロック生成部２５を有する。各受信部３１〜３３は、対応する第１〜第３分周クロック信号ＣＬＫｄ１〜ＣＬＫｄ３がクロック生成部２５からそれぞれ入力される。各受信部３１〜３３は、入力された第１〜第３分周クロック信号ＣＬＫｄ１〜ＣＬＫｄ３に同期して第２ＦＩＦＯメモリ４６から単体音楽データＤａをそれぞれ読み出すようにした。
【０１０３】
従来、受信装置Ｄは、複数の送信装置から音楽データを受信する場合、各送信装置に対応する複数の受信部にクロック信号をそれぞれ供給する複数のクロック生成部を有していた。
【０１０４】
従って、受信装置Ｄは、複数の送信装置から音楽データを受信する場合、各送信装置に対応する複数の受信部に対して１つのクロック生成部２５を設けるだけで良く、従来と比べて回路規模の増大を縮小することができる。
【０１０５】
（２）無音制御部４７は、第２ＦＩＦＯメモリ４６のフルフラグＦＦが「１」であって（空きセル数Ｓが下限値Ｓｍｉｎ以下）、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されている場合、第１分周クロック信号ＣＬＫｄ１がＨレベルに立ち上がる毎に、リードポインタＲＰＯのリードアドレスＲＡに「２」を加算するようにした。
【０１０６】
これにより、第２ＦＩＦＯメモリ４６は、第２ＦＩＦＯメモリ４６のフルフラグＦＦが「１」であって（空きセル数Ｓが下限値Ｓｍｉｎ以下）、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されている場合、前回読み出したメモリセルから１つのメモリセルを読み飛ばしたメモリセルから単体音楽データＤａを読み出す。
【０１０７】
従って、第２ＦＩＦＯメモリ４６は、従来に比べて、単体音楽データＤａを読み出す毎の空きセル数Ｓを増加させることができるため、オーバーフロー状態になることを低減することができる。
【０１０８】
また、無音制御部４７は、第２ＦＩＦＯメモリ４６のエンプティフラグＥＦが「１」であって（空きセル数Ｓが上限値Ｓｍａｘ以上）、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されている場合、第１分周クロック信号ＣＬＫｄ１がＨレベルに２回立ち上がる毎に、リードポインタＲＰＯのリードアドレスＲＡに「１」を加算するようにした。
【０１０９】
これにより、第２ＦＩＦＯメモリ４６は、第２ＦＩＦＯメモリ４６のエンプティフラグＥＦが「１」であって（空きセル数Ｓが上限値Ｓｍａｘ以上）、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されている場合、同じメモリセルから単体音楽データＤａを２回読み出してから次のメモリセルの単体音楽データＤａを読み出す。
【０１１０】
従って、第２ＦＩＦＯメモリ４６は、従来に比べて、単体音楽データＤａを読み出す毎の空きセル数Ｓを減少させることができるため、アンダーフロー状態になることを低減することができる。
【０１１１】
この結果、第１〜第３送信装置Ａ〜Ｃ及び受信装置Ｄが備える水晶発振器の周波数偏差等により、ＣＤプレーヤ、ＤＶＤプレーヤ、カーナビから各送信装置Ａ〜Ｃへの単体音楽データＤａの読み出し間隔と、第２ＦＩＦＯメモリ４６からオーディオインターフェース４４への単体音楽データＤａの読み出し間隔が異なる場合でも、第２ＦＩＦＯメモリ４６は、アンダーフロー状態又はオーバーフロー状態になることを低減することができる。
【０１１２】
（３）無音領域制御部５２のインクリメンタ６２は、第２ＦＩＦＯメモリ４６のエンプティフラグＥＦが「１」であって（空きセル数Ｓが上限値Ｓｍａｘ以上）、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されている場合、リードポインタＲＰＯのリードアドレスＲＡ２の下位側に拡張データＤｅを付加して拡張リードアドレスＲＡ３を生成する。インクリメンタ６２は、第１分周クロック信号ＣＬＫｄ１がＨレベルに立ち上がる毎に、その拡張リードアドレスＲＡ３に「１」を加算するようにした。
【０１１３】
従って、インクリメンタ６２は、容易な回路構成で、第１分周クロック信号ＣＬＫｄ１がＨレベルに２回立ち上がる毎に、リードポインタＲＰＯのリードアドレスＲＡに「１」を加算することができる。
【０１１４】
（４）無音制御部４７の無音領域記憶レジスタ５１は、標本化周波数が高いほど、無音連続数Ｄｋを増加させるようにした。第２ＦＩＦＯメモリ４６は、受信装置Ｄが受信する単体音楽データＤａの標本化周波数が高いほど、アンダーフロー状態及びオーバーフロー状態になりやすい。従って、第２ＦＩＦＯメモリ４６は、受信装置Ｄが受信する単体音楽データＤａの標本化周波数が高いほど、無音連続数Ｄｋを増加させることで、アンダーフロー状態及びオーバーフロー状態になることをさらに低減することができる。
【０１１５】
（５）第２ＦＩＦＯメモリ４６は、第２ＦＩＦＯメモリ４６のメモリ容量が小さいほど、下限値Ｓｍｉｎを大きく、上限値Ｓｍａｘを小さくするようにした。また、第２ＦＩＦＯメモリ４６は、標本化周波数が高いほど、下限値Ｓｍｉｎを大きく、上限値Ｓｍａｘを小さくするようにした。第２ＦＩＦＯメモリ４６は、そのメモリ容量が小さいほど、又、受信装置Ｄが受信する単体音楽データＤａの標本化周波数が高いほど、アンダーフロー状態及びオーバーフロー状態になりやすい。
【０１１６】
従って、第２ＦＩＦＯメモリ４６は、そのメモリ容量が小さいほど、下限値Ｓｍｉｎを大きく、上限値Ｓｍａｘを小さくすることで、アンダーフロー状態及びオーバーフロー状態になることをさらに低減することができる。また、第２ＦＩＦＯメモリ４６は、受信装置Ｄが受信する単体音楽データＤａの標本化周波数が高いほど、下限値Ｓｍｉｎを大きく、上限値Ｓｍａｘを小さくすることで、アンダーフロー状態及びオーバーフロー状態になることをさらに低減することができる。
【０１１７】
（６）無音制御部４７の無音検出部５０は、受信装置Ｄが受信する単体音楽データＤａのビット数が増加するほど、無音判定値Ｖｊを大きくするようにした。単体音楽データＤａのビット数が増加すると、人間が聞こえない音量のうち最も大きな音量に対応する単体音楽データＤａが大きくなる。従って、無音検出部５０は、単体音楽データＤａのビット数が増減しても、人間が聞こえない音量のうち最も大きな音量に対応する無音判定値Ｖｊに変更することができる。
【０１１８】
（７）無音領域記憶レジスタ５１は、カウント値Ｄｃが無音連続数Ｄｋより小さいとき（Ｄｋ＞Ｄｃ）、無音先頭アドレスＨＡｄ及びカウント値Ｄｃを記憶する範囲データ記憶部５８のアドレスを１つシフトすることなく、該範囲データ記憶部５８に、次に入力される無音先頭アドレスＨＡｄ及びカウント値Ｄｃを上書き記憶するようにした。
【０１１９】
これにより、無音制御部４７は、連続する数が無音連続数Ｄｋより少ない無音データを第２ＦＩＦＯメモリ４６から読み出す際、従来通り、第１分周クロック信号ＣＬＫｄ１がＨレベルに立ち上がる毎に、リードポインタＲＰＯのリードアドレスＲＡに「１」を加算する。この結果、連続する数が無音連続数Ｄｋより少ない無音データをスピーカから音楽として発する場合（スピーカから短い無音の音楽を発する場合）、無音時間の長さを制御しないため、違和感なく音楽を聴くことができる。
【０１２０】
尚、上記各実施の形態は、以下の態様で実施してもよい。
・本実施形態では、無音領域制御部５２のインクリメンタ６２は、第２ＦＩＦＯメモリ４６のフルフラグＦＦが「１」であって（空きセル数Ｓが下限値Ｓｍｉｎ以下）、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されている場合、第１分周クロック信号ＣＬＫｄ１がＨレベルに立ち上がる毎に、リードポインタＲＰＯのリードアドレスＲＡ２に「２」を加算するようにした。
【０１２１】
これに限らず、上記の場合、第１分周クロック信号ＣＬＫｄ１がＨレベルに立ち上がる毎に、リードポインタＲＰＯのリードアドレスＲＡ２に加算する数は特に制限されない。これにより、上記の実施形態よりアンダーフロー状態及びオーバーフロー状態になることを低減することができる。
【０１２２】
・本実施形態では、無音領域制御部５２のインクリメンタ６２は、第２ＦＩＦＯメモリ４６のエンプティフラグＥＦが「１」であって（空きセル数Ｓが上限値Ｓｍａｘ以上）、リードポインタＲＰＯにて指定されたリードアドレスＲＡのメモリセルに無音データが格納されている場合、第１分周クロック信号ＣＬＫｄ１がＨレベルに２回立ち上がる毎に、リードポインタＲＰＯのリードアドレスＲＡ２に「１」を加算するようにした。
【０１２３】
これに限らず、インクリメンタ６２は、第１分周クロック信号ＣＬＫｄ１がＨレベルに何回立ち上がる毎に、リードポインタＲＰＯのリードアドレスＲＡ２に「１」を加算するようにしてもよい。これにより、上記の実施形態よりアンダーフロー状態及びオーバーフロー状態になることを低減することができる。
【０１２４】
・本実施形態では、拡張データＤｅは１ビットで構成されていたが、何ビットで構成してもよい。拡張データＤｅのビット数が増加するほど、第２ＦＩＦＯメモリ４６は、第１分周クロック信号ＣＬＫｄ１に同期して同じメモリセルから単体音楽データＤａを読み出す回数が増加する。
【０１２５】
例えば、拡張データＤｅが２ビットの場合、インクリメンタ６２は、第１分周クロック信号ＣＬＫｄ１がＨレベルに４回立ち上がる毎に、リードポインタＲＰＯのリードアドレスＲＡ２に「１」を加算する。これにより、第２ＦＩＦＯメモリ４６は、第１分周クロック信号ＣＬＫｄ１に同期して同じメモリセルから単体音楽データＤａを４回読み出す。その結果、上記の実施形態よりアンダーフロー状態及びオーバーフロー状態になることを低減することができる。
【０１２６】
・本実施形態では、無音判定値Ｖｊは、人間が聞こえない音量のうち最も大きな音量に対応した値となっていたが、人間が聞こえない音量の範囲内の単体音楽データＤａであれば特に制限されない。このように変更しても、上記の実施形態と同様の効果を得ることができる。
【０１２７】
・本実施形態では、リードポインタＲＰＯにリードアドレスＲＡ及び拡張データＤｅが記憶されていたが、別々のレジスタにリードアドレスＲＡ及び拡張データＤｅを記憶するようにしてもよい。このように変更しても、上記の実施形態と同様の効果を得ることができる。
【０１２８】
・本実施形態では、自動車に搭載した複数の電子機器のネットワークに具体化した。これを、オフィスや家庭において設置した複数の電子機器のネットワークに具体化してもよい。
【０１２９】
・本実施形態では、第１〜第３送信装置Ａ〜Ｃ及び受信装置Ｄからなる４つの送信装置及び受信装置で構成したが、その数を特に制限されるものではなく、２又は４以上で構成してもよい。
【０１３０】
上記各実施形態に関し、以下の付記を開示する。
（付記１）
複数の送信装置から音データを受信する受信装置であって、
前記複数の送信装置から受信した前記音データをクロック信号に応じて出力する複数の受信部と、
前記クロック信号を生成して対応する受信部に供給するクロック生成部と、を有し、
前記複数の受信部のうち少なくとも１つは、
対応する前記送信装置からの前記音データを記憶し、該記憶した音データを前記クロック信号に応じて出力する記憶手段と、
前記記憶手段に記憶した前記音データの数が所定範囲内に入るように、連続して読み出す無音データの数を制御する無音制御部と、
を含むことを特徴とする受信装置。
（付記２）
付記１に記載の受信装置において、
前記無音制御部は、
前記記憶手段に記憶されている前記音データの数が下限値より少ないと、前記記憶手段が連続して出力する前記無音データの数を増加させることを特徴とする受信装置。
（付記３）
付記１に記載の受信装置において、
前記無音制御部は、
前記記憶手段に記憶されている前記音データの数が上限値より多いと、前記記憶手段が連続して出力する前記無音データの数を減少させることを特徴とする受信装置。
（付記４）
付記１〜３のいずれか１項に記載の受信装置において、
前記記憶手段は、
ライトアドレスに基づいて、対応する前記送信装置からの前記音データを順番にメモリセルに記憶し、リードアドレスに基づいて、前記メモリセルに順番に記憶した前記音データをクロック信号に同期して順番に読み出し、
前記無音制御部は、
前記記憶手段に記憶される前記音データと基準値と比較し、前記記憶手段に連続して入力される音データから前記無音データを検出する無音検出部と、
前記無音検出部の検出結果に基づいて、前記記憶手段に前記無音データが連続して記憶された前記メモリセルに関する無音領域情報を記憶する無音領域記憶手段と、
前記無音領域記憶手段に記憶された無音領域情報に基づいて、無音領域中のアドレスに前記リードアドレスが含まれるか否かを判定し、無音領域中のアドレスに前記リードアドレスが含まれる場合、前記記憶手段に記憶された前記音データの数が下限値より少ないと、リードアドレスに「０」を加算し、前記記憶手段に記憶された前記音データの数が上限値より多いと、リードアドレスに１より大きな値を加算する無音領域制御部と
を有することを特徴とする受信装置。
（付記５）
付記４に記載の受信装置において、
前記無音領域制御部は、
前記無音データが連続して記憶された前記メモリセルの無音領域中のアドレスを前記リードアドレスが示す場合に、前記記憶手段に記憶されている前記音データの数が下限値より少ないと、前記リードアドレスの下位ビット側に所定のビット数を付加し、該リードアドレスをインクリメントすることを特徴とする受信装置。
（付記６）
付記１〜５のいずれか１項に記載の受信装置において、
前記クロック生成部は、
基準クロック信号を生成するクロック生成回路と、
前記基準クロック信号を分周して前記各受信部に対応した複数の前記クロック信号を生成し、該クロック信号を前記各受信部にそれぞれ出力する複数の分周器と、
を有することを特徴とする受信装置。
（付記７）
付記４〜６のいずれか１項に記載の受信装置において、
前記無音検出部は、
前記記憶手段に記憶される前記音データの音量が基準音量より小さいと、その音データを無音データとして検出し、
前記無音領域記憶手段は、
前記無音検出部の検出結果に基づいて、前記記憶手段に設定数以上の前記無音データが連続して格納された前記メモリセルに関する無音領域情報を記憶することを特徴とする受信装置。
（付記８）
付記７に記載の受信装置において、
前記設定数は、
前記音データの標本化周波数に応じて設定されることを特徴とする受信装置。
（付記９）
付記７又は８に記載の受信装置において、
前記基準音量は、
前記音データの量子化ビット数に応じて設定されることを特徴とする受信装置。
（付記１０）
付記２〜８のいずれか１項に記載の受信装置において、
前記上限値は、
前記記憶手段の容量、及び、前記送信装置と前記受信装置との間におけるデータ転送量の許容範囲に応じて設定されることを特徴とする受信装置。
（付記１１）
付記３〜９のいずれか１項に記載の受信装置において、
前記下限値は、
前記記憶手段の容量、及び、前記送信装置と前記受信装置との間におけるデータ転送量の許容範囲に応じて設定されることを特徴とする受信装置。
（付記１２）
複数の送信装置から音データを受信する受信装置を有するネットワークシステムであって、
前記受信装置は、
各送信装置から前記音データをそれぞれ受信する複数の受信部と、
前記複数の受信部に対応するクロック信号をそれぞれ生成し、対応する前記受信部に前記クロック信号を供給するクロック生成部と、を有し、
前記複数の受信部のうち少なくとも１つは、
対応する前記送信装置からの前記音データを記憶し、該記憶した音データを前記クロック信号に同期して出力する記憶手段と、
前記記憶手段に記憶した前記音データの数が所定範囲内に入るように、連続して読み出す無音データの数を制御する無音制御部と、
を含むことを特徴とするネットワークシステム。
【符号の説明】
【０１３１】
４６ 記憶手段（第２ＦＩＦＯメモリ）
４７ 無音制御部
５１ 無音領域記憶手段（無音領域記憶レジスタ）
５２ 無音領域制御部
Ａ〜Ｃ 送信装置
Ｄ 受信装置
Ｄａ 音データ（単体音楽データ）
【特許請求の範囲】
【請求項１】
複数の送信装置から音データを受信する受信装置であって、
前記複数の送信装置から受信した前記音データをクロック信号に応じて出力する複数の受信部と、
前記クロック信号を生成して対応する受信部に供給するクロック生成部と、を有し、
前記複数の受信部のうち少なくとも１つは、
対応する前記送信装置からの前記音データを記憶し、該記憶した音データを前記クロック信号に応じて出力する記憶手段と、
前記記憶手段に記憶した前記音データの数が所定範囲内に入るように、連続して読み出す無音データの数を制御する無音制御部と、
を含むことを特徴とする受信装置。
【請求項２】
請求項１に記載の受信装置において、
前記無音制御部は、
前記記憶手段に記憶されている前記音データの数が下限値より少ないと、前記記憶手段が連続して出力する前記無音データの数を増加させることを特徴とする受信装置。
【請求項３】
請求項１に記載の受信装置において、
前記無音制御部は、
前記記憶手段に記憶されている前記音データの数が上限値より多いと、前記記憶手段が連続して出力する前記無音データの数を減少させることを特徴とする受信装置。
【請求項４】
請求項１〜３のいずれか１項に記載の受信装置において、
前記記憶手段は、
ライトアドレスに基づいて、対応する前記送信装置からの前記音データを順番にメモリセルに記憶し、リードアドレスに基づいて、前記メモリセルに順番に記憶した前記音データをクロック信号に同期して順番に読み出し、
前記無音制御部は、
前記記憶手段に記憶される前記音データと基準値と比較し、前記記憶手段に連続して入力される音データから前記無音データを検出する無音検出部と、
前記無音検出部の検出結果に基づいて、前記記憶手段に前記無音データが連続して記憶された前記メモリセルに関する無音領域情報を記憶する無音領域記憶手段と、
前記無音領域記憶手段に記憶された無音領域情報に基づいて、無音領域中のアドレスに前記リードアドレスが含まれるか否かを判定し、無音領域中のアドレスに前記リードアドレスが含まれる場合、前記記憶手段に記憶された前記音データの数が下限値より少ないと、リードアドレスに「０」を加算し、前記記憶手段に記憶された前記音データの数が上限値より多いと、リードアドレスに１より大きな値を加算する無音領域制御部と
を有することを特徴とする受信装置。
【請求項５】
請求項４に記載の受信装置において、
前記無音領域制御部は、
前記無音データが連続して記憶された前記メモリセルの無音領域中のアドレスを前記リードアドレスが示す場合に、前記記憶手段に記憶されている前記音データの数が下限値より少ないと、前記リードアドレスの下位ビット側に所定のビット数を付加し、該リードアドレスをインクリメントする
ことを特徴とする受信装置。
【請求項６】
複数の送信装置から音データを受信する受信装置を有するネットワークシステムであって、
前記受信装置は、
各送信装置から前記音データをそれぞれ受信する複数の受信部と、
前記複数の受信部に対応するクロック信号をそれぞれ生成し、対応する前記受信部に前記クロック信号を供給するクロック生成部と、を有し、
前記複数の受信部のうち少なくとも１つは、
対応する前記送信装置からの前記音データを記憶し、該記憶した音データを前記クロック信号に同期して出力する記憶手段と、
前記記憶手段に記憶した前記音データの数が所定範囲内に入るように、連続して読み出す無音データの数を制御する無音制御部と、
を含むことを特徴とするネットワークシステム。
【請求項１】
複数の送信装置から音データを受信する受信装置であって、
前記複数の送信装置から受信した前記音データをクロック信号に応じて出力する複数の受信部と、
前記クロック信号を生成して対応する受信部に供給するクロック生成部と、を有し、
前記複数の受信部のうち少なくとも１つは、
対応する前記送信装置からの前記音データを記憶し、該記憶した音データを前記クロック信号に応じて出力する記憶手段と、
前記記憶手段に記憶した前記音データの数が所定範囲内に入るように、連続して読み出す無音データの数を制御する無音制御部と、
を含むことを特徴とする受信装置。
【請求項２】
請求項１に記載の受信装置において、
前記無音制御部は、
前記記憶手段に記憶されている前記音データの数が下限値より少ないと、前記記憶手段が連続して出力する前記無音データの数を増加させることを特徴とする受信装置。
【請求項３】
請求項１に記載の受信装置において、
前記無音制御部は、
前記記憶手段に記憶されている前記音データの数が上限値より多いと、前記記憶手段が連続して出力する前記無音データの数を減少させることを特徴とする受信装置。
【請求項４】
請求項１〜３のいずれか１項に記載の受信装置において、
前記記憶手段は、
ライトアドレスに基づいて、対応する前記送信装置からの前記音データを順番にメモリセルに記憶し、リードアドレスに基づいて、前記メモリセルに順番に記憶した前記音データをクロック信号に同期して順番に読み出し、
前記無音制御部は、
前記記憶手段に記憶される前記音データと基準値と比較し、前記記憶手段に連続して入力される音データから前記無音データを検出する無音検出部と、
前記無音検出部の検出結果に基づいて、前記記憶手段に前記無音データが連続して記憶された前記メモリセルに関する無音領域情報を記憶する無音領域記憶手段と、
前記無音領域記憶手段に記憶された無音領域情報に基づいて、無音領域中のアドレスに前記リードアドレスが含まれるか否かを判定し、無音領域中のアドレスに前記リードアドレスが含まれる場合、前記記憶手段に記憶された前記音データの数が下限値より少ないと、リードアドレスに「０」を加算し、前記記憶手段に記憶された前記音データの数が上限値より多いと、リードアドレスに１より大きな値を加算する無音領域制御部と
を有することを特徴とする受信装置。
【請求項５】
請求項４に記載の受信装置において、
前記無音領域制御部は、
前記無音データが連続して記憶された前記メモリセルの無音領域中のアドレスを前記リードアドレスが示す場合に、前記記憶手段に記憶されている前記音データの数が下限値より少ないと、前記リードアドレスの下位ビット側に所定のビット数を付加し、該リードアドレスをインクリメントする
ことを特徴とする受信装置。
【請求項６】
複数の送信装置から音データを受信する受信装置を有するネットワークシステムであって、
前記受信装置は、
各送信装置から前記音データをそれぞれ受信する複数の受信部と、
前記複数の受信部に対応するクロック信号をそれぞれ生成し、対応する前記受信部に前記クロック信号を供給するクロック生成部と、を有し、
前記複数の受信部のうち少なくとも１つは、
対応する前記送信装置からの前記音データを記憶し、該記憶した音データを前記クロック信号に同期して出力する記憶手段と、
前記記憶手段に記憶した前記音データの数が所定範囲内に入るように、連続して読み出す無音データの数を制御する無音制御部と、
を含むことを特徴とするネットワークシステム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１１−１７５７０２（Ｐ２０１１−１７５７０２Ａ）
【公開日】平成２３年９月８日（２０１１．９．８）
【国際特許分類】
【出願番号】特願２０１０−３８６９６（Ｐ２０１０−３８６９６）
【出願日】平成２２年２月２４日（２０１０．２．２４）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２３年９月８日（２０１１．９．８）
【国際特許分類】
【出願日】平成２２年２月２４日（２０１０．２．２４）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]