差動出力増幅器装置
【課題】 それぞれフィードバック抵抗Ｒ２、Ｒ４を有する２つの演算増幅器ＯＡ１、ＯＡ２を備える差動出力増幅器装置ＤＯＡを提供すること。
【解決手段】 １対の出力抵抗Ｒ１、Ｒ３が、演算増幅器ＯＡ１、ＯＡ２の出力端子ＯＵＴ１、ＯＵＴ２を装置ＤＯＡのそれぞれの出力端子ＺＯＵＴ１、ＺＯＵＴ２に結合し、１対の入力端子Ｒ７、Ｒ８は、装置ＤＯＡの入力端子ＩＮ１、ＩＮ２をそれぞれの演算増幅器ＯＡ１、ＯＡ２のマイナス極性型入力端子ＩＮＮ１、ＩＮＮ２に結合する。演算増幅器ＯＡ１、ＯＡ２のプラス極性型入力端子ＩＮＰ１、ＩＮＰ２は接地される。さらに２つ抵抗Ｒ５、Ｒ６が、装置ＤＯＡの出力端子ＺＯＵＴ１、ＺＯＵＴ２を、クロス結合された演算増幅器ＯＡ１、ＯＡ２のマイナス極性型入力端子ＩＮＮ１、ＩＮＮ２にクロス結合する。
【解決手段】 １対の出力抵抗Ｒ１、Ｒ３が、演算増幅器ＯＡ１、ＯＡ２の出力端子ＯＵＴ１、ＯＵＴ２を装置ＤＯＡのそれぞれの出力端子ＺＯＵＴ１、ＺＯＵＴ２に結合し、１対の入力端子Ｒ７、Ｒ８は、装置ＤＯＡの入力端子ＩＮ１、ＩＮ２をそれぞれの演算増幅器ＯＡ１、ＯＡ２のマイナス極性型入力端子ＩＮＮ１、ＩＮＮ２に結合する。演算増幅器ＯＡ１、ＯＡ２のプラス極性型入力端子ＩＮＰ１、ＩＮＰ２は接地される。さらに２つ抵抗Ｒ５、Ｒ６が、装置ＤＯＡの出力端子ＺＯＵＴ１、ＺＯＵＴ２を、クロス結合された演算増幅器ＯＡ１、ＯＡ２のマイナス極性型入力端子ＩＮＮ１、ＩＮＮ２にクロス結合する。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、請求項１の非特徴部分において定義しているような差動出力増幅器装置に関する。
【０００２】
【従来の技術】そのような差動出力増幅器装置はすでに、たとえば、出願人Ａｌｃａｔｅｌ、「Differential Output Amplifier Arrangement and Method for Tuning the Output Impedance of a Differential Output Amplifier（差動出力増幅器の出力インピーダンスを調整するための差動出力増幅器装置およびその方法）」という名称のＥＰ０９０１２２１から知られている。そこで開示された差動出力増幅器装置は、アクティブに逆方向に終端されている。このことは、１対の抵抗（ＥＰ０９０１２２１の図面のＲ３とＲ３０）が、演算増幅器の出力と装置の出力間に挿入され、１対の抵抗（ＥＰ０９０１２２１の図面のＲ４とＲ４０）によって、装置の出力端子を、クロス結合された演算増幅器のマイナスの入力端子とクロス結合することを意味する。このアクティブな逆方向終端のために、所与のレベルで信号を生成するために差動信号増幅器装置が消費する電力は、たとえば２分の１に激減する。信号ソースは演算増幅器のプラス入力端子と結合し、一方、演算増幅器のマイナス入力には、抵抗が相互接続されている。入力におけるこの構成では、最低限の構成部品だけを用いる増幅器装置の場合に、バイアス制御および利得制御を実現することが不可能である。
【０００３】
【発明が解決しようとする課題】本発明の目的は、知られている装置に類似しているが、バイアス制御および利得制御が最低限の構成部品で実現される差動出力増幅器装置を提供することである。
【０００４】
【課題を解決するための手段】本発明によると、この目的は、請求項１で定義される差動出力増幅器装置によって達成される。
【０００５】実際のところ、バイアス制御および利得制御を行う７番目と８番目の抵抗があるため、信号ソースは、直接、本発明による増幅器装置の入力端子と結合することができる。この信号ソースは、直接、従来技術の増幅器装置の入力端子と結合できないはずである。なぜならば、そこでのバイアスには、信号ソースと増幅器装置の入力端子間に挿入される２つの抵抗が必要とされるためである。これらのバイアス抵抗は、そもそも本発明による増幅器装置の一部を形成しており、従来技術の解決策のように２つの演算増幅器のマイナス入力端子を相互接続する抵抗は、もはや必要ではない。
【０００６】請求項で使用される「備える」という用語は、それ以後にリストされた手段に限定するものとして解釈されるべきではないことに留意されたい。したがって、「手段ＡおよびＢを備えるデバイス」という表現の範囲は、構成部品ＡおよびＢのみから構成されるデバイスに限定されるべきではない。これは、本発明に関して、デバイスに関連する構成部品がＡおよびＢのみであることを意味している。
【０００７】同様に、請求項で使用される「結合された」という用語も、直接接続のみに限定するものとして解釈されるべきではないことに留意されたい。したがって、「デバイスＢに結合されたデバイスＡ」という表現の範囲は、デバイスＡの出力が直接デバイスＢの入力に接続されるデバイスまたはシステムに限定されるべきではない。これは、Ａの出力とＢの入力間にパスが存在し、そのパスには他のデバイスまたは手段が含まれる可能性があることを意味している。
【０００８】本発明による差動出力増幅器装置の他の特徴は、請求項２で定義している。
【０００９】フィードバック抵抗がほぼ同じ抵抗値を有する場合、２つの演算増幅器のより良い負荷バランスが得られる。
【００１０】本発明による差動出力増幅器装置の他の利点となる特徴は、請求項３および４で定義している。
【００１１】このやり方では、２つ１組で、ほぼ等しいアクティブな逆方向終端の抵抗があることによって、演算増幅器のより良い負荷バランスが得られるだけではなく、特定の特性が得られるような逆方向終端抵抗値の選択を可能にする設計基準および式が大幅に簡略化される。このことは、すでに引用したＥＰ０９０１２２１で説明されている。
【００１２】本発明による差動出力増幅器装置の他の利点となる特徴は、請求項５で定義している。
【００１３】ここでは、バイアス抵抗は、ほぼ等しい抵抗値を有することが好ましい。
【００１４】さらに、本発明による差動出力増幅器装置の利点となる特徴は、請求項６で定義している。
【００１５】このやり方では、本発明による増幅器装置は、システム理論の観点において安定性のあるシステムとなる。それは、この装置が振動しないことを意味している。
【００１６】本発明による差動出力増幅器装置の一実施形態を示す添付図面とともに行う、一実施形態の以下の説明を参照することによって、本発明の上述および他の目的と特徴がより明らかになり、本発明自体は最良に理解されよう。
【００１７】
【発明の実施の形態】図面に示している差動出力増幅器装置ＤＯＡは、ＩＮ１およびＩＮ２によって示している２つの装置入力端子、ならびにＺＯＵＴ１およびＺＯＵＴ２によって示している２つの装置出力端子を有する。装置入力端子ＩＮＴ１およびＩＮＴ２には、差動入力信号ソースの端子が結合されている。装置出力端子ＺＯＵＴ１およびＺＯＵＴ２は、伝送回線Ｔ１およびＴ２に結合されている。
【００１８】さらに、差動出力増幅器装置ＤＯＡは、それぞれ非反転入力端子ＩＮＰ１およびＩＮＰ２、それぞれ反転入力端子ＩＮＮ１およびＩＮＮ２を有し、さらにそれぞれ出力端子ＯＵＴ１およびＯＵＴ２を有する２つの演算増幅器ＯＡ１およびＯＡ２を含んでいる。第１の演算増幅器ＯＡ１の出力端子ＯＵＴ１は、第１の抵抗Ｒ１を介して第１の装置出力端子ＺＯＵＴ１と結合し、フィードバックは、第２の抵抗Ｒ２を介してこの第１の演算増幅器ＯＡ１の反転入力端子ＩＮＮ１と結合している。同様に、第２の演算増幅器ＯＡ２の出力端子ＯＵＴ２は、第３の抵抗Ｒ３を介して第２の装置出力端子ＺＯＵＴ２と結合し、フィードバックは、第４の抵抗Ｒ４を介してこの第２の演算増幅器ＯＡ２の反転入力端子ＩＮＮ２と結合している。
【００１９】差動出力増幅器装置ＤＯＡ１は、さらに２つの抵抗を含み、それは、第１の装置出力端子ＺＯＵＴ１を第２の演算増幅器ＯＡ２の反転入力端子ＩＮＮ２とクロス結合する第５の抵抗Ｒ５、および第２の装置出力端子ＺＯＵＴ２を第１の演算増幅器ＯＡ１の反転入力端子ＩＮＮ１とクロス結合する第６の抵抗Ｒ６である。これらの抵抗Ｒ５とＲ６は、第１の抵抗Ｒ１と第３の抵抗Ｒ３とともに、装置ＤＯＡの出力インピーダンスを望ましい値に調整すること可能にするアクティブな逆方向終端を構成している。典型的に、装置ＤＯＡの出力インピーダンスは、図面のＲＬによって示している負荷インピーダンスと整合していることが望ましく、図面では、ＲＬが端子ＲＬ１およびＲＬ２を介して伝送回線Ｔ１およびＴ２と結合している。伝送回線Ｔ１およびＴ２の特性インピーダンスは、整合の目的のために、ＲＬの２分の１に等しいものとする。すでに引用したＥＰ０９０１２２１で説明されているように、このアクティブな逆方向終端の第１の抵抗Ｒ１および第３の抵抗Ｒ３による電圧降下により、装置ＤＯＡは、演算増幅器ＯＡ１およびＯＡ２に対する低下した供給電圧を持ち、および／または演算増幅器ＯＡ１およびＯＡ２両方に対する増大したダイナミックレンジを持つ、所与の電力を有する出力信号を供給することが出来る。
【００２０】さらに、差動出力増幅器装置ＤＯＡは、第１の演算増幅器ＯＡ１の第１の装置入力端子ＩＮ１と反転入力端子ＩＮＮ１間を結合する第７の抵抗Ｒ７、および第２の演算増幅器ＯＡ２の第２の装置入力端子ＩＮ２と反転入力端子ＩＮＮ２間を結合する第８の抵抗Ｒ８を含んでいる。装置ＤＯＡの第１の装置入力端子ＩＮ１と第２の装置入力端子ＩＮ２間には、差動入力信号Ｖｓが加えられる。
【００２１】差動出力増幅器装置ＤＯＡの出力インピーダンスを求める式は、抵抗Ｒ１とＲ３、Ｒ２とＲ４、Ｒ５とＲ６、Ｒ７とＲ８が２つ１組として、ほぼ同じ抵抗値を有するとすると、以下の通りである。
【数１】
【００２２】この式から、抵抗値Ｒ１とＲ５の合計は、抵抗値Ｒ２より大きい必要があることを理解することができるが、それは、装置ＤＯＡに対する安定性の解析から得られる必要条件でもある。
【００２３】差動出力増幅器装置ＤＯＡの利得は、再び抵抗Ｒ１とＲ３、Ｒ２とＲ４、Ｒ５とＲ６、Ｒ７とＲ８が２つ１組として、ほぼ同じ抵抗値を有するとすると、以下の通りである。
【数２】
【００２４】式（１）および（２）に基づいて、抵抗値Ｒ１、Ｒ２、Ｒ５、およびＲ７を、望ましい利得と装置出力インピーダンスを実現するように選択することができる。さらに、差動出力増幅器装置ＤＯＡの利得Ａを調整可能な抵抗Ｒ７およびＲ８は、入力におけるＤＣバイアスを実現する。そのようなバイアスは、ＥＰ０９０１２２１によって知られている装置では実現しておらず、演算増幅器の入力端子を接地または基準レベルと結合するさらに２つの抵抗によって、入力にバイアスが供給される必要がある。したがって、バイアス制御および利得制御は、結局、構成部品がより少なくてすむので、本発明による装置において、より効率的に実現する。
【００２５】式（１）および（２）は、演算増幅器ＯＡ１およびＯＡ２が「理想的な」演算増幅器、すなわち、入力インピーダンスが無限大で、オープンループ利得も無限大、さらに出力インピーダンスがゼロである増幅器としている。現実には、「理想的な」演算増幅器が存在しないことを考慮に入れ、抵抗の値を選択するときには、いくつかの対策を講じる必要がある。
【００２６】差動出力増幅器装置ＤＯＡの一実施形態は、たとえば、ＡＤＳＬ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｓｕｂｓｃｒｉｂｅｒ Ｌｉｎｅ）の回線ドライバにおいて使用することができる。そのような回線ドライバの特性インピーダンスは、ハイブリッドによって、演算増幅器ＯＡ１およびＯＡ２の出力において観測される１２．５オームの値に変更する。負荷抵抗ＲＬは、整合の目的のために、等価抵抗値である２５オームを有する。望ましい利得Ａは、この特許出願の範囲を超える、周りのシステムを考慮して設定する。そのような一実施形態では、演算増幅器および抵抗値は、以下のように選択することができる。
【００２７】演算増幅器の場合、ＡＤ８１６などの電流増幅器を選択することができる。それは、ＡＤＳＬで使用する場合に重要な特性である、電流ドライブ能力に優れ、高周波の歪みが低いからであり、このことは、当業者によって認識されよう。
【００２８】フィードバック抵抗Ｒ２およびＲ４は、増幅器に対して望ましい利得帯域幅の積が得られるように選択する。これらの値は、演算増幅器の製造業者のデータシートによって提供される。
【００２９】Ｒ１およびＲ３は、一方で、最大の電力を負荷に供給可能にするために、可能な限り小さくすべきである。演算増幅器ＯＡ１およびＯＡ２は、理想的なものではなく、フィードバック抵抗Ｒ２およびＲ４の挿入による閉ループを構成しているので、これらの増幅器のゼロではない出力インピーダンスが、抵抗Ｒ１およびＲ３の値に加わる。この影響を最小限に抑えるために、抵抗Ｒ１およびＲ３に対する抵抗値は、増幅器の出力インピーダンス値より、少なくとも１桁大きくなるように選択する。
【００３０】次いで、式（１）および（２）から、Ｒ５とＲ７の値を計算する。
【００３１】本発明の原理を特定の装置に関連して上述してきたが、この説明は、単に例示的に行っており、本発明の範囲を限定するものではいことをはっきりと理解されたい。
【図面の簡単な説明】
【図１】本発明による差動出力増幅器装置の一実施形態を示す図である。
【符号の説明】
Ｖｓ 差動入力信号
ＩＮ１ 第１の装置入力端子
ＩＮ２ 第２の装置入力端子
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、Ｒ８ 抵抗
ＩＮＰ１、ＩＮＰ２ 非反転増幅器入力端子
ＩＮＮ１、ＩＮＮ２ 反転増幅器入力端子
ＯＡ１ 第１の演算増幅器
ＯＡ２ 第２の演算増幅器
ＯＵＴ１、ＯＵＴ２ 増幅器出力端子
ＤＯＡ 差動出力増幅器装置
ＺＯＵＴ１ 第１の装置出力端子
ＺＯＵＴ２ 第２の装置出力端子
Ｔ１、Ｔ２ 伝送回線
ＲＬ１、ＲＬ２ 端子
ＲＬ 負荷抵抗
【０００１】
【発明の属する技術分野】本発明は、請求項１の非特徴部分において定義しているような差動出力増幅器装置に関する。
【０００２】
【従来の技術】そのような差動出力増幅器装置はすでに、たとえば、出願人Ａｌｃａｔｅｌ、「Differential Output Amplifier Arrangement and Method for Tuning the Output Impedance of a Differential Output Amplifier（差動出力増幅器の出力インピーダンスを調整するための差動出力増幅器装置およびその方法）」という名称のＥＰ０９０１２２１から知られている。そこで開示された差動出力増幅器装置は、アクティブに逆方向に終端されている。このことは、１対の抵抗（ＥＰ０９０１２２１の図面のＲ３とＲ３０）が、演算増幅器の出力と装置の出力間に挿入され、１対の抵抗（ＥＰ０９０１２２１の図面のＲ４とＲ４０）によって、装置の出力端子を、クロス結合された演算増幅器のマイナスの入力端子とクロス結合することを意味する。このアクティブな逆方向終端のために、所与のレベルで信号を生成するために差動信号増幅器装置が消費する電力は、たとえば２分の１に激減する。信号ソースは演算増幅器のプラス入力端子と結合し、一方、演算増幅器のマイナス入力には、抵抗が相互接続されている。入力におけるこの構成では、最低限の構成部品だけを用いる増幅器装置の場合に、バイアス制御および利得制御を実現することが不可能である。
【０００３】
【発明が解決しようとする課題】本発明の目的は、知られている装置に類似しているが、バイアス制御および利得制御が最低限の構成部品で実現される差動出力増幅器装置を提供することである。
【０００４】
【課題を解決するための手段】本発明によると、この目的は、請求項１で定義される差動出力増幅器装置によって達成される。
【０００５】実際のところ、バイアス制御および利得制御を行う７番目と８番目の抵抗があるため、信号ソースは、直接、本発明による増幅器装置の入力端子と結合することができる。この信号ソースは、直接、従来技術の増幅器装置の入力端子と結合できないはずである。なぜならば、そこでのバイアスには、信号ソースと増幅器装置の入力端子間に挿入される２つの抵抗が必要とされるためである。これらのバイアス抵抗は、そもそも本発明による増幅器装置の一部を形成しており、従来技術の解決策のように２つの演算増幅器のマイナス入力端子を相互接続する抵抗は、もはや必要ではない。
【０００６】請求項で使用される「備える」という用語は、それ以後にリストされた手段に限定するものとして解釈されるべきではないことに留意されたい。したがって、「手段ＡおよびＢを備えるデバイス」という表現の範囲は、構成部品ＡおよびＢのみから構成されるデバイスに限定されるべきではない。これは、本発明に関して、デバイスに関連する構成部品がＡおよびＢのみであることを意味している。
【０００７】同様に、請求項で使用される「結合された」という用語も、直接接続のみに限定するものとして解釈されるべきではないことに留意されたい。したがって、「デバイスＢに結合されたデバイスＡ」という表現の範囲は、デバイスＡの出力が直接デバイスＢの入力に接続されるデバイスまたはシステムに限定されるべきではない。これは、Ａの出力とＢの入力間にパスが存在し、そのパスには他のデバイスまたは手段が含まれる可能性があることを意味している。
【０００８】本発明による差動出力増幅器装置の他の特徴は、請求項２で定義している。
【０００９】フィードバック抵抗がほぼ同じ抵抗値を有する場合、２つの演算増幅器のより良い負荷バランスが得られる。
【００１０】本発明による差動出力増幅器装置の他の利点となる特徴は、請求項３および４で定義している。
【００１１】このやり方では、２つ１組で、ほぼ等しいアクティブな逆方向終端の抵抗があることによって、演算増幅器のより良い負荷バランスが得られるだけではなく、特定の特性が得られるような逆方向終端抵抗値の選択を可能にする設計基準および式が大幅に簡略化される。このことは、すでに引用したＥＰ０９０１２２１で説明されている。
【００１２】本発明による差動出力増幅器装置の他の利点となる特徴は、請求項５で定義している。
【００１３】ここでは、バイアス抵抗は、ほぼ等しい抵抗値を有することが好ましい。
【００１４】さらに、本発明による差動出力増幅器装置の利点となる特徴は、請求項６で定義している。
【００１５】このやり方では、本発明による増幅器装置は、システム理論の観点において安定性のあるシステムとなる。それは、この装置が振動しないことを意味している。
【００１６】本発明による差動出力増幅器装置の一実施形態を示す添付図面とともに行う、一実施形態の以下の説明を参照することによって、本発明の上述および他の目的と特徴がより明らかになり、本発明自体は最良に理解されよう。
【００１７】
【発明の実施の形態】図面に示している差動出力増幅器装置ＤＯＡは、ＩＮ１およびＩＮ２によって示している２つの装置入力端子、ならびにＺＯＵＴ１およびＺＯＵＴ２によって示している２つの装置出力端子を有する。装置入力端子ＩＮＴ１およびＩＮＴ２には、差動入力信号ソースの端子が結合されている。装置出力端子ＺＯＵＴ１およびＺＯＵＴ２は、伝送回線Ｔ１およびＴ２に結合されている。
【００１８】さらに、差動出力増幅器装置ＤＯＡは、それぞれ非反転入力端子ＩＮＰ１およびＩＮＰ２、それぞれ反転入力端子ＩＮＮ１およびＩＮＮ２を有し、さらにそれぞれ出力端子ＯＵＴ１およびＯＵＴ２を有する２つの演算増幅器ＯＡ１およびＯＡ２を含んでいる。第１の演算増幅器ＯＡ１の出力端子ＯＵＴ１は、第１の抵抗Ｒ１を介して第１の装置出力端子ＺＯＵＴ１と結合し、フィードバックは、第２の抵抗Ｒ２を介してこの第１の演算増幅器ＯＡ１の反転入力端子ＩＮＮ１と結合している。同様に、第２の演算増幅器ＯＡ２の出力端子ＯＵＴ２は、第３の抵抗Ｒ３を介して第２の装置出力端子ＺＯＵＴ２と結合し、フィードバックは、第４の抵抗Ｒ４を介してこの第２の演算増幅器ＯＡ２の反転入力端子ＩＮＮ２と結合している。
【００１９】差動出力増幅器装置ＤＯＡ１は、さらに２つの抵抗を含み、それは、第１の装置出力端子ＺＯＵＴ１を第２の演算増幅器ＯＡ２の反転入力端子ＩＮＮ２とクロス結合する第５の抵抗Ｒ５、および第２の装置出力端子ＺＯＵＴ２を第１の演算増幅器ＯＡ１の反転入力端子ＩＮＮ１とクロス結合する第６の抵抗Ｒ６である。これらの抵抗Ｒ５とＲ６は、第１の抵抗Ｒ１と第３の抵抗Ｒ３とともに、装置ＤＯＡの出力インピーダンスを望ましい値に調整すること可能にするアクティブな逆方向終端を構成している。典型的に、装置ＤＯＡの出力インピーダンスは、図面のＲＬによって示している負荷インピーダンスと整合していることが望ましく、図面では、ＲＬが端子ＲＬ１およびＲＬ２を介して伝送回線Ｔ１およびＴ２と結合している。伝送回線Ｔ１およびＴ２の特性インピーダンスは、整合の目的のために、ＲＬの２分の１に等しいものとする。すでに引用したＥＰ０９０１２２１で説明されているように、このアクティブな逆方向終端の第１の抵抗Ｒ１および第３の抵抗Ｒ３による電圧降下により、装置ＤＯＡは、演算増幅器ＯＡ１およびＯＡ２に対する低下した供給電圧を持ち、および／または演算増幅器ＯＡ１およびＯＡ２両方に対する増大したダイナミックレンジを持つ、所与の電力を有する出力信号を供給することが出来る。
【００２０】さらに、差動出力増幅器装置ＤＯＡは、第１の演算増幅器ＯＡ１の第１の装置入力端子ＩＮ１と反転入力端子ＩＮＮ１間を結合する第７の抵抗Ｒ７、および第２の演算増幅器ＯＡ２の第２の装置入力端子ＩＮ２と反転入力端子ＩＮＮ２間を結合する第８の抵抗Ｒ８を含んでいる。装置ＤＯＡの第１の装置入力端子ＩＮ１と第２の装置入力端子ＩＮ２間には、差動入力信号Ｖｓが加えられる。
【００２１】差動出力増幅器装置ＤＯＡの出力インピーダンスを求める式は、抵抗Ｒ１とＲ３、Ｒ２とＲ４、Ｒ５とＲ６、Ｒ７とＲ８が２つ１組として、ほぼ同じ抵抗値を有するとすると、以下の通りである。
【数１】
【００２２】この式から、抵抗値Ｒ１とＲ５の合計は、抵抗値Ｒ２より大きい必要があることを理解することができるが、それは、装置ＤＯＡに対する安定性の解析から得られる必要条件でもある。
【００２３】差動出力増幅器装置ＤＯＡの利得は、再び抵抗Ｒ１とＲ３、Ｒ２とＲ４、Ｒ５とＲ６、Ｒ７とＲ８が２つ１組として、ほぼ同じ抵抗値を有するとすると、以下の通りである。
【数２】
【００２４】式（１）および（２）に基づいて、抵抗値Ｒ１、Ｒ２、Ｒ５、およびＲ７を、望ましい利得と装置出力インピーダンスを実現するように選択することができる。さらに、差動出力増幅器装置ＤＯＡの利得Ａを調整可能な抵抗Ｒ７およびＲ８は、入力におけるＤＣバイアスを実現する。そのようなバイアスは、ＥＰ０９０１２２１によって知られている装置では実現しておらず、演算増幅器の入力端子を接地または基準レベルと結合するさらに２つの抵抗によって、入力にバイアスが供給される必要がある。したがって、バイアス制御および利得制御は、結局、構成部品がより少なくてすむので、本発明による装置において、より効率的に実現する。
【００２５】式（１）および（２）は、演算増幅器ＯＡ１およびＯＡ２が「理想的な」演算増幅器、すなわち、入力インピーダンスが無限大で、オープンループ利得も無限大、さらに出力インピーダンスがゼロである増幅器としている。現実には、「理想的な」演算増幅器が存在しないことを考慮に入れ、抵抗の値を選択するときには、いくつかの対策を講じる必要がある。
【００２６】差動出力増幅器装置ＤＯＡの一実施形態は、たとえば、ＡＤＳＬ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｓｕｂｓｃｒｉｂｅｒ Ｌｉｎｅ）の回線ドライバにおいて使用することができる。そのような回線ドライバの特性インピーダンスは、ハイブリッドによって、演算増幅器ＯＡ１およびＯＡ２の出力において観測される１２．５オームの値に変更する。負荷抵抗ＲＬは、整合の目的のために、等価抵抗値である２５オームを有する。望ましい利得Ａは、この特許出願の範囲を超える、周りのシステムを考慮して設定する。そのような一実施形態では、演算増幅器および抵抗値は、以下のように選択することができる。
【００２７】演算増幅器の場合、ＡＤ８１６などの電流増幅器を選択することができる。それは、ＡＤＳＬで使用する場合に重要な特性である、電流ドライブ能力に優れ、高周波の歪みが低いからであり、このことは、当業者によって認識されよう。
【００２８】フィードバック抵抗Ｒ２およびＲ４は、増幅器に対して望ましい利得帯域幅の積が得られるように選択する。これらの値は、演算増幅器の製造業者のデータシートによって提供される。
【００２９】Ｒ１およびＲ３は、一方で、最大の電力を負荷に供給可能にするために、可能な限り小さくすべきである。演算増幅器ＯＡ１およびＯＡ２は、理想的なものではなく、フィードバック抵抗Ｒ２およびＲ４の挿入による閉ループを構成しているので、これらの増幅器のゼロではない出力インピーダンスが、抵抗Ｒ１およびＲ３の値に加わる。この影響を最小限に抑えるために、抵抗Ｒ１およびＲ３に対する抵抗値は、増幅器の出力インピーダンス値より、少なくとも１桁大きくなるように選択する。
【００３０】次いで、式（１）および（２）から、Ｒ５とＲ７の値を計算する。
【００３１】本発明の原理を特定の装置に関連して上述してきたが、この説明は、単に例示的に行っており、本発明の範囲を限定するものではいことをはっきりと理解されたい。
【図面の簡単な説明】
【図１】本発明による差動出力増幅器装置の一実施形態を示す図である。
【符号の説明】
Ｖｓ 差動入力信号
ＩＮ１ 第１の装置入力端子
ＩＮ２ 第２の装置入力端子
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、Ｒ８ 抵抗
ＩＮＰ１、ＩＮＰ２ 非反転増幅器入力端子
ＩＮＮ１、ＩＮＮ２ 反転増幅器入力端子
ＯＡ１ 第１の演算増幅器
ＯＡ２ 第２の演算増幅器
ＯＵＴ１、ＯＵＴ２ 増幅器出力端子
ＤＯＡ 差動出力増幅器装置
ＺＯＵＴ１ 第１の装置出力端子
ＺＯＵＴ２ 第２の装置出力端子
Ｔ１、Ｔ２ 伝送回線
ＲＬ１、ＲＬ２ 端子
ＲＬ 負荷抵抗
【特許請求の範囲】
【請求項１】 差動出力増幅器装置であって、入力信号ソース（Ｖｓ）の第１の端子および第２の端子とそれぞれ結合するための第１の装置入力端子（ＩＮ１）および第２の装置入力端子（ＩＮ２）と、差動出力電圧、すなわち差動出力を供給するための第１の装置出力端子（ＺＯＵＴ１）および第２の装置出力端子（ＺＯＵＴ２）と、第１の極性型（＋）の第１の増幅器入力端子（ＩＮＰ１）および前記第１の極性型（＋）とは反対の第２の極性型（−）の第２の増幅器入力端子（ＩＮＮ１）、ならびに第１の抵抗（Ｒ１）を介して前記第１の装置出力端子（ＺＯＵＴ１）に結合され、第２の抵抗（Ｒ２）を介して第１の演算増幅器（ＯＡ１）の前記第２の増幅器入力端子（ＩＮＮ１）に結合された増幅器出力端子（ＯＵＴ１）を有する第１の演算増幅器（ＯＡ１）と、前記第１の極性型（＋）の第１の増幅器入力端子（ＩＮＰ２）および前記第２の極性型（−）の第２の増幅器入力端子（ＩＮＮ２）、ならびに第３の抵抗（Ｒ３）を介して前記第２の装置出力端子（ＺＯＵＴ２）に結合され、第４の抵抗（Ｒ４）を介して前記第２の演算増幅器（ＯＡ２）の前記第２の増幅器入力端子（ＩＮＮ２）に結合された増幅器出力端子（ＯＵＴ２）を有する第２の演算増幅器（ＯＡ２）と、前記第１の装置出力端子（ＺＯＵＴ１）を前記第２の演算増幅器（ＯＡ２）の前記第２の増幅器入力端子（ＩＮＮ２）に結合する第５の抵抗（Ｒ５）、および前記第２の装置出力端子（ＺＯＵＴ２）を前記第１の演算増幅器（ＯＡ１）の前記第２の増幅器入力端子（ＩＮＮ１）に結合する第６の抵抗（Ｒ６）とを備えており、前記第１の演算増幅器（ＯＡ１）の前記第１の増幅器入力端子（ＩＮＰ１）が接地に結合され、前記第２の演算増幅器の前記第１の増幅器入力端子（ＩＮＰ２）も前記接地に結合されており、前記差動出力増幅器装置（ＤＯＡ）はさらに、前記第１の装置入力端子（ＩＮ１）を前記第１の演算増幅器（ＯＡ１）の前記第２の増幅器入力端子（ＩＮＮ１）に結合する第７の抵抗（Ｒ７）、および前記第２の装置入力端子（ＩＮ２）を前記第２の演算増幅器（ＯＡ２）の前記第２の増幅器入力端子（ＩＮＮ２）に結合する第８の抵抗（Ｒ８）を備えることを特徴とする差動出力増幅器装置（ＤＯＡ）。
【請求項２】 前記第２の抵抗（Ｒ２）と前記第４の抵抗（Ｒ４）が、ほぼ同じ抵抗値を有することを特徴とする請求項１に記載の差動出力増幅器装置（ＤＯＡ）。
【請求項３】 前記第１の抵抗（Ｒ１）および前記第３の抵抗（Ｒ３）が、ほぼ同じ抵抗値を有することを特徴とする請求項１に記載の差動出力増幅器装置（ＤＯＡ）。
【請求項４】 前記第５の抵抗（Ｒ５）および前記第６の抵抗（Ｒ６）が、ほぼ同じ抵抗値を有することを特徴とする請求項１に記載の差動出力増幅器装置（ＤＯＡ）。
【請求項５】 前記第７の抵抗（Ｒ７）および前記第８の抵抗（Ｒ８）が、ほぼ同じ抵抗値を有することを特徴とする請求項１に記載の差動出力増幅器装置（ＤＯＡ）。
【請求項６】 前記第２の抵抗（Ｒ２）の抵抗値は、前記第１の抵抗（Ｒ１）と前記第５の抵抗（Ｒ５）の抵抗値の合計よりも小さいことを特徴とする請求項１から５のいずれか一項に記載の差動出力増幅器装置（ＤＯＡ）。
【請求項１】 差動出力増幅器装置であって、入力信号ソース（Ｖｓ）の第１の端子および第２の端子とそれぞれ結合するための第１の装置入力端子（ＩＮ１）および第２の装置入力端子（ＩＮ２）と、差動出力電圧、すなわち差動出力を供給するための第１の装置出力端子（ＺＯＵＴ１）および第２の装置出力端子（ＺＯＵＴ２）と、第１の極性型（＋）の第１の増幅器入力端子（ＩＮＰ１）および前記第１の極性型（＋）とは反対の第２の極性型（−）の第２の増幅器入力端子（ＩＮＮ１）、ならびに第１の抵抗（Ｒ１）を介して前記第１の装置出力端子（ＺＯＵＴ１）に結合され、第２の抵抗（Ｒ２）を介して第１の演算増幅器（ＯＡ１）の前記第２の増幅器入力端子（ＩＮＮ１）に結合された増幅器出力端子（ＯＵＴ１）を有する第１の演算増幅器（ＯＡ１）と、前記第１の極性型（＋）の第１の増幅器入力端子（ＩＮＰ２）および前記第２の極性型（−）の第２の増幅器入力端子（ＩＮＮ２）、ならびに第３の抵抗（Ｒ３）を介して前記第２の装置出力端子（ＺＯＵＴ２）に結合され、第４の抵抗（Ｒ４）を介して前記第２の演算増幅器（ＯＡ２）の前記第２の増幅器入力端子（ＩＮＮ２）に結合された増幅器出力端子（ＯＵＴ２）を有する第２の演算増幅器（ＯＡ２）と、前記第１の装置出力端子（ＺＯＵＴ１）を前記第２の演算増幅器（ＯＡ２）の前記第２の増幅器入力端子（ＩＮＮ２）に結合する第５の抵抗（Ｒ５）、および前記第２の装置出力端子（ＺＯＵＴ２）を前記第１の演算増幅器（ＯＡ１）の前記第２の増幅器入力端子（ＩＮＮ１）に結合する第６の抵抗（Ｒ６）とを備えており、前記第１の演算増幅器（ＯＡ１）の前記第１の増幅器入力端子（ＩＮＰ１）が接地に結合され、前記第２の演算増幅器の前記第１の増幅器入力端子（ＩＮＰ２）も前記接地に結合されており、前記差動出力増幅器装置（ＤＯＡ）はさらに、前記第１の装置入力端子（ＩＮ１）を前記第１の演算増幅器（ＯＡ１）の前記第２の増幅器入力端子（ＩＮＮ１）に結合する第７の抵抗（Ｒ７）、および前記第２の装置入力端子（ＩＮ２）を前記第２の演算増幅器（ＯＡ２）の前記第２の増幅器入力端子（ＩＮＮ２）に結合する第８の抵抗（Ｒ８）を備えることを特徴とする差動出力増幅器装置（ＤＯＡ）。
【請求項２】 前記第２の抵抗（Ｒ２）と前記第４の抵抗（Ｒ４）が、ほぼ同じ抵抗値を有することを特徴とする請求項１に記載の差動出力増幅器装置（ＤＯＡ）。
【請求項３】 前記第１の抵抗（Ｒ１）および前記第３の抵抗（Ｒ３）が、ほぼ同じ抵抗値を有することを特徴とする請求項１に記載の差動出力増幅器装置（ＤＯＡ）。
【請求項４】 前記第５の抵抗（Ｒ５）および前記第６の抵抗（Ｒ６）が、ほぼ同じ抵抗値を有することを特徴とする請求項１に記載の差動出力増幅器装置（ＤＯＡ）。
【請求項５】 前記第７の抵抗（Ｒ７）および前記第８の抵抗（Ｒ８）が、ほぼ同じ抵抗値を有することを特徴とする請求項１に記載の差動出力増幅器装置（ＤＯＡ）。
【請求項６】 前記第２の抵抗（Ｒ２）の抵抗値は、前記第１の抵抗（Ｒ１）と前記第５の抵抗（Ｒ５）の抵抗値の合計よりも小さいことを特徴とする請求項１から５のいずれか一項に記載の差動出力増幅器装置（ＤＯＡ）。
【図１】
【公開番号】特開２００２−２２３１３４（Ｐ２００２−２２３１３４Ａ）
【公開日】平成１４年８月９日（２００２．８．９）
【国際特許分類】
【外国語出願】有
【出願番号】特願２００１−３８８７８４（Ｐ２００１−３８８７８４）
【出願日】平成１３年１２月２１日（２００１．１２．２１）
【出願人】（３９１０３０３３２）アルカテル (1,149)
【Ｆターム（参考）】
【公開日】平成１４年８月９日（２００２．８．９）
【国際特許分類】
【出願番号】特願２００１−３８８７８４（Ｐ２００１−３８８７８４）
【出願日】平成１３年１２月２１日（２００１．１２．２１）
【出願人】（３９１０３０３３２）アルカテル (1,149)
【Ｆターム（参考）】
[ Back to top ]