情報記録再生装置
【課題】プロセス中の熱処理による記録層の特性劣化を低減する。
【解決手段】本発明の例に係る情報記録再生装置は、第１の電極層１３と、第２の電極層１１と、第１の電極層１３と第２の電極層１１との間にある記録層１２と、第１及び第２の電極層１１，１３間に電圧を印加して記録層１２の抵抗を変化させて情報を記録する手段とを備える。第１及び第２の電極層１１，１３は、P型或いはn型キャリアーがドープされたIV族或いはIII-V族の半導体から構成される。
【解決手段】本発明の例に係る情報記録再生装置は、第１の電極層１３と、第２の電極層１１と、第１の電極層１３と第２の電極層１１との間にある記録層１２と、第１及び第２の電極層１１，１３間に電圧を印加して記録層１２の抵抗を変化させて情報を記録する手段とを備える。第１及び第２の電極層１１，１３は、P型或いはn型キャリアーがドープされたIV族或いはIII-V族の半導体から構成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高記録密度の情報記録再生装置に関する。
【背景技術】
【０００２】
近年、小型携帯機器が世界的に普及し、同時に、高速情報伝送網の大幅な進展に伴い、小型大容量不揮発性メモリの需要が急速に拡大してきている。その中でも、ＮＡＮＤ型フラッシュメモリ及び小型ＨＤＤ(hard disk drive)は、特に、急速な記録密度の進化を遂げ、大きな市場を形成するに至っている。
【０００３】
このような状況の下、記録密度の限界を大幅に超えることを目指した新規メモリのアイデアがいくつか提案されている。
【０００４】
例えば、ＰＲＡＭ(相変化メモリ)は、記録材料として、アモルファス状態（オン）と結晶状態（オフ）の２つの状態をとることができる材料を使用し、この２つの状態を２値データ“０”，“１”に対応させてデータを記録する、という原理を採用する。
【０００５】
書き込み／消去に関しては、例えば、大電力パルスを記録材料に印加することによりアモルファス状態を作り、小電力パルスを記録材料に印加することにより結晶状態を作る。
【０００６】
読み出しに関しては、記録材料に、書き込み／消去が起こらない程度の小さな読み出し電流を流し、記録材料の電気抵抗を測定することにより行う。アモルファス状態の記録材料の抵抗値は、結晶状態の記録材料の抵抗値よりも大きく、その比は、103程度である。
【０００７】
ＰＲＡＭの最大の特長は、素子サイズを10nm程度にまで縮小しても動作できるという点にあり、この場合には、約10Tbpsi (terra bit per square inch)の記録密度を実現できるため、高記録密度化への候補の一つとされる（例えば、非特許文献１を参照）。
【０００８】
また、ＰＲＡＭとは異なるが、これと非常に似た動作原理を有する新規メモリが報告されている（例えば、非特許文献２を参照）。
【０００９】
この報告によれば、データを記録する記録材料の代表例は、酸化ニッケルであり、ＰＲＡＭと同様に、書き込み／消去には、大電力パルスと小電力パルスとを使用する。この場合、ＰＲＡＭに比べて、書き込み／消去時の消費電力が小さくなる、という利点が報告されている。
【００１０】
現在までのところ、この新規メモリの動作メカニズムについては解明されていないが、再現性については確認されており、高記録密度化への候補の他の一つとされる。また、動作メカニズムについても、いくつかのグループが解明を試みている。
【００１１】
これらの他、ＭＥＭＳ(micro electro mechanical systems)技術を使ったＭＥＭＳメモリが提案されている（例えば、非特許文献３を参照）。
【００１２】
特に、ミリピード(Millipede)と呼ばれるＭＥＭＳメモリは、アレイ状の複数のカンチレバーと有機物質が塗布された記録媒体とが対向する構造を有し、カンチレバーの先端のプローブは、記録媒体に適度な圧力で接触している。
【００１３】
書き込みに関しては、選択的に、プローブに付加されるヒータの温度を制御することにより行う。即ち、ヒータの温度を上げると、記録媒体が軟化し、プローブが記録媒体にめり込んで、記録媒体に窪みを形成する。
【００１４】
読み出しに関しては、記録媒体が軟化しない程度の電流をプローブに流しながら、記録媒体の表面に対し、このプローブをスキャンさせることにより行う。プローブが記録媒体の窪みに落ち込むとプローブの温度が低下し、ヒータの抵抗値が上昇するため、この抵抗値の変化を読み取ることによりデータをセンスできる。
【００１５】
ミリピードのようなＭＥＭＳメモリの最大の特長は、ビットデータを記録する各記録部に配線を設ける必要がないため、記録密度を飛躍的に向上できる点にある。現状で、既に、1Tbpsi程度の記録密度を達成している（例えば、非特許文献４を参照）。
【００１６】
また、ミリピードの発表を受けて、最近、ＭＥＭＳ技術と新たな記録原理とを組み合わせ、消費電力、記録密度や、動作速度などに関して大きな改善を達成しようという試みがなされている。
【００１７】
例えば、記録媒体に強誘電体層を設け、記録媒体に電圧を印加することにより強誘電体層に誘電分極を引き起こしてデータの記録を行う方式が提案されている。この方式によれば、ビットデータを記録する記録部同士の間隔（記録最小単位）を結晶の単位胞レベルにまで近づけることができる、との理論的予測がある。
【００１８】
仮に、記録最小単位が強誘電体層の結晶の１単位胞になると、記録密度は、約4Pbpsi(peta bit per square inch)という巨大な値になる。
【００１９】
最近では、ＳＮＤＭ(走査型非線形誘電率顕微鏡)を用いた読み出し方式の提案により、この新規メモリは、実用化に向けてかなり進展してきている（例えば、非特許文献５を参照）。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２００５−２５２０６８号公報
【特許文献２】特開２００４−２３４７０７号公報
【非特許文献】
【００２１】
【非特許文献１】T. Gotoh, K. Sugawara and K. Tanaka, Jpn. J. Appl. Phys., 43, 6B, 2004, L818
【非特許文献２】A.Sawa, T.Fuji, M. Kawasaki and Y. Tokura, Appl. Phys. Lett., 85, 18, 4073 (2004)
【非特許文献３】P. Vettiger, G. Cross, M. Despont, U. Drechsler, U. Durig, B. Gotsmann, W. Haberle, M. A. Lants, H. E. Rothuizen, R. Stutz and G. K. Binnig, IEEE Trans. Nanotechnology 1, 39(2002)
【非特許文献４】P. Vettiger, T. Albrecht, M. Despont, U. Drechsler, U. Durig, B. Gotsmann, D. Jubin, W. Haberle, M. A. Lants, H. E. Rothuizen, R. Stutz, D. Wiesmann and G. K. Binnig, P. Bachtold, G. Cherubini, C. Hagleitner, T. Loeliger, A. Pantazi, H. Pozidis and E. Eleftheriou, in Technical Digest, IEDM03 pp.763-766
【非特許文献５】A. Onoue, S. Hashimoto, Y. Chu, Mat. Sci. Eng. B120, 130(2005)
【発明の概要】
【発明が解決しようとする課題】
【００２２】
本発明の例では、高記録密度及び低消費電力の不揮発の情報記録再生装置においてプロセス中の熱処理による特性劣化を低減する方法を提案する。
【課題を解決するための手段】
【００２３】
本発明の例に係る情報記録再生装置は、第１の電極層と、第２の電極層と、前記第１の電極層と前記第２との電極層との間にある記録層と、前記第１及び第２の電極層間に電圧を印加して前記記録層の抵抗を変化させて情報を記録する手段とを備え、前記第１及び第２の電極層は、P型或いはn型キャリアーがドープされたIV族或いはIII-V族の半導体から構成される。
【発明の効果】
【００２４】
本発明の例によれば、高耐熱性を有する高記録密度及び低消費電力の不揮発の情報記録再生装置を実現できる。
【図面の簡単な説明】
【００２５】
【図１】本発明に係る記録層の構造を示す図である。
【図２】プローブメモリを示す図である。
【図３】記録媒体を示す図である。
【図４】記録時の様子を示す図である。
【図５】書き込み動作を示す図である。
【図６】ブロック内の記録単位を示す図である。
【図７】読み出し動作を示す図である。
【図８】半導体メモリを示す図である。
【図９】セルアレイ構造を示す図である。
【図１０】メモリセルを示す図である。
【図１１】セルアレイ構造を示す図である。
【図１２】セルアレイ構造を示す図である。
【図１３】フラッシュメモリを示す図である。
【発明を実施するための最良の形態】
【００２６】
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
【００２７】
１． 概要
本発明の例に係る情報記録再生装置は、電圧の印加或いは電流の供給により抵抗値が変化する抵抗変化材料を記録層とし、その上下にP型或いはn型キャリアーがドープされたIV族或いはIII-V族の半導体層（電極層）を接触させたことを特徴とする。
【００２８】
この半導体層は、セット／リセット動作（書き込み／消去動作）の繰り返しによる特性劣化、即ち、記録層を構成する化合物（抵抗変化材料）の可逆性がなくなり、不可逆性を有するようになること、を防止する。
【００２９】
但し、本発明の例に係る情報記録再生装置は、記録層の抵抗変化により情報を記録するため、半導体の抵抗率は、記録層の最小の抵抗率よりも小さいことが望ましい。例えば、半導体のキャリアー濃度を1×1018個/cc以上とするか、或いは、半導体の抵抗率を10-1Ωcm以下とする。
【００３０】
記録層の特性劣化を防止する原理は、以下の通りである。
【００３１】
初期の記録層は絶縁体であるが、記録層の両端に電位差を設けることにより記録層の内部に存在する陽イオン元素の一部が負極側に移動する。この結果、正極側に第1化合物が、負極側に第2化合物が位置づけられていると、第1化合物中から排出された陽イオン元素が第2化合物中に挿入され、第2化合物中では相対的に陽イオンの数の割合が陰イオンの割合よりも多くなると同時に電気的中性を保つために負極から電子を受け取り、第2化合物中の遷移元素の価数は低下し、低い酸化状態の化合物になる。
【００３２】
また正極側に位置づけられている第1化合物は相対的に陽イオンの割合が陰イオンの割合よりも小さくなるため正極側に電子を放出して高い酸化状態の化合物になる。
【００３３】
これがセット動作である。
【００３４】
このセット状態の記録層（低抵抗材料）に再び電流を印加すると、低抵抗のために低電位差であっても大電流が流れることになるが、このときジュール熱が発生し、記録層の温度が上昇することになる。
【００３５】
先ほどのセット動作によって引き上げられた高エネルギー準安定状態から、熱エネルギーにより、再びセット前の低エネルギー安定状態である絶縁体の状態に戻ることになる。
【００３６】
これがリセット動作である。
【００３７】
しかしながら、記録層の両端に電圧が印加されると、正極側には酸化力（化合物から酸素を引き抜こうとする力）が働き、負極側には還元力（化合物側に酸素を引き抜こうとする力）が働く。同時に電流によるジュール加熱が反応を促進し、記録層を構成する化合物が不可逆な劣化を引き起こす可能性がある。
【００３８】
本発明では、上記のようにドープされたIV族或いはIII-V族の半導体から構成される電極層が記録層に直接接触する構造を有するため、この電極層が上記不可逆な反応を抑制し、情報記録再生装置の大幅な耐電圧及び熱耐性の改善をもたらす。
【００３９】
２． 記録／再生の基本原理
本発明の例に係る情報記録再生装置における情報の記録／再生の基本原理について説明する。
【００４０】
図１は、記録部の構造を示している。
【００４１】
１１は、電極層、１２は、記録層、１３は、電極層である。記録層１２内の小さな白丸は、拡散イオンＡを表し、小さな黒丸は、遷移元素イオンＭを表す。また、大きな白丸は、陰イオンＸを表す。
【００４２】
記録層１２に電圧を印加し、記録層１２内に電位勾配を発生させると、拡散イオンの一部が結晶中を移動する。そこで、本発明の例では、記録層１２の初期状態を絶縁体（高抵抗状態）とし、情報記録に関しては、電位勾配により記録層１２を相変化させ、記録層１２に伝導性を持たせる（低抵抗状態にする）ことにより行う。
【００４３】
ここで、本明細書では、高抵抗状態をリセット状態とし、低抵抗状態をセット状態と定義する。但し、この定義は、以下の説明を簡単にするためのものであり、材料の選択や製造方法によっては、この定義と逆の場合、即ち、低抵抗状態がリセット（初期）状態となり、高抵抗状態がセット状態となる場合もある。つまり、このような場合も、本発明の範疇に含まれることは言うまでもない。
【００４４】
まず、例えば、電極層１３の電位が電極層１１の電位よりも相対的に低い状態を作る。電極層１１を固定電位（例えば、接地電位）とすれば、電極層１３に負の電位を与えればよい。
【００４５】
この時、記録層１２内の拡散イオンの一部が電極層（陰極）１３側に移動し、記録層（結晶）１２内の拡散イオンが陰イオンに対して相対的に減少する。電極層１３側に移動した拡散イオンは、電極層１３から電子を受け取り、メタルとして析出するため、メタル層１４を形成する。
【００４６】
記録層１２の内部では、陰イオンが過剰となり、結果的に、記録層１２内の遷移元素イオンの価数を上昇させる。つまり、記録層１２は、キャリアーの注入により電子伝導性を有するようになるため、情報記録（セット動作）が完了する。
【００４７】
情報再生に関しては、電流パルスを記録層１２に流し、記録層１２の抵抗値を検出することにより容易に行える。但し、電流パルスは、記録層１２を構成する材料が相変化を起こさない程度の微小な値であることが必要である。
【００４８】
以上の過程は、一種の電気分解であり、電極層（陽極）１１側では、電気化学的酸化により酸化剤が生じ、電極層（陰極）１３側では、電気化学的還元により還元剤が生じた、と考えることができる。
【００４９】
このため、情報記録の状態（低抵抗状態）を初期状態（高抵抗状態）に戻すには、例えば、記録層１２を大電流パルスによりジュール加熱して、記録層１２の酸化還元反応を促進させればよい。即ち、大電流パルスの遮断後の残留熱により記録層１２は、絶縁体に戻る（リセット動作）。
【００５０】
但し、この動作原理を実用化するには、室温でリセット動作が生じないこと（十分に長いリテンション時間の確保）と、リセット動作の消費電力が十分に小さいこととを確認しなければならない。
【００５１】
前者に対しては、拡散イオンの配位数を小さく（理想的には２以下に）する、若しくは、価数を２以上にする、又は、陰イオンの価数を上げる（理想的には３以上にする）ことで対応できる。
【００５２】
また、後者に対しては、結晶破壊を引き起こさないために拡散イオンの価数を２以下にする必要があると共に、記録層（結晶）１２内を移動する拡散イオンの移動パスを数多く有する材料を見つけ出すことにより対応できる。
【００５３】
ところで、セット動作後の電極層（陽極）１１側には酸化剤が生じるが、電極層１１は、P型或いはn型キャリアーがドープされたIV族或いはIII-V族の半導体から構成されるため、これによる劣化は軽減される。
【００５４】
同時に電極層１１は、イオン伝導性を有しない材料から構成するのがよい。
【００５５】
また、セット動作後の電極層（陰極）１３側には還元剤が生じるが、電極層１３は、P型或いはn型キャリアーがドープされたIV族或いはIII-V族の半導体から構成されるため、これによる劣化は軽減される。
【００５６】
同時に電極層１３は、記録層１２が大気と反応することを防止する機能を持っていることが好ましい。
【００５７】
上記の条件を共に満たす材料としては、ダイヤモンド、ダイヤモンドライクカーボン(DLC)、Si、SiC、SiGe、Ge、GaNなどのIV族或いはIII-V族半導体に、ｐ型或いはn型キャリアーを注入したものがある。
【００５８】
３． 実施形態
次に、最良と思われるいくつかの実施形態について説明する。
【００５９】
以下では、本発明の例を、プローブメモリに適用した場合と半導体メモリに適用した場合の２つについて説明する。
【００６０】
(1) プローブメモリ
A. 構造
図２及び図３は、本発明の例に係るプローブメモリを示している。
【００６１】
ＸＹスキャナー５０上には、記録媒体が配置される。この記録媒体に対向する形でプローブアレイが配置される。
【００６２】
プローブアレイは、半導体基板２４と、半導体基板２４の一面側にアレイ状に配置される複数のプローブ（ヘッド）２５とを有する。複数のプローブ２５の各々は、例えば、カンチレバーから構成され、マルチプレクスドライバ２６，２７により駆動される。
【００６３】
複数のプローブ２５は、それぞれ、半導体基板２４内のマイクロアクチュエータを用いて個別に動作可能であるが、ここでは、全てをまとめて同じ動作をさせて記録媒体のデータエリアに対するアクセスを行う例を説明する。
【００６４】
まず、マルチプレクスドライバ２６，２７を用いて、全てのプローブ２５をＸ方向に一定周期で往復動作させ、記録媒体のサーボエリアからＹ方向の位置情報を読み出す。Ｙ方向の位置情報は、ドライバ２８に転送される。
【００６５】
ドライバ２８は、この位置情報に基づいてＸＹスキャナー５０を駆動し、記録媒体をＹ方向に移動させ、記録媒体とプローブとの位置決めを行う。
【００６６】
両者の位置決めが完了したら、データエリア上のプローブ２５の全てに対して、同時、かつ、連続的に、データの読み出し又は書き込みを行う。
【００６７】
データの読み出し及び書き込みは、プローブ２５がＸ方向に往復動作していることから連続的に行われる。また、データの読み出し及び書き込みは、記録媒体のＹ方向の位置を順次変えることにより、データエリアに対して、一行ずつ、実施される。
【００６８】
尚、記録媒体をＸ方向に一定周期で往復運動させて記録媒体から位置情報を読み出し、プローブ２５をＹ方向に移動させるようにしてもよい。
【００６９】
記録媒体は、例えば、半導体基板２０と、半導体基板２０上の電極層２１と、電極層２１上の記録材料層２２とから構成される。
【００７０】
電極層２１は、図１の電極層１１，１３とは異なり、金属から構成される。
【００７１】
記録材料層２２は、図１の電極層１１、記録層１２及び電極層１３から構成される。
【００７２】
記録材料層２２は、複数のデータエリア、並びに、複数のデータエリアのＸ方向の両端にそれぞれ配置されるサーボエリアを有する。複数のデータエリアは、記録材料層２２の主要部を占める。
【００７３】
サーボエリア内には、サーボバースト信号が記録される。サーボバースト信号は、データエリア内のＹ方向の位置情報を示している。
【００７４】
記録材料層２２内には、これらの情報の他に、さらに、アドレスデータが記録されるアドレスエリア及び同期をとるためのプリアンブルエリアが配置される。
【００７５】
データ及びサーボバースト信号は、記録ビット（電気抵抗変動）として記録材料層２２に記録される。記録ビットの“１”，“０”情報は、記録材料層２２の電気抵抗を検出することにより読み出す。
【００７６】
本例では、１つのデータエリアに対応して１つのプローブ（ヘッド）が設けられ、１つのサーボエリアに対して１つのプローブが設けられる。
【００７７】
データエリアは、複数のトラックから構成される。アドレスエリアから読み出されるアドレス信号によりデータエリアのトラックが特定される。また、サーボエリアから読み出されるサーボバースト信号は、プローブ２５をトラックの中心に移動させ、記録ビットの読み取り誤差をなくすためのものである。
【００７８】
ここで、Ｘ方向をダウントラック方向、Ｙ方向をトラック方向に対応させることにより、ＨＤＤのヘッド位置制御技術を利用することが可能になる。
【００７９】
B. 記録／消去／再生動作
図２及び図３のプローブメモリの記録／消去／再生動作について説明する。
【００８０】
図４及び図５は、記録／消去時の状態について示している。
【００８１】
記録媒体は、半導体基板（例えば、シリコンチップ）２０上の電極層２１と、電極層２１上の記録材料層２２と、記録材料層２２上の保護層２３とから構成されるものとする。保護層２３は、例えば、薄い絶縁体から構成される。
【００８２】
記録動作は、記録材料層２２の記録ビット２９に電圧を印加し、記録ビット２９の内部に電位勾配を発生させることにより行う。具体的には、電流／電圧パルスを記録ビット２９に与えればよい。
【００８３】
本例では、プローブ２５の電位が電極層２１の電位よりも相対的に高い状態を作る。電極層２１を固定電位（例えば、接地電位）とすれば、プローブ２５に正の電位を与えればよい。
【００８４】
この時、記録材料層２２の第１化合物（陽極側）１２Ａ内の陽イオン元素の一部（拡散イオン）は、結晶中を移動し、第２化合物（陰極側）１２Ｂの空隙サイトに収まる。
【００８５】
これに伴い、第１化合物１２Ａ内の陽イオン（遷移元素イオン）の価数が減少し、第２化合物１２Ｂ内の陽イオン（遷移元素イオン）の価数が増大する。
【００８６】
その結果、記録材料層２２の記録ビット２９は、低抵抗状態から高抵抗状態に変化し、セット動作（記録）が完了する。
【００８７】
消去動作は、プローブ２５の電位が電極層２１の電位よりも相対的に低い状態を作る。電極層２１を固定電位（例えば、接地電位）とすれば、プローブ２５に負の電位を与えればよい。
【００８８】
この時、記録材料層２２の第２化合物（陽極側）１２Ｂ内の陽イオン元素の一部（拡散イオン）は、結晶中を移動し、第１化合物（陰極側）１２Ａの空隙サイトに収まる。
【００８９】
これに伴い、第２化合物１２Ｂ内の陽イオン（遷移元素イオン）の価数が減少し、第１化合物１２Ａ内の陽イオン（遷移元素イオン）の価数が増大する。
【００９０】
その結果、記録材料層２２の記録ビット２９は、高抵抗状態から低抵抗状態に変化し、リセット動作（消去）が完了する。
【００９１】
尚、記録／消去動作に関して、第１及び第２化合物１２Ａ，１２Ｂの位置関係を逆にすれば、プローブ２５の電位を電極層２１の電位よりも相対的に低くしてセット動作を実行することもできる。
【００９２】
図６は、情報記録が完了した後のデータ領域内のブロックを示している。
【００９３】
黒丸は、情報記録がなされた記録単位を表している。本例のプローブメモリによれば、ハードディスクと同様に、記録媒体の記録単位に情報記録を行うことができると共に、新規な記録材料を採用することにより、従来のハードディスクや半導体メモリよりも高記録密度が実現できる。
【００９４】
図７は、再生時の状態について示している。
【００９５】
再生動作は、電流パルスを記録ビット２９に流し、記録ビット２９の抵抗値を検出することにより行う。但し、電流パルスは、記録ビット２９を構成する記録材料が抵抗変化を起こさない程度の微小な値とする。
【００９６】
例えば、センスアンプＳ／Ａにより発生した読み出し電流（電流パルス）をプローブ２５から記録材料層（記録ビット）２２に流し、センスアンプＳ／Ａにより記録ビットの抵抗値を測定する。
【００９７】
このような構造を採用すると、セット／リセット状態の抵抗値の差は、103以上を確保できる。
【００９８】
尚、再生動作は、プローブ２５を走査（スキャン）させることで、連続的に行うことができる。
【００９９】
C. まとめ
このようなプローブメモリによれば、現在のハードディスクやフラッシュメモリよりも高記録密度及び低消費電力を実現できる。
【０１００】
(2) 半導体メモリ
A. 構造
図８は、本発明の例に係るクロスポイント型半導体メモリを示している。
【０１０１】
ワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１は、Ｘ方向に延び、ビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１は、Ｙ方向に延びる。
【０１０２】
ワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１の一端は、選択スイッチとしてのＭＯＳトランジスタＲＳＷを経由してワード線ドライバ＆デコーダ３１に接続され、ビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１の一端は、選択スイッチとしてのＭＯＳトランジスタＣＳＷを経由してビット線ドライバ＆デコーダ＆読み出し回路３２に接続される。
【０１０３】
ＭＯＳトランジスタＲＳＷのゲートには、１本のワード線（ロウ）を選択するための選択信号Ｒｉ−１，Ｒｉ，Ｒｉ＋１が入力され、ＭＯＳトランジスタＣＳＷのゲートには、１本のビット線（カラム）を選択するための選択信号Ｃｊ−１，Ｃｊ，Ｃｊ＋１が入力される。
【０１０４】
メモリセル３３は、ワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１とビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１との交差部に配置される。いわゆるクロスポイント型セルアレイ構造である。
【０１０５】
メモリセル３３には、記録／再生時における回り込み電流(sneak current)を防止するためのダイオード３４が付加される。
【０１０６】
図９は、図８の半導体メモリのメモリセルアレイ部の構造を示している。
半導体チップ３０上には、ワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１とビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１が配置され、これら配線の交差部にメモリセル３３及びダイオード３４が配置される。
【０１０７】
このようなクロスポイント型セルアレイ構造の特長は、メモリセル３３に個別にＭＯＳトランジスタを接続する必要がないため、高集積化に有利な点にある。例えば、図１１及び図１２に示すように、メモリセル３３を積み重ねて、メモリセルアレイを３次元構造にすることも可能である。
【０１０８】
メモリセル３３は、例えば、図１０に示すように、記録材料層２２から構成される。１つのメモリセル３３により１ビットデータを記憶する。また、ダイオード３４は、ワード線ＷＬｉとメモリセル３３との間に配置される。
【０１０９】
尚、ダイオード３４は、電圧の向きのみによってセット／リセットを変える場合には省略したほうが好ましい。
【０１１０】
B. 書き込み／消去／読み出し動作
図８乃至図１０を用いて書き込み／消去／読み出し動作を説明する。
ここでは、点線Ａで囲んだメモリセル３３を選択し、これについて書き込み／消去／読み出し動作を実行するものとする。
【０１１１】
書き込み動作（セット動作）は、選択されたメモリセル３３に電圧を印加し、そのメモリセル３３内に電位勾配を発生させて電流パルスを流せばよいため、例えば、ワード線ＷＬｉの電位をビット線ＢＬｊの電位よりも相対的に高くする。ビット線ＢＬｊを固定電位（例えば、接地電位）とすれば、ワード線ＷＬｉに正の電位を与えればよい。
【０１１２】
この時、点線Ａで囲まれた選択されたメモリセル３３では、例えば、図５の第１化合物１２Ａ内の陽イオンの一部（拡散イオン）が第２化合物１２Ｂの空隙エリア内に移動する。このため、第１化合物１２Ａ内の陽イオン（遷移元素イオン）の価数が増大し、第２化合物１２Ｂ内の陽イオン（遷移元素イオン）の価数が減少する。
【０１１３】
その結果、メモリセル３３は、高抵抗状態から低抵抗状態に変化し、セット動作（書き込み）が完了する。
【０１１４】
尚、書き込み時には、非選択のワード線ＷＬｉ−１，ＷＬｉ＋１及び非選択のビット線ＢＬｊ−１，ＢＬｊ＋１については、全て同電位にバイアスしておくことが好ましい。
【０１１５】
また、書き込み前のスタンバイ時には、全てのワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１及び全てのビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１をプリチャージしておくことが好ましい。
【０１１６】
消去動作（リセット動作）は、選択されたメモリセル３３に大電流パルスを流すことにより発生するジュール熱とその残留熱を利用するため、例えば、ワード線ＷＬｉの電位をビット線ＢＬｊの電位よりも相対的に高くする。ビット線ＢＬｊを固定電位（例えば、接地電位）とすれば、ワード線ＷＬｉに正の電位を与えればよい。
【０１１７】
この時、点線Ａで囲まれた選択されたメモリセル３３では、例えば、図７の第２化合物１２Ｂ内の陽イオンの一部（拡散イオン）が第１化合物１２Ａの空隙エリア内に移動する。このため、第２化合物１２Ｂ内の陽イオン（遷移元素イオン）の価数が増大し、第１化合物１２Ａ内の陽イオン（遷移元素イオン）の価数が減少する。
【０１１８】
その結果、メモリセル３３は、低抵抗状態から高抵抗状態に変化し、リセット動作（消去）が完了する。
【０１１９】
ここで、消去動作は、以下の方法により行うこともできる。但し、この場合には、上述したように、図８及び図９の半導体メモリからダイオード３４を取り除くことが好ましい。
【０１２０】
例えば、ワード線ＷＬｉの電位をビット線ＢＬｊの電位よりも相対的に低くする。ビット線ＢＬｊを固定電位（例えば、接地電位）とすれば、ワード線ＷＬｉに負の電位を与えればよい。
【０１２１】
この時、点線Ａで囲まれた選択されたメモリセル３３では、例えば、図７の第２化合物１２Ｂ内の陽イオンの一部（拡散イオン）が第１化合物１２Ａの空隙エリア内に移動する。このため、第２化合物１２Ｂ内の陽イオン（遷移元素イオン）の価数が増大し、第１化合物１２Ａ内の陽イオン（遷移元素イオン）の価数が減少する。
【０１２２】
その結果、メモリセル３３は、低抵抗状態から高抵抗状態に変化し、リセット動作（消去）が完了する。
【０１２３】
尚、消去時にも、非選択のワード線ＷＬｉ−１，ＷＬｉ＋１及び非選択のビット線ＢＬｊ−１，ＢＬｊ＋１については、全て同電位にバイアスしておくことが好ましい。
【０１２４】
また、消去前のスタンバイ時には、全てのワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１及び全てのビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１をプリチャージしておくことが好ましい。
【０１２５】
読み出し動作は、電流パルスを点線Ａで囲まれた選択されたメモリセル３３に流し、そのメモリセル３３の抵抗値を検出することにより行う。但し、電流パルスは、メモリセル３３を構成する記録材料が抵抗変化を起こさない程度の微小な値とすることが必要である。
【０１２６】
例えば、読み出し回路により発生した読み出し電流（電流パルス）をビット線ＢＬｊから点線Ａで囲まれたメモリセル３３に流し、読み出し回路によりそのメモリセル３３の抵抗値を測定する。
【０１２７】
図５及び図７に示すような二層構造の記録層を採用すれば、セット／リセット状態の抵抗値の差は、103以上を確保できる。
【０１２８】
C. まとめ
このような半導体メモリによれば、現在のハードディスクやフラッシュメモリよりも十分な信頼性を有する高記録密度及び低消費電力を実現できる。
【０１２９】
(3) その他
本実施の形態では、プローブメモリと半導体メモリの２つについて説明したが、本発明の例で提案する材料及び原理を、現在のハードディスクやＤＶＤなどの記録媒体に適用することも可能である。
【０１３０】
４． 実験例
いくつかのサンプルを作成し、リセット（消去）状態とセット（書き込み）状態との抵抗差について評価した実験例を説明する。
【０１３１】
サンプルとしては、図５及び図７に示す構造を有する記録媒体を使用する。
【０１３２】
評価は、先端の径が10nm以下に先鋭化されたプローブ対を使用する。
【０１３３】
プローブ対を電極層１３に接触させ、書き込み／消去は、そのうちの１つを用いて実行する。書き込みは、記録材料層２２に、例えば、10nsec幅で、1Vの電圧パルスを印加することにより行う。消去は、記録材料層２２に、例えば、100nsec幅で、0.2Vの電圧パルスを印加することにより行う。
【０１３４】
また、書き込み／消去の合間に、プローブ対の他の１つを用いて読み出しを実行する。読み出しは、記録材料層２２に、10nsec幅で、0.1Vの電圧パルスを印加し、記録材料層（記録ビット）２２の抵抗値を測定することにより行う。
【０１３５】
(1) 第１実験例
第１実験例のサンプルの仕様は、以下の通りである。
記録材料層２２は、TiN 10nm上に下部電極層として5nm厚のB doped Si（ボロンドープトシリコン）を積層し、その上に記録層として10nm厚のMn3O4を直接積層し、その上に上部電極層として5nm厚のB doped Siを直接積層した構造で構成する。
【０１３６】
その後750℃×10secのアニール処理を実施し、10試料でSWサイクル特性を確認した。
【０１３７】
ここで、SWサイクル特性とは、記録層の特性を保証できるスイッチング（セット／リセット）回数の上限のことを意味する。
【０１３８】
このサンプルによれば、100サイクル以上のサイクル寿命を実現できる。
【０１３９】
(2) 第２実験例
第２実験例のサンプルの仕様は、以下の通りである。
記録材料層２２は、TiN 10nm上に5nm厚のB doped SiC（ボロンドープトSiC）を積層し、その上に10nm厚のMn3O4を直接積層し、その上に5nm厚のB doped SiCを直接積層した構造で構成する。
【０１４０】
その後750℃×10secのアニール処理を実施し、10試料でSWサイクル特性を確認した。
【０１４１】
このサンプルによれば、100サイクル以上のサイクル寿命を実現できる。
【０１４２】
(3) 第３実験例
第３実験例のサンプルの仕様は、以下の通りである。
記録材料層２２は、TiN 10nm上に5nm厚のAl doped Ge（アルミドープトGe）を積層し、その上に10nm厚のMn3O4を直接積層し、その上に5nm厚のAl doped Geを直接積層した構造で構成する。
【０１４３】
その後750℃×10secのアニール処理を実施し、10試料でSWサイクル特性を確認した。
【０１４４】
このサンプルによれば、100サイクル以上のサイクル寿命を実現できる。
【０１４５】
(4) 第４実験例
第４実験例のサンプルの仕様は、以下の通りである。
記録材料層２２は、TiN 10nm上に5nm厚のB doped DLC (ボロンドープトダイヤモンドライクカーボン)を積層し、その上に10nm厚のMn3O4を直接積層し、その上に5nm厚のB doped DLCを直接積層した構造で構成する。
【０１４６】
その後750℃×10secのアニール処理を実施し、10試料でSWサイクル特性を確認した。
【０１４７】
このサンプルによれば、100サイクル以上のサイクル寿命を実現できる。
【０１４８】
(5) 第５実験例
第５実験例のサンプルの仕様は、以下の通りである。
記録材料層２２は、TiN 10nm上に5nm厚のAl doped GaAs（アルミドープトGaAs）を積層し、その上に10nm厚のHfO2を直接積層し、その上に5nm厚のAl doped GaAsを直接積層した構造で構成する。
【０１４９】
その後750℃×10secのアニール処理を実施し、10試料でSWサイクル特性を確認した。
【０１５０】
このサンプルによれば、100サイクル以上のサイクル寿命を実現できる。
【０１５１】
(6) 第６実験例
第６実験例のサンプルの仕様は、以下の通りである。
記録材料層２２は、TiN 10nm上に5nm厚のIn doped GaAs（インジウムドープトGaAs）を積層し、その上に10nm厚のHfO2を直接積層し、その上に5nm厚のIn doped GaAsを直接積層した構造で構成する。
【０１５２】
その後750℃×10secのアニール処理を実施し、10試料でSWサイクル特性を確認した。
【０１５３】
このサンプルによれば、100サイクル以上のサイクル寿命を実現できる。
【０１５４】
(7) 第７実験例
第７実験例のサンプルの仕様は、以下の通りである。
記録材料層２２は、TiN 10nm上に5nm厚のB doped GaN（ボロンドープトGaN）を積層し、その上に10nm厚のHfO2を直接積層し、その上に5nm厚のB doped GaNを直接積層した構造で構成する。
【０１５５】
その後750℃×10secのアニール処理を実施し、10試料でSWサイクル特性を確認した。
【０１５６】
このサンプルによれば、100サイクル以上のサイクル寿命を実現できる。
【０１５７】
(8) 比較例
比較例のサンプルの仕様は、以下の通りである。
記録材料層２２は、TiN 10nm上に10nm厚のMn3O4、5nm厚のPtを積層した構造で構成する。
【０１５８】
その後750℃×10secのアニール処理を実施し、10試料でSWサイクル特性を確認した。
【０１５９】
このサンプルによれば、サイクル寿命は、10サイクル未満となる。
【０１６０】
(7) まとめ
以上、説明したように、第１乃至第７実験例のいずれのサンプルにおいても、10試料で100サイクル以上のサイクル寿命を満たしている。
【０１６１】
これに対して、比較例のケースでは、全試料とも、サイクル寿命は、10サイクルに満たない。このことは、本発明を適用した実施例の方が比較例よりも熱処理後の特性、即ち、耐熱性が優れていることを意味する。
【０１６２】
なお、実験例の効果を最大にするためには、上部電極層および下部電極層と記録層とが直接接していることが望ましいが、上部電極層または下部電極層と記録層との間に自然酸化膜等の意図しない薄い層が存在したとしても、実験例の効果を得ることができる。
【０１６３】
また、実験例で使用した各電極層を多結晶層により形成すれば、前述のようなメモリセルの積層構造およびメモリセルアレイの３次元化が容易になる。
【０１６４】
５． フラッシュメモリへの適用
本発明の例は、フラッシュメモリに適用することも可能である。
【０１６５】
図１３は、フラッシュメモリのメモリセルを示している。
【０１６６】
フラッシュメモリのメモリセルは、ＭＩＳ(metal-insulator-semiconductor)トランジスタから構成される。
【０１６７】
半導体基板４１の表面領域には、拡散層４２が形成される。拡散層４２の間のチャネル領域上には、ゲート絶縁層４３が形成される。ゲート絶縁層４３上には、本発明の例に係る記録材料層(ReRAM: Resistive RAM)４４が形成される。記録材料層４４上には、コントロールゲート電極４５が形成される。
【０１６８】
半導体基板４１は、ウェル領域でもよく、また、半導体基板４１と拡散層４２とは、互いに逆の導電型を有する。コントロールゲート電極４５は、ワード線となり、例えば、導電性ポリシリコンから構成される。
【０１６９】
記録材料層４４は、図１の記録層１２及び電極層１１，１３、或いは、図５及び図７の記録材料層２２に相当する。
【０１７０】
図１３を用いて基本動作について説明する。
セット（書き込み）動作は、コントロールゲート電極４５に電位Ｖ１を与え、半導体基板４１に電位Ｖ２を与えることにより実行する。
【０１７１】
電位Ｖ１，Ｖ２の差は、記録層４４が相変化又は抵抗変化するのに十分な大きさであることが必要であるが、その向きについては、特に、限定されない。
【０１７２】
即ち、Ｖ１＞Ｖ２およびＶ１＜Ｖ２のいずれでもよい。
【０１７３】
例えば、初期状態（リセット状態）において、記録層４４が絶縁体（抵抗大）であると仮定すると、実質的にゲート絶縁層４３が厚くなったことになるため、メモリセル（ＭＩＳトランジスタ）の閾値は、高くなる。
【０１７４】
この状態から電位Ｖ１，Ｖ２を与えて記録層４４を導電体（抵抗小）に変化させると、実質的にゲート絶縁層４３が薄くなったことになるため、メモリセル（ＭＩＳトランジスタ）の閾値は、低くなる。
【０１７５】
尚、電位Ｖ２は、半導体基板４１に与えたが、これに代えて、メモリセルのチャネル領域に拡散層４２から電位Ｖ２を転送するようにしてもよい。
【０１７６】
リセット（消去）動作は、コントロールゲート電極４５に電位Ｖ１’を与え、拡散層４２の一方に電位Ｖ３を与え、拡散層４２の他方に電位Ｖ４（＜Ｖ３）を与えることにより実行する。
【０１７７】
電位Ｖ１’は、セット状態のメモリセルの閾値を越える値にする。
【０１７８】
この時、メモリセルは、オンになり、電子が拡散層４２の他方から一方に向かって流れると共に、ホットエレクトロンが発生する。このホットエレクトロンは、ゲート絶縁層４３を介して記録層４４に注入されるため、記録層４４の温度が上昇する。
【０１７９】
これにより、記録層４４は、導電体（抵抗小）から絶縁体（抵抗大）に変化するため、実質的にゲート絶縁層４３が厚くなったことになり、メモリセル（ＭＩＳトランジスタ）の閾値は、高くなる。
【０１８０】
このように、フラッシュメモリと類似した原理により、メモリセルの閾値を変えることができるため、フラッシュメモリの技術を利用して、本発明の例に係る情報記録再生装置を実用化できる。
【０１８１】
６． 材料例
本発明の例において、記録層の上面及び下面に接触する電極層は、P型或いはn型キャリアーがドープされたIV族或いはIII-V族の半導体から構成される。
【０１８２】
この半導体としては、Si、SiC、SiGe、Ge、GaN、DLC或いはダイヤモンドなどがある。また、半導体の抵抗率は、記録層の最小の抵抗率よりも小さいことが望ましく、半導体のキャリアー濃度は、1×1018個/cc以上であることが望ましい。
【０１８３】
記録層は、 i). CoOx, FeOx, MnOx, NiOx, CuOx, TiOx, ZrOx, HfOx, NbOx, TaOx, MoOx, WOx （但し、1≦ｘ≦3である。）、 ii). ABxOy （但し、Aは、Mg, Ca, Sr, Al, Ga, Sb, Ti, V, Cr, Mn, Fe, Co, Rh, In, Tl, Pb Siのうちの一つ、Bは、Al, Ga, Ti, Ge, Sn, V, Nb, Ta, Cr, Mn, Mo, W, Ir, Osのうちの一つ、0.5≦ｘ≦2.2、2≦ｙ≦5である。）のうちの一つを含むのが望ましい。
【０１８４】
７． むすび
本発明の例に関わる情報記録再生装置によれば、ReRAM動作特性を維持したまま耐熱性の向上を実現することができる。
【０１８５】
本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
【産業上の利用可能性】
【０１８６】
本発明は、電圧の印加或いは電流の供給により抵抗値が変化する抵抗変化材料を記録層として情報を記録する情報記録再生装置に適用可能であり、産業上のメリットは多大である。
【符号の説明】
【０１８７】
１１，１３： 電極層（半導体層）、 １２： 記録層、 １２Ａ： 第１化合物、 １２Ｂ： 第２化合物、 １４： メタル層、 ２０，２４，３０，４１： 半導体基板、２１： 電極層（金属層）、 ２２，４４： 記録材料層、 ２３： 保護層、 ２５： プローブ、 ２６，２７： マルチプレクスドライバ、 ２８： ドライバ、 ２９： 記録ビット、 ３１： ワード線ドライバ＆デコーダ、 ３２： ビット線ドライバ＆デコーダ＆読み出し回路、 ３３： メモリセル、 ３４： ダイオード、 ４２： 拡散層、 ４３： ゲート絶縁層、 ４５： コントロールゲート電極、 ５０： ＸＹスキャナー。
【技術分野】
【０００１】
本発明は、高記録密度の情報記録再生装置に関する。
【背景技術】
【０００２】
近年、小型携帯機器が世界的に普及し、同時に、高速情報伝送網の大幅な進展に伴い、小型大容量不揮発性メモリの需要が急速に拡大してきている。その中でも、ＮＡＮＤ型フラッシュメモリ及び小型ＨＤＤ(hard disk drive)は、特に、急速な記録密度の進化を遂げ、大きな市場を形成するに至っている。
【０００３】
このような状況の下、記録密度の限界を大幅に超えることを目指した新規メモリのアイデアがいくつか提案されている。
【０００４】
例えば、ＰＲＡＭ(相変化メモリ)は、記録材料として、アモルファス状態（オン）と結晶状態（オフ）の２つの状態をとることができる材料を使用し、この２つの状態を２値データ“０”，“１”に対応させてデータを記録する、という原理を採用する。
【０００５】
書き込み／消去に関しては、例えば、大電力パルスを記録材料に印加することによりアモルファス状態を作り、小電力パルスを記録材料に印加することにより結晶状態を作る。
【０００６】
読み出しに関しては、記録材料に、書き込み／消去が起こらない程度の小さな読み出し電流を流し、記録材料の電気抵抗を測定することにより行う。アモルファス状態の記録材料の抵抗値は、結晶状態の記録材料の抵抗値よりも大きく、その比は、103程度である。
【０００７】
ＰＲＡＭの最大の特長は、素子サイズを10nm程度にまで縮小しても動作できるという点にあり、この場合には、約10Tbpsi (terra bit per square inch)の記録密度を実現できるため、高記録密度化への候補の一つとされる（例えば、非特許文献１を参照）。
【０００８】
また、ＰＲＡＭとは異なるが、これと非常に似た動作原理を有する新規メモリが報告されている（例えば、非特許文献２を参照）。
【０００９】
この報告によれば、データを記録する記録材料の代表例は、酸化ニッケルであり、ＰＲＡＭと同様に、書き込み／消去には、大電力パルスと小電力パルスとを使用する。この場合、ＰＲＡＭに比べて、書き込み／消去時の消費電力が小さくなる、という利点が報告されている。
【００１０】
現在までのところ、この新規メモリの動作メカニズムについては解明されていないが、再現性については確認されており、高記録密度化への候補の他の一つとされる。また、動作メカニズムについても、いくつかのグループが解明を試みている。
【００１１】
これらの他、ＭＥＭＳ(micro electro mechanical systems)技術を使ったＭＥＭＳメモリが提案されている（例えば、非特許文献３を参照）。
【００１２】
特に、ミリピード(Millipede)と呼ばれるＭＥＭＳメモリは、アレイ状の複数のカンチレバーと有機物質が塗布された記録媒体とが対向する構造を有し、カンチレバーの先端のプローブは、記録媒体に適度な圧力で接触している。
【００１３】
書き込みに関しては、選択的に、プローブに付加されるヒータの温度を制御することにより行う。即ち、ヒータの温度を上げると、記録媒体が軟化し、プローブが記録媒体にめり込んで、記録媒体に窪みを形成する。
【００１４】
読み出しに関しては、記録媒体が軟化しない程度の電流をプローブに流しながら、記録媒体の表面に対し、このプローブをスキャンさせることにより行う。プローブが記録媒体の窪みに落ち込むとプローブの温度が低下し、ヒータの抵抗値が上昇するため、この抵抗値の変化を読み取ることによりデータをセンスできる。
【００１５】
ミリピードのようなＭＥＭＳメモリの最大の特長は、ビットデータを記録する各記録部に配線を設ける必要がないため、記録密度を飛躍的に向上できる点にある。現状で、既に、1Tbpsi程度の記録密度を達成している（例えば、非特許文献４を参照）。
【００１６】
また、ミリピードの発表を受けて、最近、ＭＥＭＳ技術と新たな記録原理とを組み合わせ、消費電力、記録密度や、動作速度などに関して大きな改善を達成しようという試みがなされている。
【００１７】
例えば、記録媒体に強誘電体層を設け、記録媒体に電圧を印加することにより強誘電体層に誘電分極を引き起こしてデータの記録を行う方式が提案されている。この方式によれば、ビットデータを記録する記録部同士の間隔（記録最小単位）を結晶の単位胞レベルにまで近づけることができる、との理論的予測がある。
【００１８】
仮に、記録最小単位が強誘電体層の結晶の１単位胞になると、記録密度は、約4Pbpsi(peta bit per square inch)という巨大な値になる。
【００１９】
最近では、ＳＮＤＭ(走査型非線形誘電率顕微鏡)を用いた読み出し方式の提案により、この新規メモリは、実用化に向けてかなり進展してきている（例えば、非特許文献５を参照）。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２００５−２５２０６８号公報
【特許文献２】特開２００４−２３４７０７号公報
【非特許文献】
【００２１】
【非特許文献１】T. Gotoh, K. Sugawara and K. Tanaka, Jpn. J. Appl. Phys., 43, 6B, 2004, L818
【非特許文献２】A.Sawa, T.Fuji, M. Kawasaki and Y. Tokura, Appl. Phys. Lett., 85, 18, 4073 (2004)
【非特許文献３】P. Vettiger, G. Cross, M. Despont, U. Drechsler, U. Durig, B. Gotsmann, W. Haberle, M. A. Lants, H. E. Rothuizen, R. Stutz and G. K. Binnig, IEEE Trans. Nanotechnology 1, 39(2002)
【非特許文献４】P. Vettiger, T. Albrecht, M. Despont, U. Drechsler, U. Durig, B. Gotsmann, D. Jubin, W. Haberle, M. A. Lants, H. E. Rothuizen, R. Stutz, D. Wiesmann and G. K. Binnig, P. Bachtold, G. Cherubini, C. Hagleitner, T. Loeliger, A. Pantazi, H. Pozidis and E. Eleftheriou, in Technical Digest, IEDM03 pp.763-766
【非特許文献５】A. Onoue, S. Hashimoto, Y. Chu, Mat. Sci. Eng. B120, 130(2005)
【発明の概要】
【発明が解決しようとする課題】
【００２２】
本発明の例では、高記録密度及び低消費電力の不揮発の情報記録再生装置においてプロセス中の熱処理による特性劣化を低減する方法を提案する。
【課題を解決するための手段】
【００２３】
本発明の例に係る情報記録再生装置は、第１の電極層と、第２の電極層と、前記第１の電極層と前記第２との電極層との間にある記録層と、前記第１及び第２の電極層間に電圧を印加して前記記録層の抵抗を変化させて情報を記録する手段とを備え、前記第１及び第２の電極層は、P型或いはn型キャリアーがドープされたIV族或いはIII-V族の半導体から構成される。
【発明の効果】
【００２４】
本発明の例によれば、高耐熱性を有する高記録密度及び低消費電力の不揮発の情報記録再生装置を実現できる。
【図面の簡単な説明】
【００２５】
【図１】本発明に係る記録層の構造を示す図である。
【図２】プローブメモリを示す図である。
【図３】記録媒体を示す図である。
【図４】記録時の様子を示す図である。
【図５】書き込み動作を示す図である。
【図６】ブロック内の記録単位を示す図である。
【図７】読み出し動作を示す図である。
【図８】半導体メモリを示す図である。
【図９】セルアレイ構造を示す図である。
【図１０】メモリセルを示す図である。
【図１１】セルアレイ構造を示す図である。
【図１２】セルアレイ構造を示す図である。
【図１３】フラッシュメモリを示す図である。
【発明を実施するための最良の形態】
【００２６】
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
【００２７】
１． 概要
本発明の例に係る情報記録再生装置は、電圧の印加或いは電流の供給により抵抗値が変化する抵抗変化材料を記録層とし、その上下にP型或いはn型キャリアーがドープされたIV族或いはIII-V族の半導体層（電極層）を接触させたことを特徴とする。
【００２８】
この半導体層は、セット／リセット動作（書き込み／消去動作）の繰り返しによる特性劣化、即ち、記録層を構成する化合物（抵抗変化材料）の可逆性がなくなり、不可逆性を有するようになること、を防止する。
【００２９】
但し、本発明の例に係る情報記録再生装置は、記録層の抵抗変化により情報を記録するため、半導体の抵抗率は、記録層の最小の抵抗率よりも小さいことが望ましい。例えば、半導体のキャリアー濃度を1×1018個/cc以上とするか、或いは、半導体の抵抗率を10-1Ωcm以下とする。
【００３０】
記録層の特性劣化を防止する原理は、以下の通りである。
【００３１】
初期の記録層は絶縁体であるが、記録層の両端に電位差を設けることにより記録層の内部に存在する陽イオン元素の一部が負極側に移動する。この結果、正極側に第1化合物が、負極側に第2化合物が位置づけられていると、第1化合物中から排出された陽イオン元素が第2化合物中に挿入され、第2化合物中では相対的に陽イオンの数の割合が陰イオンの割合よりも多くなると同時に電気的中性を保つために負極から電子を受け取り、第2化合物中の遷移元素の価数は低下し、低い酸化状態の化合物になる。
【００３２】
また正極側に位置づけられている第1化合物は相対的に陽イオンの割合が陰イオンの割合よりも小さくなるため正極側に電子を放出して高い酸化状態の化合物になる。
【００３３】
これがセット動作である。
【００３４】
このセット状態の記録層（低抵抗材料）に再び電流を印加すると、低抵抗のために低電位差であっても大電流が流れることになるが、このときジュール熱が発生し、記録層の温度が上昇することになる。
【００３５】
先ほどのセット動作によって引き上げられた高エネルギー準安定状態から、熱エネルギーにより、再びセット前の低エネルギー安定状態である絶縁体の状態に戻ることになる。
【００３６】
これがリセット動作である。
【００３７】
しかしながら、記録層の両端に電圧が印加されると、正極側には酸化力（化合物から酸素を引き抜こうとする力）が働き、負極側には還元力（化合物側に酸素を引き抜こうとする力）が働く。同時に電流によるジュール加熱が反応を促進し、記録層を構成する化合物が不可逆な劣化を引き起こす可能性がある。
【００３８】
本発明では、上記のようにドープされたIV族或いはIII-V族の半導体から構成される電極層が記録層に直接接触する構造を有するため、この電極層が上記不可逆な反応を抑制し、情報記録再生装置の大幅な耐電圧及び熱耐性の改善をもたらす。
【００３９】
２． 記録／再生の基本原理
本発明の例に係る情報記録再生装置における情報の記録／再生の基本原理について説明する。
【００４０】
図１は、記録部の構造を示している。
【００４１】
１１は、電極層、１２は、記録層、１３は、電極層である。記録層１２内の小さな白丸は、拡散イオンＡを表し、小さな黒丸は、遷移元素イオンＭを表す。また、大きな白丸は、陰イオンＸを表す。
【００４２】
記録層１２に電圧を印加し、記録層１２内に電位勾配を発生させると、拡散イオンの一部が結晶中を移動する。そこで、本発明の例では、記録層１２の初期状態を絶縁体（高抵抗状態）とし、情報記録に関しては、電位勾配により記録層１２を相変化させ、記録層１２に伝導性を持たせる（低抵抗状態にする）ことにより行う。
【００４３】
ここで、本明細書では、高抵抗状態をリセット状態とし、低抵抗状態をセット状態と定義する。但し、この定義は、以下の説明を簡単にするためのものであり、材料の選択や製造方法によっては、この定義と逆の場合、即ち、低抵抗状態がリセット（初期）状態となり、高抵抗状態がセット状態となる場合もある。つまり、このような場合も、本発明の範疇に含まれることは言うまでもない。
【００４４】
まず、例えば、電極層１３の電位が電極層１１の電位よりも相対的に低い状態を作る。電極層１１を固定電位（例えば、接地電位）とすれば、電極層１３に負の電位を与えればよい。
【００４５】
この時、記録層１２内の拡散イオンの一部が電極層（陰極）１３側に移動し、記録層（結晶）１２内の拡散イオンが陰イオンに対して相対的に減少する。電極層１３側に移動した拡散イオンは、電極層１３から電子を受け取り、メタルとして析出するため、メタル層１４を形成する。
【００４６】
記録層１２の内部では、陰イオンが過剰となり、結果的に、記録層１２内の遷移元素イオンの価数を上昇させる。つまり、記録層１２は、キャリアーの注入により電子伝導性を有するようになるため、情報記録（セット動作）が完了する。
【００４７】
情報再生に関しては、電流パルスを記録層１２に流し、記録層１２の抵抗値を検出することにより容易に行える。但し、電流パルスは、記録層１２を構成する材料が相変化を起こさない程度の微小な値であることが必要である。
【００４８】
以上の過程は、一種の電気分解であり、電極層（陽極）１１側では、電気化学的酸化により酸化剤が生じ、電極層（陰極）１３側では、電気化学的還元により還元剤が生じた、と考えることができる。
【００４９】
このため、情報記録の状態（低抵抗状態）を初期状態（高抵抗状態）に戻すには、例えば、記録層１２を大電流パルスによりジュール加熱して、記録層１２の酸化還元反応を促進させればよい。即ち、大電流パルスの遮断後の残留熱により記録層１２は、絶縁体に戻る（リセット動作）。
【００５０】
但し、この動作原理を実用化するには、室温でリセット動作が生じないこと（十分に長いリテンション時間の確保）と、リセット動作の消費電力が十分に小さいこととを確認しなければならない。
【００５１】
前者に対しては、拡散イオンの配位数を小さく（理想的には２以下に）する、若しくは、価数を２以上にする、又は、陰イオンの価数を上げる（理想的には３以上にする）ことで対応できる。
【００５２】
また、後者に対しては、結晶破壊を引き起こさないために拡散イオンの価数を２以下にする必要があると共に、記録層（結晶）１２内を移動する拡散イオンの移動パスを数多く有する材料を見つけ出すことにより対応できる。
【００５３】
ところで、セット動作後の電極層（陽極）１１側には酸化剤が生じるが、電極層１１は、P型或いはn型キャリアーがドープされたIV族或いはIII-V族の半導体から構成されるため、これによる劣化は軽減される。
【００５４】
同時に電極層１１は、イオン伝導性を有しない材料から構成するのがよい。
【００５５】
また、セット動作後の電極層（陰極）１３側には還元剤が生じるが、電極層１３は、P型或いはn型キャリアーがドープされたIV族或いはIII-V族の半導体から構成されるため、これによる劣化は軽減される。
【００５６】
同時に電極層１３は、記録層１２が大気と反応することを防止する機能を持っていることが好ましい。
【００５７】
上記の条件を共に満たす材料としては、ダイヤモンド、ダイヤモンドライクカーボン(DLC)、Si、SiC、SiGe、Ge、GaNなどのIV族或いはIII-V族半導体に、ｐ型或いはn型キャリアーを注入したものがある。
【００５８】
３． 実施形態
次に、最良と思われるいくつかの実施形態について説明する。
【００５９】
以下では、本発明の例を、プローブメモリに適用した場合と半導体メモリに適用した場合の２つについて説明する。
【００６０】
(1) プローブメモリ
A. 構造
図２及び図３は、本発明の例に係るプローブメモリを示している。
【００６１】
ＸＹスキャナー５０上には、記録媒体が配置される。この記録媒体に対向する形でプローブアレイが配置される。
【００６２】
プローブアレイは、半導体基板２４と、半導体基板２４の一面側にアレイ状に配置される複数のプローブ（ヘッド）２５とを有する。複数のプローブ２５の各々は、例えば、カンチレバーから構成され、マルチプレクスドライバ２６，２７により駆動される。
【００６３】
複数のプローブ２５は、それぞれ、半導体基板２４内のマイクロアクチュエータを用いて個別に動作可能であるが、ここでは、全てをまとめて同じ動作をさせて記録媒体のデータエリアに対するアクセスを行う例を説明する。
【００６４】
まず、マルチプレクスドライバ２６，２７を用いて、全てのプローブ２５をＸ方向に一定周期で往復動作させ、記録媒体のサーボエリアからＹ方向の位置情報を読み出す。Ｙ方向の位置情報は、ドライバ２８に転送される。
【００６５】
ドライバ２８は、この位置情報に基づいてＸＹスキャナー５０を駆動し、記録媒体をＹ方向に移動させ、記録媒体とプローブとの位置決めを行う。
【００６６】
両者の位置決めが完了したら、データエリア上のプローブ２５の全てに対して、同時、かつ、連続的に、データの読み出し又は書き込みを行う。
【００６７】
データの読み出し及び書き込みは、プローブ２５がＸ方向に往復動作していることから連続的に行われる。また、データの読み出し及び書き込みは、記録媒体のＹ方向の位置を順次変えることにより、データエリアに対して、一行ずつ、実施される。
【００６８】
尚、記録媒体をＸ方向に一定周期で往復運動させて記録媒体から位置情報を読み出し、プローブ２５をＹ方向に移動させるようにしてもよい。
【００６９】
記録媒体は、例えば、半導体基板２０と、半導体基板２０上の電極層２１と、電極層２１上の記録材料層２２とから構成される。
【００７０】
電極層２１は、図１の電極層１１，１３とは異なり、金属から構成される。
【００７１】
記録材料層２２は、図１の電極層１１、記録層１２及び電極層１３から構成される。
【００７２】
記録材料層２２は、複数のデータエリア、並びに、複数のデータエリアのＸ方向の両端にそれぞれ配置されるサーボエリアを有する。複数のデータエリアは、記録材料層２２の主要部を占める。
【００７３】
サーボエリア内には、サーボバースト信号が記録される。サーボバースト信号は、データエリア内のＹ方向の位置情報を示している。
【００７４】
記録材料層２２内には、これらの情報の他に、さらに、アドレスデータが記録されるアドレスエリア及び同期をとるためのプリアンブルエリアが配置される。
【００７５】
データ及びサーボバースト信号は、記録ビット（電気抵抗変動）として記録材料層２２に記録される。記録ビットの“１”，“０”情報は、記録材料層２２の電気抵抗を検出することにより読み出す。
【００７６】
本例では、１つのデータエリアに対応して１つのプローブ（ヘッド）が設けられ、１つのサーボエリアに対して１つのプローブが設けられる。
【００７７】
データエリアは、複数のトラックから構成される。アドレスエリアから読み出されるアドレス信号によりデータエリアのトラックが特定される。また、サーボエリアから読み出されるサーボバースト信号は、プローブ２５をトラックの中心に移動させ、記録ビットの読み取り誤差をなくすためのものである。
【００７８】
ここで、Ｘ方向をダウントラック方向、Ｙ方向をトラック方向に対応させることにより、ＨＤＤのヘッド位置制御技術を利用することが可能になる。
【００７９】
B. 記録／消去／再生動作
図２及び図３のプローブメモリの記録／消去／再生動作について説明する。
【００８０】
図４及び図５は、記録／消去時の状態について示している。
【００８１】
記録媒体は、半導体基板（例えば、シリコンチップ）２０上の電極層２１と、電極層２１上の記録材料層２２と、記録材料層２２上の保護層２３とから構成されるものとする。保護層２３は、例えば、薄い絶縁体から構成される。
【００８２】
記録動作は、記録材料層２２の記録ビット２９に電圧を印加し、記録ビット２９の内部に電位勾配を発生させることにより行う。具体的には、電流／電圧パルスを記録ビット２９に与えればよい。
【００８３】
本例では、プローブ２５の電位が電極層２１の電位よりも相対的に高い状態を作る。電極層２１を固定電位（例えば、接地電位）とすれば、プローブ２５に正の電位を与えればよい。
【００８４】
この時、記録材料層２２の第１化合物（陽極側）１２Ａ内の陽イオン元素の一部（拡散イオン）は、結晶中を移動し、第２化合物（陰極側）１２Ｂの空隙サイトに収まる。
【００８５】
これに伴い、第１化合物１２Ａ内の陽イオン（遷移元素イオン）の価数が減少し、第２化合物１２Ｂ内の陽イオン（遷移元素イオン）の価数が増大する。
【００８６】
その結果、記録材料層２２の記録ビット２９は、低抵抗状態から高抵抗状態に変化し、セット動作（記録）が完了する。
【００８７】
消去動作は、プローブ２５の電位が電極層２１の電位よりも相対的に低い状態を作る。電極層２１を固定電位（例えば、接地電位）とすれば、プローブ２５に負の電位を与えればよい。
【００８８】
この時、記録材料層２２の第２化合物（陽極側）１２Ｂ内の陽イオン元素の一部（拡散イオン）は、結晶中を移動し、第１化合物（陰極側）１２Ａの空隙サイトに収まる。
【００８９】
これに伴い、第２化合物１２Ｂ内の陽イオン（遷移元素イオン）の価数が減少し、第１化合物１２Ａ内の陽イオン（遷移元素イオン）の価数が増大する。
【００９０】
その結果、記録材料層２２の記録ビット２９は、高抵抗状態から低抵抗状態に変化し、リセット動作（消去）が完了する。
【００９１】
尚、記録／消去動作に関して、第１及び第２化合物１２Ａ，１２Ｂの位置関係を逆にすれば、プローブ２５の電位を電極層２１の電位よりも相対的に低くしてセット動作を実行することもできる。
【００９２】
図６は、情報記録が完了した後のデータ領域内のブロックを示している。
【００９３】
黒丸は、情報記録がなされた記録単位を表している。本例のプローブメモリによれば、ハードディスクと同様に、記録媒体の記録単位に情報記録を行うことができると共に、新規な記録材料を採用することにより、従来のハードディスクや半導体メモリよりも高記録密度が実現できる。
【００９４】
図７は、再生時の状態について示している。
【００９５】
再生動作は、電流パルスを記録ビット２９に流し、記録ビット２９の抵抗値を検出することにより行う。但し、電流パルスは、記録ビット２９を構成する記録材料が抵抗変化を起こさない程度の微小な値とする。
【００９６】
例えば、センスアンプＳ／Ａにより発生した読み出し電流（電流パルス）をプローブ２５から記録材料層（記録ビット）２２に流し、センスアンプＳ／Ａにより記録ビットの抵抗値を測定する。
【００９７】
このような構造を採用すると、セット／リセット状態の抵抗値の差は、103以上を確保できる。
【００９８】
尚、再生動作は、プローブ２５を走査（スキャン）させることで、連続的に行うことができる。
【００９９】
C. まとめ
このようなプローブメモリによれば、現在のハードディスクやフラッシュメモリよりも高記録密度及び低消費電力を実現できる。
【０１００】
(2) 半導体メモリ
A. 構造
図８は、本発明の例に係るクロスポイント型半導体メモリを示している。
【０１０１】
ワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１は、Ｘ方向に延び、ビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１は、Ｙ方向に延びる。
【０１０２】
ワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１の一端は、選択スイッチとしてのＭＯＳトランジスタＲＳＷを経由してワード線ドライバ＆デコーダ３１に接続され、ビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１の一端は、選択スイッチとしてのＭＯＳトランジスタＣＳＷを経由してビット線ドライバ＆デコーダ＆読み出し回路３２に接続される。
【０１０３】
ＭＯＳトランジスタＲＳＷのゲートには、１本のワード線（ロウ）を選択するための選択信号Ｒｉ−１，Ｒｉ，Ｒｉ＋１が入力され、ＭＯＳトランジスタＣＳＷのゲートには、１本のビット線（カラム）を選択するための選択信号Ｃｊ−１，Ｃｊ，Ｃｊ＋１が入力される。
【０１０４】
メモリセル３３は、ワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１とビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１との交差部に配置される。いわゆるクロスポイント型セルアレイ構造である。
【０１０５】
メモリセル３３には、記録／再生時における回り込み電流(sneak current)を防止するためのダイオード３４が付加される。
【０１０６】
図９は、図８の半導体メモリのメモリセルアレイ部の構造を示している。
半導体チップ３０上には、ワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１とビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１が配置され、これら配線の交差部にメモリセル３３及びダイオード３４が配置される。
【０１０７】
このようなクロスポイント型セルアレイ構造の特長は、メモリセル３３に個別にＭＯＳトランジスタを接続する必要がないため、高集積化に有利な点にある。例えば、図１１及び図１２に示すように、メモリセル３３を積み重ねて、メモリセルアレイを３次元構造にすることも可能である。
【０１０８】
メモリセル３３は、例えば、図１０に示すように、記録材料層２２から構成される。１つのメモリセル３３により１ビットデータを記憶する。また、ダイオード３４は、ワード線ＷＬｉとメモリセル３３との間に配置される。
【０１０９】
尚、ダイオード３４は、電圧の向きのみによってセット／リセットを変える場合には省略したほうが好ましい。
【０１１０】
B. 書き込み／消去／読み出し動作
図８乃至図１０を用いて書き込み／消去／読み出し動作を説明する。
ここでは、点線Ａで囲んだメモリセル３３を選択し、これについて書き込み／消去／読み出し動作を実行するものとする。
【０１１１】
書き込み動作（セット動作）は、選択されたメモリセル３３に電圧を印加し、そのメモリセル３３内に電位勾配を発生させて電流パルスを流せばよいため、例えば、ワード線ＷＬｉの電位をビット線ＢＬｊの電位よりも相対的に高くする。ビット線ＢＬｊを固定電位（例えば、接地電位）とすれば、ワード線ＷＬｉに正の電位を与えればよい。
【０１１２】
この時、点線Ａで囲まれた選択されたメモリセル３３では、例えば、図５の第１化合物１２Ａ内の陽イオンの一部（拡散イオン）が第２化合物１２Ｂの空隙エリア内に移動する。このため、第１化合物１２Ａ内の陽イオン（遷移元素イオン）の価数が増大し、第２化合物１２Ｂ内の陽イオン（遷移元素イオン）の価数が減少する。
【０１１３】
その結果、メモリセル３３は、高抵抗状態から低抵抗状態に変化し、セット動作（書き込み）が完了する。
【０１１４】
尚、書き込み時には、非選択のワード線ＷＬｉ−１，ＷＬｉ＋１及び非選択のビット線ＢＬｊ−１，ＢＬｊ＋１については、全て同電位にバイアスしておくことが好ましい。
【０１１５】
また、書き込み前のスタンバイ時には、全てのワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１及び全てのビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１をプリチャージしておくことが好ましい。
【０１１６】
消去動作（リセット動作）は、選択されたメモリセル３３に大電流パルスを流すことにより発生するジュール熱とその残留熱を利用するため、例えば、ワード線ＷＬｉの電位をビット線ＢＬｊの電位よりも相対的に高くする。ビット線ＢＬｊを固定電位（例えば、接地電位）とすれば、ワード線ＷＬｉに正の電位を与えればよい。
【０１１７】
この時、点線Ａで囲まれた選択されたメモリセル３３では、例えば、図７の第２化合物１２Ｂ内の陽イオンの一部（拡散イオン）が第１化合物１２Ａの空隙エリア内に移動する。このため、第２化合物１２Ｂ内の陽イオン（遷移元素イオン）の価数が増大し、第１化合物１２Ａ内の陽イオン（遷移元素イオン）の価数が減少する。
【０１１８】
その結果、メモリセル３３は、低抵抗状態から高抵抗状態に変化し、リセット動作（消去）が完了する。
【０１１９】
ここで、消去動作は、以下の方法により行うこともできる。但し、この場合には、上述したように、図８及び図９の半導体メモリからダイオード３４を取り除くことが好ましい。
【０１２０】
例えば、ワード線ＷＬｉの電位をビット線ＢＬｊの電位よりも相対的に低くする。ビット線ＢＬｊを固定電位（例えば、接地電位）とすれば、ワード線ＷＬｉに負の電位を与えればよい。
【０１２１】
この時、点線Ａで囲まれた選択されたメモリセル３３では、例えば、図７の第２化合物１２Ｂ内の陽イオンの一部（拡散イオン）が第１化合物１２Ａの空隙エリア内に移動する。このため、第２化合物１２Ｂ内の陽イオン（遷移元素イオン）の価数が増大し、第１化合物１２Ａ内の陽イオン（遷移元素イオン）の価数が減少する。
【０１２２】
その結果、メモリセル３３は、低抵抗状態から高抵抗状態に変化し、リセット動作（消去）が完了する。
【０１２３】
尚、消去時にも、非選択のワード線ＷＬｉ−１，ＷＬｉ＋１及び非選択のビット線ＢＬｊ−１，ＢＬｊ＋１については、全て同電位にバイアスしておくことが好ましい。
【０１２４】
また、消去前のスタンバイ時には、全てのワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１及び全てのビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１をプリチャージしておくことが好ましい。
【０１２５】
読み出し動作は、電流パルスを点線Ａで囲まれた選択されたメモリセル３３に流し、そのメモリセル３３の抵抗値を検出することにより行う。但し、電流パルスは、メモリセル３３を構成する記録材料が抵抗変化を起こさない程度の微小な値とすることが必要である。
【０１２６】
例えば、読み出し回路により発生した読み出し電流（電流パルス）をビット線ＢＬｊから点線Ａで囲まれたメモリセル３３に流し、読み出し回路によりそのメモリセル３３の抵抗値を測定する。
【０１２７】
図５及び図７に示すような二層構造の記録層を採用すれば、セット／リセット状態の抵抗値の差は、103以上を確保できる。
【０１２８】
C. まとめ
このような半導体メモリによれば、現在のハードディスクやフラッシュメモリよりも十分な信頼性を有する高記録密度及び低消費電力を実現できる。
【０１２９】
(3) その他
本実施の形態では、プローブメモリと半導体メモリの２つについて説明したが、本発明の例で提案する材料及び原理を、現在のハードディスクやＤＶＤなどの記録媒体に適用することも可能である。
【０１３０】
４． 実験例
いくつかのサンプルを作成し、リセット（消去）状態とセット（書き込み）状態との抵抗差について評価した実験例を説明する。
【０１３１】
サンプルとしては、図５及び図７に示す構造を有する記録媒体を使用する。
【０１３２】
評価は、先端の径が10nm以下に先鋭化されたプローブ対を使用する。
【０１３３】
プローブ対を電極層１３に接触させ、書き込み／消去は、そのうちの１つを用いて実行する。書き込みは、記録材料層２２に、例えば、10nsec幅で、1Vの電圧パルスを印加することにより行う。消去は、記録材料層２２に、例えば、100nsec幅で、0.2Vの電圧パルスを印加することにより行う。
【０１３４】
また、書き込み／消去の合間に、プローブ対の他の１つを用いて読み出しを実行する。読み出しは、記録材料層２２に、10nsec幅で、0.1Vの電圧パルスを印加し、記録材料層（記録ビット）２２の抵抗値を測定することにより行う。
【０１３５】
(1) 第１実験例
第１実験例のサンプルの仕様は、以下の通りである。
記録材料層２２は、TiN 10nm上に下部電極層として5nm厚のB doped Si（ボロンドープトシリコン）を積層し、その上に記録層として10nm厚のMn3O4を直接積層し、その上に上部電極層として5nm厚のB doped Siを直接積層した構造で構成する。
【０１３６】
その後750℃×10secのアニール処理を実施し、10試料でSWサイクル特性を確認した。
【０１３７】
ここで、SWサイクル特性とは、記録層の特性を保証できるスイッチング（セット／リセット）回数の上限のことを意味する。
【０１３８】
このサンプルによれば、100サイクル以上のサイクル寿命を実現できる。
【０１３９】
(2) 第２実験例
第２実験例のサンプルの仕様は、以下の通りである。
記録材料層２２は、TiN 10nm上に5nm厚のB doped SiC（ボロンドープトSiC）を積層し、その上に10nm厚のMn3O4を直接積層し、その上に5nm厚のB doped SiCを直接積層した構造で構成する。
【０１４０】
その後750℃×10secのアニール処理を実施し、10試料でSWサイクル特性を確認した。
【０１４１】
このサンプルによれば、100サイクル以上のサイクル寿命を実現できる。
【０１４２】
(3) 第３実験例
第３実験例のサンプルの仕様は、以下の通りである。
記録材料層２２は、TiN 10nm上に5nm厚のAl doped Ge（アルミドープトGe）を積層し、その上に10nm厚のMn3O4を直接積層し、その上に5nm厚のAl doped Geを直接積層した構造で構成する。
【０１４３】
その後750℃×10secのアニール処理を実施し、10試料でSWサイクル特性を確認した。
【０１４４】
このサンプルによれば、100サイクル以上のサイクル寿命を実現できる。
【０１４５】
(4) 第４実験例
第４実験例のサンプルの仕様は、以下の通りである。
記録材料層２２は、TiN 10nm上に5nm厚のB doped DLC (ボロンドープトダイヤモンドライクカーボン)を積層し、その上に10nm厚のMn3O4を直接積層し、その上に5nm厚のB doped DLCを直接積層した構造で構成する。
【０１４６】
その後750℃×10secのアニール処理を実施し、10試料でSWサイクル特性を確認した。
【０１４７】
このサンプルによれば、100サイクル以上のサイクル寿命を実現できる。
【０１４８】
(5) 第５実験例
第５実験例のサンプルの仕様は、以下の通りである。
記録材料層２２は、TiN 10nm上に5nm厚のAl doped GaAs（アルミドープトGaAs）を積層し、その上に10nm厚のHfO2を直接積層し、その上に5nm厚のAl doped GaAsを直接積層した構造で構成する。
【０１４９】
その後750℃×10secのアニール処理を実施し、10試料でSWサイクル特性を確認した。
【０１５０】
このサンプルによれば、100サイクル以上のサイクル寿命を実現できる。
【０１５１】
(6) 第６実験例
第６実験例のサンプルの仕様は、以下の通りである。
記録材料層２２は、TiN 10nm上に5nm厚のIn doped GaAs（インジウムドープトGaAs）を積層し、その上に10nm厚のHfO2を直接積層し、その上に5nm厚のIn doped GaAsを直接積層した構造で構成する。
【０１５２】
その後750℃×10secのアニール処理を実施し、10試料でSWサイクル特性を確認した。
【０１５３】
このサンプルによれば、100サイクル以上のサイクル寿命を実現できる。
【０１５４】
(7) 第７実験例
第７実験例のサンプルの仕様は、以下の通りである。
記録材料層２２は、TiN 10nm上に5nm厚のB doped GaN（ボロンドープトGaN）を積層し、その上に10nm厚のHfO2を直接積層し、その上に5nm厚のB doped GaNを直接積層した構造で構成する。
【０１５５】
その後750℃×10secのアニール処理を実施し、10試料でSWサイクル特性を確認した。
【０１５６】
このサンプルによれば、100サイクル以上のサイクル寿命を実現できる。
【０１５７】
(8) 比較例
比較例のサンプルの仕様は、以下の通りである。
記録材料層２２は、TiN 10nm上に10nm厚のMn3O4、5nm厚のPtを積層した構造で構成する。
【０１５８】
その後750℃×10secのアニール処理を実施し、10試料でSWサイクル特性を確認した。
【０１５９】
このサンプルによれば、サイクル寿命は、10サイクル未満となる。
【０１６０】
(7) まとめ
以上、説明したように、第１乃至第７実験例のいずれのサンプルにおいても、10試料で100サイクル以上のサイクル寿命を満たしている。
【０１６１】
これに対して、比較例のケースでは、全試料とも、サイクル寿命は、10サイクルに満たない。このことは、本発明を適用した実施例の方が比較例よりも熱処理後の特性、即ち、耐熱性が優れていることを意味する。
【０１６２】
なお、実験例の効果を最大にするためには、上部電極層および下部電極層と記録層とが直接接していることが望ましいが、上部電極層または下部電極層と記録層との間に自然酸化膜等の意図しない薄い層が存在したとしても、実験例の効果を得ることができる。
【０１６３】
また、実験例で使用した各電極層を多結晶層により形成すれば、前述のようなメモリセルの積層構造およびメモリセルアレイの３次元化が容易になる。
【０１６４】
５． フラッシュメモリへの適用
本発明の例は、フラッシュメモリに適用することも可能である。
【０１６５】
図１３は、フラッシュメモリのメモリセルを示している。
【０１６６】
フラッシュメモリのメモリセルは、ＭＩＳ(metal-insulator-semiconductor)トランジスタから構成される。
【０１６７】
半導体基板４１の表面領域には、拡散層４２が形成される。拡散層４２の間のチャネル領域上には、ゲート絶縁層４３が形成される。ゲート絶縁層４３上には、本発明の例に係る記録材料層(ReRAM: Resistive RAM)４４が形成される。記録材料層４４上には、コントロールゲート電極４５が形成される。
【０１６８】
半導体基板４１は、ウェル領域でもよく、また、半導体基板４１と拡散層４２とは、互いに逆の導電型を有する。コントロールゲート電極４５は、ワード線となり、例えば、導電性ポリシリコンから構成される。
【０１６９】
記録材料層４４は、図１の記録層１２及び電極層１１，１３、或いは、図５及び図７の記録材料層２２に相当する。
【０１７０】
図１３を用いて基本動作について説明する。
セット（書き込み）動作は、コントロールゲート電極４５に電位Ｖ１を与え、半導体基板４１に電位Ｖ２を与えることにより実行する。
【０１７１】
電位Ｖ１，Ｖ２の差は、記録層４４が相変化又は抵抗変化するのに十分な大きさであることが必要であるが、その向きについては、特に、限定されない。
【０１７２】
即ち、Ｖ１＞Ｖ２およびＶ１＜Ｖ２のいずれでもよい。
【０１７３】
例えば、初期状態（リセット状態）において、記録層４４が絶縁体（抵抗大）であると仮定すると、実質的にゲート絶縁層４３が厚くなったことになるため、メモリセル（ＭＩＳトランジスタ）の閾値は、高くなる。
【０１７４】
この状態から電位Ｖ１，Ｖ２を与えて記録層４４を導電体（抵抗小）に変化させると、実質的にゲート絶縁層４３が薄くなったことになるため、メモリセル（ＭＩＳトランジスタ）の閾値は、低くなる。
【０１７５】
尚、電位Ｖ２は、半導体基板４１に与えたが、これに代えて、メモリセルのチャネル領域に拡散層４２から電位Ｖ２を転送するようにしてもよい。
【０１７６】
リセット（消去）動作は、コントロールゲート電極４５に電位Ｖ１’を与え、拡散層４２の一方に電位Ｖ３を与え、拡散層４２の他方に電位Ｖ４（＜Ｖ３）を与えることにより実行する。
【０１７７】
電位Ｖ１’は、セット状態のメモリセルの閾値を越える値にする。
【０１７８】
この時、メモリセルは、オンになり、電子が拡散層４２の他方から一方に向かって流れると共に、ホットエレクトロンが発生する。このホットエレクトロンは、ゲート絶縁層４３を介して記録層４４に注入されるため、記録層４４の温度が上昇する。
【０１７９】
これにより、記録層４４は、導電体（抵抗小）から絶縁体（抵抗大）に変化するため、実質的にゲート絶縁層４３が厚くなったことになり、メモリセル（ＭＩＳトランジスタ）の閾値は、高くなる。
【０１８０】
このように、フラッシュメモリと類似した原理により、メモリセルの閾値を変えることができるため、フラッシュメモリの技術を利用して、本発明の例に係る情報記録再生装置を実用化できる。
【０１８１】
６． 材料例
本発明の例において、記録層の上面及び下面に接触する電極層は、P型或いはn型キャリアーがドープされたIV族或いはIII-V族の半導体から構成される。
【０１８２】
この半導体としては、Si、SiC、SiGe、Ge、GaN、DLC或いはダイヤモンドなどがある。また、半導体の抵抗率は、記録層の最小の抵抗率よりも小さいことが望ましく、半導体のキャリアー濃度は、1×1018個/cc以上であることが望ましい。
【０１８３】
記録層は、 i). CoOx, FeOx, MnOx, NiOx, CuOx, TiOx, ZrOx, HfOx, NbOx, TaOx, MoOx, WOx （但し、1≦ｘ≦3である。）、 ii). ABxOy （但し、Aは、Mg, Ca, Sr, Al, Ga, Sb, Ti, V, Cr, Mn, Fe, Co, Rh, In, Tl, Pb Siのうちの一つ、Bは、Al, Ga, Ti, Ge, Sn, V, Nb, Ta, Cr, Mn, Mo, W, Ir, Osのうちの一つ、0.5≦ｘ≦2.2、2≦ｙ≦5である。）のうちの一つを含むのが望ましい。
【０１８４】
７． むすび
本発明の例に関わる情報記録再生装置によれば、ReRAM動作特性を維持したまま耐熱性の向上を実現することができる。
【０１８５】
本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
【産業上の利用可能性】
【０１８６】
本発明は、電圧の印加或いは電流の供給により抵抗値が変化する抵抗変化材料を記録層として情報を記録する情報記録再生装置に適用可能であり、産業上のメリットは多大である。
【符号の説明】
【０１８７】
１１，１３： 電極層（半導体層）、 １２： 記録層、 １２Ａ： 第１化合物、 １２Ｂ： 第２化合物、 １４： メタル層、 ２０，２４，３０，４１： 半導体基板、２１： 電極層（金属層）、 ２２，４４： 記録材料層、 ２３： 保護層、 ２５： プローブ、 ２６，２７： マルチプレクスドライバ、 ２８： ドライバ、 ２９： 記録ビット、 ３１： ワード線ドライバ＆デコーダ、 ３２： ビット線ドライバ＆デコーダ＆読み出し回路、 ３３： メモリセル、 ３４： ダイオード、 ４２： 拡散層、 ４３： ゲート絶縁層、 ４５： コントロールゲート電極、 ５０： ＸＹスキャナー。
【特許請求の範囲】
【請求項１】
第１の電極層と、第２の電極層と、前記第１の電極層と前記第２の電極層との間にある記録層と、前記第１及び第２の電極層間に電圧を印加して前記記録層の抵抗を変化させて情報を記録する手段とを具備し、前記第１及び第２の電極層は、P型或いはn型キャリアーがドープされたIV族或いはIII-V族の半導体から構成されることを特徴とする情報記録再生装置。
【請求項２】
前記半導体は、Si、SiC、SiGe、Ge、GaN、DLC或いはダイヤモンドであることを特徴とする請求項１に記載の情報記録再生装置。
【請求項３】
前記半導体の抵抗率は、前記記録層の最小の抵抗率よりも小さいことを特徴とする請求項１に記載の情報記録再生装置。
【請求項４】
前記記録層は、
i). CoOx, FeOx, MnOx, NiOx, CuOx, TiOx, ZrOx, HfOx, NbOx, TaOx, MoOx, WOx
但し、1≦ｘ≦3である。
ii). ABxOy
但し、Aは、Mg, Ca, Sr, Al, Ga, Sb, Ti, V, Cr, Mn, Fe, Co, Rh, In, Tl, Pb Siのうちの一つ、Bは、Al, Ga, Ti, Ge, Sn, V, Nb, Ta, Cr, Mn, Mo, W, Ir, Osのうちの一つ、0.5≦ｘ≦2.2、2≦ｙ≦5である。
のうちの一つを含むことを特徴とする請求項１に記載の情報記録再生装置。
【請求項５】
前記半導体のキャリアー濃度は、1×1018個/cc以上であることを特徴とする請求項１に記載の情報記録再生装置。
【請求項１】
第１の電極層と、第２の電極層と、前記第１の電極層と前記第２の電極層との間にある記録層と、前記第１及び第２の電極層間に電圧を印加して前記記録層の抵抗を変化させて情報を記録する手段とを具備し、前記第１及び第２の電極層は、P型或いはn型キャリアーがドープされたIV族或いはIII-V族の半導体から構成されることを特徴とする情報記録再生装置。
【請求項２】
前記半導体は、Si、SiC、SiGe、Ge、GaN、DLC或いはダイヤモンドであることを特徴とする請求項１に記載の情報記録再生装置。
【請求項３】
前記半導体の抵抗率は、前記記録層の最小の抵抗率よりも小さいことを特徴とする請求項１に記載の情報記録再生装置。
【請求項４】
前記記録層は、
i). CoOx, FeOx, MnOx, NiOx, CuOx, TiOx, ZrOx, HfOx, NbOx, TaOx, MoOx, WOx
但し、1≦ｘ≦3である。
ii). ABxOy
但し、Aは、Mg, Ca, Sr, Al, Ga, Sb, Ti, V, Cr, Mn, Fe, Co, Rh, In, Tl, Pb Siのうちの一つ、Bは、Al, Ga, Ti, Ge, Sn, V, Nb, Ta, Cr, Mn, Mo, W, Ir, Osのうちの一つ、0.5≦ｘ≦2.2、2≦ｙ≦5である。
のうちの一つを含むことを特徴とする請求項１に記載の情報記録再生装置。
【請求項５】
前記半導体のキャリアー濃度は、1×1018個/cc以上であることを特徴とする請求項１に記載の情報記録再生装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１０−２２５２２６（Ｐ２０１０−２２５２２６Ａ）
【公開日】平成２２年１０月７日（２０１０．１０．７）
【国際特許分類】
【出願番号】特願２００９−７０８３５（Ｐ２００９−７０８３５）
【出願日】平成２１年３月２３日（２００９．３．２３）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【公開日】平成２２年１０月７日（２０１０．１０．７）
【国際特許分類】
【出願日】平成２１年３月２３日（２００９．３．２３）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
[ Back to top ]