拡張可能な複数のアンテナパスを用いたビーム形成を用いたＥＨＦ無線通信受信機
予め決定された周波数帯域において複数の信号のビームを受信するように設けられた位相アレイ無線装置を備えたＥＨＦ無線通信受信機に関する。位相アレイ無線装置は、それぞれが複数の着信信号の１つを処理して差動Ｉ／Ｑ出力信号を形成するために設けられた複数のアンテナパスを備え、各アンテナパスは低域周波数変換部及び制御可能な位相シフトを印加するための位相シフティング部を備え、信号合成回路はアンテナパスと接続されて差動Ｉ／Ｑ信号を合成するように設けられる。制御回路は、アンテナパスの位相シフティング部に接続されて制御可能な位相シフトを制御するように設けられる。各アンテナパスにおいて、位相シフティング部は低域周波数変換部からのベースバンド部ダウンストリームであり、制御可能な利得をＩ／Ｑブランチにおいてそれぞれに低域周波数変換された着信信号に適用するために設けられた可変利得増幅器のセットを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は請求項１のプリアンブルに係る極めて高い周波数（ＥＨＦ）受信機に関する。
【背景技術】
【０００２】
極めて高い周波数（ＥＨＦ）は、３０ＧＨｚから３００ＧＨｚの周波数範囲をカバーする最も高い無線周波数帯域である。この帯域以下で演算する複数の無線アプリケーションと比較すると、自由空間パス損失が非常により高い。従って、ビーム形成を用いた複数のアンテナアレイがより長距離を介する送信を実行するために使用される。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】ＩＥＥＥ８０２．１５ ＷＰＡＮ Ｍｉｌｌｉｍｅｔｅｒ ｗａｖｅ ａｌｔｅｒｎａｔｉｖｅ ＰＨＹ ｔａｓｋ ｇｒｏｕｐ ３ｃ（ＴＧ３ｃ）， ｈｔｔｐ：／／ｗｗｗ．ｉｅｅｅ８０２．ｏｒｇ／１５／ｐｕｂ／ＴＧ３ｃ．ｈｔｍｌ．
【非特許文献２】Ｅｃｍａ ＴＣ４８ ｄｒａｆｔ ｓｔａｎｄａｒｄ ｆｏｒ ｈｉｇｈ ｒａｔｅ ６０ ＧＨｚ ＷＰＡＮｓ， Ｅｃｍａ／ＴＣ４８／２００８／１４４， ｈｔｔｐ：／／ｗｗｗ．ｅｃｍａ‐ｉｎｔｅｒｎａｔｉｏｎａｌ．ｏｒｇ／ｐｕｂｌｉｃａｔｉｏｎｓ／ｆｉｌｅｓ／ｄｒａｆｔｓ／ｔｃ４８‐２００８‐１４４．ｐｄｆ．
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＥＨＦ帯域内で、６０ＧＨｚ周辺の７ＧＨｚ帯域は、異なる新生の複数の無線通信アプリケーションが予想される。アンテナパスの数は、異なる複数のアプリケーションに対して異なってもよい。１０メートル（例えば、ＨＤＴＶと高精細度ＤＶＤプレイヤとの間のＨＤＴＶデータの転送など。）までの距離に対して、１６個のアンテナのアレイが必要とされるかもしれない。数メートルまでの距離に対して、Ｎ個のアンテナの数は、受信機において合成される必要があるＮ個のアンテナパスに対応する。パフォーマンスの損失なしに非常に多数のパスを合成させることが課題である。
【０００５】
本発明の目的は、異なる複数のアンテナパス上で受信される複数の信号が、通常は複数の高い周波数において複数の信号を合成する従来の複数の合成方法よりもより小さいパフォーマンス劣化且つより低い電力消費量を用いて合成されるＥＨＦ無線通信受信機を提供することにある。
【課題を解決するための手段】
【０００６】
本発明によれば、この目的は、第１の独立請求項の特徴を示すＥＨＦ無線通信受信機を用いて達成される。
【０００７】
本発明のさらなる目的は、複数の異なるアンテナパス上で受信された複数の信号がより良いパフォーマンスを用いて合成されるＥＨＦ無線通信信号を受信するための方法を提供することにある。
【０００８】
本発明によれば、このさらなる目的が、第２の独立請求項の複数のステップを実行する方法を用いて達成される。
【０００９】
本発明のＥＨＦ無線通信受信機及び方法において、複数のビーム形成演算（位相シフティング及び信号合成）が、低域周波数変換後に実行され、すなわち、これはアナログベースバンドにおいて実行される。このことが、回路の複数の寄生キャパシタンス及び複数の寄生インダクタンスにより減少した損失を考慮して、パフォーマンスを改善することができるということを発見した。さらに、ベースバンドにおいてこれらの複数の演算を実行することが、当該複数の演算が実行されるより低い周波数を考慮して、電力消費量の有利な条件であることが発見される。
【００１０】
本発明のアーキテクチャは、アンテナパスの数に関して拡張可能であるという利点を有する。
【００１１】
本発明のＥＨＦ無線通信受信機及び方法において、位相シフティングが、制御可能な複数の利得を、各アンテナパスの複数のＩ／Ｑブランチにおいてそれぞれ低域周波数変換された複数の着信信号に適用するように設けられた複数の可変利得増幅器のセットを用いて実行される。制御回路が、複数の可変利得増幅器の制御可能な複数の利得を、ビーム形成を実行するために決定された位相シフトがそれぞれのアンテナパスにおけるそれぞれの着信信号に対して印加されるということを用いて、回転行列の複数の係数に比例する複数の値に設定するように設けられる。これには、位相シフトを印加することに加えてそれぞれの着信信号に対して利得を加えることを含んでもよいし、もしくは含まなくてもよい。
【００１２】
より好ましい実施態様において、低域周波数変換部は、１つのステップにおいて着信信号をベースバンドに低域周波数変換するように備えられたダイレクト低域周波数変換部である。
【００１３】
より好ましい実施態様において、位相アレイ無線装置は、相互に同期される複数の位相ロックループ（ＰＬＬ）を備え、各位相ロックループは少なくとも１個のアンテナパスの低域周波数変換部に接続され、そのために局部発振信号を生成することを提供する。そのようなＰＬＬの出力における電圧制御発振器（ＶＣＯ）は、ダイレクト低域周波数変換のために必要とされる複数の差動直交位相信号を提供する直交位相ＶＣＯ（ＱＶＣＯ）である。複数の位相ロックループの使用は、ＰＬＬ位相ノイズに関する仕様を緩和することができるすべてのアンテナパスに対する共通の位相ロックループを用いるという利点を有する。例えば、すべてのアンテナパスがそれ自身のＰＬＬを有する場合は、相関関係のない各ＶＣＯからの複数の位相ノイズ寄与は、位相ノイズにより生じる複数の信号歪みが構成的に合成されないので平均化することができる。
【００１４】
好ましくは、各位相ロックループは、位相ノイズのパフォーマンス及び複数のＬＯバッファリングの要件を電力及び面積消費量と最適にトレードオフするために、少なくとも２個のアンテナパスの低域周波数変換部に接続される。
【００１５】
より好ましい実施態様において、複数の信号リピータが、複数のアンテナパスと異なる複数のアンテナパスの複数の信号が合成される場所との間の距離をブリッジする複数の相互接続配線の２つの部分の間に挿入される。複数の信号リピータはそれぞれ複数の電流増幅器であってもよい。この方法において、多数のアンテナパスを合成することによりチップ上をブリッジされなければならない距離が帯域幅を制限するということが回避される。これらの複数の電流増幅器の低入力インピーダンスのために、複数の接続配線の入力インピーダンス及び寄生キャパシタンスの実数部分により生じる極が、ベースバンド信号の帯域幅を超えて容易に置かれる。結果として、本発明のアーキテクチャは、それが多数のアンテナパスをともに接続することのオーバーヘッドによるパフォーマンス損失なしで多数のアンテナパスへの拡張に適するので、アンテナパスの数に関して拡張可能である。
【００１６】
より好ましい実施態様において、受信機が、６０ＧＨｚ周辺の帯域におけるＡＶ−ＯＦＤＭ通信のために設けられる。
【００１７】
本発明がさらに、以下の記述及び添付図面を用いて説明されるであろう。
【図面の簡単な説明】
【００１８】
【図１】受信機アーキテクチャを図示する。
【図２】チップ上のネットワークの概念を図示する。
【図３】ＬＯバッファリングとミキサとを結合するために使用される変換器を図示する。
【図４】複数の位相シフタ、複数の信号合成器及び複数のベースバンド信号リピータにおいて使用される電流増幅器の簡単化された概略図を示す。
【図５】信号合成の原理を図示する。
【図６】フロアプランの一部を図示する。
【図７】ＲＦ周波数の関数として変換利得をプロットする。
【図８】ベースバンド周波数の関数としてノイズ指数をプロットする。
【図９】周波数の関数と異なる複数のＬＯ振幅に対する関数として利得（左）とノイズ指数（右）をプロットする。
【図１０】電力消費量の分析（ブレイクダウン）を示す。左：チップの複数のシミュレーションに基づいた。右：ＬＯバッファリングを除き同じ。
【図１１】チップの一部のフロアプランを図示する。
【図１２】１２個のアンテナ受信機の一部のフロアプランを図示する。
【発明を実施するための形態】
【００１９】
本発明が特定の実施形態に関して及びある図面を参照して説明されるであろうが、発明はそれに限定されないが、特許請求の範囲だけによって限定される。記載された図面は概略図だけであって限定されない。図面において、いくつかの構成要素の大きさは例示的な目的のために誇張され、同一寸法で描かれないかもしれない。寸法及び相対寸法は必ずしも発明を実施するために実際の縮図には対応しない。
【００２０】
さらに、説明中及び特許請求の範囲における第１、第２、第３の用語及び同等のものが、同じ構成要素の間で区別するために使用されて、必ずしも連続して起こるまたは年代の順番のために使用されるものではない。用語は適切な環境のもとでは相互に交換でき、発明の実施形態がここで説明され図示されたもの以外の他のシーケンスにおいて演算することができる。
【００２１】
さらに、説明中及び特許請求の範囲におけるトップ（ｔｏｐ）、ボトム（ｂｏｔｔｏｍ）、オーバー（ｏｖｅｒ）、アンダー（ｕｎｄｅｒ）の用語及び同等のものが、説明的な目的のために使用されて、必ずしも相対的な位置を説明するために使用されるものではない。そのように用いられた用語は適切な環境のもとでは相互に交換でき、ここで説明された発明の実施形態はここで説明され図示されたもの以外の他の適応例において演算することができる。
【００２２】
特許請求の範囲に用いられた用語“備える（ｃｏｍｐｒｉｓｉｎｇ）”は、その後に挙げられた手段に限定されるように解釈されるべきではなく、それは他の構成要素またはステップを除かない。それは、言及された記載された特徴、整数、ステップまたは構成要素の存在を特定するように解釈されるために必要であるが、１つもしくはそれ以上の他の特徴、整数、ステップまたはそのグループの存在または追加を除かない。従って、“手段Ａ及びＢを備える装置”という表現は構成要素Ａ及びＢだけから構成する装置に限定されるべきではない。本発明に関しては、それは装置の関連した構成要素がＡ及びＢだけであることを意味する。
【００２３】
特に、本発明は、ビーム形成が使用されるＥＨＦ帯域内、好ましくは６０ＧＨｚ周辺帯域内で複数のＲＦ信号を受信するための装置及び方法を提示する。その考えは、アナログベースバンドにおいて複数のビーム形成演算（位相シフティング及び信号合成）を実行することである。ＲＦにおける複数のビーム形成演算と比較すると、ベースバンドにおける複数のビーム形成演算は電力消費量に関してより安価であり、より小さいパフォーマンスの劣化をもたらす。好ましくは、非常に多くの数のアンテナパスの場合には、チップ上でブリッジされなければならない距離の結果としてのパフォーマンスの劣化は、複数の長い配線間において電流増幅器を用いることにより回避される。複数の長い配線の複数の寄生キャパシタンスによる複数の帯域幅制限は、複数の電流増幅器の低入力インピーダンスのために克服される。すなわち、そのインピーダンスの実数部分が、予想された信号帯域幅を超えた相互接続キャパシタンスを有する極を形成する。
【００２４】
複数のビーム形成の演算がベースバンドにおいて実行されるので、好ましくは複数の局部発振器信号を当てにする複数の低域周波数変換ミキサである複数の低域周波数変換回路部が各アンテナ／信号パスにおいて必要とされる。共通の局部発振器信号の分配の問題は、例えば２個のアンテナパスにつき１個のＰＬＬなどの複数の位相ロックループ（複数のＰＬＬ）を使用することにより回避される。異なる複数のＰＬＬは、同一の基準周波数信号を用いて相互に同期される。これは、多数のアンテナパスの場合に必要とされる長距離を介して容易に分配される低周波数信号である。このアプローチは、多数のアンテナパス（チップ上長距離を介して）に対して高周波局部発振器信号の分配を必要とする１個の中心のＰＬＬを使用するよりもより小さいパフォーマンスの劣化をもたらす。
【００２５】
本発明は、これに限定されないが４個のアンテナパスを備えた４０ｎｍＣＭＯＳにおける受信機設計により以下に例示されるであろう。複数のミリ波アプリケーションに対して、使用される複数のＣＭＯＳ技術は９０ｎｍ世代又はそれ以下である。これらの複数の世代のものが、複数のミリ波信号を十分正確に処理できるほど高速である複数のトランジスタを特徴付ける。例示の実施形態においては、４０ｎｍＣＭＯＳが使用される。実施例には、複数のＬＮＡ入力からチャンネル選択のための複数のアナログベースバンドフィルタの出力までの回路を含む。ビーム形成が、アナログベースバンドにおける位相シフティング及び信号合成により実行される。低域周波数変換が１つのステップにおいて実行される（ゼロＩＦ）。
【００２６】
異なる複数の構築ブロックのパフォーマンスは、いわゆるチップ上のネットワークを用いてデジタル的にプログラム可能となっている。３０ｄＢ周辺の変換利得の設定を用いて、受信機チップのノイズ指数は約８．５ｄＢ（それは、周波数に伴いわずかに変化する。）である。受信機チップの電力消費量は３９８ｍＷである。このノイズ指数を用いて且つ複数のアナログベースバンドフィルタ（すなわち、例えば４０ｎｍプロセスにおいてスタンドアロンで設計された可変利得増幅器（ＶＧＡ）とアナログからデジタルへの変換器（ＡＤＣ））の後段にあるアンテナインターフェース及び複数の受信機ブロックの複数の信号劣化を考慮して、次に（２０．５ｄＢの信号対ノイズ比を必要とする）複数のＯＦＤＭキャリア上でＱＡＭ１６変調を用いて、完全な受信機は、ＡＶ−ＯＦＤＭに対する８０２．１５．３ｃ規格において規定された値である−５０ｄＢｍよりも良い感度レベルを有する。ＡＤＣの電力消費量及びＶＧＡに対する評価値を考慮すると、受信機全体では４２２ｍＷを消費する。この消費量からの２７％がＬＯバッファリングに行く。複数のシミュレーションではさらに、このバッファリングの電力消費量が大きな出力スイングを維持する間は７９ｍＷが用いられることが示されている。これが、完全な受信機の電力消費量を３４３ｍＷへともたらす。
【００２７】
提案された発明のアーキテクチャは、アンテナパスの数に関して高い程度のスケーラビリティの受信機を示す。
【００２８】
使用される技術は、４０ｎｍデジタルＣＭＯＳ技術である。それは７つの金属レベル（銅）及び厚いトップアルミニウム層を用いる。
【００２９】
受信機アーキテクチャが、図１に図示される。ＥＨＦ無線通信受信機（１）は、ＥＨＦ範囲内で予め決定された周波数帯域内において複数の着信信号のビームを受信するように設けられた位相アレイ無線装置（２）を備える。当該無線装置（２）は、複数のアンテナパス（３）を備え、各アンテナパスが複数の着信信号（４）のうちの１つを処理して当該着信信号から差動Ｉ／Ｑ出力信号（５）を形成する。各アンテナパスは、着信信号をベースバンドに低域周波数変換するための低域周波数変換部（６）及び制御可能な位相シフトを着信信号に印加するための位相シフティング部（７）を有する複数のＩブランチ及び複数のＱブランチを備える。当該無線（２）はさらに、複数のアンテナパスと接続されて差動位相シフトされた複数のＩ／Ｑ出力信号を合成された差動Ｉ／Ｑ信号に合成するように設けられた信号合成回路（８）と、複数のアンテナパスの位相シフティング部と接続されて制御可能な位相シフトを制御するように設けられた制御回路（９）とを備える。位相シフティング部は、制御可能な複数の利得を、複数のＩ／Ｑブランチにおいてそれぞれ低域周波数変換された複数の着信信号に適用するように設けられた複数の可変利得増幅器のセット（１０）を備える。受信機アーキテクチャは、ダイレクト低域周波数変換を使用する。ビーム形成は、アナログベースバンド部において低域周波数変換後に実行され、ここで着信信号が差動Ｉ／Ｑフォーマットで構成している。もしこの演算をＲＦにおいて実行するならば、その時は最初にＩ／Ｑ信号が生成される必要があり、例えば直交位相全通過フィルタなどの追加の回路が必要となる。
【００３０】
位相シフティングが、必要とされる位相シフト
【数１】
の適切な複数の正弦波及び複数の余弦波を用いてＩ信号及びＱ信号（５）を乗算することにより実行され、結果として新しい位相シフトされたＩ値及びＱ値を得る。実際、位相シフティング後のＩ値及びＱ値をＩ’及びＱ’と表示し、それらは元のＩ値とＱ値と次式のように関連付けられる。すなわち、
【００３１】
【数２】
【００３２】
この演算は、すべてのアンテナパス（３）の任意のＩベースバンド信号及びＱベースバンド信号（５）に適用される。デジタル的に制御可能な利得を有する複数の増幅器（１０）を用いて実行される。位相シフトのオンチップキャリブレーションもまた提供される。複数の低域周波数変換ミキサの出力が電流であるので複数の可変利得増幅器は複数の電流増幅器として実装される。さらに、このポイントにおいて信号強度を増加させるためにいくつかの追加の利得を加えることができる。これが、式（１）における共通のスケールファクタＡを導入することにより実施される。
【００３３】
【数３】
【００３４】
これが回転行列の形式で以下のように書かれる。
【００３５】
【数４】
【００３６】
位相シフティング後、すべての新しいＱ’信号と同時にすべての新しいＩ’信号が合計される（８）。この総和が電流領域において実行される（複数の電流の総和）。そのような総和は、複数の電圧の総和よりもより線形に行うことが可能である。
【００３７】
アナログベースバンドにおけるビーム形成は、ＲＦにおける複数のビーム形成演算（位相シフティング及び総和）と比較すると、特に多数のアンテナパスに対して複数の利点を有する。実際、多数のアンテナパスに対して、位相シフトされた複数の信号間の距離（この位相シフトがどのように行われようとも）と合成された１個又は複数の出力は不可避的に大きい。複数の高周波においてこの距離をブリッジすることは、複数の高周波において演算するいくつかの信号リピータを必要として多くの電力を消費するかもしれない長い複数の伝送配線を駆動させる必要がある場合には、損失が多く、及び／又は電力を必要とする可能性がある。さらに、そのような複数のリピータは、プロセス許容範囲及び／又は小さい複数の寄生により周波数においてシフトされる通過帯域を有することができる複数の共振負荷を使用する。このことが損失を生じさせる可能性がある。
【００３８】
ＲＦにおける位相シフティングと比較すると、ベースバンド位相シフティングは、よりロバスト性が高く、よりコンパクトである。実際、ベースバンドにおいて、複数のバルキーインダクタ又は複数の伝送配線を用いた複数の共振回路の必要はない。さらに、相互接続から及び異なる複数の構成要素からの複数の寄生に関する複数のモデリング誤差は、大した役割を果たさない。実際、モデリング／シミュレーションと現実との間の差の数フェムトファラッドは、ベースバンドにおいて無視することができる。これがアナログベースバンド回路のパフォーマンスをミリ波回路よりもより予測可能とさせる。これがまた、ＬＯパスにおける位相シフティングを用いる目的の利点でもある。
【００３９】
アナログベースバンド部が、２個のチャンネルを用いてチャンネル合成する可能性を考慮するために設計された。この目的を達成するために、複数の回路の帯域幅はプログラム可能とされている。
【００４０】
ＰＬＬ位相ノイズに関する仕様を軽減するために、１以上のＰＬＬ（１１）が使用される。全てのアンテナパスがそれ自身のＰＬＬ（１１）を有すると仮定する。その場合において、相関関係のない各ＶＣＯからの複数の位相ノイズ寄与は、位相ノイズにより生じる複数の信号歪みが信号合成において構成的に合成されないので平均化することができる。同様の理由が、すべての複数のＰＬＬに共通である基準周波数からの位相ノイズの高域周波数変換を除き、ＰＬＬにおける他の複数のノイズ源に有効である。しかしながら、６０ＧＨｚのＰＬＬの位相ノイズは、高域周波数変換された基準ノイズにより支配されないので、平均化することがいまだに効果を有し、係数１０×ｌｏｇ１０（Ｎ）（ここで、Ｎはアンテナパスの数である。）を有する位相ノイズの減少をもたらす。
【００４１】
位相ノイズのパフォーマンス及び複数のＬＯバッファリングの要件を、電力及び面積消費量と最適にトレードオフするため、Ｎ個以下のＰＬＬが使用される。受信機チップにおいて、２個のアンテナパス当たり１個のＰＬＬが使用される。４個のアンテナパスは、４０ｎｍＣＭＯＳにおける実施例の実装のフロアプランと対応している２個ずつにグループ化される（図６参照）。チップレイアウト上で２個のアンテナパスがチップのノースにおいてグループ化され（ＲＦｉｎ１を処理するアンテナパス１及びＲＦｉｎ２を処理するアンテナパス２）、チップのサウスにおいて２個がグループ化される（アンテナパス３とアンテナパス４）。以下の複数のセクションにおいて、異なる複数の構築ブロックが簡単に説明されるであろう。
【００４２】
実装された受信機は、ベースバンドにおいて合成される４個のアンテナパスと、２個のベースバンドフィルタ（すなわち、合成されたＩパス及び合成されたＱパスに対して）と、２個のＰＬＬとを有する。アンテナパスｉ（ｉ＝１、…、４）に属する構築ブロックは、末尾にｉを付加する。例えば、ＬＮＡ３は、アンテナパス３における低ノイズ増幅器を意味する。さらに、２個のＰＬＬが（アンテナパス１及びアンテナパス２に属する）ＰＬＬ１２と（アンテナパス３及びアンテナパス４に属する）ＰＬＬ３４と示される。それら２個のＰＬＬの１個の複数の構築ブロックはまたそれぞれに、末尾に１２及び３４が付加される。
【００４３】
異なる複数のアンテナパスに印加される必要とされる位相シフトが、当業者によく知られた複数の方法を用いて最初のステップにおいて決定され、特にＭＡＣ（媒体アクセス制御）層において、その後は物理層に移動される。このことが、非特許文献１及び非特許文献２において説明される。
【００４４】
チップ上のネットワーク．
異なる複数のアナログブロックをプログラムするため且つ変動性の複数の問題を克服するため、チップ上のネットワーク（ＮＯＣ）が実装される。これがマスタスレーブシステムであり、ここでマスタ（３１）はチップ上へ制御をもたらすことができる当該チップの複数のピン（３２）と接続される一方で、大きなアナログ回路のユニットに対応する複数のスレーブノード（３４）が存在する。複数のスレーブノード（３４）が、順番にマスタノード（３１）に接続されるリングの中に置かれる（図２参照）。シリアル通信を用いて、複数のビットが、適切な複数のスレーブノードに伝送される。これらの複数のスレーブノード（３４）は、複数のアナログ回路（３５）と接続される複数の出力配線を有する複数のデジタル回路である。これらの複数配線に対応する複数ビットによる制御が、回路における複数の要件に依存する異なる複数の方法で実装された。時々、デジタルからアナログへの変換器（ＤＡＣ）が使用される。もう１つの可能なデジタル制御の実装は、信号パスにおける異なる複数の並列トランジスタの使用であり、各トランジスタは異なる幅を有する一方で、当該幅は２つの係数を用いてお互いに異なる。
【００４５】
図２において、ＮＯＣが概略的に図示される。６個の接合パッド（３２）だけがＮＯＣのために必要である。すなわち、デジタルＶＤＤ（１．１Ｖ）、グランド、シリアルデータ入力（図２のＤＩＮ）、クロック配線（ＣＬＫ）、リセット（ＲＳＴ）及び転送イネーブル配線（ＴＥ）。複数のデジタルＩ／Ｏパッドは２個以上の追加の接合パッドを必要とする。すなわち、複数のデジタルＩ／Ｏにおいてだけに用いられる２．５Ｖ電力領域に対する電力及びグランド接続。６本の配線が、リング構造において接続される異なる複数のスレーブノード（３４）に分配される。スレーブノードｉは、複数のアナログ回路（３５）への複数のｎｉ個の接続を有する。
【００４６】
マスタ（３１）及び複数のスレーブノード（３４）のレイアウトが、複数のアナログ回路（３５）に対する複数の制御配線であることを意図する複数の名前を持つ複数のビット配線のみならずレイアウトに対する境界ボックスを入力として受け取るデジタル設計フローを用いて生成されている。各スレーブノード（３４）に対して、デジタル合成のはじめにおけるＮＯＣの仕様書の間は予測されなかった追加の複数の制御ビットを許容するために、複数のスペアビットのセットが提供される。
【００４７】
ＮＯＣが提案されたバージョンにおいて、複数のビットだけがチップに入力される。もし望むならば、複数の位相シフタのキャリブレーションに対して実装されるように、例えば複数のシフトレジスタの使用などの他の複数のソリューションを実装することができる（例えば、複数ビットを読み出すこと。）。
【００４８】
複数の位相シフタ、複数の信号合成器及び複数のリピータ．
複数の位相シフタは、可変利得を有する複数の電流増幅器を備える。電流増幅器の同一の概略図が至るところで再使用される。それらは、低入力インピーダンス及び高出力インピーダンスを有する。そのような電流増幅器の入力（ｉｎ＿ａ及びｉｎ＿ｂ）（図４参照）は、コモンゲートステージ（トランジスタＭ１ａ及びトランジスタＭ１ｂ）である。すでに低いコモンゲートステージの入力インピーダンスはさらに、（レジスタＲｆａ及びレジスタＲｆｂを介する）入力において追加のシャントフィードバックにより低減される。出力インピーダンスは、出力におけるカスコードステージの使用により高い。
【００４９】
図５において概略的に図示されるように、電流増幅器の入力の前に、複数の信号の合成又は総和が複数の電流を合計することにより実行される。
【００５０】
図６において、チップのフロアプランの一部が図示される。４個のアンテナからの複数のＲＦ入力信号がノース（８１）とサウス（８２）の２つのサイドを介してチップに入力される。４個の信号パスは、２つのステージにおいて合成される。各ステージは、差動直交位相フォーマットでの２個の信号（＝電流）を合成する。このことは、第１の合成器ステージにおいて、パス１及びパス２からの信号が（ノースにおいて）合成される一方で、チップのサウスにおいてパス３及び４が合成されることを意味する。第２の合成器ステージ（８３）は、第１の合成器ステージから生じるノース及びサウスからの合成された複数の信号を合計する。複数のＲＦ入力と複数のチャンネル選択フィルタに対するベースバンドにおける複数の入力との間には回避できない考慮すべき距離が存在する。フロアプランにおいて、信号パスにおいて回避できない複数の長い相互接続を生じさせるこの距離が、複数のミリ波周波数よりむしろ複数の低周波数においてブリッジされる。これが、電力消費量、面積及びロバスト性に関して複数の利点を持つ。複数の信号がそのステージにおけるベースバンドにおいてであるので、伝送配線モデリングが考慮される必要はない。アナログベースバンド部の帯域幅に関するこの相互接続の寄生キャパシタンスの影響は、複数の電流増幅器の低入力インピーダンスＲｉｎ、ｃｕｒｒｅｎｔ ａｍｐにより最小化される。実際、長い相互接続配線の終端に置かれる電流増幅器の入力における極は、次式により与えられる。
【００５１】
【数５】
【００５２】
これは、Ｒｉｎ、ｃｕｒｒｅｎｔ ａｍｐが低減されると、より高い複数の周波数にシフトする。
【００５３】
複数の信号配線を用いて長距離をブリッジする間、帯域幅をさらに維持するため、複数のベースバンド信号リピータ（８４）が好ましくは、信号パスに挿入される。これらの複数のリピータは好ましくは、低入力インピーダンスを有する複数の電流増幅器である。
【００５４】
第２のリピータの後に第２の合成器ステージ（８３）が存在する。すなわち、チップのノース部及びサウス部からの複数の信号は、電流領域において合計され、次にトランスインピーダンス増幅器（ＴＩＡ）、（８５）に供給される。これが、低入力インピーダンス及び低出力インピーダンスを有する。当該ＴＩＡ（Ｉ＋、Ｉ−、Ｑ＋及びＱ−）の出力における４個の配線は、複数のチャンネル選択フィルタ（８６）に供給される。図６におけるパス１とパス２の合成器は再び、アンテナパスからの信号電流をそれぞれ運ぶ２個の配線がともに接続される入力における電流増幅器である。ノース部及びサウス部からの複数の配線を結合する図６における加算ブロック（８７）はまた、２個の配線をともに接続することにより実装される。このことが、位相シフタの出力とビーム形成回路を越えた複数のアナログベースバンドフィルタとの間の信号パスが、それぞれが長い複数の相互接続配線を用いて接続される３個の電流増幅器を備えることを意味する。この考えは一般化することができ、すなわち３個の電流増幅器に限定されない。電流増幅器の数は、ブリッジされる必要がある距離及び複数の相互接続配線の単位長さあたりの寄生キャパシタンスに依存する。
【００５５】
複数のチャンネル選択フィルタ（８６）は、例えば複数のサレンキーバイカッドに基づいた複数の５次バターワースフィルタである。これらは、スーパーソースフォロアが後に続く低利得差動ペアを備える利得１の複数の増幅器を用いる。カットオフ周波数は、８７５ＭＨｚ及び１７５０ＭＨｚの２つの値を持つことができ、その値は１個のシングルチャンネルを使用するか又は２個のチャンネルがともに合成されるかどうかに依存する。
【００５６】
複数の位相シフタを調整（キャリブレート）（及び／又はデバック）するために、ビルトインセルフテスト（ＢＩＳＴ）ブロックが提供される。キャリブレーションブロックは、位相シフタ及びトランスインピーダンス増幅器のレプリカを含む。キャリブレーションブロックの複数の部分が適切に調整されるとき、その時は同一の複数の設定が信号パスにおいて対応する複数のブロックに対して使用される。
【００５７】
キャリブレーションブロックは、データが読み出されるシフトレジスタを用いる。このことはチップ外にシリアル配線をブリッジすることにより実行される。複数の接合パッドを節約するために、このシリアル配線は、チップ外で発生される他の複数のデジタル信号、すなわち２個のＰＬＬの（当該ＰＬＬの基準周波数の同一の周波数における）複数の分配器出力を用いて多重化される。シフトレジスタに対するクロック及び他の複数の制御信号はＮＯＣから来る。
【００５８】
キャリブレーションブロックにおいて、複数の比較器は、複数の回路のＤＣ動作点を出力するため、このブロックにおける各アナログノードに接続される。各比較器は、デジタル出力を生成した後、シフトレジストに出力する。回路ノード電圧と外部の基準電圧との間で比較が行われる。外部電圧をスイープして比較結果を出力することにより、すべての複数のノードのＤＣ動作点を同時に得ることが可能である。比較器の入力キャパシタンスはまさに小さいインバータのキャパシタンスであって、それ故に信号パスにおいて無視できる。
【００５９】
複数のシミュレーション結果：変換利得．
スペクタ（Ｓｐｅｃｔｒｅ）ＲＦを用いて変換利得のシミュレーションが行われた。このシミュレーションに対して、ノイズ及びミキサが最も高い利得モードで置かれる一方で、（複数の位相シフタから複数のチャンネル選択フィルタの入力までは）いまだに進歩される後に続く回路が、その回路における利得が０ｄＢとなるようにプログラムされた。１個のアンテナパスだけのシミュレーションを行った。図７に結果として生じた変換利得を示す。このシミュレーションに対して、ＬＯ周波数を６１ＧＨｚとした。７００ＭＨｚ周辺に３ｄＢ帯域幅があることに気付く。それは主に、ＬＮＡ利得の非平坦性によるものである。これはさらに、設計において改善されるであろう。このシミュレーションに対して、ＬＯ信号が直接的にミキサ入力に入力され、このセットアップにおける振幅は、１Ｖのシングルエンドのピークトゥピークである。
【００６０】
図８において、対応するノイズ指数が示される。比較として、アーキテクチャの研究からのカスケード分析を用いて、ローパスフィルタ出力後のノイズ指数が８ｄＢであることを発見した。この数字には、アンテナインターフェースにおける４．５ｄＢの損失と、４個のアンテナパスの合成による６ｄＢのノイズ指数減少と位相ノイズの寄与による１ｄＢとが含まれる。もしこれらの複数の影響を補償するならば、私たちの回路レベルの複数のシミュレーションにはないが、私たちは８ｄＢ−４．５ｄＢ＋６ｄＢ−１ｄＢ＝８．５ｄＢのカスケード分析からの値を持つであろう。これは、図８の結果と良く一致する。
【００６１】
この利得設定を用いた入力に言及された３次インターセプトポイントＩＩＰ３は−２８ｄＢｍである。
【００６２】
同様に複数の利得設定を用いて、異なる複数のＬＯ振幅に対する利得とノイズ指数を図９に示す。
【００６３】
電力消費量．
トータルのチップは３９８ｍＷを消費する。これを１つの全体の受信機に対して完了させるため、私たちは、Ｉパス及びＱパスにおける複数のＡＤＣのシミュレーションの値（ＡＤＣ当たり０．８５μＷ／ＭＨｚ）のみならずＩパス及びＱパスにおける複数のＶＧＡの電力消費量に対する評価値（１０ｍＷ×２）を加算する。完全な４個のアンテナ受信機の電力消費量の円グラフが、図１０に示される。ＬＯバッファリングは、バッファにおける第２のステージにおける変換器の間違った大きさのために大部分を消費する。その変換器の大きさを最適化することにより、ＰＬＬ１２及びＰＬＬ３４に対する複数のＬＯバッファの電力消費量はともに４４ｍＷまで減少させることができる。これにより、完全な電力消費量は３４３ｍｗとなる。
【００６４】
複数の位相シフタ及び複数の信号合成器を用いた低域周波数変換はともに４９ｍＷを消費する。これは、ベースバンドビーム形成（位相シフティング及び信号合成）のトータルのコストである。このタイプのビーム形成は、ベースバンドにおける信号合成と合成されたＬＯパスにおける位相シフティングよりもより少ない電力消費量を必要とする。実際、ＬＯパスにおける位相シフティングの使用を除いた同一のＰＬＬ（１個のＰＬＬだけを除き）と同一のＲＦセクションを用いた４個のアンテナ受信機の４５ｎｍ設計から、私たちは、ベースバンド位相シフティングと信号合成とともにほとんど同じ大きさである４個のアンテナパスに対する４６ｍＷの（６０ＧＨｚ周辺）のＬＯパスにおける複数の位相シフタに対する電力消費量を見つける。
【００６５】
フロアプランとレイアウト説明．
図１１において、４０ｎｍＣＭＯＳにおける４個のアンテナ実装のフロアプランが図示される。複数のＲＦ入力が、ノースエッジ（１０１）及びサウスエッジ（１０２）を介してチップ上にもたらされる。複数のベースバンド出力が、チップのイーストサイド（１０３）に位置付けられる。これにより、複数のアナログからデジタルへの変換器及び最終的にはデジタル部を用いてイースト方向にチップを拡張させることを可能となる。チップのウエストのエッジ部（１０４）は、複数のデジタル制御入力（ＮＯＳに対する複数の接続）、ＰＬＬ及びいくつかの他の低周波制御データのための基準周波数入力に対してリザーブされる。
【００６６】
アンテナパス１（１０５）及びアンテナパス２（１０６）の総和は、２個の位相シフタ（１０７）、（１０８）からの出力配線とともに接続することにより実行され、その結果が図１１において“ＲＥＰ０”と称された第１の電流増幅器（１０９）に供給される。
【００６７】
このフロアプランを用いて、ＲＦからベースバンドへの信号フローは、ノース‐サウス方向からイーストへの９０度の屈曲を取らなければならない。この屈曲は、それが４個の信号配線（Ｉ＋、Ｉ−、Ｑ＋、Ｑ−）間においてあまり多くの信号劣化又はアンバランスを生じないように、ＲＦにおいてではなくベースバンドにおいて取られる。
【００６８】
６０ＧＨｚ周辺のＱＶＣＯ（１１０）出力の４つの位相のルーティングは、１個の中心ＰＬＬの代わりに２個のＰＬＬ（１１１）の使用のおかげでより短い。実際の４０ｎｍＣＭＯＳ実装において、ＱＶＣＯ出力と対応するミキサ（１１２）の複数の入力との間の距離は、約３００マイクロメータである。この距離はＬＯバッファリングによりブリッジされる。
【００６９】
このタイプのフロアプランとの組み合わせにおいてここで提案されたアーキテクチャは、チップが２つの異なるサイドからよりうまくコンタクトがとれるように、すべての複数のＲＦ入力が一直線に４つのサイドのうちの１つに位置するように設けられたフロアプランと比較すると、非常に多くの（＞４）アンテナパスに対してより魅力的となる。
【００７０】
フロアプランのより多くのアンテナパスへの拡張が、１２個のアンテナパスに対して図１２に図示されるように、隣り同士に４つのアンテナパスの複数のセットを置くことにより可能となる。４Ｎ個のアンテナパスが存在すると仮定すると、４個のアンテナパスのＮ個のセットに分割される。私たちは、最も左のセット（＝ビーム形成回路を越えた複数のベースバンドフィルタから最も大きい距離にあるセット）がインデックス１を有する一方で、最も右のセット（＝ビーム形成回路を越えた複数のベースバンドフィルタに最も接近するセット）はインデックスＮを有する。複数のセットが以下のように合成される。
【００７１】
複数のセット１、…、Ｎ−１の出力において、私たちは、図１１における複数のリピータ“ＲＥＰ０”と“ＲＥＰ１”と“ＲＥＰ２”と同様の電流増幅器を置く。この電流増幅器は、ｉを１からＮ−１までの範囲のインデックスとする“ＲＥＰ４ｉ”と称される。
【００７２】
電流増幅器ＲＥＰ４１は２つの入力を有する。すなわち、セット１のノースのＲＥＰ２セルとサウスのＲＥＰ２セルの出力である。
【００７３】
セットｉ（ｉ＝２、…、Ｎ）において、セットｉ−１の出力は、セットｉのイーストサイドにルーティングされなければならない。パフォーマンスの多くの損失なしにこの距離をブリッジするため、ＲＥＰ３ｉと称された追加のリピータが提供される。２からＮ−１までの複数のセットに対し、ＲＥＰ３ｉの出力は、３つの電流入力、すなわちＲＥＰ３ｉの出力並びにセットｉのノースのＲＥＰ２セル及びサウスのＲＥＰ２セルの出力を有するＲＥＰ４ｉに供給される。セットＮの出力は、３つの電流入力、すなわちＲＥＰ３Ｎの出力並びにセットＮのノースのＲＥＰ２セル及びサウスのＲＥＰ２セルの出力を有するトランスインピーダンス増幅器（図１１におけるＴＩＡと同様である）である。
【００７４】
いくつかの複数の電流増幅器を縦続接続するとき、縦続接続の帯域幅は１個のシングル電流増幅器の帯域幅よりも小さい。しかしながら、複数のシミュレーションが、このことが２個のチャンネルの合成のために必要とされる１．７５ＧＨｚの帯域幅を得るための問題でないことを示した。
【００７５】
図１２に図示される実装は、複数のリピータ間の相互接続の寄生キャパシタンスにも関わらず高い帯域幅へと導く複数の低入力インピーダンス電流増幅器を用いてベースバンドにおける異なる複数のアンテナパスの複数の信号配線間の相互接続距離をブリッジする間、ベースバンドにおける信号合成を実行する。
【技術分野】
【０００１】
本発明は請求項１のプリアンブルに係る極めて高い周波数（ＥＨＦ）受信機に関する。
【背景技術】
【０００２】
極めて高い周波数（ＥＨＦ）は、３０ＧＨｚから３００ＧＨｚの周波数範囲をカバーする最も高い無線周波数帯域である。この帯域以下で演算する複数の無線アプリケーションと比較すると、自由空間パス損失が非常により高い。従って、ビーム形成を用いた複数のアンテナアレイがより長距離を介する送信を実行するために使用される。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】ＩＥＥＥ８０２．１５ ＷＰＡＮ Ｍｉｌｌｉｍｅｔｅｒ ｗａｖｅ ａｌｔｅｒｎａｔｉｖｅ ＰＨＹ ｔａｓｋ ｇｒｏｕｐ ３ｃ（ＴＧ３ｃ）， ｈｔｔｐ：／／ｗｗｗ．ｉｅｅｅ８０２．ｏｒｇ／１５／ｐｕｂ／ＴＧ３ｃ．ｈｔｍｌ．
【非特許文献２】Ｅｃｍａ ＴＣ４８ ｄｒａｆｔ ｓｔａｎｄａｒｄ ｆｏｒ ｈｉｇｈ ｒａｔｅ ６０ ＧＨｚ ＷＰＡＮｓ， Ｅｃｍａ／ＴＣ４８／２００８／１４４， ｈｔｔｐ：／／ｗｗｗ．ｅｃｍａ‐ｉｎｔｅｒｎａｔｉｏｎａｌ．ｏｒｇ／ｐｕｂｌｉｃａｔｉｏｎｓ／ｆｉｌｅｓ／ｄｒａｆｔｓ／ｔｃ４８‐２００８‐１４４．ｐｄｆ．
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＥＨＦ帯域内で、６０ＧＨｚ周辺の７ＧＨｚ帯域は、異なる新生の複数の無線通信アプリケーションが予想される。アンテナパスの数は、異なる複数のアプリケーションに対して異なってもよい。１０メートル（例えば、ＨＤＴＶと高精細度ＤＶＤプレイヤとの間のＨＤＴＶデータの転送など。）までの距離に対して、１６個のアンテナのアレイが必要とされるかもしれない。数メートルまでの距離に対して、Ｎ個のアンテナの数は、受信機において合成される必要があるＮ個のアンテナパスに対応する。パフォーマンスの損失なしに非常に多数のパスを合成させることが課題である。
【０００５】
本発明の目的は、異なる複数のアンテナパス上で受信される複数の信号が、通常は複数の高い周波数において複数の信号を合成する従来の複数の合成方法よりもより小さいパフォーマンス劣化且つより低い電力消費量を用いて合成されるＥＨＦ無線通信受信機を提供することにある。
【課題を解決するための手段】
【０００６】
本発明によれば、この目的は、第１の独立請求項の特徴を示すＥＨＦ無線通信受信機を用いて達成される。
【０００７】
本発明のさらなる目的は、複数の異なるアンテナパス上で受信された複数の信号がより良いパフォーマンスを用いて合成されるＥＨＦ無線通信信号を受信するための方法を提供することにある。
【０００８】
本発明によれば、このさらなる目的が、第２の独立請求項の複数のステップを実行する方法を用いて達成される。
【０００９】
本発明のＥＨＦ無線通信受信機及び方法において、複数のビーム形成演算（位相シフティング及び信号合成）が、低域周波数変換後に実行され、すなわち、これはアナログベースバンドにおいて実行される。このことが、回路の複数の寄生キャパシタンス及び複数の寄生インダクタンスにより減少した損失を考慮して、パフォーマンスを改善することができるということを発見した。さらに、ベースバンドにおいてこれらの複数の演算を実行することが、当該複数の演算が実行されるより低い周波数を考慮して、電力消費量の有利な条件であることが発見される。
【００１０】
本発明のアーキテクチャは、アンテナパスの数に関して拡張可能であるという利点を有する。
【００１１】
本発明のＥＨＦ無線通信受信機及び方法において、位相シフティングが、制御可能な複数の利得を、各アンテナパスの複数のＩ／Ｑブランチにおいてそれぞれ低域周波数変換された複数の着信信号に適用するように設けられた複数の可変利得増幅器のセットを用いて実行される。制御回路が、複数の可変利得増幅器の制御可能な複数の利得を、ビーム形成を実行するために決定された位相シフトがそれぞれのアンテナパスにおけるそれぞれの着信信号に対して印加されるということを用いて、回転行列の複数の係数に比例する複数の値に設定するように設けられる。これには、位相シフトを印加することに加えてそれぞれの着信信号に対して利得を加えることを含んでもよいし、もしくは含まなくてもよい。
【００１２】
より好ましい実施態様において、低域周波数変換部は、１つのステップにおいて着信信号をベースバンドに低域周波数変換するように備えられたダイレクト低域周波数変換部である。
【００１３】
より好ましい実施態様において、位相アレイ無線装置は、相互に同期される複数の位相ロックループ（ＰＬＬ）を備え、各位相ロックループは少なくとも１個のアンテナパスの低域周波数変換部に接続され、そのために局部発振信号を生成することを提供する。そのようなＰＬＬの出力における電圧制御発振器（ＶＣＯ）は、ダイレクト低域周波数変換のために必要とされる複数の差動直交位相信号を提供する直交位相ＶＣＯ（ＱＶＣＯ）である。複数の位相ロックループの使用は、ＰＬＬ位相ノイズに関する仕様を緩和することができるすべてのアンテナパスに対する共通の位相ロックループを用いるという利点を有する。例えば、すべてのアンテナパスがそれ自身のＰＬＬを有する場合は、相関関係のない各ＶＣＯからの複数の位相ノイズ寄与は、位相ノイズにより生じる複数の信号歪みが構成的に合成されないので平均化することができる。
【００１４】
好ましくは、各位相ロックループは、位相ノイズのパフォーマンス及び複数のＬＯバッファリングの要件を電力及び面積消費量と最適にトレードオフするために、少なくとも２個のアンテナパスの低域周波数変換部に接続される。
【００１５】
より好ましい実施態様において、複数の信号リピータが、複数のアンテナパスと異なる複数のアンテナパスの複数の信号が合成される場所との間の距離をブリッジする複数の相互接続配線の２つの部分の間に挿入される。複数の信号リピータはそれぞれ複数の電流増幅器であってもよい。この方法において、多数のアンテナパスを合成することによりチップ上をブリッジされなければならない距離が帯域幅を制限するということが回避される。これらの複数の電流増幅器の低入力インピーダンスのために、複数の接続配線の入力インピーダンス及び寄生キャパシタンスの実数部分により生じる極が、ベースバンド信号の帯域幅を超えて容易に置かれる。結果として、本発明のアーキテクチャは、それが多数のアンテナパスをともに接続することのオーバーヘッドによるパフォーマンス損失なしで多数のアンテナパスへの拡張に適するので、アンテナパスの数に関して拡張可能である。
【００１６】
より好ましい実施態様において、受信機が、６０ＧＨｚ周辺の帯域におけるＡＶ−ＯＦＤＭ通信のために設けられる。
【００１７】
本発明がさらに、以下の記述及び添付図面を用いて説明されるであろう。
【図面の簡単な説明】
【００１８】
【図１】受信機アーキテクチャを図示する。
【図２】チップ上のネットワークの概念を図示する。
【図３】ＬＯバッファリングとミキサとを結合するために使用される変換器を図示する。
【図４】複数の位相シフタ、複数の信号合成器及び複数のベースバンド信号リピータにおいて使用される電流増幅器の簡単化された概略図を示す。
【図５】信号合成の原理を図示する。
【図６】フロアプランの一部を図示する。
【図７】ＲＦ周波数の関数として変換利得をプロットする。
【図８】ベースバンド周波数の関数としてノイズ指数をプロットする。
【図９】周波数の関数と異なる複数のＬＯ振幅に対する関数として利得（左）とノイズ指数（右）をプロットする。
【図１０】電力消費量の分析（ブレイクダウン）を示す。左：チップの複数のシミュレーションに基づいた。右：ＬＯバッファリングを除き同じ。
【図１１】チップの一部のフロアプランを図示する。
【図１２】１２個のアンテナ受信機の一部のフロアプランを図示する。
【発明を実施するための形態】
【００１９】
本発明が特定の実施形態に関して及びある図面を参照して説明されるであろうが、発明はそれに限定されないが、特許請求の範囲だけによって限定される。記載された図面は概略図だけであって限定されない。図面において、いくつかの構成要素の大きさは例示的な目的のために誇張され、同一寸法で描かれないかもしれない。寸法及び相対寸法は必ずしも発明を実施するために実際の縮図には対応しない。
【００２０】
さらに、説明中及び特許請求の範囲における第１、第２、第３の用語及び同等のものが、同じ構成要素の間で区別するために使用されて、必ずしも連続して起こるまたは年代の順番のために使用されるものではない。用語は適切な環境のもとでは相互に交換でき、発明の実施形態がここで説明され図示されたもの以外の他のシーケンスにおいて演算することができる。
【００２１】
さらに、説明中及び特許請求の範囲におけるトップ（ｔｏｐ）、ボトム（ｂｏｔｔｏｍ）、オーバー（ｏｖｅｒ）、アンダー（ｕｎｄｅｒ）の用語及び同等のものが、説明的な目的のために使用されて、必ずしも相対的な位置を説明するために使用されるものではない。そのように用いられた用語は適切な環境のもとでは相互に交換でき、ここで説明された発明の実施形態はここで説明され図示されたもの以外の他の適応例において演算することができる。
【００２２】
特許請求の範囲に用いられた用語“備える（ｃｏｍｐｒｉｓｉｎｇ）”は、その後に挙げられた手段に限定されるように解釈されるべきではなく、それは他の構成要素またはステップを除かない。それは、言及された記載された特徴、整数、ステップまたは構成要素の存在を特定するように解釈されるために必要であるが、１つもしくはそれ以上の他の特徴、整数、ステップまたはそのグループの存在または追加を除かない。従って、“手段Ａ及びＢを備える装置”という表現は構成要素Ａ及びＢだけから構成する装置に限定されるべきではない。本発明に関しては、それは装置の関連した構成要素がＡ及びＢだけであることを意味する。
【００２３】
特に、本発明は、ビーム形成が使用されるＥＨＦ帯域内、好ましくは６０ＧＨｚ周辺帯域内で複数のＲＦ信号を受信するための装置及び方法を提示する。その考えは、アナログベースバンドにおいて複数のビーム形成演算（位相シフティング及び信号合成）を実行することである。ＲＦにおける複数のビーム形成演算と比較すると、ベースバンドにおける複数のビーム形成演算は電力消費量に関してより安価であり、より小さいパフォーマンスの劣化をもたらす。好ましくは、非常に多くの数のアンテナパスの場合には、チップ上でブリッジされなければならない距離の結果としてのパフォーマンスの劣化は、複数の長い配線間において電流増幅器を用いることにより回避される。複数の長い配線の複数の寄生キャパシタンスによる複数の帯域幅制限は、複数の電流増幅器の低入力インピーダンスのために克服される。すなわち、そのインピーダンスの実数部分が、予想された信号帯域幅を超えた相互接続キャパシタンスを有する極を形成する。
【００２４】
複数のビーム形成の演算がベースバンドにおいて実行されるので、好ましくは複数の局部発振器信号を当てにする複数の低域周波数変換ミキサである複数の低域周波数変換回路部が各アンテナ／信号パスにおいて必要とされる。共通の局部発振器信号の分配の問題は、例えば２個のアンテナパスにつき１個のＰＬＬなどの複数の位相ロックループ（複数のＰＬＬ）を使用することにより回避される。異なる複数のＰＬＬは、同一の基準周波数信号を用いて相互に同期される。これは、多数のアンテナパスの場合に必要とされる長距離を介して容易に分配される低周波数信号である。このアプローチは、多数のアンテナパス（チップ上長距離を介して）に対して高周波局部発振器信号の分配を必要とする１個の中心のＰＬＬを使用するよりもより小さいパフォーマンスの劣化をもたらす。
【００２５】
本発明は、これに限定されないが４個のアンテナパスを備えた４０ｎｍＣＭＯＳにおける受信機設計により以下に例示されるであろう。複数のミリ波アプリケーションに対して、使用される複数のＣＭＯＳ技術は９０ｎｍ世代又はそれ以下である。これらの複数の世代のものが、複数のミリ波信号を十分正確に処理できるほど高速である複数のトランジスタを特徴付ける。例示の実施形態においては、４０ｎｍＣＭＯＳが使用される。実施例には、複数のＬＮＡ入力からチャンネル選択のための複数のアナログベースバンドフィルタの出力までの回路を含む。ビーム形成が、アナログベースバンドにおける位相シフティング及び信号合成により実行される。低域周波数変換が１つのステップにおいて実行される（ゼロＩＦ）。
【００２６】
異なる複数の構築ブロックのパフォーマンスは、いわゆるチップ上のネットワークを用いてデジタル的にプログラム可能となっている。３０ｄＢ周辺の変換利得の設定を用いて、受信機チップのノイズ指数は約８．５ｄＢ（それは、周波数に伴いわずかに変化する。）である。受信機チップの電力消費量は３９８ｍＷである。このノイズ指数を用いて且つ複数のアナログベースバンドフィルタ（すなわち、例えば４０ｎｍプロセスにおいてスタンドアロンで設計された可変利得増幅器（ＶＧＡ）とアナログからデジタルへの変換器（ＡＤＣ））の後段にあるアンテナインターフェース及び複数の受信機ブロックの複数の信号劣化を考慮して、次に（２０．５ｄＢの信号対ノイズ比を必要とする）複数のＯＦＤＭキャリア上でＱＡＭ１６変調を用いて、完全な受信機は、ＡＶ−ＯＦＤＭに対する８０２．１５．３ｃ規格において規定された値である−５０ｄＢｍよりも良い感度レベルを有する。ＡＤＣの電力消費量及びＶＧＡに対する評価値を考慮すると、受信機全体では４２２ｍＷを消費する。この消費量からの２７％がＬＯバッファリングに行く。複数のシミュレーションではさらに、このバッファリングの電力消費量が大きな出力スイングを維持する間は７９ｍＷが用いられることが示されている。これが、完全な受信機の電力消費量を３４３ｍＷへともたらす。
【００２７】
提案された発明のアーキテクチャは、アンテナパスの数に関して高い程度のスケーラビリティの受信機を示す。
【００２８】
使用される技術は、４０ｎｍデジタルＣＭＯＳ技術である。それは７つの金属レベル（銅）及び厚いトップアルミニウム層を用いる。
【００２９】
受信機アーキテクチャが、図１に図示される。ＥＨＦ無線通信受信機（１）は、ＥＨＦ範囲内で予め決定された周波数帯域内において複数の着信信号のビームを受信するように設けられた位相アレイ無線装置（２）を備える。当該無線装置（２）は、複数のアンテナパス（３）を備え、各アンテナパスが複数の着信信号（４）のうちの１つを処理して当該着信信号から差動Ｉ／Ｑ出力信号（５）を形成する。各アンテナパスは、着信信号をベースバンドに低域周波数変換するための低域周波数変換部（６）及び制御可能な位相シフトを着信信号に印加するための位相シフティング部（７）を有する複数のＩブランチ及び複数のＱブランチを備える。当該無線（２）はさらに、複数のアンテナパスと接続されて差動位相シフトされた複数のＩ／Ｑ出力信号を合成された差動Ｉ／Ｑ信号に合成するように設けられた信号合成回路（８）と、複数のアンテナパスの位相シフティング部と接続されて制御可能な位相シフトを制御するように設けられた制御回路（９）とを備える。位相シフティング部は、制御可能な複数の利得を、複数のＩ／Ｑブランチにおいてそれぞれ低域周波数変換された複数の着信信号に適用するように設けられた複数の可変利得増幅器のセット（１０）を備える。受信機アーキテクチャは、ダイレクト低域周波数変換を使用する。ビーム形成は、アナログベースバンド部において低域周波数変換後に実行され、ここで着信信号が差動Ｉ／Ｑフォーマットで構成している。もしこの演算をＲＦにおいて実行するならば、その時は最初にＩ／Ｑ信号が生成される必要があり、例えば直交位相全通過フィルタなどの追加の回路が必要となる。
【００３０】
位相シフティングが、必要とされる位相シフト
【数１】
の適切な複数の正弦波及び複数の余弦波を用いてＩ信号及びＱ信号（５）を乗算することにより実行され、結果として新しい位相シフトされたＩ値及びＱ値を得る。実際、位相シフティング後のＩ値及びＱ値をＩ’及びＱ’と表示し、それらは元のＩ値とＱ値と次式のように関連付けられる。すなわち、
【００３１】
【数２】
【００３２】
この演算は、すべてのアンテナパス（３）の任意のＩベースバンド信号及びＱベースバンド信号（５）に適用される。デジタル的に制御可能な利得を有する複数の増幅器（１０）を用いて実行される。位相シフトのオンチップキャリブレーションもまた提供される。複数の低域周波数変換ミキサの出力が電流であるので複数の可変利得増幅器は複数の電流増幅器として実装される。さらに、このポイントにおいて信号強度を増加させるためにいくつかの追加の利得を加えることができる。これが、式（１）における共通のスケールファクタＡを導入することにより実施される。
【００３３】
【数３】
【００３４】
これが回転行列の形式で以下のように書かれる。
【００３５】
【数４】
【００３６】
位相シフティング後、すべての新しいＱ’信号と同時にすべての新しいＩ’信号が合計される（８）。この総和が電流領域において実行される（複数の電流の総和）。そのような総和は、複数の電圧の総和よりもより線形に行うことが可能である。
【００３７】
アナログベースバンドにおけるビーム形成は、ＲＦにおける複数のビーム形成演算（位相シフティング及び総和）と比較すると、特に多数のアンテナパスに対して複数の利点を有する。実際、多数のアンテナパスに対して、位相シフトされた複数の信号間の距離（この位相シフトがどのように行われようとも）と合成された１個又は複数の出力は不可避的に大きい。複数の高周波においてこの距離をブリッジすることは、複数の高周波において演算するいくつかの信号リピータを必要として多くの電力を消費するかもしれない長い複数の伝送配線を駆動させる必要がある場合には、損失が多く、及び／又は電力を必要とする可能性がある。さらに、そのような複数のリピータは、プロセス許容範囲及び／又は小さい複数の寄生により周波数においてシフトされる通過帯域を有することができる複数の共振負荷を使用する。このことが損失を生じさせる可能性がある。
【００３８】
ＲＦにおける位相シフティングと比較すると、ベースバンド位相シフティングは、よりロバスト性が高く、よりコンパクトである。実際、ベースバンドにおいて、複数のバルキーインダクタ又は複数の伝送配線を用いた複数の共振回路の必要はない。さらに、相互接続から及び異なる複数の構成要素からの複数の寄生に関する複数のモデリング誤差は、大した役割を果たさない。実際、モデリング／シミュレーションと現実との間の差の数フェムトファラッドは、ベースバンドにおいて無視することができる。これがアナログベースバンド回路のパフォーマンスをミリ波回路よりもより予測可能とさせる。これがまた、ＬＯパスにおける位相シフティングを用いる目的の利点でもある。
【００３９】
アナログベースバンド部が、２個のチャンネルを用いてチャンネル合成する可能性を考慮するために設計された。この目的を達成するために、複数の回路の帯域幅はプログラム可能とされている。
【００４０】
ＰＬＬ位相ノイズに関する仕様を軽減するために、１以上のＰＬＬ（１１）が使用される。全てのアンテナパスがそれ自身のＰＬＬ（１１）を有すると仮定する。その場合において、相関関係のない各ＶＣＯからの複数の位相ノイズ寄与は、位相ノイズにより生じる複数の信号歪みが信号合成において構成的に合成されないので平均化することができる。同様の理由が、すべての複数のＰＬＬに共通である基準周波数からの位相ノイズの高域周波数変換を除き、ＰＬＬにおける他の複数のノイズ源に有効である。しかしながら、６０ＧＨｚのＰＬＬの位相ノイズは、高域周波数変換された基準ノイズにより支配されないので、平均化することがいまだに効果を有し、係数１０×ｌｏｇ１０（Ｎ）（ここで、Ｎはアンテナパスの数である。）を有する位相ノイズの減少をもたらす。
【００４１】
位相ノイズのパフォーマンス及び複数のＬＯバッファリングの要件を、電力及び面積消費量と最適にトレードオフするため、Ｎ個以下のＰＬＬが使用される。受信機チップにおいて、２個のアンテナパス当たり１個のＰＬＬが使用される。４個のアンテナパスは、４０ｎｍＣＭＯＳにおける実施例の実装のフロアプランと対応している２個ずつにグループ化される（図６参照）。チップレイアウト上で２個のアンテナパスがチップのノースにおいてグループ化され（ＲＦｉｎ１を処理するアンテナパス１及びＲＦｉｎ２を処理するアンテナパス２）、チップのサウスにおいて２個がグループ化される（アンテナパス３とアンテナパス４）。以下の複数のセクションにおいて、異なる複数の構築ブロックが簡単に説明されるであろう。
【００４２】
実装された受信機は、ベースバンドにおいて合成される４個のアンテナパスと、２個のベースバンドフィルタ（すなわち、合成されたＩパス及び合成されたＱパスに対して）と、２個のＰＬＬとを有する。アンテナパスｉ（ｉ＝１、…、４）に属する構築ブロックは、末尾にｉを付加する。例えば、ＬＮＡ３は、アンテナパス３における低ノイズ増幅器を意味する。さらに、２個のＰＬＬが（アンテナパス１及びアンテナパス２に属する）ＰＬＬ１２と（アンテナパス３及びアンテナパス４に属する）ＰＬＬ３４と示される。それら２個のＰＬＬの１個の複数の構築ブロックはまたそれぞれに、末尾に１２及び３４が付加される。
【００４３】
異なる複数のアンテナパスに印加される必要とされる位相シフトが、当業者によく知られた複数の方法を用いて最初のステップにおいて決定され、特にＭＡＣ（媒体アクセス制御）層において、その後は物理層に移動される。このことが、非特許文献１及び非特許文献２において説明される。
【００４４】
チップ上のネットワーク．
異なる複数のアナログブロックをプログラムするため且つ変動性の複数の問題を克服するため、チップ上のネットワーク（ＮＯＣ）が実装される。これがマスタスレーブシステムであり、ここでマスタ（３１）はチップ上へ制御をもたらすことができる当該チップの複数のピン（３２）と接続される一方で、大きなアナログ回路のユニットに対応する複数のスレーブノード（３４）が存在する。複数のスレーブノード（３４）が、順番にマスタノード（３１）に接続されるリングの中に置かれる（図２参照）。シリアル通信を用いて、複数のビットが、適切な複数のスレーブノードに伝送される。これらの複数のスレーブノード（３４）は、複数のアナログ回路（３５）と接続される複数の出力配線を有する複数のデジタル回路である。これらの複数配線に対応する複数ビットによる制御が、回路における複数の要件に依存する異なる複数の方法で実装された。時々、デジタルからアナログへの変換器（ＤＡＣ）が使用される。もう１つの可能なデジタル制御の実装は、信号パスにおける異なる複数の並列トランジスタの使用であり、各トランジスタは異なる幅を有する一方で、当該幅は２つの係数を用いてお互いに異なる。
【００４５】
図２において、ＮＯＣが概略的に図示される。６個の接合パッド（３２）だけがＮＯＣのために必要である。すなわち、デジタルＶＤＤ（１．１Ｖ）、グランド、シリアルデータ入力（図２のＤＩＮ）、クロック配線（ＣＬＫ）、リセット（ＲＳＴ）及び転送イネーブル配線（ＴＥ）。複数のデジタルＩ／Ｏパッドは２個以上の追加の接合パッドを必要とする。すなわち、複数のデジタルＩ／Ｏにおいてだけに用いられる２．５Ｖ電力領域に対する電力及びグランド接続。６本の配線が、リング構造において接続される異なる複数のスレーブノード（３４）に分配される。スレーブノードｉは、複数のアナログ回路（３５）への複数のｎｉ個の接続を有する。
【００４６】
マスタ（３１）及び複数のスレーブノード（３４）のレイアウトが、複数のアナログ回路（３５）に対する複数の制御配線であることを意図する複数の名前を持つ複数のビット配線のみならずレイアウトに対する境界ボックスを入力として受け取るデジタル設計フローを用いて生成されている。各スレーブノード（３４）に対して、デジタル合成のはじめにおけるＮＯＣの仕様書の間は予測されなかった追加の複数の制御ビットを許容するために、複数のスペアビットのセットが提供される。
【００４７】
ＮＯＣが提案されたバージョンにおいて、複数のビットだけがチップに入力される。もし望むならば、複数の位相シフタのキャリブレーションに対して実装されるように、例えば複数のシフトレジスタの使用などの他の複数のソリューションを実装することができる（例えば、複数ビットを読み出すこと。）。
【００４８】
複数の位相シフタ、複数の信号合成器及び複数のリピータ．
複数の位相シフタは、可変利得を有する複数の電流増幅器を備える。電流増幅器の同一の概略図が至るところで再使用される。それらは、低入力インピーダンス及び高出力インピーダンスを有する。そのような電流増幅器の入力（ｉｎ＿ａ及びｉｎ＿ｂ）（図４参照）は、コモンゲートステージ（トランジスタＭ１ａ及びトランジスタＭ１ｂ）である。すでに低いコモンゲートステージの入力インピーダンスはさらに、（レジスタＲｆａ及びレジスタＲｆｂを介する）入力において追加のシャントフィードバックにより低減される。出力インピーダンスは、出力におけるカスコードステージの使用により高い。
【００４９】
図５において概略的に図示されるように、電流増幅器の入力の前に、複数の信号の合成又は総和が複数の電流を合計することにより実行される。
【００５０】
図６において、チップのフロアプランの一部が図示される。４個のアンテナからの複数のＲＦ入力信号がノース（８１）とサウス（８２）の２つのサイドを介してチップに入力される。４個の信号パスは、２つのステージにおいて合成される。各ステージは、差動直交位相フォーマットでの２個の信号（＝電流）を合成する。このことは、第１の合成器ステージにおいて、パス１及びパス２からの信号が（ノースにおいて）合成される一方で、チップのサウスにおいてパス３及び４が合成されることを意味する。第２の合成器ステージ（８３）は、第１の合成器ステージから生じるノース及びサウスからの合成された複数の信号を合計する。複数のＲＦ入力と複数のチャンネル選択フィルタに対するベースバンドにおける複数の入力との間には回避できない考慮すべき距離が存在する。フロアプランにおいて、信号パスにおいて回避できない複数の長い相互接続を生じさせるこの距離が、複数のミリ波周波数よりむしろ複数の低周波数においてブリッジされる。これが、電力消費量、面積及びロバスト性に関して複数の利点を持つ。複数の信号がそのステージにおけるベースバンドにおいてであるので、伝送配線モデリングが考慮される必要はない。アナログベースバンド部の帯域幅に関するこの相互接続の寄生キャパシタンスの影響は、複数の電流増幅器の低入力インピーダンスＲｉｎ、ｃｕｒｒｅｎｔ ａｍｐにより最小化される。実際、長い相互接続配線の終端に置かれる電流増幅器の入力における極は、次式により与えられる。
【００５１】
【数５】
【００５２】
これは、Ｒｉｎ、ｃｕｒｒｅｎｔ ａｍｐが低減されると、より高い複数の周波数にシフトする。
【００５３】
複数の信号配線を用いて長距離をブリッジする間、帯域幅をさらに維持するため、複数のベースバンド信号リピータ（８４）が好ましくは、信号パスに挿入される。これらの複数のリピータは好ましくは、低入力インピーダンスを有する複数の電流増幅器である。
【００５４】
第２のリピータの後に第２の合成器ステージ（８３）が存在する。すなわち、チップのノース部及びサウス部からの複数の信号は、電流領域において合計され、次にトランスインピーダンス増幅器（ＴＩＡ）、（８５）に供給される。これが、低入力インピーダンス及び低出力インピーダンスを有する。当該ＴＩＡ（Ｉ＋、Ｉ−、Ｑ＋及びＱ−）の出力における４個の配線は、複数のチャンネル選択フィルタ（８６）に供給される。図６におけるパス１とパス２の合成器は再び、アンテナパスからの信号電流をそれぞれ運ぶ２個の配線がともに接続される入力における電流増幅器である。ノース部及びサウス部からの複数の配線を結合する図６における加算ブロック（８７）はまた、２個の配線をともに接続することにより実装される。このことが、位相シフタの出力とビーム形成回路を越えた複数のアナログベースバンドフィルタとの間の信号パスが、それぞれが長い複数の相互接続配線を用いて接続される３個の電流増幅器を備えることを意味する。この考えは一般化することができ、すなわち３個の電流増幅器に限定されない。電流増幅器の数は、ブリッジされる必要がある距離及び複数の相互接続配線の単位長さあたりの寄生キャパシタンスに依存する。
【００５５】
複数のチャンネル選択フィルタ（８６）は、例えば複数のサレンキーバイカッドに基づいた複数の５次バターワースフィルタである。これらは、スーパーソースフォロアが後に続く低利得差動ペアを備える利得１の複数の増幅器を用いる。カットオフ周波数は、８７５ＭＨｚ及び１７５０ＭＨｚの２つの値を持つことができ、その値は１個のシングルチャンネルを使用するか又は２個のチャンネルがともに合成されるかどうかに依存する。
【００５６】
複数の位相シフタを調整（キャリブレート）（及び／又はデバック）するために、ビルトインセルフテスト（ＢＩＳＴ）ブロックが提供される。キャリブレーションブロックは、位相シフタ及びトランスインピーダンス増幅器のレプリカを含む。キャリブレーションブロックの複数の部分が適切に調整されるとき、その時は同一の複数の設定が信号パスにおいて対応する複数のブロックに対して使用される。
【００５７】
キャリブレーションブロックは、データが読み出されるシフトレジスタを用いる。このことはチップ外にシリアル配線をブリッジすることにより実行される。複数の接合パッドを節約するために、このシリアル配線は、チップ外で発生される他の複数のデジタル信号、すなわち２個のＰＬＬの（当該ＰＬＬの基準周波数の同一の周波数における）複数の分配器出力を用いて多重化される。シフトレジスタに対するクロック及び他の複数の制御信号はＮＯＣから来る。
【００５８】
キャリブレーションブロックにおいて、複数の比較器は、複数の回路のＤＣ動作点を出力するため、このブロックにおける各アナログノードに接続される。各比較器は、デジタル出力を生成した後、シフトレジストに出力する。回路ノード電圧と外部の基準電圧との間で比較が行われる。外部電圧をスイープして比較結果を出力することにより、すべての複数のノードのＤＣ動作点を同時に得ることが可能である。比較器の入力キャパシタンスはまさに小さいインバータのキャパシタンスであって、それ故に信号パスにおいて無視できる。
【００５９】
複数のシミュレーション結果：変換利得．
スペクタ（Ｓｐｅｃｔｒｅ）ＲＦを用いて変換利得のシミュレーションが行われた。このシミュレーションに対して、ノイズ及びミキサが最も高い利得モードで置かれる一方で、（複数の位相シフタから複数のチャンネル選択フィルタの入力までは）いまだに進歩される後に続く回路が、その回路における利得が０ｄＢとなるようにプログラムされた。１個のアンテナパスだけのシミュレーションを行った。図７に結果として生じた変換利得を示す。このシミュレーションに対して、ＬＯ周波数を６１ＧＨｚとした。７００ＭＨｚ周辺に３ｄＢ帯域幅があることに気付く。それは主に、ＬＮＡ利得の非平坦性によるものである。これはさらに、設計において改善されるであろう。このシミュレーションに対して、ＬＯ信号が直接的にミキサ入力に入力され、このセットアップにおける振幅は、１Ｖのシングルエンドのピークトゥピークである。
【００６０】
図８において、対応するノイズ指数が示される。比較として、アーキテクチャの研究からのカスケード分析を用いて、ローパスフィルタ出力後のノイズ指数が８ｄＢであることを発見した。この数字には、アンテナインターフェースにおける４．５ｄＢの損失と、４個のアンテナパスの合成による６ｄＢのノイズ指数減少と位相ノイズの寄与による１ｄＢとが含まれる。もしこれらの複数の影響を補償するならば、私たちの回路レベルの複数のシミュレーションにはないが、私たちは８ｄＢ−４．５ｄＢ＋６ｄＢ−１ｄＢ＝８．５ｄＢのカスケード分析からの値を持つであろう。これは、図８の結果と良く一致する。
【００６１】
この利得設定を用いた入力に言及された３次インターセプトポイントＩＩＰ３は−２８ｄＢｍである。
【００６２】
同様に複数の利得設定を用いて、異なる複数のＬＯ振幅に対する利得とノイズ指数を図９に示す。
【００６３】
電力消費量．
トータルのチップは３９８ｍＷを消費する。これを１つの全体の受信機に対して完了させるため、私たちは、Ｉパス及びＱパスにおける複数のＡＤＣのシミュレーションの値（ＡＤＣ当たり０．８５μＷ／ＭＨｚ）のみならずＩパス及びＱパスにおける複数のＶＧＡの電力消費量に対する評価値（１０ｍＷ×２）を加算する。完全な４個のアンテナ受信機の電力消費量の円グラフが、図１０に示される。ＬＯバッファリングは、バッファにおける第２のステージにおける変換器の間違った大きさのために大部分を消費する。その変換器の大きさを最適化することにより、ＰＬＬ１２及びＰＬＬ３４に対する複数のＬＯバッファの電力消費量はともに４４ｍＷまで減少させることができる。これにより、完全な電力消費量は３４３ｍｗとなる。
【００６４】
複数の位相シフタ及び複数の信号合成器を用いた低域周波数変換はともに４９ｍＷを消費する。これは、ベースバンドビーム形成（位相シフティング及び信号合成）のトータルのコストである。このタイプのビーム形成は、ベースバンドにおける信号合成と合成されたＬＯパスにおける位相シフティングよりもより少ない電力消費量を必要とする。実際、ＬＯパスにおける位相シフティングの使用を除いた同一のＰＬＬ（１個のＰＬＬだけを除き）と同一のＲＦセクションを用いた４個のアンテナ受信機の４５ｎｍ設計から、私たちは、ベースバンド位相シフティングと信号合成とともにほとんど同じ大きさである４個のアンテナパスに対する４６ｍＷの（６０ＧＨｚ周辺）のＬＯパスにおける複数の位相シフタに対する電力消費量を見つける。
【００６５】
フロアプランとレイアウト説明．
図１１において、４０ｎｍＣＭＯＳにおける４個のアンテナ実装のフロアプランが図示される。複数のＲＦ入力が、ノースエッジ（１０１）及びサウスエッジ（１０２）を介してチップ上にもたらされる。複数のベースバンド出力が、チップのイーストサイド（１０３）に位置付けられる。これにより、複数のアナログからデジタルへの変換器及び最終的にはデジタル部を用いてイースト方向にチップを拡張させることを可能となる。チップのウエストのエッジ部（１０４）は、複数のデジタル制御入力（ＮＯＳに対する複数の接続）、ＰＬＬ及びいくつかの他の低周波制御データのための基準周波数入力に対してリザーブされる。
【００６６】
アンテナパス１（１０５）及びアンテナパス２（１０６）の総和は、２個の位相シフタ（１０７）、（１０８）からの出力配線とともに接続することにより実行され、その結果が図１１において“ＲＥＰ０”と称された第１の電流増幅器（１０９）に供給される。
【００６７】
このフロアプランを用いて、ＲＦからベースバンドへの信号フローは、ノース‐サウス方向からイーストへの９０度の屈曲を取らなければならない。この屈曲は、それが４個の信号配線（Ｉ＋、Ｉ−、Ｑ＋、Ｑ−）間においてあまり多くの信号劣化又はアンバランスを生じないように、ＲＦにおいてではなくベースバンドにおいて取られる。
【００６８】
６０ＧＨｚ周辺のＱＶＣＯ（１１０）出力の４つの位相のルーティングは、１個の中心ＰＬＬの代わりに２個のＰＬＬ（１１１）の使用のおかげでより短い。実際の４０ｎｍＣＭＯＳ実装において、ＱＶＣＯ出力と対応するミキサ（１１２）の複数の入力との間の距離は、約３００マイクロメータである。この距離はＬＯバッファリングによりブリッジされる。
【００６９】
このタイプのフロアプランとの組み合わせにおいてここで提案されたアーキテクチャは、チップが２つの異なるサイドからよりうまくコンタクトがとれるように、すべての複数のＲＦ入力が一直線に４つのサイドのうちの１つに位置するように設けられたフロアプランと比較すると、非常に多くの（＞４）アンテナパスに対してより魅力的となる。
【００７０】
フロアプランのより多くのアンテナパスへの拡張が、１２個のアンテナパスに対して図１２に図示されるように、隣り同士に４つのアンテナパスの複数のセットを置くことにより可能となる。４Ｎ個のアンテナパスが存在すると仮定すると、４個のアンテナパスのＮ個のセットに分割される。私たちは、最も左のセット（＝ビーム形成回路を越えた複数のベースバンドフィルタから最も大きい距離にあるセット）がインデックス１を有する一方で、最も右のセット（＝ビーム形成回路を越えた複数のベースバンドフィルタに最も接近するセット）はインデックスＮを有する。複数のセットが以下のように合成される。
【００７１】
複数のセット１、…、Ｎ−１の出力において、私たちは、図１１における複数のリピータ“ＲＥＰ０”と“ＲＥＰ１”と“ＲＥＰ２”と同様の電流増幅器を置く。この電流増幅器は、ｉを１からＮ−１までの範囲のインデックスとする“ＲＥＰ４ｉ”と称される。
【００７２】
電流増幅器ＲＥＰ４１は２つの入力を有する。すなわち、セット１のノースのＲＥＰ２セルとサウスのＲＥＰ２セルの出力である。
【００７３】
セットｉ（ｉ＝２、…、Ｎ）において、セットｉ−１の出力は、セットｉのイーストサイドにルーティングされなければならない。パフォーマンスの多くの損失なしにこの距離をブリッジするため、ＲＥＰ３ｉと称された追加のリピータが提供される。２からＮ−１までの複数のセットに対し、ＲＥＰ３ｉの出力は、３つの電流入力、すなわちＲＥＰ３ｉの出力並びにセットｉのノースのＲＥＰ２セル及びサウスのＲＥＰ２セルの出力を有するＲＥＰ４ｉに供給される。セットＮの出力は、３つの電流入力、すなわちＲＥＰ３Ｎの出力並びにセットＮのノースのＲＥＰ２セル及びサウスのＲＥＰ２セルの出力を有するトランスインピーダンス増幅器（図１１におけるＴＩＡと同様である）である。
【００７４】
いくつかの複数の電流増幅器を縦続接続するとき、縦続接続の帯域幅は１個のシングル電流増幅器の帯域幅よりも小さい。しかしながら、複数のシミュレーションが、このことが２個のチャンネルの合成のために必要とされる１．７５ＧＨｚの帯域幅を得るための問題でないことを示した。
【００７５】
図１２に図示される実装は、複数のリピータ間の相互接続の寄生キャパシタンスにも関わらず高い帯域幅へと導く複数の低入力インピーダンス電流増幅器を用いてベースバンドにおける異なる複数のアンテナパスの複数の信号配線間の相互接続距離をブリッジする間、ベースバンドにおける信号合成を実行する。
【特許請求の範囲】
【請求項１】
ＥＨＦ範囲内で予め決定された周波数帯域において複数の着信信号のビームを受信するように設けられた位相アレイ無線装置（２）を備えるＥＨＦ無線通信受信機（１）であって、
前記位相アレイ無線装置は、
それぞれが前記複数の着信信号（４）のうちの１つを処理し、前記複数の着信信号（４）から差動Ｉ／Ｑ出力信号（５）を形成するように設けられた複数のアンテナパス（３）を備え、前記各アンテナパスは、前記着信信号をベースバンドに低域周波数変換するための低域周波数変換部（６）と、前記複数のアンテナパスにより形成された前記複数の差動Ｉ／Ｑ出力信号が相互に同期されるように制御可能な位相シフトを前記各アンテナパスの信号に印加するための位相シフティング部（７）とを有する複数のＩブランチ及び複数のＱブランチを備え、
前記位相アレイ無線装置は、
前記複数のアンテナパスと接続され、前記複数の差動Ｉ／Ｑ出力信号を合成された差動Ｉ／Ｑ信号に合成させるように設けられた信号合成回路（８）と、
前記複数のアンテナパスの前記複数の位相シフティング部に接続され、前記制御可能な位相シフトを制御するように設けられた制御回路（９）とを備えた前記位相アレイ無線装置において、
各アンテナパスにおいて、前記位相シフティング部は、前記低域周波数変換部からのベースバンド部ダウンストリームであり、前記位相シフティング部は、前記複数のＩ／Ｑブランチにおいて複数の制御可能な利得をそれぞれに低域周波数変換された複数の着信信号に適用するように設けられた複数の可変利得増幅器のセット（１０）を備え、
前記制御回路（９）は、前記複数の可変増幅器の前記複数の制御可能な利得を、前記それぞれの着信信号に印加される前記位相シフトから決定される回転行列の複数の係数に設定するように設けられたことを特徴とするＥＨＦ無線通信受信機（１）。
【請求項２】
前記回転行列は、
【数１】
により与えられ、
ここで、ＩとＱは、前記それぞれのアンテナパスの前記複数のＩ／Ｑブランチにおいて前記それぞれに低域周波数変換された着信信号をともに形成する複数の同相信号と複数の直交位相信号であり、
Ｉ’とＱ’は、前記それぞれのアンテナパスの位相シフトされた差動Ｉ／Ｑ出力信号をともに形成する複数の同相信号と複数の直交位相信号であり、
Ａは、前記位相シフトを印加することに加えて前記それぞれの着信信号に利得を可能な限り加算するための共通のスケールファクタであり、
【数２】
は、１つのアンテナパスの前記それぞれの着信信号に印加される前記位相シフトであることを特徴とする請求項１記載のＥＨＦ無線通信受信機（１）。
【請求項３】
前記低域周波数変換部は、１つのステップにおいて前記着信信号をベースバンドに低域周波数変換するように設けられたダイレクト低域周波数変換部であることを特徴とする請求項１又は２に記載のＥＨＦ無線通信受信機（１）。
【請求項４】
前記位相アレイ無線装置は、相互に同期された複数の位相ロックループであって、前記各位相ロックループは、少なくとも１個のアンテナパスの前記低域周波数変換部に接続され、そのために局部発振信号を生成するように設けられることを特徴とする請求項１から３のうちいずれか１つに記載のＥＨＦ無線通信受信機（１）。
【請求項５】
前記各位相ロックループは、少なくとも２個のアンテナパスの前記低域周波数変換部に接続されることを特徴とする請求項４記載のＥＨＦ無線通信受信機（１）。
【請求項６】
前記ベースバンド信号合成回路は、前記複数のアンテナパス間の距離をブリッジする複数の配線の複数の部分の間に複数の信号リピータを備えることを特徴とする請求項１から５のうちいずれか１つに記載のＥＨＦ無線通信受信機（１）。
【請求項７】
前記複数の信号リピータは、複数の電流増幅器であることを特徴とする請求項６記載のＥＨＦ無線通信受信機（１）。
【請求項８】
前記受信機は、６０ＧＨｚ周辺のＡＶ−ＯＦＤＭ通信のために設けられたことを特徴とする請求項１から７のうちいずれか１つに記載のＥＨＦ無線通信受信機（１）。
【請求項９】
ＥＨＦ範囲内で予め決定された周波数帯域において複数の着信信号のビームを受信する方法であって、
前記方法は、
それぞれが前記複数の着信信号のうちの１個を処理し、前記着信信号から差動Ｉ／Ｑ出力信号を形成するように設けられた複数のアンテナパスに前記複数の着信信号を供給するステップと、
前記各着信信号を前記各アンテナパスの複数のＩブランチ及び複数のＱブランチに分割するステップと、
前記複数のＩブランチ及び複数のＱブランチにおける前記各着信信号をベースバンドに低域周波数変換して制御可能な位相シフトを前記複数のＩブランチ及び複数のＱブランチにおける前記各着信信号に印加するステップと、
前記複数のアンテナパスにより形成された前記複数の差動Ｉ／Ｑ出力信号が相互に同期されるように前記複数の制御可能な位相シフトを制御するステップと、
前記複数の差動Ｉ／Ｑ出力信号を合成された差動Ｉ／Ｑ信号に合成するステップと、
を備えた前記方法において、
前記制御可能な位相シフトは、各アンテナパスにおいて、前記着信信号の前記低域周波数変換後に印加され、
前記制御可能な位相シフトは、複数の制御可能な利得を前記複数のＩ／Ｑブランチにおける前記それぞれに低域周波数変換された着信信号に適用することにより印加され、前記複数の制御可能な利得は、前記それぞれの着信信号に印加される前記位相シフトから決定された回転行列の複数の係数に設定されることを特徴とする方法。
【請求項１０】
前記位相シフトを印加するステップは、可変利得増幅器を用いて、前記低域周波数変換された信号に利得を加算するステップを備えることを特徴とする請求項９記載の方法。
【請求項１１】
前記回転行列は、
【数３】
により与えられ、
ここで、ＩとＱは、前記それぞれのアンテナパスの前記複数のＩ／Ｑブランチにおいて前記それぞれに低域周波数変換された着信信号をともに形成する複数の同相信号と複数の直交位相信号であり、
Ｉ’とＱ’は、前記それぞれのアンテナパスの位相シフトされた差動Ｉ／Ｑ出力信号をともに形成する複数の同相信号と複数の直交位相信号であり、
Ａは、前記位相シフトを印加することに加えて前記それぞれの着信信号に利得を可能な限り加算するための共通のスケールファクタであり、
【数４】
は、前記それぞれの着信信号に印加される前記位相シフトであることを特徴とする請求項９又は１０記載の方法。
【請求項１２】
前記低域周波数変換は、１つのステップにおいて実行されることを特徴とする請求項９から１１のうちいずれか１つに記載の方法。
【請求項１３】
差動Ｉ／Ｑフォーマットにおける複数の局部発振信号は、前記複数の着信信号の前記低域周波数変換を実行する各低域周波数変換部に対して生成され、前記複数の局部発振信号は、相互に同期される複数の位相ロックループを用いて生成されることを特徴とする請求項９から１２のうちいずれか１つに記載の方法。
【請求項１４】
前記各位相ロックループは、少なくとも２個のアンテナパスの前記低域周波数変換部に接続されることを特徴とする請求項１３記載の方法。
【請求項１５】
前記方法は、前記複数のアンテナパスそれぞれに印加される前記制御可能な位相シフトを決定する最初のステップを備えることを特徴とする請求項９から１４のうちいずれか１つに記載の方法。
【請求項１】
ＥＨＦ範囲内で予め決定された周波数帯域において複数の着信信号のビームを受信するように設けられた位相アレイ無線装置（２）を備えるＥＨＦ無線通信受信機（１）であって、
前記位相アレイ無線装置は、
それぞれが前記複数の着信信号（４）のうちの１つを処理し、前記複数の着信信号（４）から差動Ｉ／Ｑ出力信号（５）を形成するように設けられた複数のアンテナパス（３）を備え、前記各アンテナパスは、前記着信信号をベースバンドに低域周波数変換するための低域周波数変換部（６）と、前記複数のアンテナパスにより形成された前記複数の差動Ｉ／Ｑ出力信号が相互に同期されるように制御可能な位相シフトを前記各アンテナパスの信号に印加するための位相シフティング部（７）とを有する複数のＩブランチ及び複数のＱブランチを備え、
前記位相アレイ無線装置は、
前記複数のアンテナパスと接続され、前記複数の差動Ｉ／Ｑ出力信号を合成された差動Ｉ／Ｑ信号に合成させるように設けられた信号合成回路（８）と、
前記複数のアンテナパスの前記複数の位相シフティング部に接続され、前記制御可能な位相シフトを制御するように設けられた制御回路（９）とを備えた前記位相アレイ無線装置において、
各アンテナパスにおいて、前記位相シフティング部は、前記低域周波数変換部からのベースバンド部ダウンストリームであり、前記位相シフティング部は、前記複数のＩ／Ｑブランチにおいて複数の制御可能な利得をそれぞれに低域周波数変換された複数の着信信号に適用するように設けられた複数の可変利得増幅器のセット（１０）を備え、
前記制御回路（９）は、前記複数の可変増幅器の前記複数の制御可能な利得を、前記それぞれの着信信号に印加される前記位相シフトから決定される回転行列の複数の係数に設定するように設けられたことを特徴とするＥＨＦ無線通信受信機（１）。
【請求項２】
前記回転行列は、
【数１】
により与えられ、
ここで、ＩとＱは、前記それぞれのアンテナパスの前記複数のＩ／Ｑブランチにおいて前記それぞれに低域周波数変換された着信信号をともに形成する複数の同相信号と複数の直交位相信号であり、
Ｉ’とＱ’は、前記それぞれのアンテナパスの位相シフトされた差動Ｉ／Ｑ出力信号をともに形成する複数の同相信号と複数の直交位相信号であり、
Ａは、前記位相シフトを印加することに加えて前記それぞれの着信信号に利得を可能な限り加算するための共通のスケールファクタであり、
【数２】
は、１つのアンテナパスの前記それぞれの着信信号に印加される前記位相シフトであることを特徴とする請求項１記載のＥＨＦ無線通信受信機（１）。
【請求項３】
前記低域周波数変換部は、１つのステップにおいて前記着信信号をベースバンドに低域周波数変換するように設けられたダイレクト低域周波数変換部であることを特徴とする請求項１又は２に記載のＥＨＦ無線通信受信機（１）。
【請求項４】
前記位相アレイ無線装置は、相互に同期された複数の位相ロックループであって、前記各位相ロックループは、少なくとも１個のアンテナパスの前記低域周波数変換部に接続され、そのために局部発振信号を生成するように設けられることを特徴とする請求項１から３のうちいずれか１つに記載のＥＨＦ無線通信受信機（１）。
【請求項５】
前記各位相ロックループは、少なくとも２個のアンテナパスの前記低域周波数変換部に接続されることを特徴とする請求項４記載のＥＨＦ無線通信受信機（１）。
【請求項６】
前記ベースバンド信号合成回路は、前記複数のアンテナパス間の距離をブリッジする複数の配線の複数の部分の間に複数の信号リピータを備えることを特徴とする請求項１から５のうちいずれか１つに記載のＥＨＦ無線通信受信機（１）。
【請求項７】
前記複数の信号リピータは、複数の電流増幅器であることを特徴とする請求項６記載のＥＨＦ無線通信受信機（１）。
【請求項８】
前記受信機は、６０ＧＨｚ周辺のＡＶ−ＯＦＤＭ通信のために設けられたことを特徴とする請求項１から７のうちいずれか１つに記載のＥＨＦ無線通信受信機（１）。
【請求項９】
ＥＨＦ範囲内で予め決定された周波数帯域において複数の着信信号のビームを受信する方法であって、
前記方法は、
それぞれが前記複数の着信信号のうちの１個を処理し、前記着信信号から差動Ｉ／Ｑ出力信号を形成するように設けられた複数のアンテナパスに前記複数の着信信号を供給するステップと、
前記各着信信号を前記各アンテナパスの複数のＩブランチ及び複数のＱブランチに分割するステップと、
前記複数のＩブランチ及び複数のＱブランチにおける前記各着信信号をベースバンドに低域周波数変換して制御可能な位相シフトを前記複数のＩブランチ及び複数のＱブランチにおける前記各着信信号に印加するステップと、
前記複数のアンテナパスにより形成された前記複数の差動Ｉ／Ｑ出力信号が相互に同期されるように前記複数の制御可能な位相シフトを制御するステップと、
前記複数の差動Ｉ／Ｑ出力信号を合成された差動Ｉ／Ｑ信号に合成するステップと、
を備えた前記方法において、
前記制御可能な位相シフトは、各アンテナパスにおいて、前記着信信号の前記低域周波数変換後に印加され、
前記制御可能な位相シフトは、複数の制御可能な利得を前記複数のＩ／Ｑブランチにおける前記それぞれに低域周波数変換された着信信号に適用することにより印加され、前記複数の制御可能な利得は、前記それぞれの着信信号に印加される前記位相シフトから決定された回転行列の複数の係数に設定されることを特徴とする方法。
【請求項１０】
前記位相シフトを印加するステップは、可変利得増幅器を用いて、前記低域周波数変換された信号に利得を加算するステップを備えることを特徴とする請求項９記載の方法。
【請求項１１】
前記回転行列は、
【数３】
により与えられ、
ここで、ＩとＱは、前記それぞれのアンテナパスの前記複数のＩ／Ｑブランチにおいて前記それぞれに低域周波数変換された着信信号をともに形成する複数の同相信号と複数の直交位相信号であり、
Ｉ’とＱ’は、前記それぞれのアンテナパスの位相シフトされた差動Ｉ／Ｑ出力信号をともに形成する複数の同相信号と複数の直交位相信号であり、
Ａは、前記位相シフトを印加することに加えて前記それぞれの着信信号に利得を可能な限り加算するための共通のスケールファクタであり、
【数４】
は、前記それぞれの着信信号に印加される前記位相シフトであることを特徴とする請求項９又は１０記載の方法。
【請求項１２】
前記低域周波数変換は、１つのステップにおいて実行されることを特徴とする請求項９から１１のうちいずれか１つに記載の方法。
【請求項１３】
差動Ｉ／Ｑフォーマットにおける複数の局部発振信号は、前記複数の着信信号の前記低域周波数変換を実行する各低域周波数変換部に対して生成され、前記複数の局部発振信号は、相互に同期される複数の位相ロックループを用いて生成されることを特徴とする請求項９から１２のうちいずれか１つに記載の方法。
【請求項１４】
前記各位相ロックループは、少なくとも２個のアンテナパスの前記低域周波数変換部に接続されることを特徴とする請求項１３記載の方法。
【請求項１５】
前記方法は、前記複数のアンテナパスそれぞれに印加される前記制御可能な位相シフトを決定する最初のステップを備えることを特徴とする請求項９から１４のうちいずれか１つに記載の方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公表番号】特表２０１２−５３１１５９（Ｐ２０１２−５３１１５９Ａ）
【公表日】平成２４年１２月６日（２０１２．１２．６）
【国際特許分類】
【出願番号】特願２０１２−５１６７０９（Ｐ２０１２−５１６７０９）
【出願日】平成２２年６月２３日（２０１０．６．２３）
【国際出願番号】ＰＣＴ／ＥＰ２０１０／０５８８８２
【国際公開番号】ＷＯ２０１０／１４９６８９
【国際公開日】平成２２年１２月２９日（２０１０．１２．２９）
【出願人】（５９１０６０８９８）アイメック (302)
【氏名又は名称原語表記】ＩＭＥＣ
【Ｆターム（参考）】
【公表日】平成２４年１２月６日（２０１２．１２．６）
【国際特許分類】
【出願日】平成２２年６月２３日（２０１０．６．２３）
【国際出願番号】ＰＣＴ／ＥＰ２０１０／０５８８８２
【国際公開番号】ＷＯ２０１０／１４９６８９
【国際公開日】平成２２年１２月２９日（２０１０．１２．２９）
【出願人】（５９１０６０８９８）アイメック (302)
【氏名又は名称原語表記】ＩＭＥＣ
【Ｆターム（参考）】
[ Back to top ]