画像データ信号送信装置および画像データ信号伝送システム
【課題】画像データ処理用デバイスの実装状態の相違が、その出力信号の特性に与える影響を抑制することを目的とする。
【解決手段】第1再構成可能デバイス38に構成される特性調整回路48は、ユーザの操作に応じて回路構成を変更し、その出力特性を変更することを可能とする。特性調整回路48は、例えば、バッファアンプを備える。バッファアンプの周辺素子の接続状態、周辺素子の素子定数等を変化させることで、特性調整回路48の信号伝送線40に対する出力特性が調整される。特性調整回路48の各回路構成は、回路構成メモリに記憶される候補データによって規定される。複数の候補データは、バッファアンプの周辺素子について、それぞれ異なる接続状態、素子定数等を規定する。これによって、異なる候補データに基づいて構成される特性調整回路48は、信号伝送線40に対する出力特性が異なったものとなる。
【解決手段】第1再構成可能デバイス38に構成される特性調整回路48は、ユーザの操作に応じて回路構成を変更し、その出力特性を変更することを可能とする。特性調整回路48は、例えば、バッファアンプを備える。バッファアンプの周辺素子の接続状態、周辺素子の素子定数等を変化させることで、特性調整回路48の信号伝送線40に対する出力特性が調整される。特性調整回路48の各回路構成は、回路構成メモリに記憶される候補データによって規定される。複数の候補データは、バッファアンプの周辺素子について、それぞれ異なる接続状態、素子定数等を規定する。これによって、異なる候補データに基づいて構成される特性調整回路48は、信号伝送線40に対する出力特性が異なったものとなる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、画像データ信号送信装置および画像データ信号伝送システムに関する。
【背景技術】
【0002】
コンピュータからプリンタに画像データを送信し、画像を印刷するシステムが広く用いられている。このようなシステムに用いられるコンピュータには、ソフトウエアに基づく画像データ処理を実行する他、画像データ処理用のハードウエアデバイスに処理を実行させるものがある。
【0003】
引用文献1には、画像データ処理用デバイスとしてダイナミックリコンフィギュラブルロジックを用いた画像処理装置につき記載されている。このダイナミックリコンフィギュラブルロジックは、処理速度および消費電力が異なる複数通りの回路を処理の過程に応じて動的に構成する。
【0004】
引用文献2には、画像データ処理用の動的再構成可能デバイスの制御装置について記載されている。この制御装置は、動的再構成可能デバイスが演算処理を実行しているときに構成情報に関するエラーが発生した場合、そのエラーが処理結果に影響しないか否かを判定する。そして、処理結果に影響しない旨の判定をした場合には演算処理を継続する。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2006−50444号公報
【特許文献2】特開2007−293701号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
画像データ処理用デバイスを他の装置と組み合わせて用いる場合、画像データ処理用デバイスに接続される信号伝送線の長さ、形状等が実装状態によって異なり、これに伴って信号伝送線の特性が異なったものとなる。そのため、実装状態の相違が画像データ処理用デバイスの出力信号の特性に影響を与えることがある。
【0007】
本発明は、画像データ処理用デバイスの実装状態の相違が、その出力信号の特性に与える影響を抑制することを目的とする。
【課題を解決するための手段】
【0008】
請求項1に係る本発明は、複数の回路素子と、異なる送信特性で信号伝送線に信号を送信する複数種の信号送信回路のうちいずれかを、前記回路素子を組み合わせて構成する構成手段と、前記複数種の信号送信回路のうちの構成すべき回路についての指示を受ける指示受け手段と、前記構成手段が前記指示受け手段が受けた指示に従って構成した信号送信回路に、画像データ信号を送信させる信号送信手段と、を備えることを特徴とする画像データ信号送信装置である。
【0009】
請求項2に係る本発明は、複数の回路素子と、異なる送信特性で信号伝送線に信号を送信する複数種の信号送信回路のうちいずれかを、前記回路素子を組み合わせて構成する構成手段と、前記構成手段によって構成された信号送信回路に信号を送信させる信号送信手段と、を備え、前記信号送信手段は、前記構成手段によって構成された信号送信回路に前記信号伝送線を介して接続先装置に対して試験信号を送信させ、前記構成手段は、前記試験信号の品質が良好である旨の応答が前記接続先装置から得られないときは、前記試験信号を送信した信号送信回路とは異なる別の信号送信回路を構成し、前記信号送信手段は、当該別の信号送信回路に前記接続先装置に対して再び前記試験信号を送信させ、前記構成手段は、前記試験信号の品質が良好である旨の応答を前記接続先装置から得たときは、その応答を得たときに構成されている信号送信回路を画像データ信号用送信回路として決定し、前記信号送信手段は、前記画像データ信号用送信回路に前記接続先装置に対して画像データ信号を送信させることを特徴とする画像データ信号送信装置である。
【0010】
請求項3に係る本発明は、前記複数種の信号送信回路は、前記信号伝送線に対する出力インピーダンスが互いに異なることを特徴とする請求項1または請求項2に記載の画像データ信号送信装置である。
【0011】
請求項4に係る本発明は、信号伝送線に信号を送信する送信装置と、前記送信装置から送信された信号を前記信号伝送線を介して受信する受信装置と、を備え、前記送信装置は、複数の回路素子と、異なる送信特性で前記信号伝送線に信号を送信する複数種の信号送信回路のうちいずれかを、前記回路素子を組み合わせて構成する構成手段と、前記構成手段によって構成された信号送信回路に信号を送信させる信号送信手段と、を備え、前記信号送信手段は、前記構成手段によって構成された信号送信回路に前記信号伝送線を介して前記受信装置に対して試験信号を送信させ、前記構成手段は、前記試験信号の品質が良好である旨の応答が前記受信装置から得られないときは、前記試験信号を送信した信号送信回路とは異なる別の信号送信回路を構成し、前記信号送信手段は、当該別の信号送信回路に前記接続先装置に対して再び前記試験信号を送信させ、前記構成手段は、前記試験信号の品質が良好である旨の応答を前記受信装置から得たときは、その応答を得たときに構成されている信号送信回路を画像データ信号用送信回路として決定し、前記信号送信手段は、前記画像データ信号用送信回路に前記受信装置に対して画像データ信号を送信させ、前記受信装置は、前記試験信号を前記信号伝送線を介して受信する試験信号受信手段と、前記試験信号の品質について良否判定を行う良否判定手段と、前記良否判定の結果を示す情報を、前記試験信号に対する応答として前記送信装置に通知する応答情報通知手段と、前記信号伝送線を介して前記画像データ信号を受信する画像データ信号受信手段と、を備えることを特徴とする画像データ信号伝送システムである。
【発明の効果】
【0012】
請求項1に係る発明によれば、画像データ信号送信装置の実装状態の相違が、その送信信号の特性に与える影響を抑制することができる。
【0013】
請求項2に係る発明によれば、画像データ信号送信装置の実装状態の相違が、その送信信号の特性に与える影響を抑制することができる。
【0014】
請求項3に係る本発明によれば、画像データ信号送信装置の実装状態の相違に基づいて、その送信信号の特性が受ける影響が抑制されるよう、信号伝送線に対する出力インピーダンスを変更することができる。
【0015】
請求項4に係る発明によれば、送信装置の実装状態の相違が、その送信信号の特性に与える影響を抑制することができる。
【図面の簡単な説明】
【0016】
【図1】印刷システムの構成例を示す図である。
【図2】第1実施形態に係るプリンタ接続ボードの構成例を示す図である。
【図3】各再構成可能デバイスに構成される回路の例を示す図である。
【図4】候補データによって規定される特性調整回路の例を示す図である。
【図5】抵抗値参照型のデバイスを用いた場合における参照抵抗器の接続例を示す図である。
【図6】第1ボードの具体例を示す図である。
【図7】第2ボードの具体例を示す図である。
【図8】各再構成可能デバイスに構成される回路の例を示す図である。
【図9】キャリブレーション処理において、デバイス制御装置が第1再構成可能デバイスと共に実行する処理、および第2再構成可能デバイスが実行する処理のフローチャートである。
【図10】試験信号の時間波形の例を示す図である。
【図11】段付波形を検出するための信号品質判定回路の例を示す図である。
【図12】図11に示す信号品質判定回路の処理を説明する図である。
【発明を実施するための形態】
【0017】
1.印刷システム
図1に本発明の実施形態に係る印刷システムの構成例を示す。印刷システムは、通信ネットワーク12、通信ネットワーク12に接続された印刷処理コンピュータ10、印刷処理コンピュータ10に接続されたプリンタ24を備える。
【0018】
印刷処理コンピュータ10が備える各装置はデータバス14に接続され、演算処理装置18との間でデータの授受を行う。演算処理装置18は、システムメモリ16に記憶されたプログラムに従い、データバス14から取得したデータに対する演算処理を実行する。
【0019】
印刷処理コンピュータ10が実行する印刷処理について説明する。演算処理装置18は、システムメモリ16に記憶された印刷処理プログラムを実行し、他のコンピュータから通信ネットワーク12および通信インターフェース20を介してページ記述言語で記述されたPDLデータを取得する。そして、取得したPDLデータを各画素の色および各画素の位置座標を表す画像データに変換し、圧縮処理、色空間変換処理等を施してシステムメモリ16に記憶させる。
【0020】
このように、他のコンピュータからPDLデータを取得し画像データに変換する代わりに、画像データを生成するプログラムを演算処理装置18が実行し、それによって生成された画像データを、システムメモリ16に記憶させてもよい。
【0021】
演算処理装置18は、システムメモリ16に記憶されている画像データをプリンタ接続ボード22に出力する。プリンタ接続ボード22は、画像データをプリンタ24の特性に適合したものに変換する印刷前データ処理を施し、処理後の画像データをプリンタ24に出力する。プリンタ24は、印刷処理コンピュータ10から取得した画像データに基づき印刷処理を実行する。
【0022】
2.プリンタ接続ボード
(1)ハードウエア構成
図2に第1実施形態に係るプリンタ接続ボード22の構成例を示す。プリンタ接続ボード22は、印刷前データ処理を分担して実行する第1ボード26および第2ボード28を備える。第1ボード26に実装された第1再構成可能デバイス38と、第2ボード28に実装された第2再構成可能デバイス42とは信号伝送線40によって接続される。信号伝送線40は、第1再構成可能デバイス38と第2再構成可能デバイス42との間で授受されるデータを伝送する。第1再構成可能デバイス38と第2再構成可能デバイス42とを信号伝送線40によって接続することで、2つのデバイスによる処理を合わせた一通りの印刷前データ処理が実行される。なお、信号伝送線40は、各ボードで実行される処理、各ボードのハードウエア構成等に応じた本数のものを設けてもよい。
【0023】
第1ボード26が備えるローカルデータバス30は、インターフェース32を介してデータバス14に接続される。第1ボード26に実装される各デバイスはローカルデータバス30に接続される。第1再構成可能デバイス38は、デバイス制御装置34の制御に基づき、インターフェース32およびローカルデータバス30を介してデータバス14から画像データを取得する。
【0024】
第1再構成可能デバイス38および第2再構成可能デバイス42は、デバイス制御装置34の制御に基づき、画像データに対して印刷前データ処理を施す。第2ボード28にはプリンタ接続コネクタ44が取り付けられる。印刷前データ処理が施された画像データは、プリンタ接続コネクタ44からプリンタ24に出力される。
【0025】
このように、プリンタ接続ボード22を2つのボードに分割して構成することで、プリンタ接続ボード22は、2つのボードを重ねて配置する、2つのボードを同一平面上に配置する等、様々な状態で実装される。これによって、プリンタ接続ボード22の実装上の自由度が高まる。
【0026】
(2)回路構成処理
デバイス制御装置34が、第1再構成可能デバイス38および第2再構成可能デバイス42に対して実行する処理について説明する。第1再構成可能デバイス38および第2再構成可能デバイス42は、複数の回路素子を有し、各回路素子の機能の設定および回路素子間の接続状態を変更することで複数種の回路を構成可能である。デバイス制御装置34は、回路構成メモリ36に記憶されている回路構成データに応じた回路を、第1再構成可能デバイス38および第2再構成可能デバイス42に構成する。この回路構成処理は、電源電力供給等の起動処理が行われたときに実行してもよい。図3に各デバイスに構成される回路の例を示す。図2に示す構成要素と同一の構成要素については同一の符号を付して説明を省略する。
【0027】
デバイス制御装置34は、回路構成メモリ36に記憶されている回路構成データに基づいて、第1再構成可能デバイス38に前段回路46および特性調整回路48を構成し、第2再構成可能デバイス42に後段回路50を構成する。回路構成データに基づいて構成された特性調整回路48は、後述のようにユーザの操作によって構成を変更してもよい。
【0028】
前段回路46および後段回路50は、印刷前データ処理を分担して実行する。すなわち、印刷前データ処理を前段処理と後段処理とに分けたものとし、前段回路46が前段処理を実行し、後段回路50が後段処理を実行する。前段回路46の出力信号は、特性調整回路48および信号伝送線40を介して後段回路50に入力される。ここで、特性調整回路48は、信号伝送線40の伝送特性のばらつきを補償するものであり、詳細については後述する。
【0029】
印刷前データ処理には、処理対象の画像データが圧縮処理後の画像データである場合には、画像データ伸張処理を含ませてもよい。また、処理対象の画像データが示す画像の解像度がプリンタ24の処理に適合していない場合には、解像度変換処理を含ませてもよい。さらに、プリンタ24の処理に適合するよう、予め定められたデータ成分を低減するフィルタ処理、画像の階調特性を調整する階調調整処理、画像の向きを変更する回転処理等を含ませてもよい。
【0030】
デバイス制御装置34は、インターフェース32から取得した画像データを前段回路46に出力する。前段回路46は画像データに対し前段処理を施し、処理後の画像データを特性調整回路48に出力する。特性調整回路48は、信号伝送線40に画像データを出力する。後段回路50は、信号伝送線40によって伝送された画像データに対し後段処理を施す。後段回路50は、プリンタ接続コネクタ44を介してプリンタ24に画像データを出力する。
【0031】
(3)プリンタ接続ボードの実装および特性調整回路
図2のプリンタ接続ボード22は、次のように印刷処理コンピュータ10に実装してもよい。例えば、印刷処理コンピュータ10のデータバス14に周辺機器ボード接続用のスロットが設けられている場合には、第1ボード26のインターフェース32をスロットに接続しつつ、第1ボード26を印刷処理コンピュータ10に固定する。そして、第2ボード28を第1ボード26に重ねて固定し、第1ボード26を介して第2ボード28を印刷処理コンピュータ10に固定する。
【0032】
印刷処理コンピュータ10に、複数の周辺機器ボードを厚み方向に平行に連ねて配置する空間が設けられ、このような配置がなされるようスロットが配列されている場合には、第1ボード26に第2ボード28を重ねる実装態様により、第1ボード26に隣接する空間に第2ボード28を位置させてもよい。
【0033】
しかし、第1ボード26に隣接させて他の周辺機器ボードが配置される場合には、第2ボード28を第1ボード26に重ねて配置することは困難となる。そこで、第1ボード26との間に他の周辺機器ボードを挟む位置に第2ボード28を配置してもよい。この場合、第2ボード28の基板は、第2ボード28が配置される位置に設けられているスロットに電気的絶縁状態を維持して嵌合するよう形成してもよい。そして、そのように形成された第2ボード28をスロットに嵌合させ、そのスロットを第2ボード26を支持する部材として用いてもよい。
【0034】
このように、本実施形態に係るプリンタ接続ボード22では、第1ボード26と第2ボード28とが信号伝送線40を介して接続されているため、他の周辺機器ボードの実装状況に応じて第2ボード28の配置位置を変更してもよい。
【0035】
第1ボード26および第2ボード28の位置関係が異なる場合、信号伝送線40の長さ、形状等が異なったものとなり、信号伝送線40の伝送特性は異なったものとなる。したがって、第1ボード26および第2ボード28の実装状態によっては、第2再構成可能デバイス42で受信される信号の時間波形が予め定められた条件を満たさないことがある。
【0036】
そこで、第1再構成可能デバイス38に構成される特性調整回路48は、ユーザの操作に応じて回路構成を変更し、その出力特性を変更することを可能とする。印刷処理コンピュータ10の演算処理装置18は、特性調整回路48について予め定められた回路構成のうち1つをユーザに選択させる回路選択プログラムを実行する。演算処理装置18は、予め定められた回路構成のうち1つをユーザに選択させる処理として、回路構成メモリ36に記憶されている複数の候補データのうちいずれかをユーザに選択させる処理を実行する。ここで、候補データは、特性調整回路48の構成を規定するものである。
【0037】
特性調整回路48は、例えば、バッファアンプを備える。バッファアンプの周辺素子の接続状態、周辺素子の素子定数等を変化させることで、特性調整回路48の信号伝送線40に対する出力特性が調整される。特性調整回路48の各回路構成は候補データによって規定される。複数の候補データは、バッファアンプの周辺素子について、それぞれ異なる接続状態、素子定数等を規定する。これによって、異なる候補データに基づいて構成される特性調整回路48は、信号伝送線40に対する出力特性が異なったものとなる。
【0038】
演算処理装置18は、選択された候補データを示す情報をデバイス制御装置34に送信する。デバイス制御装置34は、その情報が示す候補データを回路構成メモリ36から読み込み特性調整回路48を構成する。
【0039】
デバイス制御装置34は、候補データに基づき特性調整回路48を構成した後、次の起動処理時等に行われる回路構成処理において同一の回路が構成されるよう、回路構成データを変更してもよい。
【0040】
回路選択プログラムは、信号伝送線40を介して第2再構成可能デバイス42で受信される信号の時間波形を調整する場合に実行してもよい。この場合、ユーザは第2再構成可能デバイス42で受信される信号を測定器等で観測する。そして、回路選択プログラムの実行に伴う操作に基づいて、観測される信号の時間波形が予め定められた条件を満たすよう特性調整回路48を構成する。これによって、第2再構成可能デバイス42で受信される信号の時間波形が予め定められた条件が満たされるよう、特性調整回路48が構成される。
【0041】
なお、回路選択プログラムは、プリンタ接続ボード22の保守点検を行う場合に実行してもよい。例えば、特性調整回路48から出力される信号に異常があるか否かを確認する場合には、回路選択プログラムを実行し、保守点検用に予め定められた回路となるよう特性調整回路48を構成してもよい。
【0042】
(4)候補データによって規定される特性調整回路の例
図4に候補データによって規定される特性調整回路48の例を示す。図4(a)はバッファアンプ52の出力端子と信号伝送線40との間に直列に抵抗器54を接続した回路構成例を示す。図4(b)は、バッファアンプ52の出力端子に画像データ信号伝送線40を接続し、バッファアンプ52の出力端子と電源端子56との間に抵抗器54を接続した回路構成例を示す。図4(c)は、バッファアンプ52の出力端子に画像データ信号伝送線40を接続し、バッファアンプ52の出力端子と接地導体との間に抵抗器54を接続した回路構成例を示す。図4(d)は、バッファアンプ52の出力端子に画像データ信号伝送線40を接続し、バッファアンプ52の出力端子と電源端子56との間およびバッファアンプ52の出力端子と接地導体との間のそれぞれに抵抗器54を接続した構成例を示す。
【0043】
また、図4(a)の回路について、抵抗器54の抵抗値を10Ωとする候補データ、抵抗器54の抵抗値を50Ωとする候補データ、抵抗器54の抵抗値を100Ωとする候補データ、・・・・・、図4(b)の回路について、抵抗器54の抵抗値を10Ωとする候補データ、抵抗器54の抵抗値を50Ωとする候補データ、抵抗器54の抵抗値を100Ωとする候補データ、・・・・・、というように、図4(a)〜(d)に示した回路のそれぞれについて、抵抗器54の抵抗値を異なるものとする複数の候補データを回路構成メモリ36に記憶させておいてもよい。
【0044】
さらに、図4(a)〜(d)に示した回路のそれぞれについて、バッファアンプ52のドライブ性能を異なるものとする複数の候補データを記憶させておいてもよい。ここで、バッファアンプ52のドライブ性能は、バッファアンプ52の出力端子における許容電流等によって規定してもよい。
【0045】
第1再構成可能デバイス38として、抵抗値参照型のデバイスを用いた場合には、次のような候補データを回路構成メモリ36に記憶させておいてもよい。ここで、抵抗値参照型のデバイスとは、図5(a)に示すように、参照抵抗器60の一端を接続する複数(n個)の参照端子58−1〜58−nを有し、特性調整回路48に含まれる抵抗器の抵抗値を、複数の参照端子のうち選択されたものに接続された参照抵抗器60の抵抗値と同一となるよう調整するものである。抵抗値参照型のデバイスには、参照抵抗器60の他端を電源端子等の基準電圧端子62に接続するものと接地導体に接続するもの等があり、図5(a)は基準電圧端子62に接続するものを示している。
【0046】
このようなデバイスを用いる場合には、各参照端子に抵抗値が異なる参照抵抗器60を接続してもよい。そして、図4(a)の回路について、選択する参照端子を参照端子58−1とする候補データ、選択する参照端子を参照端子58−2とする候補データ、・・・・・選択する参照端子を参照端子58−nとする候補データ、さらに、図4(b)の回路について、選択する参照端子を参照端子58−1とする候補データ、選択する参照端子を参照端子58−2とする候補データ、・・・・・選択する参照端子を参照端子58−nとする候補データ、・・・・・というように、図4(a)〜(d)に示した回路のそれぞれについて、選択する参照端子を参照端子58−1〜58−nとするn通りの候補データを回路構成メモリ36に記憶させておいてもよい。
【0047】
さらに、図5(b)に示すように、選択する参照端子58を1つとし、複数の参照抵抗器60のうちいずれか1つの一端をその参照端子58に接続するセレクタスイッチ64を設けた構成を採用してもよい。この場合、ユーザがセレクタスイッチ64を操作することによって1つの参照抵抗器60が選択される。そして、例えば、図4(a)〜(d)の各回路について、参照端子58に接続される参照抵抗器60の抵抗値を参照すべき旨の4通りの候補データを回路構成メモリ36に記憶させる。
【0048】
回路構成メモリ36に記憶された複数の候補データのうちいずれかは、回路選択プログラムの実行により、ユーザの操作によって選択される。異なる候補データが選択されることで、信号伝送線40に対する出力インピーダンスが異なる特性調整回路48が構成される。
【0049】
(5)プリンタ接続ボードの具体例
プリンタ接続ボード22の具体例について説明する。ここでは、処理対象の画像データに対しては、圧縮処理が施されているものとする。図6に第1ボード26の構成を示し図7に第2ボード28の構成を示す。これらの図は、デバイス制御装置34が、回路構成データに応じた回路を構成した後の状態を示す。図2および図3に示す構成要素と同一の構成要素については同一の符号を付してその説明を省略する。
【0050】
FPGA(Field Programmable Gate Array)66は図2の第1再構成可能デバイス38に相当する。バスコネクタ68は、図2のインターフェース32に相当し、バススイッチ70は、図2のローカルデータバス30に相当する。バスコネクタ68は、印刷処理コンピュータ10のデータバス14に設けられたPCI Express等のスロットと嵌合し、FPGA66をデータバス14に接続する。
【0051】
バススイッチ70は、デバイス制御装置34、バスコネクタ68、前段回路46、およびFPGA用メモリ72の相互間のスイッチ接続を行う。例えば、デバイス制御装置34がデータバス14からデータを読み込み、またはデータバス14にデータを出力するときは、バススイッチ70はデバイス制御装置34をバスコネクタ68に接続する。デバイス制御装置34がFPGA用メモリ72にデータを記憶させ、またはFPGA用メモリ72からデータを読み込むときは、バススイッチ70はデバイス制御装置34をFPGA用メモリ72に接続する。デバイス制御装置34が前段回路46にデータを出力するときは、バススイッチ70はデバイス制御装置34を前段回路46に接続する。
【0052】
FPGA用メモリ72は、図2の回路構成メモリ36として機能する他、前段回路46に入力される画像データを記憶させるバッファメモリとして機能する。
【0053】
前段回路46は、画像伸張器74および解像度変換器76を備える。画像伸張器74は、画像データに対して画像データ伸張処理を施し、処理後の画像データを解像度変換器76に出力する。解像度変換器76は、処理対象の画像データの解像度をプリンタ24の処理に合わせて変換し、変換後の画像データを特性調整回路48に出力する。
【0054】
第1ボード間コネクタ78はFPGA66と信号伝送線40とを接続し、第2ボード間コネクタ82は信号伝送線40とFPGA80とを接続する。特性調整回路48は、画像データを第1ボード間コネクタ78、信号伝送線40、および第2ボード間コネクタ82を介してFPGA80に出力する。
【0055】
FPGA80は、図2の第2再構成可能デバイス42に相当する。FPGA80に構成される後段回路50は、フィルタ84、階調調整器86、および回転処理回路88を備える。フィルタ84は、画像データに対しフィルタ処理を施し、処理後の画像データを階調調整器86に出力する。階調調整器86は、画像データの階調をプリンタ24の特性に合わせて調整し、調整後の画像データを回転処理回路88に出力する。回転処理回路88は、用紙に印刷するに当たって画像を回転させる必要がある場合には、画像データに対して回転処理を施し、処理後のデータをプリンタ接続コネクタ44に出力する。回転処理は、各画素に対して座標変換処理を施すことで行われる。そのため、回転処理回路88は、画像データをFPGA用メモリ90に記憶し、記憶されたデータに対して回転処理を実行する。
【0056】
本具体例に係るプリンタ接続ボード22は、処理対象の画像データをバッファメモリとしてのFPGA用メモリ72に記憶させる他、回転処理対象のデータをFPGA用メモリ90に記憶させる。このように、印刷前データ処理を実行するFPGAを2つに分け、FPGA66およびFPGA80にそれぞれの処理に対応したメモリを設けることで、メモリ1つ当たりの入出力情報量が低減される。そのため、1つのメモリを用いる場合に比べて、メモリとFPGAとの間のデータ転送速度が高速化される。
【0057】
3.キャリブレーション処理を実行するプリンタ接続ボード
第1実施形態に係るプリンタ接続ボードでは、ユーザの操作に基いて特性調整回路48が再構成される。ここで説明する第2実施形態に係るプリンタ接続ボードでは、第1ボード26と第2ボード28との間の信号の送受信に基づいて特性調整回路48を構成するキャリブレーション処理によって特性調整回路48を再構成する。なお、第2実施形態に係るプリンタ接続ボードのハードウエア構成は、第1実施形態と同様であるため、以下の説明では図2を援用する。
【0058】
デバイス制御装置34が第1再構成可能デバイス38および第2再構成可能デバイス42に構成する回路を図8に示す。図3に示す構成要素と同一の構成要素については同一の符号を付してその説明を省略する。
【0059】
デバイス制御装置34は、回路構成メモリ36に記憶されている回路構成データに基づいて第1再構成可能デバイス38に前段回路46、特性調整回路48、および試験信号出力回路92を構成し、第2再構成可能デバイス42に後段回路50および信号品質判定回路94を構成する。回路構成データに基づいて構成される特性調整回路48は、予め定められた初期回路となるよう構成される。デバイス制御装置34は、キャリブレーション処理に基づいて特性調整回路48の構成を変更してもよい。さらに、当該変更後の回路と同一の回路が特性調整回路48の初期回路として構成されるよう、回路構成データを変更してもよい。
【0060】
デバイス制御装置34は、キャリブレーション処理に用いる回路として、第1再構成可能デバイス38に試験信号出力回路92を構成し、第2再構成可能デバイス42に信号品質判定回路94を構成する。試験信号出力回路92は特性調整回路48に試験信号を出力し、特性調整回路48から試験信号を送信する。信号品質判定回路94は、第2再構成可能デバイス42で受信された試験信号の良否判定を行う。
【0061】
このように、印刷前データ処理に用いる回路と、キャリブレーション処理に用いる回路とが異なることから、第1再構成可能デバイス38および第2再構成可能デバイス42には、データ処理の過程で動的に回路構成を変更することが可能なDRP(Dynamic reconfigurable Processor)を用いてもよい。この場合、デバイス制御装置34は、キャリブレーション処理を実行するときは、第1再構成可能デバイス38に試験信号出力回路92および特性調整回路48を構成し、第2再構成可能デバイス42に信号品質判定回路94を構成する。そして、印刷前データ処理を実行するときは、試験信号出力回路92に代えて前段回路46を構成し、信号品質判定回路94に代えて後段回路50を構成する。
【0062】
一方、第1再構成可能デバイス38に前段回路46、特性調整回路48、および試験信号出力回路92を共存させて構成し、第2再構成可能デバイス42に後段回路50および信号品質判定回路94を共存させて構成する場合には、回路構成データに基づく回路を構成した後に、その回路構成を保持するFPGA等の通常のコンフィギュラブルデバイスを用いてもよい。
【0063】
図9にキャリブレーション処理において、デバイス制御装置34が第1再構成可能デバイス38と共に実行する処理、および第2再構成可能デバイス42が実行する処理のフローチャートの例を示す。図9のステップS101〜S108は、第1再構成可能デバイス38に関する処理を示し、図9のステップS201〜S204は、第2再構成可能デバイス42に関する処理を示す。
【0064】
キャリブレーション処理は、デバイス制御装置34が回路構成データに基づく回路を構成し、回路構成処理が完了する毎に実行してもよい。
【0065】
また、キャリブレーション処理は、プリンタ接続ボード22が印刷処理コンピュータ10に取り付けられたことが検出されたときに実行してもよい。この場合、印刷処理コンピュータ10の演算処理装置18は、プリンタ接続ボード22がデータバス14に接続されたことを検出すると、キャリブレーション処理を実行すべき旨の指令情報をプリンタ接続ボード22に出力する。
【0066】
さらに、キャリブレーション処理は、ユーザの指示に従って実行してもよい。この場合、印刷処理コンピュータ10の演算処理装置18は、キャリブレーション処理開始の操作をユーザに行わせるプログラムを実行する。演算処理装置18は、ユーザによる操作が行われると、キャリブレーション処理を実行すべき旨の指令情報をプリンタ接続ボード22に出力する。
【0067】
デバイス制御装置34は、回路構成メモリ36に記憶されている複数の候補データのうちいずれか1つを選択し(S101)、選択した候補データに基づき特性調整回路48を構成する(S102)。
【0068】
候補データに基づく特性調整回路48を構成した後、デバイス制御装置34は、試験信号出力回路92に予め定めた試験信号を出力させる。これによって、試験信号は、特性調整回路48および信号伝送線40を介して第2再構成可能デバイス42に送信される(S103)。試験信号としては矩形波信号を用いてもよい。
【0069】
第2再構成可能デバイス42は試験信号を受信する(S201)。第2再構成可能デバイス42に構成された信号品質判定回路94は、試験信号の時間波形が予め定められた条件を満たすか否かに基づき、試験信号の品質の良否判定を行う(S202)。
【0070】
信号品質判定回路94は、試験信号として矩形波信号を用いた場合には、試験信号の立ち上がり時のオーバーシュートレベル、または試験信号の立ち下がり時のアンダーシュートレベルに基づいて試験信号の品質の良否判定を行ってもよい。例えば、図10(a)に示すような矩形波信号が特性調整回路48から出力された場合、第2再構成可能デバイス42では、図10(b)のようにハイレベル値Hを超えるオーバーシュート波形、またはローレベル値Lを下回るアンダーシュート波形が現れることがある。
【0071】
オーバーシュートレベルOLは、立ち上がりピーク値P1から矩形波信号のハイレベル値Hを減じた値として定義し、オーバーシュートレベルOLが予め定められたレベルを超えたときは、試験信号の品質が不良であると判定してもよい。同様に、アンダーシュートレベルULは、矩形波信号のローレベル値Lから立ち下がりピーク値P2を減じた値として定義し、アンダーシュートレベルULが予め定められたレベルを超えたときは、試験信号の品質が不良であると判定してもよい。
【0072】
さらに、図10(c)に示すように、試験信号の立ち上がりの途中において波形が起伏する段付波形が生じたか否かを判定し、段付波形が生じた場合には試験信号の品質が不良であると判定してもよい。
【0073】
図11に段付波形を検出するための信号品質判定回路94の例を示す。サンプルクロック信号生成部96には、第2再構成可能デバイス42で用いられるクロック信号CKが入力される。サンプルクロック信号生成部96は、図12に示すように、等しい時間差で順に立ち上がり時間をずらしたサンプルクロック信号CK0〜CK9をクロック信号CKに基づいて生成し、サンプラ98に出力する。
【0074】
サンプラ98は、図12の最上段に示すような信号伝送線40に伝送される信号の値を、サンプルクロック信号CK0〜CK9の各立ち上がりタイミングで摘出する。そして、各摘出値について、摘出値が予め定めた閾値THを超えるときは値を1とし、摘出値が閾値TH以下であるときは値を0とした判定用摘出値を求める。ここで、閾値THは、矩形波信号のローレベル値Lより大きく、ハイレベル値Lより小さい値とする。図12の最下段に示す値は、サンプルクロック信号CK0〜CK9の立ち上がりタイミングでそれぞれ得られた判定用摘出値D0〜D9の値を示す。図12の例では、判定用摘出値D0〜D9は、順に、0,1,0,0,1,1,1,1,1,1である。
【0075】
サンプラ98は、判定用摘出値を判定部100に出力する。判定部100は、判定用摘出値をD0〜D9の順に参照したときに、判定用摘出値が0から1へと変化し、その後に参照する判定用摘出値が総て1である場合には、段付波形が生じていないものと判定する。他方、判定用摘出値が一度0から1へと変化し、その後再び0に戻り、再び1へと変化する場合には、段付波形が生じており試験信号の品質が不良であると判定する。図12の例では、D1が1を示した後に、D2およびD3が0を示し、その後D4が1を示していることから、信号品質判定回路94は、段付波形が生じており試験信号の品質が不良であると判定する。
【0076】
なお、ここでは、10通りのサンプルクロック信号を用い、10通りの判定用摘出値を生成する例について示したが、サンプルクロック信号の数およびそれに対応して生成される判定用摘出値の数は、試験信号としての矩形波信号の立ち上がり時間に応じて定めてもよい。
【0077】
信号品質判定回路94は、試験信号の品質の良否判定を行った後、試験信号の品質が良好であるか否かを示す応答信号を生成し、信号伝送線40を介して第1再構成可能デバイス38に応答信号を送信する(S203)。信号品質判定回路94は、試験信号の品質が良好である旨の判定をしたか否かを確認し(S204)、試験信号の品質が不良である旨の判定をしたときはステップS201の処理に戻る(S204)。すなわち、第1再構成可能デバイス38から再度送信される試験信号を受信し(S201)、ステップS202およびS203の処理を再度実行する。一方、信号品質判定回路94は、試験信号が良好である旨の判定をしたときは処理を終了する(S204)。
【0078】
デバイス制御装置34は、試験信号出力回路92に試験信号を出力させた後、第1再構成可能デバイス38が信号伝送線40から受信した応答信号を取得する(S104)。そして、応答信号が試験信号の品質が良好である旨を示すか否かを判定する(S105)。
【0079】
デバイス制御装置34は、応答信号が試験信号の品質が良好である旨を示す場合には、直近のステップS102で用いた候補データによって規定される回路が特性調整回路48に対する初期回路となるよう、回路構成データを更新する(S106)。一方、応答信号が試験信号の品質が不良である旨を示す場合には、回路構成メモリ36に記憶されている総ての候補データが用いられたか否かを判定する(S107)。そして、用いられていない候補データがあるときは、先に実行されたステップS101の処理において選択されていない候補データを選択する(S101)。一方、総ての候補データが用いられた旨の判定をしたときは、印刷処理コンピュータ10の演算処理装置18に調整不能情報を送信し(S108)、処理を終了する。
【0080】
試験信号の品質が良好である旨が認識された上でキャリブレーション処理が終了した場合、後段回路50での受信信号の品質を良好にする回路構成が採用されることとなる。この後、この回路を用いて画像データ信号が前段回路46から後段回路50へと送信される。
【0081】
なお、デバイス制御装置34が回路構成データに基づく回路を構成し、回路構成処理が完了する毎にキャリブレーション処理を実行する場合には、初期回路の構成に関わらずキャリブレーション処理が実行されるため、ステップS106の処理を実行しなくてもよい。
【0082】
演算処理装置18は、デバイス制御装置34から調整不能情報を受信したときは、キャリブレーション処理が完了しなかった旨を、印刷処理コンピュータ10に接続されたディスプレイ装置等に表示するプログラムを実行してもよい。
【0083】
また、演算処理装置18は、デバイス制御装置34から調整不能情報を受信したときは、第1実施形態に係る回路選択プログラムを実行し、複数の候補データによって規定される回路構成のうち1つをユーザに選択させる処理を実行してもよい。
【0084】
このような処理によれば、第2再構成可能デバイス42で受信される試験信号の時間波形が予め定められた条件が満たされるよう特性調整回路48が構成される。これによって、印刷前データ処理を実行するときに、信号伝送線40に伝送される画像データ信号の時間波形が予め定められた条件を満たすものとなる。
【符号の説明】
【0085】
10 印刷処理コンピュータ、12 通信ネットワーク、14 データバス、16 システムメモリ、18 演算処理装置、20 通信インターフェース、22 プリンタ接続ボード、24 プリンタ、26 第1ボード、28 第2ボード、30 ローカルデータバス、32 インターフェース、34 デバイス制御装置、36 回路構成メモリ、38 第1再構成可能デバイス、40 信号伝送線、42 第2再構成可能デバイス、44 プリンタ接続コネクタ、46 前段回路、48 特性調整回路、50 後段回路、52 バッファアンプ、54 抵抗器、56 電源端子、58,58−1〜58−n 参照端子、60 参照抵抗器、62 基準電圧端子、64 セレクタスイッチ、66,80 FPGA、68 バスコネクタ、70 バススイッチ、72,90 FPGA用メモリ、74 画像伸張器、76 解像度変換器、78 第1ボード間コネクタ、82 第2ボード間コネクタ、84 フィルタ、86 階調調整器、88 回転処理回路、92 試験信号出力回路、94 信号品質判定回路、96 サンプルクロック信号生成部、98 サンプラ、100 判定部。
【技術分野】
【0001】
本発明は、画像データ信号送信装置および画像データ信号伝送システムに関する。
【背景技術】
【0002】
コンピュータからプリンタに画像データを送信し、画像を印刷するシステムが広く用いられている。このようなシステムに用いられるコンピュータには、ソフトウエアに基づく画像データ処理を実行する他、画像データ処理用のハードウエアデバイスに処理を実行させるものがある。
【0003】
引用文献1には、画像データ処理用デバイスとしてダイナミックリコンフィギュラブルロジックを用いた画像処理装置につき記載されている。このダイナミックリコンフィギュラブルロジックは、処理速度および消費電力が異なる複数通りの回路を処理の過程に応じて動的に構成する。
【0004】
引用文献2には、画像データ処理用の動的再構成可能デバイスの制御装置について記載されている。この制御装置は、動的再構成可能デバイスが演算処理を実行しているときに構成情報に関するエラーが発生した場合、そのエラーが処理結果に影響しないか否かを判定する。そして、処理結果に影響しない旨の判定をした場合には演算処理を継続する。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2006−50444号公報
【特許文献2】特開2007−293701号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
画像データ処理用デバイスを他の装置と組み合わせて用いる場合、画像データ処理用デバイスに接続される信号伝送線の長さ、形状等が実装状態によって異なり、これに伴って信号伝送線の特性が異なったものとなる。そのため、実装状態の相違が画像データ処理用デバイスの出力信号の特性に影響を与えることがある。
【0007】
本発明は、画像データ処理用デバイスの実装状態の相違が、その出力信号の特性に与える影響を抑制することを目的とする。
【課題を解決するための手段】
【0008】
請求項1に係る本発明は、複数の回路素子と、異なる送信特性で信号伝送線に信号を送信する複数種の信号送信回路のうちいずれかを、前記回路素子を組み合わせて構成する構成手段と、前記複数種の信号送信回路のうちの構成すべき回路についての指示を受ける指示受け手段と、前記構成手段が前記指示受け手段が受けた指示に従って構成した信号送信回路に、画像データ信号を送信させる信号送信手段と、を備えることを特徴とする画像データ信号送信装置である。
【0009】
請求項2に係る本発明は、複数の回路素子と、異なる送信特性で信号伝送線に信号を送信する複数種の信号送信回路のうちいずれかを、前記回路素子を組み合わせて構成する構成手段と、前記構成手段によって構成された信号送信回路に信号を送信させる信号送信手段と、を備え、前記信号送信手段は、前記構成手段によって構成された信号送信回路に前記信号伝送線を介して接続先装置に対して試験信号を送信させ、前記構成手段は、前記試験信号の品質が良好である旨の応答が前記接続先装置から得られないときは、前記試験信号を送信した信号送信回路とは異なる別の信号送信回路を構成し、前記信号送信手段は、当該別の信号送信回路に前記接続先装置に対して再び前記試験信号を送信させ、前記構成手段は、前記試験信号の品質が良好である旨の応答を前記接続先装置から得たときは、その応答を得たときに構成されている信号送信回路を画像データ信号用送信回路として決定し、前記信号送信手段は、前記画像データ信号用送信回路に前記接続先装置に対して画像データ信号を送信させることを特徴とする画像データ信号送信装置である。
【0010】
請求項3に係る本発明は、前記複数種の信号送信回路は、前記信号伝送線に対する出力インピーダンスが互いに異なることを特徴とする請求項1または請求項2に記載の画像データ信号送信装置である。
【0011】
請求項4に係る本発明は、信号伝送線に信号を送信する送信装置と、前記送信装置から送信された信号を前記信号伝送線を介して受信する受信装置と、を備え、前記送信装置は、複数の回路素子と、異なる送信特性で前記信号伝送線に信号を送信する複数種の信号送信回路のうちいずれかを、前記回路素子を組み合わせて構成する構成手段と、前記構成手段によって構成された信号送信回路に信号を送信させる信号送信手段と、を備え、前記信号送信手段は、前記構成手段によって構成された信号送信回路に前記信号伝送線を介して前記受信装置に対して試験信号を送信させ、前記構成手段は、前記試験信号の品質が良好である旨の応答が前記受信装置から得られないときは、前記試験信号を送信した信号送信回路とは異なる別の信号送信回路を構成し、前記信号送信手段は、当該別の信号送信回路に前記接続先装置に対して再び前記試験信号を送信させ、前記構成手段は、前記試験信号の品質が良好である旨の応答を前記受信装置から得たときは、その応答を得たときに構成されている信号送信回路を画像データ信号用送信回路として決定し、前記信号送信手段は、前記画像データ信号用送信回路に前記受信装置に対して画像データ信号を送信させ、前記受信装置は、前記試験信号を前記信号伝送線を介して受信する試験信号受信手段と、前記試験信号の品質について良否判定を行う良否判定手段と、前記良否判定の結果を示す情報を、前記試験信号に対する応答として前記送信装置に通知する応答情報通知手段と、前記信号伝送線を介して前記画像データ信号を受信する画像データ信号受信手段と、を備えることを特徴とする画像データ信号伝送システムである。
【発明の効果】
【0012】
請求項1に係る発明によれば、画像データ信号送信装置の実装状態の相違が、その送信信号の特性に与える影響を抑制することができる。
【0013】
請求項2に係る発明によれば、画像データ信号送信装置の実装状態の相違が、その送信信号の特性に与える影響を抑制することができる。
【0014】
請求項3に係る本発明によれば、画像データ信号送信装置の実装状態の相違に基づいて、その送信信号の特性が受ける影響が抑制されるよう、信号伝送線に対する出力インピーダンスを変更することができる。
【0015】
請求項4に係る発明によれば、送信装置の実装状態の相違が、その送信信号の特性に与える影響を抑制することができる。
【図面の簡単な説明】
【0016】
【図1】印刷システムの構成例を示す図である。
【図2】第1実施形態に係るプリンタ接続ボードの構成例を示す図である。
【図3】各再構成可能デバイスに構成される回路の例を示す図である。
【図4】候補データによって規定される特性調整回路の例を示す図である。
【図5】抵抗値参照型のデバイスを用いた場合における参照抵抗器の接続例を示す図である。
【図6】第1ボードの具体例を示す図である。
【図7】第2ボードの具体例を示す図である。
【図8】各再構成可能デバイスに構成される回路の例を示す図である。
【図9】キャリブレーション処理において、デバイス制御装置が第1再構成可能デバイスと共に実行する処理、および第2再構成可能デバイスが実行する処理のフローチャートである。
【図10】試験信号の時間波形の例を示す図である。
【図11】段付波形を検出するための信号品質判定回路の例を示す図である。
【図12】図11に示す信号品質判定回路の処理を説明する図である。
【発明を実施するための形態】
【0017】
1.印刷システム
図1に本発明の実施形態に係る印刷システムの構成例を示す。印刷システムは、通信ネットワーク12、通信ネットワーク12に接続された印刷処理コンピュータ10、印刷処理コンピュータ10に接続されたプリンタ24を備える。
【0018】
印刷処理コンピュータ10が備える各装置はデータバス14に接続され、演算処理装置18との間でデータの授受を行う。演算処理装置18は、システムメモリ16に記憶されたプログラムに従い、データバス14から取得したデータに対する演算処理を実行する。
【0019】
印刷処理コンピュータ10が実行する印刷処理について説明する。演算処理装置18は、システムメモリ16に記憶された印刷処理プログラムを実行し、他のコンピュータから通信ネットワーク12および通信インターフェース20を介してページ記述言語で記述されたPDLデータを取得する。そして、取得したPDLデータを各画素の色および各画素の位置座標を表す画像データに変換し、圧縮処理、色空間変換処理等を施してシステムメモリ16に記憶させる。
【0020】
このように、他のコンピュータからPDLデータを取得し画像データに変換する代わりに、画像データを生成するプログラムを演算処理装置18が実行し、それによって生成された画像データを、システムメモリ16に記憶させてもよい。
【0021】
演算処理装置18は、システムメモリ16に記憶されている画像データをプリンタ接続ボード22に出力する。プリンタ接続ボード22は、画像データをプリンタ24の特性に適合したものに変換する印刷前データ処理を施し、処理後の画像データをプリンタ24に出力する。プリンタ24は、印刷処理コンピュータ10から取得した画像データに基づき印刷処理を実行する。
【0022】
2.プリンタ接続ボード
(1)ハードウエア構成
図2に第1実施形態に係るプリンタ接続ボード22の構成例を示す。プリンタ接続ボード22は、印刷前データ処理を分担して実行する第1ボード26および第2ボード28を備える。第1ボード26に実装された第1再構成可能デバイス38と、第2ボード28に実装された第2再構成可能デバイス42とは信号伝送線40によって接続される。信号伝送線40は、第1再構成可能デバイス38と第2再構成可能デバイス42との間で授受されるデータを伝送する。第1再構成可能デバイス38と第2再構成可能デバイス42とを信号伝送線40によって接続することで、2つのデバイスによる処理を合わせた一通りの印刷前データ処理が実行される。なお、信号伝送線40は、各ボードで実行される処理、各ボードのハードウエア構成等に応じた本数のものを設けてもよい。
【0023】
第1ボード26が備えるローカルデータバス30は、インターフェース32を介してデータバス14に接続される。第1ボード26に実装される各デバイスはローカルデータバス30に接続される。第1再構成可能デバイス38は、デバイス制御装置34の制御に基づき、インターフェース32およびローカルデータバス30を介してデータバス14から画像データを取得する。
【0024】
第1再構成可能デバイス38および第2再構成可能デバイス42は、デバイス制御装置34の制御に基づき、画像データに対して印刷前データ処理を施す。第2ボード28にはプリンタ接続コネクタ44が取り付けられる。印刷前データ処理が施された画像データは、プリンタ接続コネクタ44からプリンタ24に出力される。
【0025】
このように、プリンタ接続ボード22を2つのボードに分割して構成することで、プリンタ接続ボード22は、2つのボードを重ねて配置する、2つのボードを同一平面上に配置する等、様々な状態で実装される。これによって、プリンタ接続ボード22の実装上の自由度が高まる。
【0026】
(2)回路構成処理
デバイス制御装置34が、第1再構成可能デバイス38および第2再構成可能デバイス42に対して実行する処理について説明する。第1再構成可能デバイス38および第2再構成可能デバイス42は、複数の回路素子を有し、各回路素子の機能の設定および回路素子間の接続状態を変更することで複数種の回路を構成可能である。デバイス制御装置34は、回路構成メモリ36に記憶されている回路構成データに応じた回路を、第1再構成可能デバイス38および第2再構成可能デバイス42に構成する。この回路構成処理は、電源電力供給等の起動処理が行われたときに実行してもよい。図3に各デバイスに構成される回路の例を示す。図2に示す構成要素と同一の構成要素については同一の符号を付して説明を省略する。
【0027】
デバイス制御装置34は、回路構成メモリ36に記憶されている回路構成データに基づいて、第1再構成可能デバイス38に前段回路46および特性調整回路48を構成し、第2再構成可能デバイス42に後段回路50を構成する。回路構成データに基づいて構成された特性調整回路48は、後述のようにユーザの操作によって構成を変更してもよい。
【0028】
前段回路46および後段回路50は、印刷前データ処理を分担して実行する。すなわち、印刷前データ処理を前段処理と後段処理とに分けたものとし、前段回路46が前段処理を実行し、後段回路50が後段処理を実行する。前段回路46の出力信号は、特性調整回路48および信号伝送線40を介して後段回路50に入力される。ここで、特性調整回路48は、信号伝送線40の伝送特性のばらつきを補償するものであり、詳細については後述する。
【0029】
印刷前データ処理には、処理対象の画像データが圧縮処理後の画像データである場合には、画像データ伸張処理を含ませてもよい。また、処理対象の画像データが示す画像の解像度がプリンタ24の処理に適合していない場合には、解像度変換処理を含ませてもよい。さらに、プリンタ24の処理に適合するよう、予め定められたデータ成分を低減するフィルタ処理、画像の階調特性を調整する階調調整処理、画像の向きを変更する回転処理等を含ませてもよい。
【0030】
デバイス制御装置34は、インターフェース32から取得した画像データを前段回路46に出力する。前段回路46は画像データに対し前段処理を施し、処理後の画像データを特性調整回路48に出力する。特性調整回路48は、信号伝送線40に画像データを出力する。後段回路50は、信号伝送線40によって伝送された画像データに対し後段処理を施す。後段回路50は、プリンタ接続コネクタ44を介してプリンタ24に画像データを出力する。
【0031】
(3)プリンタ接続ボードの実装および特性調整回路
図2のプリンタ接続ボード22は、次のように印刷処理コンピュータ10に実装してもよい。例えば、印刷処理コンピュータ10のデータバス14に周辺機器ボード接続用のスロットが設けられている場合には、第1ボード26のインターフェース32をスロットに接続しつつ、第1ボード26を印刷処理コンピュータ10に固定する。そして、第2ボード28を第1ボード26に重ねて固定し、第1ボード26を介して第2ボード28を印刷処理コンピュータ10に固定する。
【0032】
印刷処理コンピュータ10に、複数の周辺機器ボードを厚み方向に平行に連ねて配置する空間が設けられ、このような配置がなされるようスロットが配列されている場合には、第1ボード26に第2ボード28を重ねる実装態様により、第1ボード26に隣接する空間に第2ボード28を位置させてもよい。
【0033】
しかし、第1ボード26に隣接させて他の周辺機器ボードが配置される場合には、第2ボード28を第1ボード26に重ねて配置することは困難となる。そこで、第1ボード26との間に他の周辺機器ボードを挟む位置に第2ボード28を配置してもよい。この場合、第2ボード28の基板は、第2ボード28が配置される位置に設けられているスロットに電気的絶縁状態を維持して嵌合するよう形成してもよい。そして、そのように形成された第2ボード28をスロットに嵌合させ、そのスロットを第2ボード26を支持する部材として用いてもよい。
【0034】
このように、本実施形態に係るプリンタ接続ボード22では、第1ボード26と第2ボード28とが信号伝送線40を介して接続されているため、他の周辺機器ボードの実装状況に応じて第2ボード28の配置位置を変更してもよい。
【0035】
第1ボード26および第2ボード28の位置関係が異なる場合、信号伝送線40の長さ、形状等が異なったものとなり、信号伝送線40の伝送特性は異なったものとなる。したがって、第1ボード26および第2ボード28の実装状態によっては、第2再構成可能デバイス42で受信される信号の時間波形が予め定められた条件を満たさないことがある。
【0036】
そこで、第1再構成可能デバイス38に構成される特性調整回路48は、ユーザの操作に応じて回路構成を変更し、その出力特性を変更することを可能とする。印刷処理コンピュータ10の演算処理装置18は、特性調整回路48について予め定められた回路構成のうち1つをユーザに選択させる回路選択プログラムを実行する。演算処理装置18は、予め定められた回路構成のうち1つをユーザに選択させる処理として、回路構成メモリ36に記憶されている複数の候補データのうちいずれかをユーザに選択させる処理を実行する。ここで、候補データは、特性調整回路48の構成を規定するものである。
【0037】
特性調整回路48は、例えば、バッファアンプを備える。バッファアンプの周辺素子の接続状態、周辺素子の素子定数等を変化させることで、特性調整回路48の信号伝送線40に対する出力特性が調整される。特性調整回路48の各回路構成は候補データによって規定される。複数の候補データは、バッファアンプの周辺素子について、それぞれ異なる接続状態、素子定数等を規定する。これによって、異なる候補データに基づいて構成される特性調整回路48は、信号伝送線40に対する出力特性が異なったものとなる。
【0038】
演算処理装置18は、選択された候補データを示す情報をデバイス制御装置34に送信する。デバイス制御装置34は、その情報が示す候補データを回路構成メモリ36から読み込み特性調整回路48を構成する。
【0039】
デバイス制御装置34は、候補データに基づき特性調整回路48を構成した後、次の起動処理時等に行われる回路構成処理において同一の回路が構成されるよう、回路構成データを変更してもよい。
【0040】
回路選択プログラムは、信号伝送線40を介して第2再構成可能デバイス42で受信される信号の時間波形を調整する場合に実行してもよい。この場合、ユーザは第2再構成可能デバイス42で受信される信号を測定器等で観測する。そして、回路選択プログラムの実行に伴う操作に基づいて、観測される信号の時間波形が予め定められた条件を満たすよう特性調整回路48を構成する。これによって、第2再構成可能デバイス42で受信される信号の時間波形が予め定められた条件が満たされるよう、特性調整回路48が構成される。
【0041】
なお、回路選択プログラムは、プリンタ接続ボード22の保守点検を行う場合に実行してもよい。例えば、特性調整回路48から出力される信号に異常があるか否かを確認する場合には、回路選択プログラムを実行し、保守点検用に予め定められた回路となるよう特性調整回路48を構成してもよい。
【0042】
(4)候補データによって規定される特性調整回路の例
図4に候補データによって規定される特性調整回路48の例を示す。図4(a)はバッファアンプ52の出力端子と信号伝送線40との間に直列に抵抗器54を接続した回路構成例を示す。図4(b)は、バッファアンプ52の出力端子に画像データ信号伝送線40を接続し、バッファアンプ52の出力端子と電源端子56との間に抵抗器54を接続した回路構成例を示す。図4(c)は、バッファアンプ52の出力端子に画像データ信号伝送線40を接続し、バッファアンプ52の出力端子と接地導体との間に抵抗器54を接続した回路構成例を示す。図4(d)は、バッファアンプ52の出力端子に画像データ信号伝送線40を接続し、バッファアンプ52の出力端子と電源端子56との間およびバッファアンプ52の出力端子と接地導体との間のそれぞれに抵抗器54を接続した構成例を示す。
【0043】
また、図4(a)の回路について、抵抗器54の抵抗値を10Ωとする候補データ、抵抗器54の抵抗値を50Ωとする候補データ、抵抗器54の抵抗値を100Ωとする候補データ、・・・・・、図4(b)の回路について、抵抗器54の抵抗値を10Ωとする候補データ、抵抗器54の抵抗値を50Ωとする候補データ、抵抗器54の抵抗値を100Ωとする候補データ、・・・・・、というように、図4(a)〜(d)に示した回路のそれぞれについて、抵抗器54の抵抗値を異なるものとする複数の候補データを回路構成メモリ36に記憶させておいてもよい。
【0044】
さらに、図4(a)〜(d)に示した回路のそれぞれについて、バッファアンプ52のドライブ性能を異なるものとする複数の候補データを記憶させておいてもよい。ここで、バッファアンプ52のドライブ性能は、バッファアンプ52の出力端子における許容電流等によって規定してもよい。
【0045】
第1再構成可能デバイス38として、抵抗値参照型のデバイスを用いた場合には、次のような候補データを回路構成メモリ36に記憶させておいてもよい。ここで、抵抗値参照型のデバイスとは、図5(a)に示すように、参照抵抗器60の一端を接続する複数(n個)の参照端子58−1〜58−nを有し、特性調整回路48に含まれる抵抗器の抵抗値を、複数の参照端子のうち選択されたものに接続された参照抵抗器60の抵抗値と同一となるよう調整するものである。抵抗値参照型のデバイスには、参照抵抗器60の他端を電源端子等の基準電圧端子62に接続するものと接地導体に接続するもの等があり、図5(a)は基準電圧端子62に接続するものを示している。
【0046】
このようなデバイスを用いる場合には、各参照端子に抵抗値が異なる参照抵抗器60を接続してもよい。そして、図4(a)の回路について、選択する参照端子を参照端子58−1とする候補データ、選択する参照端子を参照端子58−2とする候補データ、・・・・・選択する参照端子を参照端子58−nとする候補データ、さらに、図4(b)の回路について、選択する参照端子を参照端子58−1とする候補データ、選択する参照端子を参照端子58−2とする候補データ、・・・・・選択する参照端子を参照端子58−nとする候補データ、・・・・・というように、図4(a)〜(d)に示した回路のそれぞれについて、選択する参照端子を参照端子58−1〜58−nとするn通りの候補データを回路構成メモリ36に記憶させておいてもよい。
【0047】
さらに、図5(b)に示すように、選択する参照端子58を1つとし、複数の参照抵抗器60のうちいずれか1つの一端をその参照端子58に接続するセレクタスイッチ64を設けた構成を採用してもよい。この場合、ユーザがセレクタスイッチ64を操作することによって1つの参照抵抗器60が選択される。そして、例えば、図4(a)〜(d)の各回路について、参照端子58に接続される参照抵抗器60の抵抗値を参照すべき旨の4通りの候補データを回路構成メモリ36に記憶させる。
【0048】
回路構成メモリ36に記憶された複数の候補データのうちいずれかは、回路選択プログラムの実行により、ユーザの操作によって選択される。異なる候補データが選択されることで、信号伝送線40に対する出力インピーダンスが異なる特性調整回路48が構成される。
【0049】
(5)プリンタ接続ボードの具体例
プリンタ接続ボード22の具体例について説明する。ここでは、処理対象の画像データに対しては、圧縮処理が施されているものとする。図6に第1ボード26の構成を示し図7に第2ボード28の構成を示す。これらの図は、デバイス制御装置34が、回路構成データに応じた回路を構成した後の状態を示す。図2および図3に示す構成要素と同一の構成要素については同一の符号を付してその説明を省略する。
【0050】
FPGA(Field Programmable Gate Array)66は図2の第1再構成可能デバイス38に相当する。バスコネクタ68は、図2のインターフェース32に相当し、バススイッチ70は、図2のローカルデータバス30に相当する。バスコネクタ68は、印刷処理コンピュータ10のデータバス14に設けられたPCI Express等のスロットと嵌合し、FPGA66をデータバス14に接続する。
【0051】
バススイッチ70は、デバイス制御装置34、バスコネクタ68、前段回路46、およびFPGA用メモリ72の相互間のスイッチ接続を行う。例えば、デバイス制御装置34がデータバス14からデータを読み込み、またはデータバス14にデータを出力するときは、バススイッチ70はデバイス制御装置34をバスコネクタ68に接続する。デバイス制御装置34がFPGA用メモリ72にデータを記憶させ、またはFPGA用メモリ72からデータを読み込むときは、バススイッチ70はデバイス制御装置34をFPGA用メモリ72に接続する。デバイス制御装置34が前段回路46にデータを出力するときは、バススイッチ70はデバイス制御装置34を前段回路46に接続する。
【0052】
FPGA用メモリ72は、図2の回路構成メモリ36として機能する他、前段回路46に入力される画像データを記憶させるバッファメモリとして機能する。
【0053】
前段回路46は、画像伸張器74および解像度変換器76を備える。画像伸張器74は、画像データに対して画像データ伸張処理を施し、処理後の画像データを解像度変換器76に出力する。解像度変換器76は、処理対象の画像データの解像度をプリンタ24の処理に合わせて変換し、変換後の画像データを特性調整回路48に出力する。
【0054】
第1ボード間コネクタ78はFPGA66と信号伝送線40とを接続し、第2ボード間コネクタ82は信号伝送線40とFPGA80とを接続する。特性調整回路48は、画像データを第1ボード間コネクタ78、信号伝送線40、および第2ボード間コネクタ82を介してFPGA80に出力する。
【0055】
FPGA80は、図2の第2再構成可能デバイス42に相当する。FPGA80に構成される後段回路50は、フィルタ84、階調調整器86、および回転処理回路88を備える。フィルタ84は、画像データに対しフィルタ処理を施し、処理後の画像データを階調調整器86に出力する。階調調整器86は、画像データの階調をプリンタ24の特性に合わせて調整し、調整後の画像データを回転処理回路88に出力する。回転処理回路88は、用紙に印刷するに当たって画像を回転させる必要がある場合には、画像データに対して回転処理を施し、処理後のデータをプリンタ接続コネクタ44に出力する。回転処理は、各画素に対して座標変換処理を施すことで行われる。そのため、回転処理回路88は、画像データをFPGA用メモリ90に記憶し、記憶されたデータに対して回転処理を実行する。
【0056】
本具体例に係るプリンタ接続ボード22は、処理対象の画像データをバッファメモリとしてのFPGA用メモリ72に記憶させる他、回転処理対象のデータをFPGA用メモリ90に記憶させる。このように、印刷前データ処理を実行するFPGAを2つに分け、FPGA66およびFPGA80にそれぞれの処理に対応したメモリを設けることで、メモリ1つ当たりの入出力情報量が低減される。そのため、1つのメモリを用いる場合に比べて、メモリとFPGAとの間のデータ転送速度が高速化される。
【0057】
3.キャリブレーション処理を実行するプリンタ接続ボード
第1実施形態に係るプリンタ接続ボードでは、ユーザの操作に基いて特性調整回路48が再構成される。ここで説明する第2実施形態に係るプリンタ接続ボードでは、第1ボード26と第2ボード28との間の信号の送受信に基づいて特性調整回路48を構成するキャリブレーション処理によって特性調整回路48を再構成する。なお、第2実施形態に係るプリンタ接続ボードのハードウエア構成は、第1実施形態と同様であるため、以下の説明では図2を援用する。
【0058】
デバイス制御装置34が第1再構成可能デバイス38および第2再構成可能デバイス42に構成する回路を図8に示す。図3に示す構成要素と同一の構成要素については同一の符号を付してその説明を省略する。
【0059】
デバイス制御装置34は、回路構成メモリ36に記憶されている回路構成データに基づいて第1再構成可能デバイス38に前段回路46、特性調整回路48、および試験信号出力回路92を構成し、第2再構成可能デバイス42に後段回路50および信号品質判定回路94を構成する。回路構成データに基づいて構成される特性調整回路48は、予め定められた初期回路となるよう構成される。デバイス制御装置34は、キャリブレーション処理に基づいて特性調整回路48の構成を変更してもよい。さらに、当該変更後の回路と同一の回路が特性調整回路48の初期回路として構成されるよう、回路構成データを変更してもよい。
【0060】
デバイス制御装置34は、キャリブレーション処理に用いる回路として、第1再構成可能デバイス38に試験信号出力回路92を構成し、第2再構成可能デバイス42に信号品質判定回路94を構成する。試験信号出力回路92は特性調整回路48に試験信号を出力し、特性調整回路48から試験信号を送信する。信号品質判定回路94は、第2再構成可能デバイス42で受信された試験信号の良否判定を行う。
【0061】
このように、印刷前データ処理に用いる回路と、キャリブレーション処理に用いる回路とが異なることから、第1再構成可能デバイス38および第2再構成可能デバイス42には、データ処理の過程で動的に回路構成を変更することが可能なDRP(Dynamic reconfigurable Processor)を用いてもよい。この場合、デバイス制御装置34は、キャリブレーション処理を実行するときは、第1再構成可能デバイス38に試験信号出力回路92および特性調整回路48を構成し、第2再構成可能デバイス42に信号品質判定回路94を構成する。そして、印刷前データ処理を実行するときは、試験信号出力回路92に代えて前段回路46を構成し、信号品質判定回路94に代えて後段回路50を構成する。
【0062】
一方、第1再構成可能デバイス38に前段回路46、特性調整回路48、および試験信号出力回路92を共存させて構成し、第2再構成可能デバイス42に後段回路50および信号品質判定回路94を共存させて構成する場合には、回路構成データに基づく回路を構成した後に、その回路構成を保持するFPGA等の通常のコンフィギュラブルデバイスを用いてもよい。
【0063】
図9にキャリブレーション処理において、デバイス制御装置34が第1再構成可能デバイス38と共に実行する処理、および第2再構成可能デバイス42が実行する処理のフローチャートの例を示す。図9のステップS101〜S108は、第1再構成可能デバイス38に関する処理を示し、図9のステップS201〜S204は、第2再構成可能デバイス42に関する処理を示す。
【0064】
キャリブレーション処理は、デバイス制御装置34が回路構成データに基づく回路を構成し、回路構成処理が完了する毎に実行してもよい。
【0065】
また、キャリブレーション処理は、プリンタ接続ボード22が印刷処理コンピュータ10に取り付けられたことが検出されたときに実行してもよい。この場合、印刷処理コンピュータ10の演算処理装置18は、プリンタ接続ボード22がデータバス14に接続されたことを検出すると、キャリブレーション処理を実行すべき旨の指令情報をプリンタ接続ボード22に出力する。
【0066】
さらに、キャリブレーション処理は、ユーザの指示に従って実行してもよい。この場合、印刷処理コンピュータ10の演算処理装置18は、キャリブレーション処理開始の操作をユーザに行わせるプログラムを実行する。演算処理装置18は、ユーザによる操作が行われると、キャリブレーション処理を実行すべき旨の指令情報をプリンタ接続ボード22に出力する。
【0067】
デバイス制御装置34は、回路構成メモリ36に記憶されている複数の候補データのうちいずれか1つを選択し(S101)、選択した候補データに基づき特性調整回路48を構成する(S102)。
【0068】
候補データに基づく特性調整回路48を構成した後、デバイス制御装置34は、試験信号出力回路92に予め定めた試験信号を出力させる。これによって、試験信号は、特性調整回路48および信号伝送線40を介して第2再構成可能デバイス42に送信される(S103)。試験信号としては矩形波信号を用いてもよい。
【0069】
第2再構成可能デバイス42は試験信号を受信する(S201)。第2再構成可能デバイス42に構成された信号品質判定回路94は、試験信号の時間波形が予め定められた条件を満たすか否かに基づき、試験信号の品質の良否判定を行う(S202)。
【0070】
信号品質判定回路94は、試験信号として矩形波信号を用いた場合には、試験信号の立ち上がり時のオーバーシュートレベル、または試験信号の立ち下がり時のアンダーシュートレベルに基づいて試験信号の品質の良否判定を行ってもよい。例えば、図10(a)に示すような矩形波信号が特性調整回路48から出力された場合、第2再構成可能デバイス42では、図10(b)のようにハイレベル値Hを超えるオーバーシュート波形、またはローレベル値Lを下回るアンダーシュート波形が現れることがある。
【0071】
オーバーシュートレベルOLは、立ち上がりピーク値P1から矩形波信号のハイレベル値Hを減じた値として定義し、オーバーシュートレベルOLが予め定められたレベルを超えたときは、試験信号の品質が不良であると判定してもよい。同様に、アンダーシュートレベルULは、矩形波信号のローレベル値Lから立ち下がりピーク値P2を減じた値として定義し、アンダーシュートレベルULが予め定められたレベルを超えたときは、試験信号の品質が不良であると判定してもよい。
【0072】
さらに、図10(c)に示すように、試験信号の立ち上がりの途中において波形が起伏する段付波形が生じたか否かを判定し、段付波形が生じた場合には試験信号の品質が不良であると判定してもよい。
【0073】
図11に段付波形を検出するための信号品質判定回路94の例を示す。サンプルクロック信号生成部96には、第2再構成可能デバイス42で用いられるクロック信号CKが入力される。サンプルクロック信号生成部96は、図12に示すように、等しい時間差で順に立ち上がり時間をずらしたサンプルクロック信号CK0〜CK9をクロック信号CKに基づいて生成し、サンプラ98に出力する。
【0074】
サンプラ98は、図12の最上段に示すような信号伝送線40に伝送される信号の値を、サンプルクロック信号CK0〜CK9の各立ち上がりタイミングで摘出する。そして、各摘出値について、摘出値が予め定めた閾値THを超えるときは値を1とし、摘出値が閾値TH以下であるときは値を0とした判定用摘出値を求める。ここで、閾値THは、矩形波信号のローレベル値Lより大きく、ハイレベル値Lより小さい値とする。図12の最下段に示す値は、サンプルクロック信号CK0〜CK9の立ち上がりタイミングでそれぞれ得られた判定用摘出値D0〜D9の値を示す。図12の例では、判定用摘出値D0〜D9は、順に、0,1,0,0,1,1,1,1,1,1である。
【0075】
サンプラ98は、判定用摘出値を判定部100に出力する。判定部100は、判定用摘出値をD0〜D9の順に参照したときに、判定用摘出値が0から1へと変化し、その後に参照する判定用摘出値が総て1である場合には、段付波形が生じていないものと判定する。他方、判定用摘出値が一度0から1へと変化し、その後再び0に戻り、再び1へと変化する場合には、段付波形が生じており試験信号の品質が不良であると判定する。図12の例では、D1が1を示した後に、D2およびD3が0を示し、その後D4が1を示していることから、信号品質判定回路94は、段付波形が生じており試験信号の品質が不良であると判定する。
【0076】
なお、ここでは、10通りのサンプルクロック信号を用い、10通りの判定用摘出値を生成する例について示したが、サンプルクロック信号の数およびそれに対応して生成される判定用摘出値の数は、試験信号としての矩形波信号の立ち上がり時間に応じて定めてもよい。
【0077】
信号品質判定回路94は、試験信号の品質の良否判定を行った後、試験信号の品質が良好であるか否かを示す応答信号を生成し、信号伝送線40を介して第1再構成可能デバイス38に応答信号を送信する(S203)。信号品質判定回路94は、試験信号の品質が良好である旨の判定をしたか否かを確認し(S204)、試験信号の品質が不良である旨の判定をしたときはステップS201の処理に戻る(S204)。すなわち、第1再構成可能デバイス38から再度送信される試験信号を受信し(S201)、ステップS202およびS203の処理を再度実行する。一方、信号品質判定回路94は、試験信号が良好である旨の判定をしたときは処理を終了する(S204)。
【0078】
デバイス制御装置34は、試験信号出力回路92に試験信号を出力させた後、第1再構成可能デバイス38が信号伝送線40から受信した応答信号を取得する(S104)。そして、応答信号が試験信号の品質が良好である旨を示すか否かを判定する(S105)。
【0079】
デバイス制御装置34は、応答信号が試験信号の品質が良好である旨を示す場合には、直近のステップS102で用いた候補データによって規定される回路が特性調整回路48に対する初期回路となるよう、回路構成データを更新する(S106)。一方、応答信号が試験信号の品質が不良である旨を示す場合には、回路構成メモリ36に記憶されている総ての候補データが用いられたか否かを判定する(S107)。そして、用いられていない候補データがあるときは、先に実行されたステップS101の処理において選択されていない候補データを選択する(S101)。一方、総ての候補データが用いられた旨の判定をしたときは、印刷処理コンピュータ10の演算処理装置18に調整不能情報を送信し(S108)、処理を終了する。
【0080】
試験信号の品質が良好である旨が認識された上でキャリブレーション処理が終了した場合、後段回路50での受信信号の品質を良好にする回路構成が採用されることとなる。この後、この回路を用いて画像データ信号が前段回路46から後段回路50へと送信される。
【0081】
なお、デバイス制御装置34が回路構成データに基づく回路を構成し、回路構成処理が完了する毎にキャリブレーション処理を実行する場合には、初期回路の構成に関わらずキャリブレーション処理が実行されるため、ステップS106の処理を実行しなくてもよい。
【0082】
演算処理装置18は、デバイス制御装置34から調整不能情報を受信したときは、キャリブレーション処理が完了しなかった旨を、印刷処理コンピュータ10に接続されたディスプレイ装置等に表示するプログラムを実行してもよい。
【0083】
また、演算処理装置18は、デバイス制御装置34から調整不能情報を受信したときは、第1実施形態に係る回路選択プログラムを実行し、複数の候補データによって規定される回路構成のうち1つをユーザに選択させる処理を実行してもよい。
【0084】
このような処理によれば、第2再構成可能デバイス42で受信される試験信号の時間波形が予め定められた条件が満たされるよう特性調整回路48が構成される。これによって、印刷前データ処理を実行するときに、信号伝送線40に伝送される画像データ信号の時間波形が予め定められた条件を満たすものとなる。
【符号の説明】
【0085】
10 印刷処理コンピュータ、12 通信ネットワーク、14 データバス、16 システムメモリ、18 演算処理装置、20 通信インターフェース、22 プリンタ接続ボード、24 プリンタ、26 第1ボード、28 第2ボード、30 ローカルデータバス、32 インターフェース、34 デバイス制御装置、36 回路構成メモリ、38 第1再構成可能デバイス、40 信号伝送線、42 第2再構成可能デバイス、44 プリンタ接続コネクタ、46 前段回路、48 特性調整回路、50 後段回路、52 バッファアンプ、54 抵抗器、56 電源端子、58,58−1〜58−n 参照端子、60 参照抵抗器、62 基準電圧端子、64 セレクタスイッチ、66,80 FPGA、68 バスコネクタ、70 バススイッチ、72,90 FPGA用メモリ、74 画像伸張器、76 解像度変換器、78 第1ボード間コネクタ、82 第2ボード間コネクタ、84 フィルタ、86 階調調整器、88 回転処理回路、92 試験信号出力回路、94 信号品質判定回路、96 サンプルクロック信号生成部、98 サンプラ、100 判定部。
【特許請求の範囲】
【請求項1】
複数の回路素子と、
異なる送信特性で信号伝送線に信号を送信する複数種の信号送信回路のうちいずれかを、前記回路素子を組み合わせて構成する構成手段と、
前記複数種の信号送信回路のうちの構成すべき回路についての指示を受ける指示受け手段と、
前記構成手段が前記指示受け手段が受けた指示に従って構成した信号送信回路に、画像データ信号を送信させる信号送信手段と、
を備えることを特徴とする画像データ信号送信装置。
【請求項2】
複数の回路素子と、
異なる送信特性で信号伝送線に信号を送信する複数種の信号送信回路のうちいずれかを、前記回路素子を組み合わせて構成する構成手段と、
前記構成手段によって構成された信号送信回路に信号を送信させる信号送信手段と、
を備え、
前記信号送信手段は、
前記構成手段によって構成された信号送信回路に前記信号伝送線を介して接続先装置に対して試験信号を送信させ、
前記構成手段は、
前記試験信号の品質が良好である旨の応答が前記接続先装置から得られないときは、前記試験信号を送信した信号送信回路とは異なる別の信号送信回路を構成し、
前記信号送信手段は、
当該別の信号送信回路に前記接続先装置に対して再び前記試験信号を送信させ、
前記構成手段は、
前記試験信号の品質が良好である旨の応答を前記接続先装置から得たときは、その応答を得たときに構成されている信号送信回路を画像データ信号用送信回路として決定し、
前記信号送信手段は、
前記画像データ信号用送信回路に前記接続先装置に対して画像データ信号を送信させることを特徴とする画像データ信号送信装置。
【請求項3】
前記複数種の信号送信回路は、
前記信号伝送線に対する出力インピーダンスが互いに異なることを特徴とする請求項1または請求項2に記載の画像データ信号送信装置。
【請求項4】
信号伝送線に信号を送信する送信装置と、
前記送信装置から送信された信号を前記信号伝送線を介して受信する受信装置と、
を備え、
前記送信装置は、
複数の回路素子と、
異なる送信特性で前記信号伝送線に信号を送信する複数種の信号送信回路のうちいずれかを、前記回路素子を組み合わせて構成する構成手段と、
前記構成手段によって構成された信号送信回路に信号を送信させる信号送信手段と、
を備え、
前記信号送信手段は、
前記構成手段によって構成された信号送信回路に前記信号伝送線を介して前記受信装置に対して試験信号を送信させ、
前記構成手段は、
前記試験信号の品質が良好である旨の応答が前記受信装置から得られないときは、前記試験信号を送信した信号送信回路とは異なる別の信号送信回路を構成し、
前記信号送信手段は、
当該別の信号送信回路に前記接続先装置に対して再び前記試験信号を送信させ、
前記構成手段は、
前記試験信号の品質が良好である旨の応答を前記受信装置から得たときは、その応答を得たときに構成されている信号送信回路を画像データ信号用送信回路として決定し、
前記信号送信手段は、
前記画像データ信号用送信回路に前記受信装置に対して画像データ信号を送信させ、
前記受信装置は、
前記試験信号を前記信号伝送線を介して受信する試験信号受信手段と、
前記試験信号の品質について良否判定を行う良否判定手段と、
前記良否判定の結果を示す情報を、前記試験信号に対する応答として前記送信装置に通知する応答情報通知手段と、
前記信号伝送線を介して前記画像データ信号を受信する画像データ信号受信手段と、
を備えることを特徴とする画像データ信号伝送システム。
【請求項1】
複数の回路素子と、
異なる送信特性で信号伝送線に信号を送信する複数種の信号送信回路のうちいずれかを、前記回路素子を組み合わせて構成する構成手段と、
前記複数種の信号送信回路のうちの構成すべき回路についての指示を受ける指示受け手段と、
前記構成手段が前記指示受け手段が受けた指示に従って構成した信号送信回路に、画像データ信号を送信させる信号送信手段と、
を備えることを特徴とする画像データ信号送信装置。
【請求項2】
複数の回路素子と、
異なる送信特性で信号伝送線に信号を送信する複数種の信号送信回路のうちいずれかを、前記回路素子を組み合わせて構成する構成手段と、
前記構成手段によって構成された信号送信回路に信号を送信させる信号送信手段と、
を備え、
前記信号送信手段は、
前記構成手段によって構成された信号送信回路に前記信号伝送線を介して接続先装置に対して試験信号を送信させ、
前記構成手段は、
前記試験信号の品質が良好である旨の応答が前記接続先装置から得られないときは、前記試験信号を送信した信号送信回路とは異なる別の信号送信回路を構成し、
前記信号送信手段は、
当該別の信号送信回路に前記接続先装置に対して再び前記試験信号を送信させ、
前記構成手段は、
前記試験信号の品質が良好である旨の応答を前記接続先装置から得たときは、その応答を得たときに構成されている信号送信回路を画像データ信号用送信回路として決定し、
前記信号送信手段は、
前記画像データ信号用送信回路に前記接続先装置に対して画像データ信号を送信させることを特徴とする画像データ信号送信装置。
【請求項3】
前記複数種の信号送信回路は、
前記信号伝送線に対する出力インピーダンスが互いに異なることを特徴とする請求項1または請求項2に記載の画像データ信号送信装置。
【請求項4】
信号伝送線に信号を送信する送信装置と、
前記送信装置から送信された信号を前記信号伝送線を介して受信する受信装置と、
を備え、
前記送信装置は、
複数の回路素子と、
異なる送信特性で前記信号伝送線に信号を送信する複数種の信号送信回路のうちいずれかを、前記回路素子を組み合わせて構成する構成手段と、
前記構成手段によって構成された信号送信回路に信号を送信させる信号送信手段と、
を備え、
前記信号送信手段は、
前記構成手段によって構成された信号送信回路に前記信号伝送線を介して前記受信装置に対して試験信号を送信させ、
前記構成手段は、
前記試験信号の品質が良好である旨の応答が前記受信装置から得られないときは、前記試験信号を送信した信号送信回路とは異なる別の信号送信回路を構成し、
前記信号送信手段は、
当該別の信号送信回路に前記接続先装置に対して再び前記試験信号を送信させ、
前記構成手段は、
前記試験信号の品質が良好である旨の応答を前記受信装置から得たときは、その応答を得たときに構成されている信号送信回路を画像データ信号用送信回路として決定し、
前記信号送信手段は、
前記画像データ信号用送信回路に前記受信装置に対して画像データ信号を送信させ、
前記受信装置は、
前記試験信号を前記信号伝送線を介して受信する試験信号受信手段と、
前記試験信号の品質について良否判定を行う良否判定手段と、
前記良否判定の結果を示す情報を、前記試験信号に対する応答として前記送信装置に通知する応答情報通知手段と、
前記信号伝送線を介して前記画像データ信号を受信する画像データ信号受信手段と、
を備えることを特徴とする画像データ信号伝送システム。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2011−61641(P2011−61641A)
【公開日】平成23年3月24日(2011.3.24)
【国際特許分類】
【出願番号】特願2009−211213(P2009−211213)
【出願日】平成21年9月14日(2009.9.14)
【出願人】(000005496)富士ゼロックス株式会社 (21,908)
【Fターム(参考)】
【公開日】平成23年3月24日(2011.3.24)
【国際特許分類】
【出願日】平成21年9月14日(2009.9.14)
【出願人】(000005496)富士ゼロックス株式会社 (21,908)
【Fターム(参考)】
[ Back to top ]