画像処理回路
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ビデオカメラ等から供給される画像データに対し、ノイズ除去、特徴抽出等の画像処理を施す画像処理回路に関するものである。
【０００２】
【従来の技術】従来、画像メモリ内の任意の矩形領域から画像データを読み出して、該画像データに対して種々の画像処理を施すことが行なわれており、画像メモリ内の任意の矩形領域からのデータ読出し方式や、読み出した画像データに対する演算処理方式については、種々の提案が為されている(特開平3-2942号〔G06F12/00〕、特開平2-278385号〔G06F15/70〕)。
【０００３】斯種画像処理回路には、図７に示す如く複数の画像メモリ(３)が装備され、これらの画像メモリ(３)は、汎用バス(８)及び画像専用バス(９)を介して演算処理部(４)と連結され、該演算処理部(４)によって、画像メモリ(３)内の任意の矩形領域の画像データに対して所定の演算処理が施される。又、汎用バス(８)には、マスターとなるＣＰＵ部(１)が接続されている。
【０００４】上記画像処理回路のＣＰＵ部(１)は、画像メモリ(３)と演算処理部(４)の間のデータ転送に際して、図８の如く処理対象となる画像メモリ(３)内の矩形領域を規定する水平及び垂直方向のデータ転送数、及び開始アドレスを設定すると共に、リード／ライトの種別を設定(Ｓ１)した後、演算処理部(４)に対して演算処理の内容を指定するための演算モードを設定(Ｓ２)する。その後、図１の画像制御部(２)へ転送開始指令を送出(Ｓ３)することにより、画像専用バス(９)を用いた高速の画像転送が実行される(Ｓ４)。
【０００５】
【発明が解決しようとする課題】上記画像処理回路においては、画像メモリ(３)から画像専用バス(９)への画像データ転送中に他のマスター、例えばＣＰＵ部(１)から汎用バス(８)を介して該画像メモリ(３)へのアクセス要求があった場合、該アクセス要求の優先度が高いときは、画像専用バス(９)への画像データの転送を中断する必要がある。又、画像メモリ(３)をダイナミックＲＡＭで構成した場合、リフレッシュのためにデータ転送を中断する必要が生じる。
【０００６】この場合、ＣＰＵ部(１)によるアクセスが終了し、或いはリフレッシュが終了した後は、画像専用バス(９)への画像転送が再開することになるが、これによって、転送される画像データは不連続なものとなる。
【０００７】この様な不連続な画像データを従来の演算処理部(４)にて処理する場合、例えば画像データの累積加算を行なう際には、画像データの中断期間は加算処理を中止する必要があり、そのための処理が煩雑となる。又、フィルタ処理等の他の演算においても、画像データの不連続性に起因する種々の問題が生じる。
【０００８】本発明の目的は、画像専用バスへの画像データ転送中に他の優先度の高いマスターから画像メモリに対してアクセス要求が発生した場合にも、演算処理部は連続した画像データに基づいて演算を実行することが出来る画像処理回路を提供することである。
【０００９】
【課題を解決するための手段】この本発明は、複数の画像メモリと、該複数の画像メモリ内の画像データに対して所定の演算処理を実行する演算処理部とが画像専用バスを介して互いに連結されると共に、上記複数の画像メモリには、汎用バスを介してメモリアクセスが可能なマスターが接続されている画像処理回路において、上記演算処理部は、少なくとも上記各画像メモリの転送対象となる領域の１水平期間分の画像データを記憶することが可能なラインメモリと、上記各画像メモリの画像データを上記ラインメモリに書き込むメモリ書込み制御手段と、上記ラインメモリに書き込まれた画像データを読み出すメモリ読出し制御手段と、上記メモリ読出し手段により読み出された画像データに対して所定の演算処理を施す演算手段と、を備え、上記各画像メモリは、上記画像データを出力している期間に画像データ出力中を表わす確定信号を出力し、またメモリ書込み手段は、上記確定信号の出力期間中のみ上記各画像データを上記ラインメモリに書き込み、さらに上記メモリ読出し制御手段は、上記ラインメモリに上記１水平期間分の画像データの書込みが終了した後、上記ラインメモリから連続して上記１水平期間分の画像データを上記演算手段に読み出すことを特徴とする。
【００１０】
【作用】画像メモリから画像専用バスへのデータ転送中に、優先度の高いメモリアクセス要求が発生することにより、或いはメモリのリフレッシュによって、データ転送が一時的に中断した場合、画像メモリから演算処理部へ、画像メモリから画像データが読み出される期間だけ出力される確定信号が入力される。該確定信号の入力に基づいて、演算処理部のメモリ書込み手段は、確定信号の出力期間中のみ、ラインメモリに対して画像メモリからの画像データを書き込むための書込み制御信号を作成し、ラインメモリへ供給する。
【００１１】これによって、ラインメモリには、上記確定信号の出力期間中に転送されてくる上記画像メモリの転送対象となる領域の１水平期間に含まれる画像データ、すなわち１水平期間分の画像データが書き込まれることになる。
【００１２】１水平期間分の画像データの書込みが終了した後、メモリ読出し制御手段は、ラインメモリから書き込まれた上記画像データを連続して読み出すための読出し制御信号を作成し、ラインメモリへ供給する。
【００１３】読み出された画像データは演算手段へ供給されて、所定の演算が施される。この際、少なくともメモリ読出し制御手段により読み出された上記画像データは途切れることなく連続しているから、演算手段は、従来の如きデータの不連続性に対処するための煩雑な処理を行う必要がない。
【００１４】
【発明の効果】本発明に係る画像処理回路によれば、画像専用バスへの画像データ転送中に他の優先度の高いマスターから画像メモリに対してアクセス要求が発生した場合にも、演算処理部は連続した画像データに基づいて演算を実行出来、これによって回路構成が簡易となる。
【００１５】
【実施例】以下、本発明を図７に示す画像処理回路に実施した一例につき、図面に沿って詳述する。図７のＣＰＵ部(１)は汎用バス(８)を介して回路全体の制御を行なうものであり、画像制御部(２)は、画像データの転送に際して、転送クロック(ＣＬＫ)、転送開始信号(＊ＳＴＲＴ)等を発生するものである。
【００１６】画像メモリ(３)は、画像専用バス(９)とのデータ転送中であっても、例えばＣＰＵ部(１)から汎用バス(８)を介して高い優先度のアクセスが為された場合、画像専用バス(９)とのデータ転送を中断する。
【００１７】汎用バス(８)及び画像専用バス(９)には、画像入出力部(５)を介して、モニター(６)及びビデオカメラ(７)が接続されている。該画像入出力部(５)はフレームメモリを具え、ビデオカメラ(７)からの画像情報をフレームメモリに書き込み、或いはフレームメモリの内容をモニター(６)に表示することが可能である。
【００１８】又、演算処理部(４)にて処理された画像も前記フレームメモリに入力することが可能となっている。
【００１９】図４は、データ転送の対象となる矩形領域が水平方向に４画素、垂直方向に３画素に設定された場合の前記画像専用バス(９)による一般的なデータ転送のタイミングを示しており、画像制御部(２)が出力する転送クロック‘ＣＬＫ’に同期して、画像データ及び各種制御信号の転送が行なわれる。又、画像制御部(２)はＣＰＵ部(１)からの指令に応じて転送開始信号‘＊ＳＴＲＴ’を発生し、該信号を画像専用バス(９)に出力することにより、待機状態の画像メモリ(３)から、転送動作中を示す信号‘＊ＢＵＳＹ’が出力される。
【００２０】又、信号読出しモードの場合は、１水平期間分の画像データの先頭に位置する水平同期信号‘＊ＨＳ’が画像メモリ(３)から出力される。続いて画像メモリ(３)からの画像データ出力中を表わす確定信号‘＊ＶＬＤ’と共に、画像信号‘ＶＩＤＥＯ’が出力される。その後、設定された全矩形領域のデータ転送が終了すると、画像メモリ(３)は転送中信号‘＊ＢＵＳＹ’をオフにして、転送動作を終了する。ここで、転送開始信号‘＊ＳＴＡＲＴ’は、転送中信号‘＊ＢＵＳＹ’によりオフとなる様に構成されている。
【００２１】尚、水平同期信号‘＊ＨＳ’は、１水平ライン上のデータ読出し開始にてデータ確定信号‘＊ＶＬＤ’がローとなる直前の２ＣＬＫの期間、ローとなるものである。
【００２２】これによって図４の如く、水平同期信号‘＊ＨＳ’と４画素からなる１水平ライン上の画像信号‘ＶＩＤＥＯ’が連続して画像専用バスへ転送されることになる。
【００２３】図１は本発明の特徴的構成である演算処理部(４)を示し、図５及び図６は該演算処理部(４)の動作を表わしている。演算処理部(４)は、図１に示す如くＦＩＦＯ（First-In-First-Out）から構成される一対のラインメモリ(11)(12)を具え、メモリ制御部(16)によって書込み及び読出しが制御されている。各ラインメモリの出力はラッチ回路(13)(14)を介して画像演算部(17)へ接続されている。
【００２４】一方のラインメモリ(11)は、画像専用バスからの１水平ライン分の画像信号‘ＶＩＤＥＯ’を格納するものであり、他方のラインメモリ(12)は、画像専用バスからの転送中信号‘＊ＢＵＳＹ’及び水平同期信号‘＊ＨＳ’を格納するものである。
【００２５】両ラインメモリ(11)(12)には夫々、リセット信号として前記転送開始信号‘＊ＳＴＲＴ’が入力される共に、メモリ制御部(16)からの読出し制御信号‘＊ＦＲＤ’及び書込み制御信号‘＊ＦＷＥ’が入力されている。
【００２６】両ラッチ回路(13)(14)は、ラインメモリ(11)(12)に対する読出し制御信号‘＊ＦＲＤ’の後縁でラッチされ、ラッチされたデータは画像演算部(17)へ送出されて、各種画像演算が施される。
【００２７】他方のラインメモリ(１２)の出力端にはゲート回路(１５)が接続されている。該ゲート回路(１５)は、ラインメモリ(１２)によって１水平期間だけ遅延された画像データ‘ＶＩＤＥＯ＿Ｄ’の出力中を表わす遅延データ確定信号‘＊ＶＬＤ＿Ｄ’を作成するものである。
【００２８】図２及び図３は、メモリ制御部(16)を構成する書込み制御回路(16ａ)及び読出し制御回路(16ｂ)の具体的構成を示しており、以下、図５及び図６と共に、これらの回路構成及び動作について説明する。尚、図５は転送開始付近のタイミングを、図６は転送終了付近のタイミングを示している。
【００２９】図５において、転送開始信号‘＊ＳＴＲＴ’により転送が開始されると、上述の如く転送クロック‘ＣＬＫ’と共に、転送中信号‘＊ＢＵＳＹ’、‘水平同期信号＊ＨＳ’、データ確定信号‘＊ＶＬＤ’、及び画像信号‘ＶＩＤＥＯ’が画像専用バス(９)から演算処理部(４)へ入力される。
【００３０】データ転送中に、ＣＰＵ部(１)が汎用バス(８)を介してデータ転送中の画像メモリ(３)をアクセスした場合、該アクセスの優先度は画像専用バス(９)による画像データの転送よりも高く設定されているため、画像メモリ(３)は、画像データの転送を中断して、汎用バス(８)からのアクセスに応じたサービスを実行する。
【００３１】図５の画像信号‘ＶＩＤＥＯ’、データ確定信号‘＊ＶＬＤ’が、水平同期信号‘＊ＨＳ’がハイの期間にオフとなっているのは、画像メモリ(３)が汎用バス(８)へのサービスを行なっていることを表わしている。仮に汎用バス(８)へのサービスがなければ、図４に示すタイミングで各信号が入力される。
【００３２】図５の書込み制御信号‘＊ＦＷＥ’は、図２R>２のゲート(18)(21)の処理によって、転送開始付近においては水平同期信号‘＊ＨＳ’又はデータ確定信号‘＊ＶＬＤ’がローの期間に、転送クロック‘ＣＬＫ’に同期する信号として作成される(図５参照)。
【００３３】又、書込み制御信号‘＊ＦＷＥ’は、図２のフリップフロップ(19)及びゲート(20)(21)の処理によって、転送終了付近においては転送中信号‘＊ＢＵＳＹ’がハイとなった直後の１ＣＬＫ期間に、転送クロック‘ＣＬＫ’に同期する信号として作成される(図６参照)。
【００３４】図５に示すライン信号‘ＬＩＮＥ２’は、第２水平走査線についてのデータ読出しが開始されたことを示す信号であり、図３の読出し制御回路(16ｂ)のフリップフロップ(22)(23)の処理により、転送開始信号‘＊ＳＴＲＴ’からの水平同期信号‘＊ＨＳ’の立下りをカウントすることによって作成している。
【００３５】読出し制御信号‘＊ＦＲＤ’は、フリップフロップ(24)の出力‘＊ＥＭＰＴ’がハイ(ラインメモリが空でない)であって、且つ、前記ライン信号‘ＬＩＮＥ２’がハイ(第２水平走査線以降のデータ読出し)の期間において、次の項目の何れかが満足される場合をゲート(30)により判断し、更にゲート(31)の処理により、転送クロック‘ＣＬＫ’に同期する信号として作成される。
【００３６】■ 水平同期信号‘＊ＨＳ’がハイであるとき(ゲート(27)による処理)■ フリップフロップ(25)によって水平同期信号‘＊ＨＳ’を１ＣＬＫ期間だけ遅延させた信号がハイの期間(ゲート(28)による処理)■ ラインメモリ(12)から読み出した水平同期信号をラッチした遅延水平同期信号‘＊ＨＳ＿Ｄ’がハイの期間(ゲート(29)による処理)■ 転送中信号‘＊ＢＵＳＹ’がオフとなってからラインメモリが空になるまでの期間(ゲート(26)による処理)
【００３７】斯くして図５及び図６に示すタイミングで図１のラインメモリ(11)(12)に書込まれ、或いはラインメモリから読み出された信号は、遅延画像信号‘ＶＩＤＥＯ＿Ｄ’、遅延転送中信号‘＊ＢＵＳＹ＿Ｄ’、遅延水平同期信号‘＊ＨＳ＿Ｄ’、及び遅延データ確定信号‘ＶＬＤ＿Ｄ’として、画像演算部(17)へ入力される。ここで、遅延データ確定信号‘＊ＶＬＤ＿Ｄ’は、遅延転送中信号‘ＢＵＳＹ＿Ｄ’がローで、且つ遅延水平同期信号‘＊ＨＳ＿Ｄ’がハイの期間、ローとなる信号として、ゲート回路(15)にて作成される。
【００３８】上記画像処理装置によれば、演算処理部(４)にＦＩＦＯによって構成される一対のラインメモリ(11)(12)を付加して、信号書込みに対して信号読出しを１水平期間だけ遅延させることにより、図５及び図６の如く、不連続な書込みデータを連続したデータとして読み出すことが出来る。
【００３９】従って、画像メモリ(３)からの読み出しデータが１水平期間中に不連続であっても、画像演算部(17)には、１水平ライン上のデータが連続して供給されるから、画像演算部(17)においては、演算を途中で停止させる必要がなく、これによって回路構成の簡略化が可能となる。さらに、図７に示す如く、複数の画像メモリ(３)内の画像データに対して所定の演算処理を実行する演算処理部(４)において、ラインメモリに書き込まれた各画像メモリ(３)の画像データを読み出す際に、ラインメモリから連続して１水平期間分の画像データを演算手段に読み出すため、各画像メモリ(３)の画像データの同期とって読み出し、そのデータ間の演算処理を行うことも可能となり、リアルタイムに演算処理を高速に行うことができる。
【００４０】上記実施例の説明は、本発明を説明するためのものであって、特許請求の範囲に記載の発明を限定し、或は範囲を減縮する様に解すべきではない。又、本発明の各部構成は上記実施例に限らず、特許請求の範囲に記載の技術的範囲内で種々の変形が可能であることは勿論である。
【図面の簡単な説明】
【図１】本発明に係る画像処理回路の要部である演算処理部のブロック図である。
【図２】書込み制御回路を示す図である。
【図３】読出し制御回路を示す図である。
【図４】一般的なデータ転送のタイミングチャートである。
【図５】本発明におけるデータ転送の前半を示すタイミングチャートである。
【図６】本発明におけるデータ転送の後半を示すタイミングチャートである。
【図７】画像処理回路の全体を示すブロック図である。
【図８】マスターの指令によるデータ転送の手続きを示すフローチャートである。
【符号の説明】
(１) ＣＰＵ部
(２) 画像制御部
(３) 画像メモリ
(４) 演算処理部
(11) ラインメモリ
(12) ラインメモリ
(16) メモリ制御部
(17) 画像演算部
【０００１】
【産業上の利用分野】本発明は、ビデオカメラ等から供給される画像データに対し、ノイズ除去、特徴抽出等の画像処理を施す画像処理回路に関するものである。
【０００２】
【従来の技術】従来、画像メモリ内の任意の矩形領域から画像データを読み出して、該画像データに対して種々の画像処理を施すことが行なわれており、画像メモリ内の任意の矩形領域からのデータ読出し方式や、読み出した画像データに対する演算処理方式については、種々の提案が為されている(特開平3-2942号〔G06F12/00〕、特開平2-278385号〔G06F15/70〕)。
【０００３】斯種画像処理回路には、図７に示す如く複数の画像メモリ(３)が装備され、これらの画像メモリ(３)は、汎用バス(８)及び画像専用バス(９)を介して演算処理部(４)と連結され、該演算処理部(４)によって、画像メモリ(３)内の任意の矩形領域の画像データに対して所定の演算処理が施される。又、汎用バス(８)には、マスターとなるＣＰＵ部(１)が接続されている。
【０００４】上記画像処理回路のＣＰＵ部(１)は、画像メモリ(３)と演算処理部(４)の間のデータ転送に際して、図８の如く処理対象となる画像メモリ(３)内の矩形領域を規定する水平及び垂直方向のデータ転送数、及び開始アドレスを設定すると共に、リード／ライトの種別を設定(Ｓ１)した後、演算処理部(４)に対して演算処理の内容を指定するための演算モードを設定(Ｓ２)する。その後、図１の画像制御部(２)へ転送開始指令を送出(Ｓ３)することにより、画像専用バス(９)を用いた高速の画像転送が実行される(Ｓ４)。
【０００５】
【発明が解決しようとする課題】上記画像処理回路においては、画像メモリ(３)から画像専用バス(９)への画像データ転送中に他のマスター、例えばＣＰＵ部(１)から汎用バス(８)を介して該画像メモリ(３)へのアクセス要求があった場合、該アクセス要求の優先度が高いときは、画像専用バス(９)への画像データの転送を中断する必要がある。又、画像メモリ(３)をダイナミックＲＡＭで構成した場合、リフレッシュのためにデータ転送を中断する必要が生じる。
【０００６】この場合、ＣＰＵ部(１)によるアクセスが終了し、或いはリフレッシュが終了した後は、画像専用バス(９)への画像転送が再開することになるが、これによって、転送される画像データは不連続なものとなる。
【０００７】この様な不連続な画像データを従来の演算処理部(４)にて処理する場合、例えば画像データの累積加算を行なう際には、画像データの中断期間は加算処理を中止する必要があり、そのための処理が煩雑となる。又、フィルタ処理等の他の演算においても、画像データの不連続性に起因する種々の問題が生じる。
【０００８】本発明の目的は、画像専用バスへの画像データ転送中に他の優先度の高いマスターから画像メモリに対してアクセス要求が発生した場合にも、演算処理部は連続した画像データに基づいて演算を実行することが出来る画像処理回路を提供することである。
【０００９】
【課題を解決するための手段】この本発明は、複数の画像メモリと、該複数の画像メモリ内の画像データに対して所定の演算処理を実行する演算処理部とが画像専用バスを介して互いに連結されると共に、上記複数の画像メモリには、汎用バスを介してメモリアクセスが可能なマスターが接続されている画像処理回路において、上記演算処理部は、少なくとも上記各画像メモリの転送対象となる領域の１水平期間分の画像データを記憶することが可能なラインメモリと、上記各画像メモリの画像データを上記ラインメモリに書き込むメモリ書込み制御手段と、上記ラインメモリに書き込まれた画像データを読み出すメモリ読出し制御手段と、上記メモリ読出し手段により読み出された画像データに対して所定の演算処理を施す演算手段と、を備え、上記各画像メモリは、上記画像データを出力している期間に画像データ出力中を表わす確定信号を出力し、またメモリ書込み手段は、上記確定信号の出力期間中のみ上記各画像データを上記ラインメモリに書き込み、さらに上記メモリ読出し制御手段は、上記ラインメモリに上記１水平期間分の画像データの書込みが終了した後、上記ラインメモリから連続して上記１水平期間分の画像データを上記演算手段に読み出すことを特徴とする。
【００１０】
【作用】画像メモリから画像専用バスへのデータ転送中に、優先度の高いメモリアクセス要求が発生することにより、或いはメモリのリフレッシュによって、データ転送が一時的に中断した場合、画像メモリから演算処理部へ、画像メモリから画像データが読み出される期間だけ出力される確定信号が入力される。該確定信号の入力に基づいて、演算処理部のメモリ書込み手段は、確定信号の出力期間中のみ、ラインメモリに対して画像メモリからの画像データを書き込むための書込み制御信号を作成し、ラインメモリへ供給する。
【００１１】これによって、ラインメモリには、上記確定信号の出力期間中に転送されてくる上記画像メモリの転送対象となる領域の１水平期間に含まれる画像データ、すなわち１水平期間分の画像データが書き込まれることになる。
【００１２】１水平期間分の画像データの書込みが終了した後、メモリ読出し制御手段は、ラインメモリから書き込まれた上記画像データを連続して読み出すための読出し制御信号を作成し、ラインメモリへ供給する。
【００１３】読み出された画像データは演算手段へ供給されて、所定の演算が施される。この際、少なくともメモリ読出し制御手段により読み出された上記画像データは途切れることなく連続しているから、演算手段は、従来の如きデータの不連続性に対処するための煩雑な処理を行う必要がない。
【００１４】
【発明の効果】本発明に係る画像処理回路によれば、画像専用バスへの画像データ転送中に他の優先度の高いマスターから画像メモリに対してアクセス要求が発生した場合にも、演算処理部は連続した画像データに基づいて演算を実行出来、これによって回路構成が簡易となる。
【００１５】
【実施例】以下、本発明を図７に示す画像処理回路に実施した一例につき、図面に沿って詳述する。図７のＣＰＵ部(１)は汎用バス(８)を介して回路全体の制御を行なうものであり、画像制御部(２)は、画像データの転送に際して、転送クロック(ＣＬＫ)、転送開始信号(＊ＳＴＲＴ)等を発生するものである。
【００１６】画像メモリ(３)は、画像専用バス(９)とのデータ転送中であっても、例えばＣＰＵ部(１)から汎用バス(８)を介して高い優先度のアクセスが為された場合、画像専用バス(９)とのデータ転送を中断する。
【００１７】汎用バス(８)及び画像専用バス(９)には、画像入出力部(５)を介して、モニター(６)及びビデオカメラ(７)が接続されている。該画像入出力部(５)はフレームメモリを具え、ビデオカメラ(７)からの画像情報をフレームメモリに書き込み、或いはフレームメモリの内容をモニター(６)に表示することが可能である。
【００１８】又、演算処理部(４)にて処理された画像も前記フレームメモリに入力することが可能となっている。
【００１９】図４は、データ転送の対象となる矩形領域が水平方向に４画素、垂直方向に３画素に設定された場合の前記画像専用バス(９)による一般的なデータ転送のタイミングを示しており、画像制御部(２)が出力する転送クロック‘ＣＬＫ’に同期して、画像データ及び各種制御信号の転送が行なわれる。又、画像制御部(２)はＣＰＵ部(１)からの指令に応じて転送開始信号‘＊ＳＴＲＴ’を発生し、該信号を画像専用バス(９)に出力することにより、待機状態の画像メモリ(３)から、転送動作中を示す信号‘＊ＢＵＳＹ’が出力される。
【００２０】又、信号読出しモードの場合は、１水平期間分の画像データの先頭に位置する水平同期信号‘＊ＨＳ’が画像メモリ(３)から出力される。続いて画像メモリ(３)からの画像データ出力中を表わす確定信号‘＊ＶＬＤ’と共に、画像信号‘ＶＩＤＥＯ’が出力される。その後、設定された全矩形領域のデータ転送が終了すると、画像メモリ(３)は転送中信号‘＊ＢＵＳＹ’をオフにして、転送動作を終了する。ここで、転送開始信号‘＊ＳＴＡＲＴ’は、転送中信号‘＊ＢＵＳＹ’によりオフとなる様に構成されている。
【００２１】尚、水平同期信号‘＊ＨＳ’は、１水平ライン上のデータ読出し開始にてデータ確定信号‘＊ＶＬＤ’がローとなる直前の２ＣＬＫの期間、ローとなるものである。
【００２２】これによって図４の如く、水平同期信号‘＊ＨＳ’と４画素からなる１水平ライン上の画像信号‘ＶＩＤＥＯ’が連続して画像専用バスへ転送されることになる。
【００２３】図１は本発明の特徴的構成である演算処理部(４)を示し、図５及び図６は該演算処理部(４)の動作を表わしている。演算処理部(４)は、図１に示す如くＦＩＦＯ（First-In-First-Out）から構成される一対のラインメモリ(11)(12)を具え、メモリ制御部(16)によって書込み及び読出しが制御されている。各ラインメモリの出力はラッチ回路(13)(14)を介して画像演算部(17)へ接続されている。
【００２４】一方のラインメモリ(11)は、画像専用バスからの１水平ライン分の画像信号‘ＶＩＤＥＯ’を格納するものであり、他方のラインメモリ(12)は、画像専用バスからの転送中信号‘＊ＢＵＳＹ’及び水平同期信号‘＊ＨＳ’を格納するものである。
【００２５】両ラインメモリ(11)(12)には夫々、リセット信号として前記転送開始信号‘＊ＳＴＲＴ’が入力される共に、メモリ制御部(16)からの読出し制御信号‘＊ＦＲＤ’及び書込み制御信号‘＊ＦＷＥ’が入力されている。
【００２６】両ラッチ回路(13)(14)は、ラインメモリ(11)(12)に対する読出し制御信号‘＊ＦＲＤ’の後縁でラッチされ、ラッチされたデータは画像演算部(17)へ送出されて、各種画像演算が施される。
【００２７】他方のラインメモリ(１２)の出力端にはゲート回路(１５)が接続されている。該ゲート回路(１５)は、ラインメモリ(１２)によって１水平期間だけ遅延された画像データ‘ＶＩＤＥＯ＿Ｄ’の出力中を表わす遅延データ確定信号‘＊ＶＬＤ＿Ｄ’を作成するものである。
【００２８】図２及び図３は、メモリ制御部(16)を構成する書込み制御回路(16ａ)及び読出し制御回路(16ｂ)の具体的構成を示しており、以下、図５及び図６と共に、これらの回路構成及び動作について説明する。尚、図５は転送開始付近のタイミングを、図６は転送終了付近のタイミングを示している。
【００２９】図５において、転送開始信号‘＊ＳＴＲＴ’により転送が開始されると、上述の如く転送クロック‘ＣＬＫ’と共に、転送中信号‘＊ＢＵＳＹ’、‘水平同期信号＊ＨＳ’、データ確定信号‘＊ＶＬＤ’、及び画像信号‘ＶＩＤＥＯ’が画像専用バス(９)から演算処理部(４)へ入力される。
【００３０】データ転送中に、ＣＰＵ部(１)が汎用バス(８)を介してデータ転送中の画像メモリ(３)をアクセスした場合、該アクセスの優先度は画像専用バス(９)による画像データの転送よりも高く設定されているため、画像メモリ(３)は、画像データの転送を中断して、汎用バス(８)からのアクセスに応じたサービスを実行する。
【００３１】図５の画像信号‘ＶＩＤＥＯ’、データ確定信号‘＊ＶＬＤ’が、水平同期信号‘＊ＨＳ’がハイの期間にオフとなっているのは、画像メモリ(３)が汎用バス(８)へのサービスを行なっていることを表わしている。仮に汎用バス(８)へのサービスがなければ、図４に示すタイミングで各信号が入力される。
【００３２】図５の書込み制御信号‘＊ＦＷＥ’は、図２R>２のゲート(18)(21)の処理によって、転送開始付近においては水平同期信号‘＊ＨＳ’又はデータ確定信号‘＊ＶＬＤ’がローの期間に、転送クロック‘ＣＬＫ’に同期する信号として作成される(図５参照)。
【００３３】又、書込み制御信号‘＊ＦＷＥ’は、図２のフリップフロップ(19)及びゲート(20)(21)の処理によって、転送終了付近においては転送中信号‘＊ＢＵＳＹ’がハイとなった直後の１ＣＬＫ期間に、転送クロック‘ＣＬＫ’に同期する信号として作成される(図６参照)。
【００３４】図５に示すライン信号‘ＬＩＮＥ２’は、第２水平走査線についてのデータ読出しが開始されたことを示す信号であり、図３の読出し制御回路(16ｂ)のフリップフロップ(22)(23)の処理により、転送開始信号‘＊ＳＴＲＴ’からの水平同期信号‘＊ＨＳ’の立下りをカウントすることによって作成している。
【００３５】読出し制御信号‘＊ＦＲＤ’は、フリップフロップ(24)の出力‘＊ＥＭＰＴ’がハイ(ラインメモリが空でない)であって、且つ、前記ライン信号‘ＬＩＮＥ２’がハイ(第２水平走査線以降のデータ読出し)の期間において、次の項目の何れかが満足される場合をゲート(30)により判断し、更にゲート(31)の処理により、転送クロック‘ＣＬＫ’に同期する信号として作成される。
【００３６】
【００３７】斯くして図５及び図６に示すタイミングで図１のラインメモリ(11)(12)に書込まれ、或いはラインメモリから読み出された信号は、遅延画像信号‘ＶＩＤＥＯ＿Ｄ’、遅延転送中信号‘＊ＢＵＳＹ＿Ｄ’、遅延水平同期信号‘＊ＨＳ＿Ｄ’、及び遅延データ確定信号‘ＶＬＤ＿Ｄ’として、画像演算部(17)へ入力される。ここで、遅延データ確定信号‘＊ＶＬＤ＿Ｄ’は、遅延転送中信号‘ＢＵＳＹ＿Ｄ’がローで、且つ遅延水平同期信号‘＊ＨＳ＿Ｄ’がハイの期間、ローとなる信号として、ゲート回路(15)にて作成される。
【００３８】上記画像処理装置によれば、演算処理部(４)にＦＩＦＯによって構成される一対のラインメモリ(11)(12)を付加して、信号書込みに対して信号読出しを１水平期間だけ遅延させることにより、図５及び図６の如く、不連続な書込みデータを連続したデータとして読み出すことが出来る。
【００３９】従って、画像メモリ(３)からの読み出しデータが１水平期間中に不連続であっても、画像演算部(17)には、１水平ライン上のデータが連続して供給されるから、画像演算部(17)においては、演算を途中で停止させる必要がなく、これによって回路構成の簡略化が可能となる。さらに、図７に示す如く、複数の画像メモリ(３)内の画像データに対して所定の演算処理を実行する演算処理部(４)において、ラインメモリに書き込まれた各画像メモリ(３)の画像データを読み出す際に、ラインメモリから連続して１水平期間分の画像データを演算手段に読み出すため、各画像メモリ(３)の画像データの同期とって読み出し、そのデータ間の演算処理を行うことも可能となり、リアルタイムに演算処理を高速に行うことができる。
【００４０】上記実施例の説明は、本発明を説明するためのものであって、特許請求の範囲に記載の発明を限定し、或は範囲を減縮する様に解すべきではない。又、本発明の各部構成は上記実施例に限らず、特許請求の範囲に記載の技術的範囲内で種々の変形が可能であることは勿論である。
【図面の簡単な説明】
【図１】本発明に係る画像処理回路の要部である演算処理部のブロック図である。
【図２】書込み制御回路を示す図である。
【図３】読出し制御回路を示す図である。
【図４】一般的なデータ転送のタイミングチャートである。
【図５】本発明におけるデータ転送の前半を示すタイミングチャートである。
【図６】本発明におけるデータ転送の後半を示すタイミングチャートである。
【図７】画像処理回路の全体を示すブロック図である。
【図８】マスターの指令によるデータ転送の手続きを示すフローチャートである。
【符号の説明】
(１) ＣＰＵ部
(２) 画像制御部
(３) 画像メモリ
(４) 演算処理部
(11) ラインメモリ
(12) ラインメモリ
(16) メモリ制御部
(17) 画像演算部
【特許請求の範囲】
【請求項１】 複数の画像メモリと、該複数の画像メモリ内の画像データに対して所定の演算処理を実行する演算処理部とが画像専用バスを介して互いに連結されると共に、上記複数の画像メモリには、汎用バスを介してメモリアクセスが可能なマスターが接続されている画像処理回路において、上記演算処理部は、少なくとも上記各画像メモリの転送対象となる領域の１水平期間分の画像データを記憶することが可能なラインメモリと、上記各画像メモリの画像データを上記ラインメモリに書き込むメモリ書込み制御手段と、上記ラインメモリに書き込まれた画像データを読み出すメモリ読出し制御手段と、上記メモリ読出し手段により読み出された画像データに対して所定の演算処理を施す演算手段と、を備え、上記各画像メモリは、上記画像データを出力している期間に画像データ出力中を表わす確定信号を出力し、またメモリ書込み手段は、上記確定信号の出力期間中のみ上記各画像データを上記ラインメモリに書き込み、さらに上記メモリ読出し制御手段は、上記ラインメモリに上記１水平期間分の画像データの書込みが終了した後、上記ラインメモリから連続して上記１水平期間分の画像データを上記演算手段に読み出すことを特徴とする画像処理回路。
【請求項１】 複数の画像メモリと、該複数の画像メモリ内の画像データに対して所定の演算処理を実行する演算処理部とが画像専用バスを介して互いに連結されると共に、上記複数の画像メモリには、汎用バスを介してメモリアクセスが可能なマスターが接続されている画像処理回路において、上記演算処理部は、少なくとも上記各画像メモリの転送対象となる領域の１水平期間分の画像データを記憶することが可能なラインメモリと、上記各画像メモリの画像データを上記ラインメモリに書き込むメモリ書込み制御手段と、上記ラインメモリに書き込まれた画像データを読み出すメモリ読出し制御手段と、上記メモリ読出し手段により読み出された画像データに対して所定の演算処理を施す演算手段と、を備え、上記各画像メモリは、上記画像データを出力している期間に画像データ出力中を表わす確定信号を出力し、またメモリ書込み手段は、上記確定信号の出力期間中のみ上記各画像データを上記ラインメモリに書き込み、さらに上記メモリ読出し制御手段は、上記ラインメモリに上記１水平期間分の画像データの書込みが終了した後、上記ラインメモリから連続して上記１水平期間分の画像データを上記演算手段に読み出すことを特徴とする画像処理回路。
【図１】
【図２】
【図４】
【図３】
【図５】
【図６】
【図７】
【図８】
【図２】
【図４】
【図３】
【図５】
【図６】
【図７】
【図８】
【特許番号】特許第３２３４２７５号（Ｐ３２３４２７５）
【登録日】平成１３年９月２１日（２００１．９．２１）
【発行日】平成１３年１２月４日（２００１．１２．４）
【国際特許分類】
【出願番号】特願平４−１２２９９３
【出願日】平成４年５月１５日（１９９２．５．１５）
【公開番号】特開平５−３２４８１０
【公開日】平成５年１２月１０日（１９９３．１２．１０）
【審査請求日】平成７年５月２６日（１９９５．５．２６）
【前置審査】 前置審査
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【参考文献】
【文献】特開 昭６２−１４５４４２（ＪＰ，Ａ）
【文献】特開 昭６３−３０２６６５（ＪＰ，Ａ）
【文献】特開 昭５７−４８８６７（ＪＰ，Ａ）
【文献】特開 平５−１２８２４０（ＪＰ，Ａ）
【登録日】平成１３年９月２１日（２００１．９．２１）
【発行日】平成１３年１２月４日（２００１．１２．４）
【国際特許分類】
【出願日】平成４年５月１５日（１９９２．５．１５）
【公開番号】特開平５−３２４８１０
【公開日】平成５年１２月１０日（１９９３．１２．１０）
【審査請求日】平成７年５月２６日（１９９５．５．２６）
【前置審査】 前置審査
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【参考文献】
【文献】特開 昭６２−１４５４４２（ＪＰ，Ａ）
【文献】特開 昭６３−３０２６６５（ＪＰ，Ａ）
【文献】特開 昭５７−４８８６７（ＪＰ，Ａ）
【文献】特開 平５−１２８２４０（ＪＰ，Ａ）
[ Back to top ]