画像処理装置及び画像処理方法
【課題】転送速度の異なるＤＭＡコントローラを適宜切り替えて使用して効率的なデータ転送を行う画像処理装置及び画像処理方法を提供する。
【解決手段】複合装置は、画像処理部１１の処理した画像データを高速ＤＭＡＣ１５を使用して優先して転送するとともに、この画像処理手段１１の処理した画像データの転送が完了したことをデータ入力検知部１１ａが検出すると、データ処理進捗検知部１２ａの検出する画像処理部１２の処理する画像データの転送状況に基づいて、管理部１４がセレクタ１３を制御して、低速ＤＭＡＣ１６と高速ＤＭＡＣ１５を適宜選択して使用して、画像処理部１２の処理した画像データを転送する。したがって、画像処理部１２の処理した画像データを複合装置全体の画像処理工程の画像データの流れに合わせて処理して、画像処理全体の生産性を向上させる。
【解決手段】複合装置は、画像処理部１１の処理した画像データを高速ＤＭＡＣ１５を使用して優先して転送するとともに、この画像処理手段１１の処理した画像データの転送が完了したことをデータ入力検知部１１ａが検出すると、データ処理進捗検知部１２ａの検出する画像処理部１２の処理する画像データの転送状況に基づいて、管理部１４がセレクタ１３を制御して、低速ＤＭＡＣ１６と高速ＤＭＡＣ１５を適宜選択して使用して、画像処理部１２の処理した画像データを転送する。したがって、画像処理部１２の処理した画像データを複合装置全体の画像処理工程の画像データの流れに合わせて処理して、画像処理全体の生産性を向上させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理装置及び画像処理方法に関し、詳細には、転送速度の異なるＤＭＡコントローラを適宜使い分けて効率的なデータ転送を行う画像処理装置及び画像処理方法に関する。
【背景技術】
【０００２】
複写装置、プリンタ装置、ファクシミリ装置、複合装置等の画像処理装置においては、近年、複合化及びデジタル化に伴って、ＲＡＭ（Random Access Memory）等の半導体メモリを利用した画像処理が種々行われるようになってきている。このようなメモリへのデータ転送やメモリ上にあるデータの転送を高速に行う技術としては、ＤＭＡ（Direct Memory Access）があり、ＤＭＡでは、一般的に、メモリアドレスと転送量を指定することで、ＣＰＵ（Central Processing Unit ）が介在することなく、データ転送を行うが、メモリ上にデータが点在する場合には、ディスクリプタ方式を用いて、メモリ上に点在するデータを接続して連続的に転送を行う。
【０００３】
画像処理装置は、その内部の各画像処理部にＤＭＡコントローラ（以下、ＤＭＡＣという。）を内蔵しているが、その性能は様々であり、複合装置等の高速機においては、機械的な構造の条件によって、高度な生産性を確保する必要性から処理速度の優先度の高い画像処理モジュールがあり、そのような優先度の高い画像処理モジュールには、比較的転送速度の速いＤＭＡＣ（以下、高速ＤＭＡＣという。）が搭載されており、他の画像処理モジュールには、必然的に比較的転送速度の遅いＤＭＡＣ（以下、低速ＤＭＡＣという。）が搭載されることとなる。
【０００４】
画像入力部を有する複写装置等の画像処理装置においては、その機械的動作等の規制から画像入力時間の間隔が規定されており、画像入力処理部（ビデオコントローラ）には、高速ＤＭＡＣが割り当てられている。
【０００５】
ところが、いくら画像入力処理部に高速ＤＭＡＣを搭載して高速に画像入力処理を行っても、後段の画像処理部（例えば、圧縮伸張器等）での画像処理が終了しないと、次の画像入力を行うことができない。
【０００６】
したがって、図６（ａ）に示すように、圧縮伸張器等の後段の画像処理部での画像処理が前段の画像処理部であるビデオコントローラでの画像処理に追従して行われているときには、適切な処理速度を維持することができるが、図６（ｂ）に示すように、圧縮伸張器等の後段の画像処理部での画像処理が遅いときには、該後段の画像処理部での画像処理が終了するのを待って、前段の画像処理、すなわち、ビデオコントローラでの画像入力処理を行う必要が発生し、画像入力時間の間隔が不規則な状態となって、生産性が低下することとなる。
【０００７】
そして、従来、共通の構成を有する記憶装置に対して、画像形成装置の構成に関係無く共通の制御を行って、画像形成装置の機器間の情報転送（画像信号および機器間の制御に必要な情報を含む）をより効率良く行う技術が提案されている（特許文献１参照）。
【０００８】
【特許文献１】特開２００５−７２９８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記公報記載の従来技術にあっては、複数の画像形成装置間でのデータの利用効率の向上を図ることはできるが、１つの画像処理装置内での画像処理速度とＤＭＡＣの転送速度の相違によって画像処理モジュール間で発生するデータの滞りを解消することができず、画像処理装置全体の生産性を向上させる上で、改良の必要があった。
【００１０】
そこで、本発明は、各段の画像処理速度とデータ転送速度を考慮して効率的にデータ転送して、全体の生産性を向上させる画像処理装置及び画像処理方法を提供することを目的としている。
【課題を解決するための手段】
【００１１】
請求項１記載の発明の画像処理装置は、画像データに対して比較的高速で画像処理する高速画像処理手段と、該高速画像処理手段よりも画像データの流れ方向後段に位置し該高速画像処理手段よりも遅い処理速度で画像処理する低速画像処理手段と、画像データを比較的高速でＤＭＡ転送する高速ＤＭＡコントローラと、画像データを該高速ＤＭＡコントローラよりも遅い速度でＤＭＡ転送する低速ＤＭＡコントローラと、該高速画像処理手段の処理した画像データを該高速ＤＭＡコントローラに優先して転送させるとともに、該高速画像処理手段の処理した画像データと該低速画像処理手段の処理した画像データの転送状況に基づいて、該低速ＤＭＡコントローラと該高速ＤＭＡコントローラを適宜選択して、該選択したＤＭＡコントローラに該低速画像処理手段の処理した画像データを転送させる転送制御手段と、を備えていることにより、上記目的を達成している。
【００１２】
この場合、例えば、請求項２に記載するように、前記画像処理装置は、前記高速画像処理手段の処理した画像データの転送終了を検出する転送終了検出手段と、前記低速画像処理手段の処理する画像データの転送状況を検出する転送状況検出手段と、を備え、前記転送制御手段は、該転送終了検出手段と該転送状況検出手段の検出結果に基づいて、前記低速画像処理手段の処理した画像データの転送に使用するＤＭＡコントローラを選択してもよい。
【００１３】
また、請求項２の場合、例えば、請求項３に記載するように、前記転送終了検出手段は、前記高速画像処理手段の処理する画像データ量または該画像データの転送時間を予め取得し、該画像データ量または該転送時間に基づいて前記転送終了を検出してもよい。
【００１４】
さらに、請求項２または請求項３の場合、例えば、請求項４に記載するように、前記転送制御手段は、前記転送終了検出手段が前記転送終了を検出した後、前記転送状況検出手段が前記低速画像処理手段の処理する未転送の画像データが存在することを検出していると、前記低速画像処理手段の処理した画像データの転送に使用するＤＭＡコントローラとして前記高速ＤＭＡコントローラを選択してもよい。
【００１５】
また、請求項１から請求項４の場合、例えば、請求項５に記載するように、前記転送制御手段は、前記高速画像処理手段及び前記低速画像処理手段と前記高速ＤＭＡコントローラ及び前記低速ＤＭＡコントローラとを選択的に接続する切り替え接続手段と、該切り替え接続手段による接続状態を制御する制御手段と、を備えていてもよい。
【００１６】
さらに、請求項１から請求項５の場合、例えば、請求項６に記載するように、前記高速ＤＭＡコントローラ及び前記低速ＤＭＡコントローラは、それぞれ画像データを一時保管するバッファと、該バッファの画像データ保管状況を検出するバッファ状態検出手段と、該バッファ状態検出手段の検出結果を相互に通知する通知手段と、を備え、該各ＤＭＡコントローラの有しているバッファ量と該バッファ状態検出手段の検出結果及び相手のＤＭＡコントローラの通知手段からの通知結果に基づいて、順次切り替わって前記低速画像処理手段からの前記画像データを転送し、前記転送制御手段は、該低速画像処理手段の処理した画像データを転送するＤＭＡコントローラとして、該高速ＤＭＡコントローラと該低速ＤＭＡコントローラをそれぞれの各バッファ量に基づいて順次切り替えて選択してもよい。
【００１７】
請求項７記載の発明の画像処理方法は、画像データに対して比較的高速で画像処理する高速画像処理ステップと、該高速画像処理ステップよりも画像データの流れ方向後段に位置し該高速画像処理ステップよりも遅い処理速度で画像処理する画像処理ステップと、該高速画像処理ステップで処理された画像データを、比較的高速でＤＭＡ転送する高速ＤＭＡコントローラに優先して転送させるとともに、該高速画像処理ステップで処理された画像データ及び該低速画像処理ステップで処理された画像データの転送状況に基づいて、該高速ＤＭＡコントローラよりも遅い速度でＤＭＡ転送する低速ＤＭＡコントローラと該高速ＤＭＡコントローラを適宜選択して、該選択したＤＭＡコントローラに該低速画像処理ステップで処理された画像データを転送させる転送制御処理ステップと、を有することにより、上記目的を達成している。
【発明の効果】
【００１８】
本発明によれば、高速画像処理手段の処理した画像データを高速ＤＭＡコントローラで優先して転送するとともに、高速画像処理手段の処理した画像データと低速画像処理手段の処理した画像データの転送状況に基づいて、低速ＤＭＡコントローラと高速ＤＭＡコントローラを適宜選択して、低速画像処理手段の処理した画像データを転送するので、高速画像処理手段と低速画像処理手段の画像処理速度と高速ＤＭＡコントローラと低速ＤＭＡコントローラのデータ転送速度を考慮して、低速画像処理手段の処理した画像データを効率的にデータ転送することができ、低速画像処理手段の処理した画像データを全体の画像処理工程の画像データの流れに合わせて転送処理して、画像処理全体の生産性を向上させることができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
【実施例１】
【００２０】
図１〜図３は、本発明の画像処理装置及び画像処理方法の第１実施例を示す図であり、図１は、本発明の画像処理装置及び画像処理方法の第１実施例を適用した複合装置１の要部ブロック構成図である。
【００２１】
図１において、複合装置１は、画像入力部２、ＡＳＩＣ３、演算処理部４、主記憶部５、記憶部６、ＡＳＩＣ７及び画像出力部８等を備えているとともに、図示しないが、操作表示部、ファクシミリ部等の複合装置としての機能処理に必要な各部を備えている。
【００２２】
画像入力部２は、原稿に光源から読取光を照射して該原稿で反射された反射光をＣＣＤ（Charge Coupled Device ）で光電変換することで、原稿を主走査及び副走査して、該原稿の画像を選択指定された解像度、例えば、１００、１５０、２００、３００、４００、６００ｄｐｉで読み取るスキャナが用いられ、読み取った原稿の画像データをＡＳＩＣ３に出力する。
【００２３】
ＡＳＩＣ３は、画像入力部２から入力される画像データに、所定の画像処理、例えば、画像圧縮処理等の画像処理を行い、ＰＣＩバスを介して演算処理部４に転送する。
【００２４】
演算処理部４には、主記憶部５と記憶部６が接続されており、記憶部６は、ＲＯＭ（Read Only Memory）等で構成されて、ＢＩＯＳ等の複合装置１としての基本プログラムや本実施例のデータ転送制御処理プログラム及び必要なシステムデータ等が格納されている。
【００２５】
主記憶部５は、ＲＡＭ（Random Access Memory）等で構成され、演算処理部４のワークメモリや画像データの一時保管用メモリに使用される。
【００２６】
演算処理部４は、記憶部６のプログラムに基づいて、主記憶部５をワークメモリとして利用しつつ、複合装置１の各部を制御して複合装置１として動作させる。演算処理部４は、特に、ＡＳＩＣ３やＡＳＩＣ４の画像処理におけるデータ転送制御処理を行う。
【００２７】
ＡＳＩＣ７は、画像処理部、アービタ及びＤＭＡＣ等を備え、画像入力部２で読み取られた原稿の画像データや図示しない外部ホスト装置から転送されてきた画像データ、また、図示しないファクシミリ部で受信したファクシミリ画像データを、画像出力部８が処理可能なデータに変換して画像出力部８に出力する。
【００２８】
画像出力部８は、例えば、電子写真方式のプリンタ等が用いられており、ＡＳＩＣ７で処理された画像データに基づいて変調したレーザビームを半導体レーザ素子から出力して、ポリゴンミラー等を通して感光体に照射して、該感光体表面に静電潜像を形成する。画像出力部８は、感光体上の静電潜像にトナーを付与してトナー画像として現像し、該トナー画像を用紙に転写・定着させて画像形成して、該画像形成した用紙を排紙トレイ上に排紙する。
【００２９】
そして、上記ＡＳＩＣ３は、図２に示すように、画像処理部１１、１２、セレクタ１３、管理部１４、高速ＤＭＡＣ１５、低速ＤＭＡＣ１６、アービタ１７及びＰＣＩＣ（Peripheral Component Interconnect Contoroller）１８等を備えており、画像入力部２からの画像データが画像処理部１１に入力される。
【００３０】
画像処理部１１は、画像入力部２から入力される原稿の画像データに必要な画像処理を比較的高速で施し、該画像処理後の画像データを、高速ＤＭＡＣ１５によってセレクタ１３、アービタ１７及びＰＣＩＣ１８を介して演算処理部４に転送する。画像処理部１１は、画像入力部２の画像読み取り動作処理に合わせて該画像入力部２からの画像データを画像処理して転送する必要があり、比較的高速の画像処理を行う高速画像処理手段として機能している。
【００３１】
画像処理部１１は、データ入力検知部（転送終了検出手段）１１ａを備えており、データ入力検知部１１ａは、画像入力部２から画像処理部１１に入力されて画像処理部１１で必要な画像処理を施された画像データの高速ＤＭＡＣ１５への転送の完了の有無を検知して、転送終了検知信号Ｓｈを管理部１４に出力する。すなわち、データ入力検知部１１ａは、ダウンカウントレジスタを備えており、画像入力部２から入力されて高速ＤＭＡＣ１５によって転送する総転送データ量を該ダウンカウントレジスタにセットする。データ入力検知部１１ａは、高速ＤＭＡＣ１５によって画像データが転送されると、該転送された実転送データ量を該ダウンカウントレジスタからダウンカウントし、ダウンカウントレジスタの値が「０」になると、管理部１４に出力している転送終了検知信号Ｓｈを「１」から「０」に遷移させる。例えば、画像入力部２で読み取る原稿がＡ４等の定型サイズの原稿であるときには、画像データ量を決定できるため、画像入力部２が読み取った原稿の画像データをＡＳＩＣ３に転送し始める前に総転送データ量を画像処理部１１側に通知する。データ入力検知部１１ａは、画像入力部２から総転送データ量が通知されると、該総転送データ量を、ダウンカウントレジスタにセットする。また、データ入力検知部１１ａは、画像入力部２が総転送データ量ではなく原稿の定型サイズ情報を通知してくると、予め内部に保持されている定型サイズとデータ量のデータベースを参照して、データ量を取得して、該データ量をダウンカウントレジスタにセットする。そして、データ入力検知部１１ａは、その後、データ転送が開始されると、ダウンカウントレジスタのデータ量からデータ転送した実転送データ量をダウンカウントして、ダウンカウントレジスタの値が「０」になると、管理部１４に出力している転送終了検知信号Ｓｈを「１」から「０」に遷移させる。
【００３２】
画像処理部１２は、低速ＤＭＡＣ１６によって、演算処理部４からＰＣＩＣ１８、アービタ１７及びセレクタ１３を介して転送されてくる画像データに対して、圧縮伸張処理等の画像データ内容によって処理速度の変わる比較的低速の画像処理を施す低速画像処理手段として機能する。画像処理部１２は、画像処理後の画像データを、セレクタ１３を介して接続される高速ＤＭＡＣ１５または低速ＤＭＡＣ１６によってアービタ１７及びＰＣＩＣ１８を介して演算処理部４に転送する。
【００３３】
画像処理部１２は、データ処理進捗検知部（転送状況検出手段）１２ａを備えており、データ処理進捗検知部１２ａは、データ転送処理進捗状況を検知して、ステータス信号Ｓｓを管理部１４に出力する。すなわち、データ処理進捗検知部１２ａは、ダウンカウントレジスタを備えており、演算処理部４からの画像データの転送が始まる前に、演算処理部４のプログラムから総転送データ量が通知されると、該総転送データ量をダウンカウントレジスタにセットする。データ処理進捗検知部１２ａは、その後、データ転送が開始されて、低速ＤＭＡＣ１６を介してデータ転送を受信すると、ダウンカウントレジスタのデータ量からデータ転送されてきた実転送データ量をダウンカウントして、ダウンカウントレジスタの値が「０」になると、管理部１４に出力しているステータス信号Ｓｓを「１」から「０」に遷移させる。なお、データ処理進捗検知部１２ａは、演算処理部４のソフトウェアによってその機能が適宜オン／オフされるようになっていてもよい。例えば、データ処理進捗検知部１２ａは、機能オン／オフレジスタを備えていて、プログラムによって機能オン／オフレジスタにイネーブルが設定されると、その機能が有効となり、プログラムによって機能オン／オフレジスタにディセーブルが設定されると、その機能が無効となって、その機能が無効に設定されると、ステータス信号Ｓｓとして、「１」を出力し続ける。
【００３４】
管理部（制御手段）１４は、データ入力検知部１１ａからの転送終了検知信号Ｓｈとデータ処理進捗検知部１２ａからのステータス信号Ｓｓが入力され、転送終了検知信号Ｓｈとステータス信号Ｓｓを反転させた後、ＡＮＤ処理して、転送終了検知信号Ｓｈとステータス信号Ｓｓの値によって「１」、「０」に切り替わるセレクト信号Ｓｃとしてセレクタ１３に出力する。すなわち、管理部１４は、転送終了信号Ｓｈとステータス信号Ｓｓのうち少なくともいずれかが「１」であると、「０」のセレクト信号Ｓｃをセレクタ１３に出力し、転送終了検知信号Ｓｈとステータス信号Ｓｓがともに「０」であると、「１」のセレクト信号Ｓｃをセレクタ１３に出力する。
【００３５】
セレクタ（切り替え接続手段）１３は、図３に示すように、２つのバスセレクタ２１、２２を備えており、バスセレクタ２１は、２つの入力端子ａ、ｂと１つの出力端子ｃを備えている。バスセレクタ２２は、１つの入力端子ｃと２つの出力端子ａ、ｂを備えており、バスセレクタ２１及びバスセレクタ２２は、それぞれセレクト端子ｄに管理部１４からセレクト信号Ｓｃが入力される。バスセレクタ２１は、その入力端子ａに、画像処理部１１が接続され、その入力端子ｂには、バスセレクタ２２の出力端子ｂが接続され、その出力端子ｃが、高速ＤＭＡＣ１５に接続されている。バスセレクタ２２は、その入力端子ｃに画像処理部１２からの画像データが入力され、その出力端子ａが、上述のように、バスセレクタ２１の入力端子ｂに接続され、その出力端子ｂが低速ＤＭＡＣ１６に接続されている。
【００３６】
バスセレクタ２１及びバスセレクタ２２は、管理部１１からのセレクト信号Ｓｃが「０」のときに、端子ａと端子ｃを接続し、セレクト信号Ｓｃが「１」のときに、端子ｂと端子ｃを接続する。上記管理部１４とセレクタ１３は、全体として転送制御手段として機能する。
【００３７】
そして、高速ＤＭＡＣ１５は、例えば、１２８ｂｉｔ×４段のバッファを有し、データを比較的高速でＤＭＡ転送する。低速ＤＭＡＣ１６は、例えば、１２８ｂｉｔ×１段のバッファを有し、データを比較的低速でＤＭＡ転送する。
【００３８】
これらのＤＭＡＣ１５、１６の使用するディスクリプタ情報のレジスタは、画像処理部１１及び画像処理部１２が備えている。
【００３９】
アービタ１７は、画像処理部１１と画像処理部１２からのバス獲得要求を調停して、ＰＣＩバスの使用許可を制御する。
【００４０】
ＰＣＩＣ１８は、ＰＣＩ（Peripheral Component Interconnect） Express（ＰＣＩｅ）という要求と応答が分離され応答を待たずに次の要求を発行できる高速のスプリットトランザクションのバスをコントロールするもので、このＰＣＩｅは、ＡＳＩＣ３と演算処理部４とを接続している。また、演算処理部４とＡＳＩＣ７との間もＰＣＩｅによって接続されている。
【００４１】
次に、本実施例の作用を説明する。本実施例の複合装置１は、比較的低速に画像処理する画像処理部１２からのデータ転送を、比較的高速に画像処理する画像処理部１１のデータ転送状況と該画像処理部１２のデータ転送状況に応じて、高速ＤＭＡＣ１５と低速ＤＭＡＣ１６とで適宜切り替えて行う。
【００４２】
すなわち、複合装置１は、画像入力部２で原稿の画像を読み取って、該読み取った画像データをＡＳＩＣ３から演算処理部４を介して主記憶部５に送り、主記憶部５の画像データをＡＳＩＣ３に戻して必要な画像処理を行って、主記憶部５に一旦格納し、その後、ＡＳＩＣ７に送って必要な画像処理を行って、画像出力部８で用紙に印刷出力するコピー動作、画像入力部２で読み取った原稿の画像の画像データをＡＳＩＣ３から演算処理部４を介して主記憶部５に送り、主記憶部５の画像データをＡＳＩＣ３に戻して必要な画像処理を行って、主記憶部５に一旦格納し、その後、ファクシミリ送信したり、ネットワーク上のコンピュータ等に送信するファクシミリ送信動作やスキャナ動作及びネットワーク上のコンピュータ等から送られてきた画像データをＡＳＩＣ３やＡＳＩＣ７で必要な画像処理を施して、画像出力部８で用紙に印刷出力するプリンタ動作等を行う。
【００４３】
そして、複合装置１は、初期状態や画像処理部１１が画像入力部２からの画像データを高速転送している場合や画像処理部１２が演算処理部４から画像データの転送を受信している場合には、管理部１４は、セレクト信号Ｓｃを「０」として、セレクタ１３の各バスセレクタ２１、２２に端子ａと端子ｃとを接続させた状態とする。
【００４４】
すなわち、管理部１４は、画像処理部１１のデータ入力検知部１１ａからの転送終了検知信号Ｓｈと画像処理部１２のデータ処理進捗検知部１２ａからのステータス信号Ｓｓを反転させた後、ＡＮＤ処理して、セレクト信号Ｓｃとしてセレクタ１３に出力するが、画像処理部１１が画像入力部２からの画像データを高速転送している場合や画像処理部１２が演算処理部４から画像データの転送を受信中である場合には、転送終了信号Ｓｈとステータス信号Ｓｓのうち少なくともいずれかが「１」であるので、「０」のセレクト信号Ｓｃをセレクタ１３に出力する。そして、セレクタ１３の各バスセレクタ２１、２２は、セレクト信号Ｓｃが「０」であると、端子ａと端子ｃとを接続させた状態とするので、画像処理部１１と高速ＤＭＡＣ１５を接続し、画像処理部１２と低速ＤＭＡＣ１６を接続した状態とする。
【００４５】
この状態で、画像入力部２で原稿を読み取って画像データをＡＳＩＣ３に出力する場合、原稿がＡ４等の定型サイズの原稿であるときには、原稿の画像データをＡＳＩＣ３に転送し始める前に、総転送データ量、または、原稿の定型サイズ情報を画像処理部１１に通知し、画像処理部１１のデータ入力検知部１１ａは、該画像入力部２から通知された総転送データ量または原稿サイズ情報に基づいて決定した総転送データ量を、内部のダウンカウントレジスタにセットする。
【００４６】
データ入力検知部１１ａは、その後、画像入力部２からデータ転送が開始されると、画像処理部１１が該画像データに必要な画像処理を施して、セレクタ１３を介して高速ＤＭＡＣ１５によって転送した実転送データ量を、ダウンカウントレジスタのデータ量からダウンカウントして、ダウンカウントレジスタの値が「０」になると、すなわち、１ページ分の原稿の画像データを全て高速ＤＭＡＣ１５を使用して演算処理部４側に転送すると、管理部１４に出力している転送終了検知信号Ｓｈを「１」から「０」に遷移させる。
【００４７】
一方、画像処理部１２は、低速ＤＭＡＣ１６によって、演算処理部４からＰＣＩＣ１８、アービタ１７及びセレクタ１３を介して転送されてくる画像データに対して、圧縮伸張処理等の画像データ内容によって処理速度の変わる比較的低速の画像処理を施し、画像処理後の画像データを、セレクタ１３を介して主に低速ＤＭＡＣ１６を使用してアービタ１７及びＰＣＩＣ１８を介して演算処理部４に転送するが、このとき、演算処理部４からの画像データの転送が始まる前に、演算処理部４のプログラムから総転送データ量が通知され、画像処理部１２のデータ処理進捗検知部１２ａは、該総転送データ量をダウンカウントレジスタにセットする。データ処理進捗検知部１２ａは、データ転送が開始されて、低速ＤＭＡＣ１６を介してデータ転送を受信すると、ダウンカウントレジスタのデータ量からデータ転送されてきた実転送データ量をダウンカウントして、ダウンカウントレジスタの値が「０」になると、管理部１４に出力しているステータス信号Ｓｓを「１」から「０」に遷移させる。
【００４８】
このように、画像処理部１１のデータ入力検知部１１ａからの転送終了検知信号Ｓｈが「０」となり、画像処理部１２のデータ処理進捗検知部１２ａからのステータス信号Ｓｓが「０」になると、管理部１４は、セレクト信号Ｓｃを「０」から「１」に切り替える。セレクタ１３は、管理部１４からのセレクト信号Ｓｃが「０」から「１」に切り替わると、各バスセレクタ２１、２２は、端子ａと端子ｃを接続していた状態から端子ｂと端子ｃを接続する状態に切り替える。
【００４９】
したがって、画像処理部１２は、バスセレクタ２１及びバスセレクタ２２を介して高速ＤＭＡＣ１５に接続され、処理後の画像データを高速ＤＭＡＣ１５を使用して、演算処理部４に転送することができる。
【００５０】
このように、本実施例の複合装置１は、高速画像処理を行う画像処理部１１の処理した画像データを高速ＤＭＡＣ１５で優先して転送するとともに、画像処理手段１１の処理した画像データと低速画像処理を行う画像処理部１２の処理した画像データの転送状況に基づいて、低速ＤＭＡＣ１６と高速ＤＭＡＣ１５を適宜選択して、画像処理部１２の処理した画像データを転送している。
【００５１】
したがって、画像処理部１１と画像処理部１２の画像処理速度と高速ＤＭＡＣ１５と低速ＤＭＡＣ１６のデータ転送速度を考慮して、画像処理部１２の処理した画像データを効率的にデータ転送して、画像処理部１２の処理した画像データを複合装置１全体の画像処理工程の画像データの流れに合わせて処理することができ、画像処理全体の生産性を向上させることができる。
【００５２】
また、本実施例の複合装置１は、画像処理部１１の処理した画像データの転送終了を検出するデータ入力検知部１１ａで検出し、画像処理部１２の処理する画像データの転送状況をデータ処理進捗検知部１２ａで検出し、管理部１４が、該データ入力検知部１１ａと該データ処理進捗検知部１２ａの検出結果に基づいて、画像処理部１２の処理した画像データの転送に使用するＤＭＡＣを選択している。
【００５３】
したがって、画像処理部１２の処理した画像データをより一層効率的にデータ転送することができ、画像処理部１２の処理した画像データを全体の画像処理工程の画像データの流れにより一層適切に合わせて処理して、画像処理全体の生産性をより一層向上させることができる。
【００５４】
さらに、本実施例の複合装置１は、データ入力検知部１１ａが、画像処理部１１の処理する画像データ量を予め取得し、該画像データ量に基づいて転送終了を検出している。
【００５５】
したがって、画像処理部１１のデータ転送を適切かつ容易に検出することができ、画像処理全体の生産性をより一層向上させることができる。
【００５６】
また、本実施例の複合装置１は、データ入力検知部１１ａが画像処理部１１の処理した画像データの転送終了を検出した後、データ処理進捗検知部１２ａが画像処理部１２の処理する未転送の画像データが存在することを検出していると、画像処理部１２の処理した画像データの転送に使用するＤＭＡＣとして高速ＤＭＡＣ１５を選択している。
【００５７】
したがって、処理速度の遅い画像処理部１２の処理した画像データを、高速ＤＭＡＣ１５により速やかに転送して、全体の画像処理工程の画像データの流れに合わせて処理することができ、画像処理全体の生産性を向上させることができる。
【００５８】
さらに、本実施例の複合装置１は、画像処理部１１及び画像処理部１２と高速ＤＭＡＣ１５及び低速ＤＭＡＣ１６とを選択的に接続するセレクタ１３の接続状態を、管理部１４で制御している。
【００５９】
したがって、簡単な構成で、画像処理部１１の処理した画像データを高速ＤＭＡＣ１５で優先して転送することができるとともに、低速ＤＭＡＣ１６と高速ＤＭＡＣ１５とを適宜選択して接続して、画像処理部１２の処理した画像データを高速で転送することができ、画像処理全体の生産性を向上させることができる。
【００６０】
なお、上記データ処理進捗検知部１２ａは、演算処理部４のソフトウェアによってその機能が適宜オン／オフされるようになっていてもよく、機能がオフされると、ステータス信号Ｓｓとして、「１」を出力し続ける。また、この場合、管理部１４は、セレクト信号Ｓｃとして、常に、「０」をセレクタ１３に出力し、セレクタ１３の各バスセレクタ２１、２２は、端子ａと端子ｃを接続した状態を継続する。
【００６１】
このようにすると、複合装置１の全体の画像処理状況に応じて、高速ＤＭＡＣ１５と低速ＤＭＡＣ１６の切り替え機能を停止させることができ、利用性を向上させることができる。
【００６２】
さらに、上記説明では、データ入力検知部１１ａは、入力画像の転送確認を、画像入力部２から通知される総転送データ量または原稿サイズ情報に基づいて決定した総転送データ量を、内部のダウンカウントレジスタにセットして、該ダウンカウントレジスタを実転送データによってダウンカウントすることで行っているが、入力画像の転送確認は、上記方法に限るものではなく、例えば、タイマによってデータ転送時間をカウントすることで行ってもよい。例えば、データ入力検知部１１ａが、入力画像データの転送に要するデフォルト値を内部レジスタに保持し、画像入力部２から画像データの転送開始の通知があると、内部レジスタのデフォルト時間をタイマにセットし、タイマが高速ＤＭＡＣ１５を使用した画像データの転送毎のクロックの立ち上がりエッジに同期して、該デフォルト時間をダウンカウントして、デフォルト時間が「０」になると、転送終了検知信号Ｓｈを「１」から「０」に遷移させる。
【００６３】
このようにすると、画像処理部１１のデータ転送を、画像データの転送時間に基づいて適切かつ容易に検出することができ、画像処理全体の生産性を容易に向上させることができる。
【実施例２】
【００６４】
図４及び図５は、本発明の画像処理装置及び画像処理方法の第２実施例を示す図であり、図４は、本発明の画像処理装置及び画像処理方法の第２実施例を適用した複合装置のＡＳＩＣ３０のブロック構成図である。
【００６５】
なお、本実施例は、上記第１実施例の複合装置１と同様の複合装置に適用したものであり、本実施例の説明においては、上記第１実施例と同様の構成部分については、同一の符号を付して、その詳細な説明を省略するとともに、図示しない部分についても、必要に応じて第１実施例の説明で用いた符号をそのまま用いて説明する。
【００６６】
本実施例の複合装置１は、第１実施例と同様に、画像入力部２、演算処理部４、主記憶部５、記憶部６、ＡＳＩＣ７及び画像出力部８等を備えているとともに、図４に示すＡＳＩＣ３０を備えており、ＡＳＩＣ３０は、複合装置１の画像入力部２からの画像データを画像処理して、演算処理部４に転送する。
【００６７】
ＡＳＩＣ３０は、上記第１実施例のＡＳＩＣ３と同様の画像処理部１１、アービタ１７、ＰＣＩＣ１８を備えているとともに、画像処理部３１、セレクタ３２、管理部３３、高速ＤＭＡＣ３４、低速ＤＭＡＣ３５等を備えており、画像処理部１１は、上記同様のデータ入力検知部１１ａを備えている。
【００６８】
画像処理部３１は、低速ＤＭＡＣ３５によって、演算処理部４からＰＣＩＣ１８、アービタ１７及びセレクタ３２を介して転送されてくる画像データに対して、圧縮伸張処理等の画像データ内容によって処理速度の変わる比較的低速の画像処理を施し、低速画像処理手段として機能する。画像処理部３１は、画像処理後の画像データを、セレクタ３２を介して接続される高速ＤＭＡＣ３４または低速ＤＭＡＣ３５によってアービタ１７及びＰＣＩＣ１８を介して演算処理部４に転送する。
【００６９】
画像処理部３１は、データ処理進捗検知部（転送状況検出手段）３１ａを備えており、データ処理進捗検知部３１ａは、データ転送処理進捗状況を検知して、ステータス信号Ｓｓを管理部３３に出力するとともに、連動セレクト信号Ｓｒをセレクタ３２に出力する。すなわち、データ処理進捗検知部３１ａは、ステータス信号用ダウンカウントレジスタと連動セレクト信号用ダウンカウントレジスタを備えており、演算処理部４からの画像データの転送が始まる前に、演算処理部４のプログラムから総転送データ量が通知されると、該総転送データ量をステータス信号用ダウンカウントレジスタにセットする。データ処理進捗検知部３１ａは、その後、演算処理部４からのデータ転送が開始されて、低速ＤＭＡＣ１６を介してデータ転送を受信すると、ダウンカウントレジスタのデータ量からデータ転送されてきた実転送データ量をダウンカウントして、ダウンカウントレジスタの値が「０」になると、すなわち、演算処理部４からの全てのデータの受信を完了すると、管理部１４に出力しているステータス信号Ｓｓを「１」から「０」に遷移させる。また、データ処理進捗検知部３１ａは、初期状態で連動セレクト信号用ダウンカウントレジスタにデフォルト値をセットし、画像処理部３１から演算処理部４へのデータ転送が開始されると、該転送データ量により連動セレクト信号用ダウンカウントレジスタの値を減算するダウンカウントを行う。この連動セレクト信号用ダウンカウントレジスタにセットするデフォルト値は、高速ＤＭＡＣ３４の備えているバッファの容量、例えば、１２８ｂｉｔ×４段と、低速ＤＭＡＣ３５の備えているバッファの容量、例えば、１２８ｂｉｔ×１段に基づいて設定され、上記例の場合、デフォルト値は、１２８ｂｉｔ×（５−１）のデータ量である。そして、データ処理進捗検知部３１ａは、連動セレクト信号用ダウンカウントレジスタのデータ量が、１２８ｂｉｔ×１以上のときには、「１」の連動セレクト信号Ｓｒをセレクタ３２に出力し、１２８ｂｉｔ×１未満のときには、「０」の連動セレクト信号Ｓｒをセレクタ３２に出力する。データ処理進捗検知部３１ａは、連動セレクト信号用ダウンカウントレジスタのレジスタ値が「０」になると、リセットして、デフォルト値を設定する。
【００７０】
なお、データ処理進捗検知部３１ａは、演算処理部４のソフトウェアによってその機能が適宜オン／オフされるようになっていてもよい。例えば、データ処理進捗検知部３１ａは、機能オン／オフレジスタを備えていて、プログラムによって機能オン／オフレジスタにイネーブルが設定されると、その機能が有効となり、プログラムによって機能オン／オフレジスタにディセーブルが設定されると、その機能が無効となって、その機能が無効に設定されると、ステータス信号Ｓｓとして、「１」を出力し続け、連動セレクト信号Ｓｒとして、「０」を出力し続ける。
【００７１】
管理部（制御手段）３３は、データ入力検知部１１ａからの転送終了検知信号Ｓｈとデータ処理進捗検知部３１ａからのステータス信号Ｓｓが入力され、転送終了検知信号Ｓｈとステータス信号Ｓｓを反転させた後、ＡＮＤ処理して、転送終了検知信号Ｓｈとステータス信号Ｓｓの値によって「１」、「０」に切り替わるセレクト信号Ｓｃとしてセレクタ１３に出力する。すなわち、管理部３３は、転送終了信号Ｓｈとステータス信号Ｓｓのうち少なくともいずれかが「１」であると、「０」のセレクト信号Ｓｃをセレクタ３２に出力し、転送終了検知信号Ｓｈとステータス信号Ｓｓがともに「０」であると、「１」のセレクト信号Ｓｃをセレクタ３２に出力する。
【００７２】
セレクタ（切り替え接続手段）３２は、図５に示すように、２つのバスセレクタ４１、４２とアンド回路４３を備えており、バスセレクタ４１は、２つの入力端子ａ、ｂと１つの出力端子ｃを備えている。バスセレクタ４２は、１つの入力端子ｃと２つの出力端子ａ、ｂを備えており、バスセレクタ４１は、そのセレクト端子ｄに管理部３３からセレクト信号Ｓｃが入力される。バスセレクタ４１は、その入力端子ａに、画像処理部１１からの画像データが入力され、その入力端子ｂには、バスセレクタ４２の出力端子ｂが接続され、その出力端子ｃが、高速ＤＭＡＣ３４に接続されている。バスセレクタ４２は、その入力端子ｃに画像処理部３１が接続され、その出力端子ａが、上述のように、バスセレクタ４１の入力端子ｂに接続され、その出力端子ｂが低速ＤＭＡＣ３５に接続されている。バスセレクタ４２のセレクト端子ｄには、アンド回路４３の出力が接続されており、アンド回路４３の入力には、管理部３３からのセレクト信号Ｓｃとデータ処理進捗検知部３１ａからの連動セレクト信号Ｓｒが入力される。アンド回路４３は、セレクト信号Ｓｃと連動セレクト信号Ｓｒがともに「１」のときのみ、「１」の出力信号をバスセレクタ４２のセレクト端子ｄに出力する。上記管理部３３とセレクタ３２は、全体として転送制御手段として機能する。
【００７３】
そして、バスセレクタ４１及びバスセレクタ４２は、そのセレクト端子ｄに入力されている信号が「０」のときに、端子ａと端子ｃを接続し、セレクト端子ｄに入力されている信号が「１」のときに、端子ｂと端子ｃを接続する。具体的には、管理部１１からのセレクト信号Ｓｃが「０」のときに、バスセレクタ４１及びバスセレクタ４２は、それぞれ端子ａと端子ｃを接続し、セレクト信号Ｓｃが「１」のときに、バスセレクタ４１は、端子ｂと端子ｃを接続するが、このとき、バスセレクタ４１は、連動セレクト信号Ｓｒが「０」であると、端子ａと端子ｃを接続し、連動セレクト信号Ｓｒが「１」であると、端子ｂと端子ｃを接続する。
【００７４】
そして、高速ＤＭＡＣ３４は、例えば、１２８ｂｉｔ×４段のバッファを有し、データを比較的高速でＤＭＡ転送する。高速ＤＭＡＣ３４は、バッファ検知部（バッファ状態検出手段、通知手段）３４ａを備えており、内部バッファがフルであるか空であるかを検知して、レディ信号ＲＳｈを低速ＤＭＡＣ３５に出力する。具体的には、バッファ検知部３４ａは、バッファのデータ量のセットされるダウンカウンタレジスタを有し、高速ＤＭＡＣ３４の転送するデータ量や画像処理部３１からバッファに転送されてくるデータ量をダウンカウントして、バッファがフルになる１クロック前を検知して、低速ＤＭＡＣ３５に出力しているレディ信号ＲＳｈを「０」から「１」に切り替える。また、バッファ検知部３４ａは、高速ＤＭＡＣ３４がバッファ内のデータの演算処理部４への転送を開始すると、バッファ内のデータ量を監視して、バッファ内のデータが空になる１クロック前に、低速ＤＭＡＣ３５に出力しているレディ信号ＲＳｈを「１」から「０」に切り替える。
【００７５】
低速ＤＭＡＣ３５は、例えば、１２８ｂｉｔ×１段のバッファを有し、データを比較的低速でＤＭＡ転送する。低速ＤＭＡＣ３５は、バッファ検知部３５ａ（バッファ状態検出手段、通知手段）を備えており、バッファ検知部３５ａは、内部バッファがフルであるか空であるかを検知して、レディ信号ＲＳｌを高速ＤＭＡＣ３４に出力する。具体的には、バッファ検知部３５ａは、バッファのデータ量のセットされるダウンカウンタレジスタを有し、低速ＤＭＡＣ３５の転送するデータ量や画像処理部３１からバッファに転送されてくるデータ量をカウントして、バッファがフルになる１クロック前を検知して、高速ＤＭＡＣ３４に出力しているレディ信号ＲＳｌを「０」から「１」に切り替える。また、バッファ検知部３５ａは、低速ＤＭＡＣ３５がバッファ内のデータの演算処理部４への転送を開始すると、バッファ内のデータ量を監視して、バッファ内のデータが空になる１クロック前に、高速ＤＭＡＣ３４に出力しているレディ信号ＲＳｌを「０」から「１」に切り替える。
【００７６】
次に、本実施例の作用を説明する。本実施例の複合装置１は、比較的低速に画像処理する画像処理部１２からのデータ転送を、比較的高速に画像処理する画像処理部１１のデータ転送状況と該画像処理部１２のデータ転送状況に応じて、高速ＤＭＡＣ１５と低速ＤＭＡＣ１６とで適宜切り替えて行うとともに、該低速の画像処理部１２から演算処理部４へのデータ転送を高速ＤＭＡＣ３４と低速ＤＭＡＣ３５を効率的に切り替えて行う。
【００７７】
すなわち、画像処理部１１は、上述のように、画像入力部２から入力される画像データを高速ＤＭＡＣ３４を使用して、演算処理部４に転送し、データ入力検知部１１ａは、画像処理部１１による１ページ分の原稿の画像データの全て高速ＤＭＡＣ３４を使用した転送が完了すると、管理部３３に出力している転送終了検知信号Ｓｈを「１」から「０」に遷移させる。
【００７８】
一方、画像処理部１２は、低速ＤＭＡＣ３５によって、演算処理部４からＰＣＩＣ１８、アービタ１７及びセレクタ３２を介して転送されてくる画像データに対して、圧縮伸張処理等の比較的低速の画像処理を施し、画像処理後の画像データを、セレクタ３２を介して低速ＤＭＡＣ３５と高速ＤＭＡＣ３４を切り替えて使用してアービタ１７及びＰＣＩＣ１８を介して演算処理部４に転送するが、このとき、演算処理部４からの画像データの転送が始まる前に、演算処理部４のプログラムから総転送データ量が通知され、画像処理部１２のデータ処理進捗検知部１２ａは、該総転送データ量をダウンカウントレジスタにセットする。データ処理進捗検知部１２ａは、データ転送が開始されて、低速ＤＭＡＣ１６を介してデータ転送を受信すると、ダウンカウントレジスタのデータ量からデータ転送されてきた実転送データ量をダウンカウントして、ダウンカウントレジスタの値が「０」になると、管理部３３に出力しているステータス信号Ｓｓを「１」から「０」に遷移させる。
【００７９】
管理部３３は、データ入力検知部１１ａからの転送終了検知信号Ｓｈとデータ処理進捗検知部３１ａからのステータス信号Ｓｓを反転させた後、ＡＮＤ処理して、転送終了検知信号Ｓｈとステータス信号Ｓｓの値によって「１」、「０」に切り替わるセレクト信号Ｓｃとしてセレクタ３２に出力する。すなわち、管理部３３は、転送終了信号Ｓｈとステータス信号Ｓｓのうち少なくともいずれかが「１」であると、「０」のセレクト信号Ｓｃをセレクタ３２に出力し、転送終了検知信号Ｓｈとステータス信号Ｓｓがともに「０」であると、「１」のセレクト信号Ｓｃをセレクタ３２に出力するが、いま、データ入力検知部１１ａからの転送終了検知信号Ｓｈが、「０」となっており、データ処理進捗検知部３１ａからのステータス信号Ｓｓが「０」に切り替わったので、セレクタ３２へのセレクト信号Ｓｃを「０」から「１」に切り替える。
【００８０】
セレクタ３２は、管理部３３からのセレクト信号Ｓｃが「０」から「１」に切り替わると、バスセレクタ４１は、端子ａと端子ｃを接続していた状態から端子ｂと端子ｃを接続して、高速ＤＭＡＣ３４をバスセレクタ４２側に接続した状態に切り替える。
【００８１】
バスセレクタ４２は、そのセレクト端子ｄに、セレクト信号Ｓｃとデータ処理進捗検知部３１ａからの連動セレクト信号Ｓｒをアンド処理するアンド回路４３のアンド出力が入力されており、いま、セレクト信号Ｓｃが「１」となっているので、連動セレクト信号Ｓｒによって、切り替え動作を行う。すなわち、バスセレクタ４２は、連動セレクト信号Ｓｒが「０」のときには、端子ａと端子ｃを接続して、画像処理部１２を低速ＤＭＡＣ３５ａに接続し、連動セレクト信号Ｓｒが「１」のときには、端子ｂと端子ｃを接続して、画像処理部１２をバスセレクタ４１を介して高速ＤＭＡＣ３４に接続する。
【００８２】
そして、データ処理進捗検知部３１ａは、初期状態で連動セレクト信号用ダウンカウントレジスタに、デフォルト値（上記例の場合、１２８ｂｉｔ×４）をセットし、画像処理部３１から演算処理部４へのデータ転送が開始されると、該転送データ量に応じて連動セレクト信号用ダウンカウントレジスタの値をダウンカウントする。データ処理進捗検知部３１ａは、連動セレクト信号用ダウンカウントレジスタのデータ量が、１２８ｂｉｔ×１以上のときには、「１」の連動セレクト信号Ｓｒをセレクタ３２に出力する。したがって、バスセレクタ４２は、端子ｂと端子ｃを接続して画像処理部３１を高速ＤＭＡＣ３４に接続して、画像処理部３１が、高速ＤＭＡＣ３４のバッファにデータを転送する。
【００８３】
その後、データ処理進捗検知部３１ａは、データ転送量に基づいて連動セレクト信号用ダウンカウントレジスタをダウンカウントして、連動セレクト信号用ダウンカウントレジスタのデータ量が、１２８ｂｉｔ×１未満になると、「０」の連動セレクト信号Ｓｒをセレクタ３２に出力する。したがって、バスセレクタ４２は、端子ａと端子ｃを接続して画像処理部３１を低速ＤＭＡＣ３５に接続して、画像処理部３１が、低速ＤＭＡＣ３５のバッファにデータを転送する。
【００８４】
データ処理進捗検知部３１ａは、連動セレクト信号用ダウンカウントレジスタをダウンカウントして、該連動セレクト信号用ダウンカウントレジスタのレジスタ値が「０」になると、リセットして、デフォルト値を設定し、連動セレクト信号Ｓｒを「０」から「１」に切り替える。したがって、画像処理部１２が、高速ＤＭＡＣ３４と低速ＤＭＡＣ３５のバッファ量に対応したデータ転送に基づいて、高速ＤＭＡＣ３４と低速ＤＭＡＣ３５に順次切り替えて接続される。
【００８５】
そして、高速ＤＭＡＣ３４は、画像処理部３１からデータ転送されてくると、該データをバッファに保管するが、バッファ検知部３４ａがこのバッファのデータ量をダウンカウンタレジスタを利用して監視し、バッファがフルになる１クロック前を検知すると、低速ＤＭＡＣ３５に出力しているレディ信号ＲＳｈを「０」から「１」に切り替える。
【００８６】
低速ＤＭＡＣ３５は、入力されているレディ信号ＲＳｈが「１」に切り替わると、転送データ待ち受け状態となり、セレクタ３２のバスセレクタ４２が画像処理部３１を低速ＤＭＡＣ３５に接続して、データが画像処理部３１から転送されてくると、該データをバッファに保管する。バッファ検知部３５ａは、データのバッファへの保管が開始されると、このバッファのデータ量をダウンカウンタレジスタを利用して監視し、バッファがフルになる１クロック前を検知すると、高速ＤＭＡＣ３４に出力しているレディ信号ＲＳｌを「０」から「１」に切り替える。
【００８７】
高速ＤＭＡＣ３４は、バッファのデータの演算処理部４への転送を開始して、バッファが空になる１クロック前に、低速ＤＭＡＣ３５に出力しているレディ信号ＲＳｈを「１」から「０」に切り替え、低速ＤＭＡＣ３５が、バッファのデータの演算処理部４への転送を開始し、高速ＤＭＡＣ３４は、データ待ち受け状態となる。
【００８８】
低速ＤＭＡＣ３５は、バッファのデータの演算処理部４への転送を開始して、バッファが空になる１クロック前に、高速ＤＭＡＣ３４に出力しているレディ信号ＲＳｌを「１」から「０」に切り替える。
【００８９】
この間に、高速ＤＭＡＣ３４は、上記同様に、画像処理部３１からデータが転送されてくるとバッファに保管し、バッファ検知部３４ａは、バッファがフルになる１クロック前を検知すると、低速ＤＭＡＣ３５に出力しているレディ信号ＲＳｈを「０」から「１」に切り替える。
【００９０】
上記処理を順次繰り返し行うことで、高速ＤＭＡＣ３４のバッファと低速ＤＭＡＣ３５のバッファを仮想的に合成して、高速ＤＭＡＣ３４と低速ＤＭＡＣ３５を交互に使用して、１２８ｂｉｔ×５段のバッファとして利用して、データ転送することができる。
【００９１】
このように、本実施例の複合装置１は、高速ＤＭＡＣ３４及び低速ＤＭＡＣ３５が、それぞれ画像データを一時保管するバッファと、該バッファの画像データ保管状況を検出して、相手方のＤＭＡＣ３４、３５に通知するバッファ検知部３４ａ、３５ａを備え、各ＤＭＡＣ３４、３５の有しているバッファ量とバッファ検知部３４ａ、３５ａの検出結果及び相手のバッファ検知部３４ａ、３５ａからの通知結果に基づいて、順次切り替わって画像処理部３１からの画像データを該バッファを介して転送し、管理部３３が、セレクタ３２の接続状態を、高速ＤＭＡＣ３４と低速ＤＭＡＣ３５のバッファ量に基づいて順次高速ＤＭＡＣ３４と低速ＤＭＡＣ３５に切り替えて、画像処理部３１に接続させ、該画像処理部３１の処理した画像データを転送するＤＭＡＣを選択している。
【００９２】
したがって、高速ＤＭＡＣ３４と低速ＤＭＡＣ３５のバッファを合成させて利用して、画像処理部３１の画像データをＤＭＡ転送することができ、より一層データ転送の転送速度を向上させることができる。
【００９３】
なお、本実施例においても、上述のように、データ処理進捗検知部３１ａは、演算処理部４のソフトウェアによってその機能が適宜オン／オフされるようになっていてもよい。
【００９４】
このようにすると、複合装置１の全体の画像処理状況に応じて、高速ＤＭＡＣ３４と低速ＤＭＡＣ３５の切り替え機能を停止させることができ、利用性を向上させることができる。
【００９５】
以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記のものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００９６】
本発明は、処理速度の異なる画像処理モジュールと転送速度の異なるＤＭＡＣを備えたプリンタ装置、複写装置、複合装置等の画像処理装置及び画像処理方法に利用することができる。
【図面の簡単な説明】
【００９７】
【図１】本発明の第１実施例を適用した複合装置の要部ブロック構成図。
【図２】図１のＡＳＩＣの要部ブロック構成図。
【図３】図２のセレクタの回路構成図。
【図４】本発明の第２実施例を適用した複合装置に用いられるＡＳＩＣの要部ブロック構成図。
【図５】図４のセレクタの回路構成図。
【図６】画像入力と後段の画像処理とのタイミングのずれが発生していない状態（図６（ａ））とずれが発生している状態（図６（ｂ））のタイミング図。
【符号の説明】
【００９８】
１ 複合装置
２ 画像入力部
３ ＡＳＩＣ
４ 演算処理部
５ 主記憶部
６ 記憶部
７ ＡＳＩＣ
８ 画像出力部
１１、１２ 画像処理部
１１ａ データ入力検知部
１２ａ データ処理進捗検知部
１３ セレクタ
１４ 管理部
１５ 高速ＤＭＡＣ
１６ 低速ＤＭＡＣ
１７ アービタ
１８ ＰＣＩＣ
２１、２２ バスセレクタ
３０ ＡＳＩＣ
３１ 画像処理部
３１ａ データ処理進捗検知部
３２ セレクタ
３３ 管理部
３４ 高速ＤＭＡＣ
３４ａ バッファ検知部
３５ 低速ＤＭＡＣ
３５ａ バッファ検知部
４１、４２ バスセレクタ
４３ アンド回路
【技術分野】
【０００１】
本発明は、画像処理装置及び画像処理方法に関し、詳細には、転送速度の異なるＤＭＡコントローラを適宜使い分けて効率的なデータ転送を行う画像処理装置及び画像処理方法に関する。
【背景技術】
【０００２】
複写装置、プリンタ装置、ファクシミリ装置、複合装置等の画像処理装置においては、近年、複合化及びデジタル化に伴って、ＲＡＭ（Random Access Memory）等の半導体メモリを利用した画像処理が種々行われるようになってきている。このようなメモリへのデータ転送やメモリ上にあるデータの転送を高速に行う技術としては、ＤＭＡ（Direct Memory Access）があり、ＤＭＡでは、一般的に、メモリアドレスと転送量を指定することで、ＣＰＵ（Central Processing Unit ）が介在することなく、データ転送を行うが、メモリ上にデータが点在する場合には、ディスクリプタ方式を用いて、メモリ上に点在するデータを接続して連続的に転送を行う。
【０００３】
画像処理装置は、その内部の各画像処理部にＤＭＡコントローラ（以下、ＤＭＡＣという。）を内蔵しているが、その性能は様々であり、複合装置等の高速機においては、機械的な構造の条件によって、高度な生産性を確保する必要性から処理速度の優先度の高い画像処理モジュールがあり、そのような優先度の高い画像処理モジュールには、比較的転送速度の速いＤＭＡＣ（以下、高速ＤＭＡＣという。）が搭載されており、他の画像処理モジュールには、必然的に比較的転送速度の遅いＤＭＡＣ（以下、低速ＤＭＡＣという。）が搭載されることとなる。
【０００４】
画像入力部を有する複写装置等の画像処理装置においては、その機械的動作等の規制から画像入力時間の間隔が規定されており、画像入力処理部（ビデオコントローラ）には、高速ＤＭＡＣが割り当てられている。
【０００５】
ところが、いくら画像入力処理部に高速ＤＭＡＣを搭載して高速に画像入力処理を行っても、後段の画像処理部（例えば、圧縮伸張器等）での画像処理が終了しないと、次の画像入力を行うことができない。
【０００６】
したがって、図６（ａ）に示すように、圧縮伸張器等の後段の画像処理部での画像処理が前段の画像処理部であるビデオコントローラでの画像処理に追従して行われているときには、適切な処理速度を維持することができるが、図６（ｂ）に示すように、圧縮伸張器等の後段の画像処理部での画像処理が遅いときには、該後段の画像処理部での画像処理が終了するのを待って、前段の画像処理、すなわち、ビデオコントローラでの画像入力処理を行う必要が発生し、画像入力時間の間隔が不規則な状態となって、生産性が低下することとなる。
【０００７】
そして、従来、共通の構成を有する記憶装置に対して、画像形成装置の構成に関係無く共通の制御を行って、画像形成装置の機器間の情報転送（画像信号および機器間の制御に必要な情報を含む）をより効率良く行う技術が提案されている（特許文献１参照）。
【０００８】
【特許文献１】特開２００５−７２９８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記公報記載の従来技術にあっては、複数の画像形成装置間でのデータの利用効率の向上を図ることはできるが、１つの画像処理装置内での画像処理速度とＤＭＡＣの転送速度の相違によって画像処理モジュール間で発生するデータの滞りを解消することができず、画像処理装置全体の生産性を向上させる上で、改良の必要があった。
【００１０】
そこで、本発明は、各段の画像処理速度とデータ転送速度を考慮して効率的にデータ転送して、全体の生産性を向上させる画像処理装置及び画像処理方法を提供することを目的としている。
【課題を解決するための手段】
【００１１】
請求項１記載の発明の画像処理装置は、画像データに対して比較的高速で画像処理する高速画像処理手段と、該高速画像処理手段よりも画像データの流れ方向後段に位置し該高速画像処理手段よりも遅い処理速度で画像処理する低速画像処理手段と、画像データを比較的高速でＤＭＡ転送する高速ＤＭＡコントローラと、画像データを該高速ＤＭＡコントローラよりも遅い速度でＤＭＡ転送する低速ＤＭＡコントローラと、該高速画像処理手段の処理した画像データを該高速ＤＭＡコントローラに優先して転送させるとともに、該高速画像処理手段の処理した画像データと該低速画像処理手段の処理した画像データの転送状況に基づいて、該低速ＤＭＡコントローラと該高速ＤＭＡコントローラを適宜選択して、該選択したＤＭＡコントローラに該低速画像処理手段の処理した画像データを転送させる転送制御手段と、を備えていることにより、上記目的を達成している。
【００１２】
この場合、例えば、請求項２に記載するように、前記画像処理装置は、前記高速画像処理手段の処理した画像データの転送終了を検出する転送終了検出手段と、前記低速画像処理手段の処理する画像データの転送状況を検出する転送状況検出手段と、を備え、前記転送制御手段は、該転送終了検出手段と該転送状況検出手段の検出結果に基づいて、前記低速画像処理手段の処理した画像データの転送に使用するＤＭＡコントローラを選択してもよい。
【００１３】
また、請求項２の場合、例えば、請求項３に記載するように、前記転送終了検出手段は、前記高速画像処理手段の処理する画像データ量または該画像データの転送時間を予め取得し、該画像データ量または該転送時間に基づいて前記転送終了を検出してもよい。
【００１４】
さらに、請求項２または請求項３の場合、例えば、請求項４に記載するように、前記転送制御手段は、前記転送終了検出手段が前記転送終了を検出した後、前記転送状況検出手段が前記低速画像処理手段の処理する未転送の画像データが存在することを検出していると、前記低速画像処理手段の処理した画像データの転送に使用するＤＭＡコントローラとして前記高速ＤＭＡコントローラを選択してもよい。
【００１５】
また、請求項１から請求項４の場合、例えば、請求項５に記載するように、前記転送制御手段は、前記高速画像処理手段及び前記低速画像処理手段と前記高速ＤＭＡコントローラ及び前記低速ＤＭＡコントローラとを選択的に接続する切り替え接続手段と、該切り替え接続手段による接続状態を制御する制御手段と、を備えていてもよい。
【００１６】
さらに、請求項１から請求項５の場合、例えば、請求項６に記載するように、前記高速ＤＭＡコントローラ及び前記低速ＤＭＡコントローラは、それぞれ画像データを一時保管するバッファと、該バッファの画像データ保管状況を検出するバッファ状態検出手段と、該バッファ状態検出手段の検出結果を相互に通知する通知手段と、を備え、該各ＤＭＡコントローラの有しているバッファ量と該バッファ状態検出手段の検出結果及び相手のＤＭＡコントローラの通知手段からの通知結果に基づいて、順次切り替わって前記低速画像処理手段からの前記画像データを転送し、前記転送制御手段は、該低速画像処理手段の処理した画像データを転送するＤＭＡコントローラとして、該高速ＤＭＡコントローラと該低速ＤＭＡコントローラをそれぞれの各バッファ量に基づいて順次切り替えて選択してもよい。
【００１７】
請求項７記載の発明の画像処理方法は、画像データに対して比較的高速で画像処理する高速画像処理ステップと、該高速画像処理ステップよりも画像データの流れ方向後段に位置し該高速画像処理ステップよりも遅い処理速度で画像処理する画像処理ステップと、該高速画像処理ステップで処理された画像データを、比較的高速でＤＭＡ転送する高速ＤＭＡコントローラに優先して転送させるとともに、該高速画像処理ステップで処理された画像データ及び該低速画像処理ステップで処理された画像データの転送状況に基づいて、該高速ＤＭＡコントローラよりも遅い速度でＤＭＡ転送する低速ＤＭＡコントローラと該高速ＤＭＡコントローラを適宜選択して、該選択したＤＭＡコントローラに該低速画像処理ステップで処理された画像データを転送させる転送制御処理ステップと、を有することにより、上記目的を達成している。
【発明の効果】
【００１８】
本発明によれば、高速画像処理手段の処理した画像データを高速ＤＭＡコントローラで優先して転送するとともに、高速画像処理手段の処理した画像データと低速画像処理手段の処理した画像データの転送状況に基づいて、低速ＤＭＡコントローラと高速ＤＭＡコントローラを適宜選択して、低速画像処理手段の処理した画像データを転送するので、高速画像処理手段と低速画像処理手段の画像処理速度と高速ＤＭＡコントローラと低速ＤＭＡコントローラのデータ転送速度を考慮して、低速画像処理手段の処理した画像データを効率的にデータ転送することができ、低速画像処理手段の処理した画像データを全体の画像処理工程の画像データの流れに合わせて転送処理して、画像処理全体の生産性を向上させることができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
【実施例１】
【００２０】
図１〜図３は、本発明の画像処理装置及び画像処理方法の第１実施例を示す図であり、図１は、本発明の画像処理装置及び画像処理方法の第１実施例を適用した複合装置１の要部ブロック構成図である。
【００２１】
図１において、複合装置１は、画像入力部２、ＡＳＩＣ３、演算処理部４、主記憶部５、記憶部６、ＡＳＩＣ７及び画像出力部８等を備えているとともに、図示しないが、操作表示部、ファクシミリ部等の複合装置としての機能処理に必要な各部を備えている。
【００２２】
画像入力部２は、原稿に光源から読取光を照射して該原稿で反射された反射光をＣＣＤ（Charge Coupled Device ）で光電変換することで、原稿を主走査及び副走査して、該原稿の画像を選択指定された解像度、例えば、１００、１５０、２００、３００、４００、６００ｄｐｉで読み取るスキャナが用いられ、読み取った原稿の画像データをＡＳＩＣ３に出力する。
【００２３】
ＡＳＩＣ３は、画像入力部２から入力される画像データに、所定の画像処理、例えば、画像圧縮処理等の画像処理を行い、ＰＣＩバスを介して演算処理部４に転送する。
【００２４】
演算処理部４には、主記憶部５と記憶部６が接続されており、記憶部６は、ＲＯＭ（Read Only Memory）等で構成されて、ＢＩＯＳ等の複合装置１としての基本プログラムや本実施例のデータ転送制御処理プログラム及び必要なシステムデータ等が格納されている。
【００２５】
主記憶部５は、ＲＡＭ（Random Access Memory）等で構成され、演算処理部４のワークメモリや画像データの一時保管用メモリに使用される。
【００２６】
演算処理部４は、記憶部６のプログラムに基づいて、主記憶部５をワークメモリとして利用しつつ、複合装置１の各部を制御して複合装置１として動作させる。演算処理部４は、特に、ＡＳＩＣ３やＡＳＩＣ４の画像処理におけるデータ転送制御処理を行う。
【００２７】
ＡＳＩＣ７は、画像処理部、アービタ及びＤＭＡＣ等を備え、画像入力部２で読み取られた原稿の画像データや図示しない外部ホスト装置から転送されてきた画像データ、また、図示しないファクシミリ部で受信したファクシミリ画像データを、画像出力部８が処理可能なデータに変換して画像出力部８に出力する。
【００２８】
画像出力部８は、例えば、電子写真方式のプリンタ等が用いられており、ＡＳＩＣ７で処理された画像データに基づいて変調したレーザビームを半導体レーザ素子から出力して、ポリゴンミラー等を通して感光体に照射して、該感光体表面に静電潜像を形成する。画像出力部８は、感光体上の静電潜像にトナーを付与してトナー画像として現像し、該トナー画像を用紙に転写・定着させて画像形成して、該画像形成した用紙を排紙トレイ上に排紙する。
【００２９】
そして、上記ＡＳＩＣ３は、図２に示すように、画像処理部１１、１２、セレクタ１３、管理部１４、高速ＤＭＡＣ１５、低速ＤＭＡＣ１６、アービタ１７及びＰＣＩＣ（Peripheral Component Interconnect Contoroller）１８等を備えており、画像入力部２からの画像データが画像処理部１１に入力される。
【００３０】
画像処理部１１は、画像入力部２から入力される原稿の画像データに必要な画像処理を比較的高速で施し、該画像処理後の画像データを、高速ＤＭＡＣ１５によってセレクタ１３、アービタ１７及びＰＣＩＣ１８を介して演算処理部４に転送する。画像処理部１１は、画像入力部２の画像読み取り動作処理に合わせて該画像入力部２からの画像データを画像処理して転送する必要があり、比較的高速の画像処理を行う高速画像処理手段として機能している。
【００３１】
画像処理部１１は、データ入力検知部（転送終了検出手段）１１ａを備えており、データ入力検知部１１ａは、画像入力部２から画像処理部１１に入力されて画像処理部１１で必要な画像処理を施された画像データの高速ＤＭＡＣ１５への転送の完了の有無を検知して、転送終了検知信号Ｓｈを管理部１４に出力する。すなわち、データ入力検知部１１ａは、ダウンカウントレジスタを備えており、画像入力部２から入力されて高速ＤＭＡＣ１５によって転送する総転送データ量を該ダウンカウントレジスタにセットする。データ入力検知部１１ａは、高速ＤＭＡＣ１５によって画像データが転送されると、該転送された実転送データ量を該ダウンカウントレジスタからダウンカウントし、ダウンカウントレジスタの値が「０」になると、管理部１４に出力している転送終了検知信号Ｓｈを「１」から「０」に遷移させる。例えば、画像入力部２で読み取る原稿がＡ４等の定型サイズの原稿であるときには、画像データ量を決定できるため、画像入力部２が読み取った原稿の画像データをＡＳＩＣ３に転送し始める前に総転送データ量を画像処理部１１側に通知する。データ入力検知部１１ａは、画像入力部２から総転送データ量が通知されると、該総転送データ量を、ダウンカウントレジスタにセットする。また、データ入力検知部１１ａは、画像入力部２が総転送データ量ではなく原稿の定型サイズ情報を通知してくると、予め内部に保持されている定型サイズとデータ量のデータベースを参照して、データ量を取得して、該データ量をダウンカウントレジスタにセットする。そして、データ入力検知部１１ａは、その後、データ転送が開始されると、ダウンカウントレジスタのデータ量からデータ転送した実転送データ量をダウンカウントして、ダウンカウントレジスタの値が「０」になると、管理部１４に出力している転送終了検知信号Ｓｈを「１」から「０」に遷移させる。
【００３２】
画像処理部１２は、低速ＤＭＡＣ１６によって、演算処理部４からＰＣＩＣ１８、アービタ１７及びセレクタ１３を介して転送されてくる画像データに対して、圧縮伸張処理等の画像データ内容によって処理速度の変わる比較的低速の画像処理を施す低速画像処理手段として機能する。画像処理部１２は、画像処理後の画像データを、セレクタ１３を介して接続される高速ＤＭＡＣ１５または低速ＤＭＡＣ１６によってアービタ１７及びＰＣＩＣ１８を介して演算処理部４に転送する。
【００３３】
画像処理部１２は、データ処理進捗検知部（転送状況検出手段）１２ａを備えており、データ処理進捗検知部１２ａは、データ転送処理進捗状況を検知して、ステータス信号Ｓｓを管理部１４に出力する。すなわち、データ処理進捗検知部１２ａは、ダウンカウントレジスタを備えており、演算処理部４からの画像データの転送が始まる前に、演算処理部４のプログラムから総転送データ量が通知されると、該総転送データ量をダウンカウントレジスタにセットする。データ処理進捗検知部１２ａは、その後、データ転送が開始されて、低速ＤＭＡＣ１６を介してデータ転送を受信すると、ダウンカウントレジスタのデータ量からデータ転送されてきた実転送データ量をダウンカウントして、ダウンカウントレジスタの値が「０」になると、管理部１４に出力しているステータス信号Ｓｓを「１」から「０」に遷移させる。なお、データ処理進捗検知部１２ａは、演算処理部４のソフトウェアによってその機能が適宜オン／オフされるようになっていてもよい。例えば、データ処理進捗検知部１２ａは、機能オン／オフレジスタを備えていて、プログラムによって機能オン／オフレジスタにイネーブルが設定されると、その機能が有効となり、プログラムによって機能オン／オフレジスタにディセーブルが設定されると、その機能が無効となって、その機能が無効に設定されると、ステータス信号Ｓｓとして、「１」を出力し続ける。
【００３４】
管理部（制御手段）１４は、データ入力検知部１１ａからの転送終了検知信号Ｓｈとデータ処理進捗検知部１２ａからのステータス信号Ｓｓが入力され、転送終了検知信号Ｓｈとステータス信号Ｓｓを反転させた後、ＡＮＤ処理して、転送終了検知信号Ｓｈとステータス信号Ｓｓの値によって「１」、「０」に切り替わるセレクト信号Ｓｃとしてセレクタ１３に出力する。すなわち、管理部１４は、転送終了信号Ｓｈとステータス信号Ｓｓのうち少なくともいずれかが「１」であると、「０」のセレクト信号Ｓｃをセレクタ１３に出力し、転送終了検知信号Ｓｈとステータス信号Ｓｓがともに「０」であると、「１」のセレクト信号Ｓｃをセレクタ１３に出力する。
【００３５】
セレクタ（切り替え接続手段）１３は、図３に示すように、２つのバスセレクタ２１、２２を備えており、バスセレクタ２１は、２つの入力端子ａ、ｂと１つの出力端子ｃを備えている。バスセレクタ２２は、１つの入力端子ｃと２つの出力端子ａ、ｂを備えており、バスセレクタ２１及びバスセレクタ２２は、それぞれセレクト端子ｄに管理部１４からセレクト信号Ｓｃが入力される。バスセレクタ２１は、その入力端子ａに、画像処理部１１が接続され、その入力端子ｂには、バスセレクタ２２の出力端子ｂが接続され、その出力端子ｃが、高速ＤＭＡＣ１５に接続されている。バスセレクタ２２は、その入力端子ｃに画像処理部１２からの画像データが入力され、その出力端子ａが、上述のように、バスセレクタ２１の入力端子ｂに接続され、その出力端子ｂが低速ＤＭＡＣ１６に接続されている。
【００３６】
バスセレクタ２１及びバスセレクタ２２は、管理部１１からのセレクト信号Ｓｃが「０」のときに、端子ａと端子ｃを接続し、セレクト信号Ｓｃが「１」のときに、端子ｂと端子ｃを接続する。上記管理部１４とセレクタ１３は、全体として転送制御手段として機能する。
【００３７】
そして、高速ＤＭＡＣ１５は、例えば、１２８ｂｉｔ×４段のバッファを有し、データを比較的高速でＤＭＡ転送する。低速ＤＭＡＣ１６は、例えば、１２８ｂｉｔ×１段のバッファを有し、データを比較的低速でＤＭＡ転送する。
【００３８】
これらのＤＭＡＣ１５、１６の使用するディスクリプタ情報のレジスタは、画像処理部１１及び画像処理部１２が備えている。
【００３９】
アービタ１７は、画像処理部１１と画像処理部１２からのバス獲得要求を調停して、ＰＣＩバスの使用許可を制御する。
【００４０】
ＰＣＩＣ１８は、ＰＣＩ（Peripheral Component Interconnect） Express（ＰＣＩｅ）という要求と応答が分離され応答を待たずに次の要求を発行できる高速のスプリットトランザクションのバスをコントロールするもので、このＰＣＩｅは、ＡＳＩＣ３と演算処理部４とを接続している。また、演算処理部４とＡＳＩＣ７との間もＰＣＩｅによって接続されている。
【００４１】
次に、本実施例の作用を説明する。本実施例の複合装置１は、比較的低速に画像処理する画像処理部１２からのデータ転送を、比較的高速に画像処理する画像処理部１１のデータ転送状況と該画像処理部１２のデータ転送状況に応じて、高速ＤＭＡＣ１５と低速ＤＭＡＣ１６とで適宜切り替えて行う。
【００４２】
すなわち、複合装置１は、画像入力部２で原稿の画像を読み取って、該読み取った画像データをＡＳＩＣ３から演算処理部４を介して主記憶部５に送り、主記憶部５の画像データをＡＳＩＣ３に戻して必要な画像処理を行って、主記憶部５に一旦格納し、その後、ＡＳＩＣ７に送って必要な画像処理を行って、画像出力部８で用紙に印刷出力するコピー動作、画像入力部２で読み取った原稿の画像の画像データをＡＳＩＣ３から演算処理部４を介して主記憶部５に送り、主記憶部５の画像データをＡＳＩＣ３に戻して必要な画像処理を行って、主記憶部５に一旦格納し、その後、ファクシミリ送信したり、ネットワーク上のコンピュータ等に送信するファクシミリ送信動作やスキャナ動作及びネットワーク上のコンピュータ等から送られてきた画像データをＡＳＩＣ３やＡＳＩＣ７で必要な画像処理を施して、画像出力部８で用紙に印刷出力するプリンタ動作等を行う。
【００４３】
そして、複合装置１は、初期状態や画像処理部１１が画像入力部２からの画像データを高速転送している場合や画像処理部１２が演算処理部４から画像データの転送を受信している場合には、管理部１４は、セレクト信号Ｓｃを「０」として、セレクタ１３の各バスセレクタ２１、２２に端子ａと端子ｃとを接続させた状態とする。
【００４４】
すなわち、管理部１４は、画像処理部１１のデータ入力検知部１１ａからの転送終了検知信号Ｓｈと画像処理部１２のデータ処理進捗検知部１２ａからのステータス信号Ｓｓを反転させた後、ＡＮＤ処理して、セレクト信号Ｓｃとしてセレクタ１３に出力するが、画像処理部１１が画像入力部２からの画像データを高速転送している場合や画像処理部１２が演算処理部４から画像データの転送を受信中である場合には、転送終了信号Ｓｈとステータス信号Ｓｓのうち少なくともいずれかが「１」であるので、「０」のセレクト信号Ｓｃをセレクタ１３に出力する。そして、セレクタ１３の各バスセレクタ２１、２２は、セレクト信号Ｓｃが「０」であると、端子ａと端子ｃとを接続させた状態とするので、画像処理部１１と高速ＤＭＡＣ１５を接続し、画像処理部１２と低速ＤＭＡＣ１６を接続した状態とする。
【００４５】
この状態で、画像入力部２で原稿を読み取って画像データをＡＳＩＣ３に出力する場合、原稿がＡ４等の定型サイズの原稿であるときには、原稿の画像データをＡＳＩＣ３に転送し始める前に、総転送データ量、または、原稿の定型サイズ情報を画像処理部１１に通知し、画像処理部１１のデータ入力検知部１１ａは、該画像入力部２から通知された総転送データ量または原稿サイズ情報に基づいて決定した総転送データ量を、内部のダウンカウントレジスタにセットする。
【００４６】
データ入力検知部１１ａは、その後、画像入力部２からデータ転送が開始されると、画像処理部１１が該画像データに必要な画像処理を施して、セレクタ１３を介して高速ＤＭＡＣ１５によって転送した実転送データ量を、ダウンカウントレジスタのデータ量からダウンカウントして、ダウンカウントレジスタの値が「０」になると、すなわち、１ページ分の原稿の画像データを全て高速ＤＭＡＣ１５を使用して演算処理部４側に転送すると、管理部１４に出力している転送終了検知信号Ｓｈを「１」から「０」に遷移させる。
【００４７】
一方、画像処理部１２は、低速ＤＭＡＣ１６によって、演算処理部４からＰＣＩＣ１８、アービタ１７及びセレクタ１３を介して転送されてくる画像データに対して、圧縮伸張処理等の画像データ内容によって処理速度の変わる比較的低速の画像処理を施し、画像処理後の画像データを、セレクタ１３を介して主に低速ＤＭＡＣ１６を使用してアービタ１７及びＰＣＩＣ１８を介して演算処理部４に転送するが、このとき、演算処理部４からの画像データの転送が始まる前に、演算処理部４のプログラムから総転送データ量が通知され、画像処理部１２のデータ処理進捗検知部１２ａは、該総転送データ量をダウンカウントレジスタにセットする。データ処理進捗検知部１２ａは、データ転送が開始されて、低速ＤＭＡＣ１６を介してデータ転送を受信すると、ダウンカウントレジスタのデータ量からデータ転送されてきた実転送データ量をダウンカウントして、ダウンカウントレジスタの値が「０」になると、管理部１４に出力しているステータス信号Ｓｓを「１」から「０」に遷移させる。
【００４８】
このように、画像処理部１１のデータ入力検知部１１ａからの転送終了検知信号Ｓｈが「０」となり、画像処理部１２のデータ処理進捗検知部１２ａからのステータス信号Ｓｓが「０」になると、管理部１４は、セレクト信号Ｓｃを「０」から「１」に切り替える。セレクタ１３は、管理部１４からのセレクト信号Ｓｃが「０」から「１」に切り替わると、各バスセレクタ２１、２２は、端子ａと端子ｃを接続していた状態から端子ｂと端子ｃを接続する状態に切り替える。
【００４９】
したがって、画像処理部１２は、バスセレクタ２１及びバスセレクタ２２を介して高速ＤＭＡＣ１５に接続され、処理後の画像データを高速ＤＭＡＣ１５を使用して、演算処理部４に転送することができる。
【００５０】
このように、本実施例の複合装置１は、高速画像処理を行う画像処理部１１の処理した画像データを高速ＤＭＡＣ１５で優先して転送するとともに、画像処理手段１１の処理した画像データと低速画像処理を行う画像処理部１２の処理した画像データの転送状況に基づいて、低速ＤＭＡＣ１６と高速ＤＭＡＣ１５を適宜選択して、画像処理部１２の処理した画像データを転送している。
【００５１】
したがって、画像処理部１１と画像処理部１２の画像処理速度と高速ＤＭＡＣ１５と低速ＤＭＡＣ１６のデータ転送速度を考慮して、画像処理部１２の処理した画像データを効率的にデータ転送して、画像処理部１２の処理した画像データを複合装置１全体の画像処理工程の画像データの流れに合わせて処理することができ、画像処理全体の生産性を向上させることができる。
【００５２】
また、本実施例の複合装置１は、画像処理部１１の処理した画像データの転送終了を検出するデータ入力検知部１１ａで検出し、画像処理部１２の処理する画像データの転送状況をデータ処理進捗検知部１２ａで検出し、管理部１４が、該データ入力検知部１１ａと該データ処理進捗検知部１２ａの検出結果に基づいて、画像処理部１２の処理した画像データの転送に使用するＤＭＡＣを選択している。
【００５３】
したがって、画像処理部１２の処理した画像データをより一層効率的にデータ転送することができ、画像処理部１２の処理した画像データを全体の画像処理工程の画像データの流れにより一層適切に合わせて処理して、画像処理全体の生産性をより一層向上させることができる。
【００５４】
さらに、本実施例の複合装置１は、データ入力検知部１１ａが、画像処理部１１の処理する画像データ量を予め取得し、該画像データ量に基づいて転送終了を検出している。
【００５５】
したがって、画像処理部１１のデータ転送を適切かつ容易に検出することができ、画像処理全体の生産性をより一層向上させることができる。
【００５６】
また、本実施例の複合装置１は、データ入力検知部１１ａが画像処理部１１の処理した画像データの転送終了を検出した後、データ処理進捗検知部１２ａが画像処理部１２の処理する未転送の画像データが存在することを検出していると、画像処理部１２の処理した画像データの転送に使用するＤＭＡＣとして高速ＤＭＡＣ１５を選択している。
【００５７】
したがって、処理速度の遅い画像処理部１２の処理した画像データを、高速ＤＭＡＣ１５により速やかに転送して、全体の画像処理工程の画像データの流れに合わせて処理することができ、画像処理全体の生産性を向上させることができる。
【００５８】
さらに、本実施例の複合装置１は、画像処理部１１及び画像処理部１２と高速ＤＭＡＣ１５及び低速ＤＭＡＣ１６とを選択的に接続するセレクタ１３の接続状態を、管理部１４で制御している。
【００５９】
したがって、簡単な構成で、画像処理部１１の処理した画像データを高速ＤＭＡＣ１５で優先して転送することができるとともに、低速ＤＭＡＣ１６と高速ＤＭＡＣ１５とを適宜選択して接続して、画像処理部１２の処理した画像データを高速で転送することができ、画像処理全体の生産性を向上させることができる。
【００６０】
なお、上記データ処理進捗検知部１２ａは、演算処理部４のソフトウェアによってその機能が適宜オン／オフされるようになっていてもよく、機能がオフされると、ステータス信号Ｓｓとして、「１」を出力し続ける。また、この場合、管理部１４は、セレクト信号Ｓｃとして、常に、「０」をセレクタ１３に出力し、セレクタ１３の各バスセレクタ２１、２２は、端子ａと端子ｃを接続した状態を継続する。
【００６１】
このようにすると、複合装置１の全体の画像処理状況に応じて、高速ＤＭＡＣ１５と低速ＤＭＡＣ１６の切り替え機能を停止させることができ、利用性を向上させることができる。
【００６２】
さらに、上記説明では、データ入力検知部１１ａは、入力画像の転送確認を、画像入力部２から通知される総転送データ量または原稿サイズ情報に基づいて決定した総転送データ量を、内部のダウンカウントレジスタにセットして、該ダウンカウントレジスタを実転送データによってダウンカウントすることで行っているが、入力画像の転送確認は、上記方法に限るものではなく、例えば、タイマによってデータ転送時間をカウントすることで行ってもよい。例えば、データ入力検知部１１ａが、入力画像データの転送に要するデフォルト値を内部レジスタに保持し、画像入力部２から画像データの転送開始の通知があると、内部レジスタのデフォルト時間をタイマにセットし、タイマが高速ＤＭＡＣ１５を使用した画像データの転送毎のクロックの立ち上がりエッジに同期して、該デフォルト時間をダウンカウントして、デフォルト時間が「０」になると、転送終了検知信号Ｓｈを「１」から「０」に遷移させる。
【００６３】
このようにすると、画像処理部１１のデータ転送を、画像データの転送時間に基づいて適切かつ容易に検出することができ、画像処理全体の生産性を容易に向上させることができる。
【実施例２】
【００６４】
図４及び図５は、本発明の画像処理装置及び画像処理方法の第２実施例を示す図であり、図４は、本発明の画像処理装置及び画像処理方法の第２実施例を適用した複合装置のＡＳＩＣ３０のブロック構成図である。
【００６５】
なお、本実施例は、上記第１実施例の複合装置１と同様の複合装置に適用したものであり、本実施例の説明においては、上記第１実施例と同様の構成部分については、同一の符号を付して、その詳細な説明を省略するとともに、図示しない部分についても、必要に応じて第１実施例の説明で用いた符号をそのまま用いて説明する。
【００６６】
本実施例の複合装置１は、第１実施例と同様に、画像入力部２、演算処理部４、主記憶部５、記憶部６、ＡＳＩＣ７及び画像出力部８等を備えているとともに、図４に示すＡＳＩＣ３０を備えており、ＡＳＩＣ３０は、複合装置１の画像入力部２からの画像データを画像処理して、演算処理部４に転送する。
【００６７】
ＡＳＩＣ３０は、上記第１実施例のＡＳＩＣ３と同様の画像処理部１１、アービタ１７、ＰＣＩＣ１８を備えているとともに、画像処理部３１、セレクタ３２、管理部３３、高速ＤＭＡＣ３４、低速ＤＭＡＣ３５等を備えており、画像処理部１１は、上記同様のデータ入力検知部１１ａを備えている。
【００６８】
画像処理部３１は、低速ＤＭＡＣ３５によって、演算処理部４からＰＣＩＣ１８、アービタ１７及びセレクタ３２を介して転送されてくる画像データに対して、圧縮伸張処理等の画像データ内容によって処理速度の変わる比較的低速の画像処理を施し、低速画像処理手段として機能する。画像処理部３１は、画像処理後の画像データを、セレクタ３２を介して接続される高速ＤＭＡＣ３４または低速ＤＭＡＣ３５によってアービタ１７及びＰＣＩＣ１８を介して演算処理部４に転送する。
【００６９】
画像処理部３１は、データ処理進捗検知部（転送状況検出手段）３１ａを備えており、データ処理進捗検知部３１ａは、データ転送処理進捗状況を検知して、ステータス信号Ｓｓを管理部３３に出力するとともに、連動セレクト信号Ｓｒをセレクタ３２に出力する。すなわち、データ処理進捗検知部３１ａは、ステータス信号用ダウンカウントレジスタと連動セレクト信号用ダウンカウントレジスタを備えており、演算処理部４からの画像データの転送が始まる前に、演算処理部４のプログラムから総転送データ量が通知されると、該総転送データ量をステータス信号用ダウンカウントレジスタにセットする。データ処理進捗検知部３１ａは、その後、演算処理部４からのデータ転送が開始されて、低速ＤＭＡＣ１６を介してデータ転送を受信すると、ダウンカウントレジスタのデータ量からデータ転送されてきた実転送データ量をダウンカウントして、ダウンカウントレジスタの値が「０」になると、すなわち、演算処理部４からの全てのデータの受信を完了すると、管理部１４に出力しているステータス信号Ｓｓを「１」から「０」に遷移させる。また、データ処理進捗検知部３１ａは、初期状態で連動セレクト信号用ダウンカウントレジスタにデフォルト値をセットし、画像処理部３１から演算処理部４へのデータ転送が開始されると、該転送データ量により連動セレクト信号用ダウンカウントレジスタの値を減算するダウンカウントを行う。この連動セレクト信号用ダウンカウントレジスタにセットするデフォルト値は、高速ＤＭＡＣ３４の備えているバッファの容量、例えば、１２８ｂｉｔ×４段と、低速ＤＭＡＣ３５の備えているバッファの容量、例えば、１２８ｂｉｔ×１段に基づいて設定され、上記例の場合、デフォルト値は、１２８ｂｉｔ×（５−１）のデータ量である。そして、データ処理進捗検知部３１ａは、連動セレクト信号用ダウンカウントレジスタのデータ量が、１２８ｂｉｔ×１以上のときには、「１」の連動セレクト信号Ｓｒをセレクタ３２に出力し、１２８ｂｉｔ×１未満のときには、「０」の連動セレクト信号Ｓｒをセレクタ３２に出力する。データ処理進捗検知部３１ａは、連動セレクト信号用ダウンカウントレジスタのレジスタ値が「０」になると、リセットして、デフォルト値を設定する。
【００７０】
なお、データ処理進捗検知部３１ａは、演算処理部４のソフトウェアによってその機能が適宜オン／オフされるようになっていてもよい。例えば、データ処理進捗検知部３１ａは、機能オン／オフレジスタを備えていて、プログラムによって機能オン／オフレジスタにイネーブルが設定されると、その機能が有効となり、プログラムによって機能オン／オフレジスタにディセーブルが設定されると、その機能が無効となって、その機能が無効に設定されると、ステータス信号Ｓｓとして、「１」を出力し続け、連動セレクト信号Ｓｒとして、「０」を出力し続ける。
【００７１】
管理部（制御手段）３３は、データ入力検知部１１ａからの転送終了検知信号Ｓｈとデータ処理進捗検知部３１ａからのステータス信号Ｓｓが入力され、転送終了検知信号Ｓｈとステータス信号Ｓｓを反転させた後、ＡＮＤ処理して、転送終了検知信号Ｓｈとステータス信号Ｓｓの値によって「１」、「０」に切り替わるセレクト信号Ｓｃとしてセレクタ１３に出力する。すなわち、管理部３３は、転送終了信号Ｓｈとステータス信号Ｓｓのうち少なくともいずれかが「１」であると、「０」のセレクト信号Ｓｃをセレクタ３２に出力し、転送終了検知信号Ｓｈとステータス信号Ｓｓがともに「０」であると、「１」のセレクト信号Ｓｃをセレクタ３２に出力する。
【００７２】
セレクタ（切り替え接続手段）３２は、図５に示すように、２つのバスセレクタ４１、４２とアンド回路４３を備えており、バスセレクタ４１は、２つの入力端子ａ、ｂと１つの出力端子ｃを備えている。バスセレクタ４２は、１つの入力端子ｃと２つの出力端子ａ、ｂを備えており、バスセレクタ４１は、そのセレクト端子ｄに管理部３３からセレクト信号Ｓｃが入力される。バスセレクタ４１は、その入力端子ａに、画像処理部１１からの画像データが入力され、その入力端子ｂには、バスセレクタ４２の出力端子ｂが接続され、その出力端子ｃが、高速ＤＭＡＣ３４に接続されている。バスセレクタ４２は、その入力端子ｃに画像処理部３１が接続され、その出力端子ａが、上述のように、バスセレクタ４１の入力端子ｂに接続され、その出力端子ｂが低速ＤＭＡＣ３５に接続されている。バスセレクタ４２のセレクト端子ｄには、アンド回路４３の出力が接続されており、アンド回路４３の入力には、管理部３３からのセレクト信号Ｓｃとデータ処理進捗検知部３１ａからの連動セレクト信号Ｓｒが入力される。アンド回路４３は、セレクト信号Ｓｃと連動セレクト信号Ｓｒがともに「１」のときのみ、「１」の出力信号をバスセレクタ４２のセレクト端子ｄに出力する。上記管理部３３とセレクタ３２は、全体として転送制御手段として機能する。
【００７３】
そして、バスセレクタ４１及びバスセレクタ４２は、そのセレクト端子ｄに入力されている信号が「０」のときに、端子ａと端子ｃを接続し、セレクト端子ｄに入力されている信号が「１」のときに、端子ｂと端子ｃを接続する。具体的には、管理部１１からのセレクト信号Ｓｃが「０」のときに、バスセレクタ４１及びバスセレクタ４２は、それぞれ端子ａと端子ｃを接続し、セレクト信号Ｓｃが「１」のときに、バスセレクタ４１は、端子ｂと端子ｃを接続するが、このとき、バスセレクタ４１は、連動セレクト信号Ｓｒが「０」であると、端子ａと端子ｃを接続し、連動セレクト信号Ｓｒが「１」であると、端子ｂと端子ｃを接続する。
【００７４】
そして、高速ＤＭＡＣ３４は、例えば、１２８ｂｉｔ×４段のバッファを有し、データを比較的高速でＤＭＡ転送する。高速ＤＭＡＣ３４は、バッファ検知部（バッファ状態検出手段、通知手段）３４ａを備えており、内部バッファがフルであるか空であるかを検知して、レディ信号ＲＳｈを低速ＤＭＡＣ３５に出力する。具体的には、バッファ検知部３４ａは、バッファのデータ量のセットされるダウンカウンタレジスタを有し、高速ＤＭＡＣ３４の転送するデータ量や画像処理部３１からバッファに転送されてくるデータ量をダウンカウントして、バッファがフルになる１クロック前を検知して、低速ＤＭＡＣ３５に出力しているレディ信号ＲＳｈを「０」から「１」に切り替える。また、バッファ検知部３４ａは、高速ＤＭＡＣ３４がバッファ内のデータの演算処理部４への転送を開始すると、バッファ内のデータ量を監視して、バッファ内のデータが空になる１クロック前に、低速ＤＭＡＣ３５に出力しているレディ信号ＲＳｈを「１」から「０」に切り替える。
【００７５】
低速ＤＭＡＣ３５は、例えば、１２８ｂｉｔ×１段のバッファを有し、データを比較的低速でＤＭＡ転送する。低速ＤＭＡＣ３５は、バッファ検知部３５ａ（バッファ状態検出手段、通知手段）を備えており、バッファ検知部３５ａは、内部バッファがフルであるか空であるかを検知して、レディ信号ＲＳｌを高速ＤＭＡＣ３４に出力する。具体的には、バッファ検知部３５ａは、バッファのデータ量のセットされるダウンカウンタレジスタを有し、低速ＤＭＡＣ３５の転送するデータ量や画像処理部３１からバッファに転送されてくるデータ量をカウントして、バッファがフルになる１クロック前を検知して、高速ＤＭＡＣ３４に出力しているレディ信号ＲＳｌを「０」から「１」に切り替える。また、バッファ検知部３５ａは、低速ＤＭＡＣ３５がバッファ内のデータの演算処理部４への転送を開始すると、バッファ内のデータ量を監視して、バッファ内のデータが空になる１クロック前に、高速ＤＭＡＣ３４に出力しているレディ信号ＲＳｌを「０」から「１」に切り替える。
【００７６】
次に、本実施例の作用を説明する。本実施例の複合装置１は、比較的低速に画像処理する画像処理部１２からのデータ転送を、比較的高速に画像処理する画像処理部１１のデータ転送状況と該画像処理部１２のデータ転送状況に応じて、高速ＤＭＡＣ１５と低速ＤＭＡＣ１６とで適宜切り替えて行うとともに、該低速の画像処理部１２から演算処理部４へのデータ転送を高速ＤＭＡＣ３４と低速ＤＭＡＣ３５を効率的に切り替えて行う。
【００７７】
すなわち、画像処理部１１は、上述のように、画像入力部２から入力される画像データを高速ＤＭＡＣ３４を使用して、演算処理部４に転送し、データ入力検知部１１ａは、画像処理部１１による１ページ分の原稿の画像データの全て高速ＤＭＡＣ３４を使用した転送が完了すると、管理部３３に出力している転送終了検知信号Ｓｈを「１」から「０」に遷移させる。
【００７８】
一方、画像処理部１２は、低速ＤＭＡＣ３５によって、演算処理部４からＰＣＩＣ１８、アービタ１７及びセレクタ３２を介して転送されてくる画像データに対して、圧縮伸張処理等の比較的低速の画像処理を施し、画像処理後の画像データを、セレクタ３２を介して低速ＤＭＡＣ３５と高速ＤＭＡＣ３４を切り替えて使用してアービタ１７及びＰＣＩＣ１８を介して演算処理部４に転送するが、このとき、演算処理部４からの画像データの転送が始まる前に、演算処理部４のプログラムから総転送データ量が通知され、画像処理部１２のデータ処理進捗検知部１２ａは、該総転送データ量をダウンカウントレジスタにセットする。データ処理進捗検知部１２ａは、データ転送が開始されて、低速ＤＭＡＣ１６を介してデータ転送を受信すると、ダウンカウントレジスタのデータ量からデータ転送されてきた実転送データ量をダウンカウントして、ダウンカウントレジスタの値が「０」になると、管理部３３に出力しているステータス信号Ｓｓを「１」から「０」に遷移させる。
【００７９】
管理部３３は、データ入力検知部１１ａからの転送終了検知信号Ｓｈとデータ処理進捗検知部３１ａからのステータス信号Ｓｓを反転させた後、ＡＮＤ処理して、転送終了検知信号Ｓｈとステータス信号Ｓｓの値によって「１」、「０」に切り替わるセレクト信号Ｓｃとしてセレクタ３２に出力する。すなわち、管理部３３は、転送終了信号Ｓｈとステータス信号Ｓｓのうち少なくともいずれかが「１」であると、「０」のセレクト信号Ｓｃをセレクタ３２に出力し、転送終了検知信号Ｓｈとステータス信号Ｓｓがともに「０」であると、「１」のセレクト信号Ｓｃをセレクタ３２に出力するが、いま、データ入力検知部１１ａからの転送終了検知信号Ｓｈが、「０」となっており、データ処理進捗検知部３１ａからのステータス信号Ｓｓが「０」に切り替わったので、セレクタ３２へのセレクト信号Ｓｃを「０」から「１」に切り替える。
【００８０】
セレクタ３２は、管理部３３からのセレクト信号Ｓｃが「０」から「１」に切り替わると、バスセレクタ４１は、端子ａと端子ｃを接続していた状態から端子ｂと端子ｃを接続して、高速ＤＭＡＣ３４をバスセレクタ４２側に接続した状態に切り替える。
【００８１】
バスセレクタ４２は、そのセレクト端子ｄに、セレクト信号Ｓｃとデータ処理進捗検知部３１ａからの連動セレクト信号Ｓｒをアンド処理するアンド回路４３のアンド出力が入力されており、いま、セレクト信号Ｓｃが「１」となっているので、連動セレクト信号Ｓｒによって、切り替え動作を行う。すなわち、バスセレクタ４２は、連動セレクト信号Ｓｒが「０」のときには、端子ａと端子ｃを接続して、画像処理部１２を低速ＤＭＡＣ３５ａに接続し、連動セレクト信号Ｓｒが「１」のときには、端子ｂと端子ｃを接続して、画像処理部１２をバスセレクタ４１を介して高速ＤＭＡＣ３４に接続する。
【００８２】
そして、データ処理進捗検知部３１ａは、初期状態で連動セレクト信号用ダウンカウントレジスタに、デフォルト値（上記例の場合、１２８ｂｉｔ×４）をセットし、画像処理部３１から演算処理部４へのデータ転送が開始されると、該転送データ量に応じて連動セレクト信号用ダウンカウントレジスタの値をダウンカウントする。データ処理進捗検知部３１ａは、連動セレクト信号用ダウンカウントレジスタのデータ量が、１２８ｂｉｔ×１以上のときには、「１」の連動セレクト信号Ｓｒをセレクタ３２に出力する。したがって、バスセレクタ４２は、端子ｂと端子ｃを接続して画像処理部３１を高速ＤＭＡＣ３４に接続して、画像処理部３１が、高速ＤＭＡＣ３４のバッファにデータを転送する。
【００８３】
その後、データ処理進捗検知部３１ａは、データ転送量に基づいて連動セレクト信号用ダウンカウントレジスタをダウンカウントして、連動セレクト信号用ダウンカウントレジスタのデータ量が、１２８ｂｉｔ×１未満になると、「０」の連動セレクト信号Ｓｒをセレクタ３２に出力する。したがって、バスセレクタ４２は、端子ａと端子ｃを接続して画像処理部３１を低速ＤＭＡＣ３５に接続して、画像処理部３１が、低速ＤＭＡＣ３５のバッファにデータを転送する。
【００８４】
データ処理進捗検知部３１ａは、連動セレクト信号用ダウンカウントレジスタをダウンカウントして、該連動セレクト信号用ダウンカウントレジスタのレジスタ値が「０」になると、リセットして、デフォルト値を設定し、連動セレクト信号Ｓｒを「０」から「１」に切り替える。したがって、画像処理部１２が、高速ＤＭＡＣ３４と低速ＤＭＡＣ３５のバッファ量に対応したデータ転送に基づいて、高速ＤＭＡＣ３４と低速ＤＭＡＣ３５に順次切り替えて接続される。
【００８５】
そして、高速ＤＭＡＣ３４は、画像処理部３１からデータ転送されてくると、該データをバッファに保管するが、バッファ検知部３４ａがこのバッファのデータ量をダウンカウンタレジスタを利用して監視し、バッファがフルになる１クロック前を検知すると、低速ＤＭＡＣ３５に出力しているレディ信号ＲＳｈを「０」から「１」に切り替える。
【００８６】
低速ＤＭＡＣ３５は、入力されているレディ信号ＲＳｈが「１」に切り替わると、転送データ待ち受け状態となり、セレクタ３２のバスセレクタ４２が画像処理部３１を低速ＤＭＡＣ３５に接続して、データが画像処理部３１から転送されてくると、該データをバッファに保管する。バッファ検知部３５ａは、データのバッファへの保管が開始されると、このバッファのデータ量をダウンカウンタレジスタを利用して監視し、バッファがフルになる１クロック前を検知すると、高速ＤＭＡＣ３４に出力しているレディ信号ＲＳｌを「０」から「１」に切り替える。
【００８７】
高速ＤＭＡＣ３４は、バッファのデータの演算処理部４への転送を開始して、バッファが空になる１クロック前に、低速ＤＭＡＣ３５に出力しているレディ信号ＲＳｈを「１」から「０」に切り替え、低速ＤＭＡＣ３５が、バッファのデータの演算処理部４への転送を開始し、高速ＤＭＡＣ３４は、データ待ち受け状態となる。
【００８８】
低速ＤＭＡＣ３５は、バッファのデータの演算処理部４への転送を開始して、バッファが空になる１クロック前に、高速ＤＭＡＣ３４に出力しているレディ信号ＲＳｌを「１」から「０」に切り替える。
【００８９】
この間に、高速ＤＭＡＣ３４は、上記同様に、画像処理部３１からデータが転送されてくるとバッファに保管し、バッファ検知部３４ａは、バッファがフルになる１クロック前を検知すると、低速ＤＭＡＣ３５に出力しているレディ信号ＲＳｈを「０」から「１」に切り替える。
【００９０】
上記処理を順次繰り返し行うことで、高速ＤＭＡＣ３４のバッファと低速ＤＭＡＣ３５のバッファを仮想的に合成して、高速ＤＭＡＣ３４と低速ＤＭＡＣ３５を交互に使用して、１２８ｂｉｔ×５段のバッファとして利用して、データ転送することができる。
【００９１】
このように、本実施例の複合装置１は、高速ＤＭＡＣ３４及び低速ＤＭＡＣ３５が、それぞれ画像データを一時保管するバッファと、該バッファの画像データ保管状況を検出して、相手方のＤＭＡＣ３４、３５に通知するバッファ検知部３４ａ、３５ａを備え、各ＤＭＡＣ３４、３５の有しているバッファ量とバッファ検知部３４ａ、３５ａの検出結果及び相手のバッファ検知部３４ａ、３５ａからの通知結果に基づいて、順次切り替わって画像処理部３１からの画像データを該バッファを介して転送し、管理部３３が、セレクタ３２の接続状態を、高速ＤＭＡＣ３４と低速ＤＭＡＣ３５のバッファ量に基づいて順次高速ＤＭＡＣ３４と低速ＤＭＡＣ３５に切り替えて、画像処理部３１に接続させ、該画像処理部３１の処理した画像データを転送するＤＭＡＣを選択している。
【００９２】
したがって、高速ＤＭＡＣ３４と低速ＤＭＡＣ３５のバッファを合成させて利用して、画像処理部３１の画像データをＤＭＡ転送することができ、より一層データ転送の転送速度を向上させることができる。
【００９３】
なお、本実施例においても、上述のように、データ処理進捗検知部３１ａは、演算処理部４のソフトウェアによってその機能が適宜オン／オフされるようになっていてもよい。
【００９４】
このようにすると、複合装置１の全体の画像処理状況に応じて、高速ＤＭＡＣ３４と低速ＤＭＡＣ３５の切り替え機能を停止させることができ、利用性を向上させることができる。
【００９５】
以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記のものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００９６】
本発明は、処理速度の異なる画像処理モジュールと転送速度の異なるＤＭＡＣを備えたプリンタ装置、複写装置、複合装置等の画像処理装置及び画像処理方法に利用することができる。
【図面の簡単な説明】
【００９７】
【図１】本発明の第１実施例を適用した複合装置の要部ブロック構成図。
【図２】図１のＡＳＩＣの要部ブロック構成図。
【図３】図２のセレクタの回路構成図。
【図４】本発明の第２実施例を適用した複合装置に用いられるＡＳＩＣの要部ブロック構成図。
【図５】図４のセレクタの回路構成図。
【図６】画像入力と後段の画像処理とのタイミングのずれが発生していない状態（図６（ａ））とずれが発生している状態（図６（ｂ））のタイミング図。
【符号の説明】
【００９８】
１ 複合装置
２ 画像入力部
３ ＡＳＩＣ
４ 演算処理部
５ 主記憶部
６ 記憶部
７ ＡＳＩＣ
８ 画像出力部
１１、１２ 画像処理部
１１ａ データ入力検知部
１２ａ データ処理進捗検知部
１３ セレクタ
１４ 管理部
１５ 高速ＤＭＡＣ
１６ 低速ＤＭＡＣ
１７ アービタ
１８ ＰＣＩＣ
２１、２２ バスセレクタ
３０ ＡＳＩＣ
３１ 画像処理部
３１ａ データ処理進捗検知部
３２ セレクタ
３３ 管理部
３４ 高速ＤＭＡＣ
３４ａ バッファ検知部
３５ 低速ＤＭＡＣ
３５ａ バッファ検知部
４１、４２ バスセレクタ
４３ アンド回路
【特許請求の範囲】
【請求項１】
画像データに対して比較的高速で画像処理する高速画像処理手段と、該高速画像処理手段よりも画像データの流れ方向後段に位置し該高速画像処理手段よりも遅い処理速度で画像処理する低速画像処理手段と、画像データを比較的高速でＤＭＡ転送する高速ＤＭＡコントローラと、画像データを該高速ＤＭＡコントローラよりも遅い速度でＤＭＡ転送する低速ＤＭＡコントローラと、該高速画像処理手段の処理した画像データを該高速ＤＭＡコントローラに優先して転送させるとともに、該高速画像処理手段の処理した画像データと該低速画像処理手段の処理した画像データの転送状況に基づいて、該低速ＤＭＡコントローラと該高速ＤＭＡコントローラを適宜選択して、該選択したＤＭＡコントローラに該低速画像処理手段の処理した画像データを転送させる転送制御手段と、を備えていることを特徴とする画像処理装置。
【請求項２】
前記画像処理装置は、前記高速画像処理手段の処理した画像データの転送終了を検出する転送終了検出手段と、前記低速画像処理手段の処理する画像データの転送状況を検出する転送状況検出手段と、を備え、前記転送制御手段は、該転送終了検出手段と該転送状況検出手段の検出結果に基づいて、前記低速画像処理手段の処理した画像データの転送に使用するＤＭＡコントローラを選択することを特徴とする請求項１記載の画像処理装置。
【請求項３】
前記転送終了検出手段は、前記高速画像処理手段の処理する画像データ量または該画像データの転送時間を予め取得し、該画像データ量または該転送時間に基づいて前記転送終了を検出することを特徴とする請求項２記載の画像処理装置。
【請求項４】
前記転送制御手段は、前記転送終了検出手段が前記転送終了を検出した後、前記転送状況検出手段が前記低速画像処理手段の処理する未転送の画像データが存在することを検出していると、前記低速画像処理手段の処理した画像データの転送に使用するＤＭＡコントローラとして前記高速ＤＭＡコントローラを選択することを特徴とする請求項２または請求項３記載の画像処理装置。
【請求項５】
前記転送制御手段は、前記高速画像処理手段及び前記低速画像処理手段と前記高速ＤＭＡコントローラ及び前記低速ＤＭＡコントローラとを選択的に接続する切り替え接続手段と、該切り替え接続手段による接続状態を制御する制御手段と、を備えていることを特徴とする請求項１から請求項４のいずれかに記載の画像処理装置。
【請求項６】
前記高速ＤＭＡコントローラ及び前記低速ＤＭＡコントローラは、それぞれ画像データを一時保管するバッファと、該バッファの画像データ保管状況を検出するバッファ状態検出手段と、該バッファ状態検出手段の検出結果を相互に通知する通知手段と、を備え、該各ＤＭＡコントローラの有しているバッファ量と該バッファ状態検出手段の検出結果及び相手のＤＭＡコントローラの通知手段からの通知結果に基づいて、順次切り替わって前記低速画像処理手段からの前記画像データを転送し、前記転送制御手段は、該低速画像処理手段の処理した画像データを転送するＤＭＡコントローラとして、該高速ＤＭＡコントローラと該低速ＤＭＡコントローラをそれぞれの各バッファ量に基づいて順次切り替えて選択することを特徴とする請求項１から請求項５のいずれかに記載の画像処理装置。
【請求項７】
画像データに対して比較的高速で画像処理する高速画像処理ステップと、該高速画像処理ステップよりも画像データの流れ方向後段に位置し該高速画像処理ステップよりも遅い処理速度で画像処理する画像処理ステップと、該高速画像処理ステップで処理された画像データを、比較的高速でＤＭＡ転送する高速ＤＭＡコントローラに優先して転送させるとともに、該高速画像処理ステップで処理された画像データ及び該低速画像処理ステップで処理された画像データの転送状況に基づいて、該高速ＤＭＡコントローラよりも遅い速度でＤＭＡ転送する低速ＤＭＡコントローラと該高速ＤＭＡコントローラを適宜選択して、該選択したＤＭＡコントローラに該低速画像処理ステップで処理された画像データを転送させる転送制御処理ステップと、を有することを特徴とする画像処理方法。
【請求項１】
画像データに対して比較的高速で画像処理する高速画像処理手段と、該高速画像処理手段よりも画像データの流れ方向後段に位置し該高速画像処理手段よりも遅い処理速度で画像処理する低速画像処理手段と、画像データを比較的高速でＤＭＡ転送する高速ＤＭＡコントローラと、画像データを該高速ＤＭＡコントローラよりも遅い速度でＤＭＡ転送する低速ＤＭＡコントローラと、該高速画像処理手段の処理した画像データを該高速ＤＭＡコントローラに優先して転送させるとともに、該高速画像処理手段の処理した画像データと該低速画像処理手段の処理した画像データの転送状況に基づいて、該低速ＤＭＡコントローラと該高速ＤＭＡコントローラを適宜選択して、該選択したＤＭＡコントローラに該低速画像処理手段の処理した画像データを転送させる転送制御手段と、を備えていることを特徴とする画像処理装置。
【請求項２】
前記画像処理装置は、前記高速画像処理手段の処理した画像データの転送終了を検出する転送終了検出手段と、前記低速画像処理手段の処理する画像データの転送状況を検出する転送状況検出手段と、を備え、前記転送制御手段は、該転送終了検出手段と該転送状況検出手段の検出結果に基づいて、前記低速画像処理手段の処理した画像データの転送に使用するＤＭＡコントローラを選択することを特徴とする請求項１記載の画像処理装置。
【請求項３】
前記転送終了検出手段は、前記高速画像処理手段の処理する画像データ量または該画像データの転送時間を予め取得し、該画像データ量または該転送時間に基づいて前記転送終了を検出することを特徴とする請求項２記載の画像処理装置。
【請求項４】
前記転送制御手段は、前記転送終了検出手段が前記転送終了を検出した後、前記転送状況検出手段が前記低速画像処理手段の処理する未転送の画像データが存在することを検出していると、前記低速画像処理手段の処理した画像データの転送に使用するＤＭＡコントローラとして前記高速ＤＭＡコントローラを選択することを特徴とする請求項２または請求項３記載の画像処理装置。
【請求項５】
前記転送制御手段は、前記高速画像処理手段及び前記低速画像処理手段と前記高速ＤＭＡコントローラ及び前記低速ＤＭＡコントローラとを選択的に接続する切り替え接続手段と、該切り替え接続手段による接続状態を制御する制御手段と、を備えていることを特徴とする請求項１から請求項４のいずれかに記載の画像処理装置。
【請求項６】
前記高速ＤＭＡコントローラ及び前記低速ＤＭＡコントローラは、それぞれ画像データを一時保管するバッファと、該バッファの画像データ保管状況を検出するバッファ状態検出手段と、該バッファ状態検出手段の検出結果を相互に通知する通知手段と、を備え、該各ＤＭＡコントローラの有しているバッファ量と該バッファ状態検出手段の検出結果及び相手のＤＭＡコントローラの通知手段からの通知結果に基づいて、順次切り替わって前記低速画像処理手段からの前記画像データを転送し、前記転送制御手段は、該低速画像処理手段の処理した画像データを転送するＤＭＡコントローラとして、該高速ＤＭＡコントローラと該低速ＤＭＡコントローラをそれぞれの各バッファ量に基づいて順次切り替えて選択することを特徴とする請求項１から請求項５のいずれかに記載の画像処理装置。
【請求項７】
画像データに対して比較的高速で画像処理する高速画像処理ステップと、該高速画像処理ステップよりも画像データの流れ方向後段に位置し該高速画像処理ステップよりも遅い処理速度で画像処理する画像処理ステップと、該高速画像処理ステップで処理された画像データを、比較的高速でＤＭＡ転送する高速ＤＭＡコントローラに優先して転送させるとともに、該高速画像処理ステップで処理された画像データ及び該低速画像処理ステップで処理された画像データの転送状況に基づいて、該高速ＤＭＡコントローラよりも遅い速度でＤＭＡ転送する低速ＤＭＡコントローラと該高速ＤＭＡコントローラを適宜選択して、該選択したＤＭＡコントローラに該低速画像処理ステップで処理された画像データを転送させる転送制御処理ステップと、を有することを特徴とする画像処理方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００９−４８４２７（Ｐ２００９−４８４２７Ａ）
【公開日】平成２１年３月５日（２００９．３．５）
【国際特許分類】
【出願番号】特願２００７−２１４０８１（Ｐ２００７−２１４０８１）
【出願日】平成１９年８月２０日（２００７．８．２０）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成２１年３月５日（２００９．３．５）
【国際特許分類】
【出願日】平成１９年８月２０日（２００７．８．２０）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]