画像処理装置
【課題】ヒストグラム生成時におけるヒストグラムRAMへの書き込みアクセスと、ヒストグラム参照時におけるヒストグラムの読み出しアクセスとが衝突することがない、リアルタイムのヒストグラム処理が可能な画像処理装置を提供する。
【解決手段】画像処理装置1は、入力画像データに基づきヒストグラムが生成される第1期間の終了後、ヒストグラムRAM105に保持された当該ヒストグラムをCPUに対して参照可能に開放する第2期間の終了時刻を基準としてCPU106がヒストグラムの参照処理に要する所定の時間だけ遡った時刻から、当該第2期間の終了までの間は、CPU参照可能信号(フラグ)112を立ち下げ、CPU106による前記ヒストグラムの参照を禁止する制御を行う。
【解決手段】画像処理装置1は、入力画像データに基づきヒストグラムが生成される第1期間の終了後、ヒストグラムRAM105に保持された当該ヒストグラムをCPUに対して参照可能に開放する第2期間の終了時刻を基準としてCPU106がヒストグラムの参照処理に要する所定の時間だけ遡った時刻から、当該第2期間の終了までの間は、CPU参照可能信号(フラグ)112を立ち下げ、CPU106による前記ヒストグラムの参照を禁止する制御を行う。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、画像処理装置に関し、特に、リアルタイムで逐次入力される画像データに基づき画素濃度ヒストグラムを生成するヒストグラム生成回路に関する。
【背景技術】
【0002】
入力画像データに基づき画素濃度ヒストグラムを生成し、これを活用することは、特許文献1〜3の例に示されているように、画像処理の分野で多用されている。特に、特許文献1では、画像の中での対象物と背景がヒストグラム上での特徴となって現れることから、これを利用して対象物と背景を分離する手段を示している。例えば、背景に属する画素はヒストグラムの黒寄りにピークを作り、対象物に属する画素はヒストグラムの白寄りにピークを作る特徴があるとすると、2つのピークの間の谷間に閾値を設け、閾値以下ならば背景、閾値以上ならば対象物として識別可能となる。
【0003】
ここで、ヒストグラムの生成はハードウェアで行い、その後のピークの間の谷間を検出し、その谷間の位置から閾値を獲得するといった処理はCPUが行う、といった役割分担は、特許文献4において既に提案されている。特許文献4の例では、画像を所定の領域に分割して(分割の仕方はCPU指定)、当該領域毎にヒストグラムを生成するように構成されているが、基本的にはハードウェアにより画素濃度ヒストグラムがRAMに生成されると、CPUがアドレスバス、データバスを介して生成されたヒストグラムを参照する構成である。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開平4−373079号公報
【特許文献2】特開2008−242733号公報
【特許文献3】特開2004−56391号公報
【特許文献4】特開平2−224077号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
上述した、入力画像の画素濃度ヒストグラムをハードウェアによりRAM上に生成し、これをCPUが参照するヒストグラム生成回路において、画像の入力がリアルタイムである場合には、タイミングを十分に考慮する必要がある。
【0006】
即ち、画像の入力がリアルタイムである場合、画像の入力タイミングが例えば撮像装置により決定され、画像の入力期間中は、RAMに生成されたヒストグラムの書き込みアクセスが断続して発生し続けるため、CPUはその合間を縫ってRAMを参照し、ヒストグラム生成結果を取得する必要がある。CPUが「合間を縫う」事に失敗すると、RAMに対する書き込みと読み出しが衝突し、ヒストグラムの生成が完了しないうちにCPUがRAMを参照してしまったり、CPUによるヒストグラムの参照が完了しないうちから、次のヒストグラム生成がハードウェアにより開始されてしまったり、といった様々な誤動作を引き起こしてしまう。
【0007】
本発明は、上記の状況に鑑み、ハードウェアによるヒストグラムのRAMへの書き込みとCPUによるヒストグラムの読み出しが衝突しないように、ヒストグラムの生成と参照のタイミング調整を容易に行うことが可能な画像処理装置を提供することをその目的とする。
【課題を解決するための手段】
【0008】
上記目的を達成するための本発明に係る画像処理装置は、入力画像データに基づきヒストグラム処理をリアルタイムで実行する画像処理装置であって、入力画像データに基づきヒストグラムを生成し、ヒストグラムRAMに保持する第1期間、及び、前記ヒストグラムRAMに保持された前記ヒストグラムをCPUに対して参照可能に開放する第2期間が交互に繰り返され、前記第2期間の終了時刻を基準として前記CPUが前記ヒストグラムの参照処理に要する所定の時間だけ遡った時刻から前記第2期間の終了までの第3期間の間、前記CPUによる前記ヒストグラムの参照を禁止する制御を行うことを第1の特徴とする。
【0009】
上記第1の特徴の本発明に係る画像処理装置は、更に、前記ヒストグラムの参照を開始可能とする参照可能フラグを前記CPUに対して出力するフラグ出力回路を備え、前記フラグ出力回路は、少なくとも前記第3期間の間、前記参照可能フラグを前記CPUに対して出力しないことが好ましい。
【0010】
上記第1の特徴の画像処理装置に依れば、上記第3期間の間CPUに対するヒストグラムの参照を禁止する制御を行うことにより、ハードウェアによるヒストグラムRAMへの書き込みとCPUによるヒストグラムの読み出しが衝突することなく、確実にヒストグラムの参照を完了することができる。尚、当該制御は、CPUへのフラグに基づいて行うことが好適である。
【0011】
上記第1の特徴の本発明に係る画像処理装置は、更に、前記第2期間の開始から前記第2期間内の前記第3期間の開始までの期間が、パラメータにより設定可能に構成されていることが好ましい。
【0012】
上記第1の特徴の本発明に係る画像処理装置は、更に、前記第3期間の開始時刻が、画素クロックを基準として設定されることが好ましい。
【0013】
上記第1の特徴の本発明に係る画像処理装置は、更に、前記第3期間の開始時刻が、有効画素に属する画素クロックを基準として設定されることが好ましい。
【0014】
上記第1の特徴の本発明に係る画像処理装置は、更に、前記第3期間の開始時刻が、水平同期信号を基準として設定されることが好ましい。
【0015】
上記第1の特徴の本発明に係る画像処理装置は、更に、前記第3期間には、前記ヒストグラムの初期化処理に要する期間が含まれることを第2の特徴とする。
【0016】
上記第2の特徴の画像処理装置に依れば、CPUによるヒストグラムの参照処理に要する時間、及び、ヒストグラムの初期化処理に要する時間を考慮して、ハードウェアによるヒストグラムの生成、並びにヒストグラムの初期化処理と重ならないように、CPUによるヒストグラムの参照処理を完了することができる。
【0017】
上記第1乃至第2の特徴の本発明に係る画像処理装置は、更に、前記第1期間において生成された前記ヒストグラムの評価処理を行う評価回路を備え、前記第2期間の開始から、前記第2期間の開始時刻を基準として前記評価回路が前記ヒストグラムの評価に要する時間だけ経過した時刻までの期間の間、前記CPUによる前記ヒストグラムの参照を禁止する制御を行うことを第3の特徴とする。
【0018】
上記第3の特徴の画像処理装置に依れば、CPUによるヒストグラムの参照処理に要する時間、及び、評価回路がヒストグラムの評価に要する時間を考慮して、ハードウェアによるヒストグラムの生成処理、並びに、評価処理と重ならないように、CPUによるヒストグラムの参照処理を完了することができる。尚、評価処理としては、例えば以下の処理が挙げられるが、これに限られるものではない。
【0019】
上記第3の特徴の本発明に係る画像処理装置は、更に、前記評価処理は、所定の画素領域において、画素値の累積分布確率が所定の割合となる画素値を求める処理であることが好ましい。
【0020】
上記第3の特徴の本発明に係る画像処理装置は、更に、前記評価処理は、背景に属する画素の典型値を求める処理であることが好ましい。
【0021】
上記第3の特徴の本発明に係る画像処理装置は、更に、前記評価処理は、対象物に属する画素の典型値を求める処理であることが好ましい。
【0022】
上記第1乃至第3の何れかの特徴の本発明に係る画像処理装置は、更に、前記第1期間の開始から終了まで、及び、前記第2期間の開始から終了までが、夫々、入力画像の1フレーム期間であることが好ましい。
【0023】
上記第1乃至第3の何れかの特徴の本発明に係る画像処理装置は、更に、複数の前記ヒストグラムRAMを有し、うち少なくとも二つの前記ヒストグラムRAMにおいて、一方の前記ヒストグラムRAMにおける前記第1期間の開始と同時に、他方の前記ヒストグラムRAMにおける前記第2期間が開始され、一方の前記ヒストグラムRAMにおける前記第1期間の終了と同時に、他方の前記ヒストグラムRAMにおける前記第2期間が終了されることを第4の特徴とする。
【0024】
上記第4の特徴の画像処理装置に依れば、入力画像データに基づきヒストグラムの生成を行う第1期間(ヒストグラム生成フェーズ)と、生成されたヒストグラムをCPUに対して参照可能に開放する第2期間(ヒストグラム参照フェーズ)とが互いに逆のフェーズで動作する二つのヒストグラムRAMを備えることで、ヒストグラムの生成およびCPUによる参照を毎期間行うことができ、よりリアルタイム性を向上させることができる。
【発明の効果】
【0025】
従って、本発明に依れば、ヒストグラムRAMがCPUにとって参照可能か否かが容易に判断可能となり、ヒストグラムの生成と参照のタイミング調整が容易な画像処理装置を提供することができる。
【図面の簡単な説明】
【0026】
【図1】本発明に係る画像処理装置の構成例を示す回路ブロック図。
【図2】本発明に係る画像処理装置における各信号のタイミングチャート。
【図3】従来構成の画像処理装置における各信号のタイミングチャート。
【図4】本発明に係る画像処理装置において、CPU参照可能信号のパルス幅を設定可能なワンショット回路(パルス発生回路)の例を示す図。
【図5】本発明に係る画像処理装置において、CPU参照可能信号のパルス幅を設定可能なワンショット回路(パルス発生回路)の他の例を示す図。
【図6】本発明に係る画像処理装置において、CPU参照可能信号のパルス幅をカウンタを用いて設定する場合の構成例を示す回路ブロック図。
【図7】本発明の第2実施形態に係る画像処理装置の動作を示すタイミングチャート。
【図8】本発明の第3実施形態に係る画像処理装置の構成例を示す回路ブロック図。
【図9】本発明の第3実施形態に係る画像処理装置における各信号のタイミングチャート。
【図10】本発明の第4実施形態に係る画像処理装置の構成例を示す回路ブロック図。
【図11】本発明の第4実施形態に係る画像処理装置における各信号のタイミングチャート。
【発明を実施するための形態】
【0027】
〈第1実施形態〉
本発明の一実施形態に係る画像処理装置1の構成例を図1に示す。尚、以降の実施形態の説明に用いる図面では、同一の構成要素には同一の符号を付すこととし、また、名称及び機能も同一であるので、同様の説明を繰り返すことはしない。
【0028】
図1の回路ブロック図に示すように、画像処理装置1は、微分回路101、トグル回路102、インクリメンタ103、マルチプレクサ104、ヒストグラムRAM105、CPU106、ワンショット回路107を備え、入力画像データに基づき、リアルタイムで、CPU105を介することなくハードウェアによりヒストグラムの生成が可能に構成されている。尚、上記ヒストグラム生成の元となる入力画像データは、CMOSイメージセンサ等を備えた撮像装置から、画像データが逐次画像処理装置1に入力される場合を想定しているが、これに限られるものではない。
【0029】
図2に画像処理装置1における各信号のタイミングチャートを示す。尚、本実施形態では、入力画像データに基づきヒストグラムを生成し、ヒストグラムRAMに保持する第1期間、及び、当該ヒストグラムをCPUに対して参照可能に開放する第2期間を、ともに入力画像の1フレーム期間としているが、必ずしもこの必要はない。
【0030】
以下に、図1及び図2を参照し、本実施形態における画像処理装置1の処理動作について説明する。
【0031】
画像処理装置1において、微分回路101は、入力された垂直同期信号を1画素クロック幅のパルスに整形し、トグル回路102に入力する。
【0032】
すると、トグル回路102は、図2に示すように、当該1画素クロック幅の垂直同期信号が入力される毎に出力を反転し、トグル信号111を生成する。トグル信号111は、画像処理装置1が、第1期間(ヒストグラム生成フェーズ)にあるか、第2期間(CPUからのヒストグラム参照フェーズ)にあるかを示す信号であり、ここでは、トグル信号111が“0”(低レベル)のとき第1期間、“1”(高レベル)のとき第2期間にあるとする。
【0033】
トグル信号111はマルチプレクサ104の制御入力に入力され、当該入力信号が“0”の時はマルチプレクサ104の上側の入力がヒストグラムRAM105の入力と接続され、“1”の時はマルチプレクサ104の下側の入力がヒストグラムRAM105の入力と接続される。即ち、トグル信号111が“0”の時は、データイネーブル信号113がヒストグラムRAM105のWE入力(書込みイネーブル入力)、画素の濃度データ114が同A入力(アドレス入力)、インクリメンタ103によりカウントアップされた読み出しデータが同DI入力(データ入力)に接続され、ヒストグラム生成動作を行う。一方、トグル信号111が“1”の時は、ヒストグラムRAM105のWE入力、A入力、DI入力は全てCPUバスに接続され、CPU106からのアクセスが可能となる。
【0034】
更に、トグル信号111はCPU106のINT入力(割り込み入力)に接続されており、第2期間の開始をCPU106に通知する。尚、トグル信号111をCPUがポーリングする等の割り込み以外の手段を用いて、第2期間の開始をCPU106が検知してもよい。
【0035】
更に、本実施形態において、トグル信号111は、ワンショット回路107により所定のパルス幅の信号に整形され、CPU参照可能信号112としてCPU106のFLAG入力に入力され、CPU106はこれを参照して、ヒストグラムRAM105に保持されたヒストグラムの参照を開始してもよいか否かを判断する。FLAGがオンの場合、CPU106によるヒストグラムの参照を開始可能であり、FLAGがオフの場合、CPU106によるヒストグラムの参照が禁止されるように制御される。
【0036】
図3に、CPU参照可能信号112が無く、割り込み入力のみに基づいてCPUがヒストグラムの参照を開始する従来構成の画像処理装置における各信号のタイミングチャートを示す。CPUが割り込みの入力を受け、これに応答する形のみでヒストグラムRAM105を参照しに行った場合、CPUの割り込み応答が非常に早い時(図3(a))、或いは、CPUの割り込み応答が早い時(図3(b))にはヒストグラムの参照が成功するが、CPUの割り込み応答が非常に遅い時(図3(c))には、ヒストグラムの参照期間の一部が第1期間と重なり、CPUがヒストグラムを参照している途中で次のヒストグラムの生成が始まってしまっており、CPUはヒストグラムの参照を正常に完了することができない。しかしながら、CPUから見た場合、自身の割り込み応答が図3(a)〜図3(c)の何れに該当するかを判別することができない。
【0037】
これに対し、本実施形態に係る画像処理装置1では、ワンショット回路107から出力され、FLAG入力に入力されるCPU参照可能信号112に基づいて、CPU106がヒストグラムの参照が可能か否かを判断することができる。図2に示されているように、CPU参照可能信号112は、ヒストグラムをCPUに対して参照可能に開放する第2期間から、CPUがヒストグラムの参照に要する時間を差し引いた幅に整形されている。このため、CPU106の割り込み応答が上述の図3(c)のように非常に遅く、CPU106によるヒストグラムの参照中に第1期間の開始が想定される状況では、CPU106がヒストグラムの参照を開始しようとする時点でCPU参照可能信号112の出力パルスは既に立ち下がっており、FLAGがオフとなっているため、CPU106はヒストグラムの参照を行わず、次の第2期間の開始を待ち、次の第2期間でFLAGがオンとなるのを待って、ヒストグラムの参照を開始する。
【0038】
即ち、本実施形態に係る画像処理装置1では、第2期間の終了時刻を基準として少なくともCPUがヒストグラムの参照処理に要する時間だけ遡った時刻から第2期間の終了までの第3期間の間は、FLAG入力がオフになっているため、当該第3期間内におけるCPUによるヒストグラムの参照が禁止される。この結果、ヒストグラムを生成中にCPU106がヒストグラムRAM105にアクセスし、生成中の当該ヒストグラムを参照するといった事態が回避される。
【0039】
図4及び図5にパルス幅が設定可能なワンショット回路107の構成例を示す。図4は受動素子を用いてCPU参照可能信号112のパルス幅を設定する場合の例であり、具体的に単安定マルチバイブレータIC(米国フェアチャイルド社のDM74123)を用いて構成した例である。ICに接続するコンデンサの容量Cx、抵抗の抵抗値Rxを適宜設定することで、CPU参照可能信号112のパルス幅を設定可能とする構成である。
【0040】
図5は能動素子を用いてCPU参照可能信号112のパルス幅を設定する場合の例であり、トグル信号111と、当該トグル信号111を遅延回路を介して遅延させた信号を反転させた信号との論理積を取ることによりCPU参照可能信号112が生成される。遅延回路は、偶数個のインバータ回路をカスケード接続してなり、当該カスケード接続されるインバータの個数を設定することで、CPU参照可能信号112のバルス幅を設定可能とする構成である。
【0041】
図6は所定のパルス幅のCPU参照可能信号112の生成に何らかのクロックにより動作するカウンタ109aを用いた構成である。ここで、「何らかのクロック」としては、画素クロック、或いは、入力画像の水平同期入力信号を用いることができる。更に、画素クロックとデータイネーブル信号113の論理積を取ったものを使用してもよい。有効画素に属する画素クロックのみに基づいてカウント値が計数される。このようにすることで、有効画素数に対する割合(例えば、有効画素数の1/10)の形で、技術者にとって容易に且つ直感的にCPU参照可能信号112の立ち下がりタイミングを設定する事が可能となる。
【0042】
カウンタ109aは、“1”状態へのトグル信号111の立ち上がりを受けて計数を開始し、当該クロックのカウント数が所定値以下の場合は当該“1”状態のトグル信号をそのままCPU参照可能信号112としてFLAG入力に出力するが、カウント数が所定値を超えると、トグル信号111の“0”状態に相当する信号を、CPU参照可能信号112としてFLAG入力に出力する。これにより、CPU参照可能信号112のパルス幅が、当該クロックを基準として設定される。尚、当該CPU参照可能信号112のパルス幅は、パルス幅設定回路108からの信号により再設定が可能に構成されている。
【0043】
上述の画像処理回路1によれば、第3期間中はCPU参照可能信号112をオフとする制御を行うことで、CPU参照可能信号112に基づいて、ハードウェアによるヒストグラムのRAM105への書き込みと衝突しないように、ヒストグラムの参照が可能か否かをCPU106が自分で判断することができ、ヒストグラムの生成と参照のタイミング調整を容易に行うことが可能な画像処理装置が実現されている。
【0044】
〈第2実施形態〉
本発明に係る画像処理装置の他の実施形態を図7のタイミングチャートに示す。図7は、ヒストグラムの生成フェーズである第1期間の開始に先立って、ヒストグラムの初期化を行うフェーズを直前の第2期間内に設ける場合の各信号のタイミングチャートであり、これに伴って、CPU参照可能信号112の立ち下がりを、当該ヒストグラムの初期化に要する時間分前倒しする構成である。ここで、ヒストグラムの初期化とは、直前に採取したヒストグラムデータを全て廃棄し、ヒストグラムRAM105の内容を全て“0”にクリアする処理である。
【0045】
図7に示すように、本実施形態では、CPU106のFLAG入力がオフとなる第3期間は、CPUがヒストグラムの参照に要する時間と、ヒストグラムの初期化に要する時間との和になっている。このため、CPU参照可能信号112のパルス幅は、当該第3期間が少なくとも当該ヒストグラムの参照、および、当該ヒストグラムの初期化に要する時間の和よりも長くなるように、例えば図6のパルス幅設定回路108により設定され、当該パルス幅設定回路108により設定されたパルス幅で、カウンタ109aによりCPU106のフラグ入力に出力される。
【0046】
〈第3実施形態〉
本発明に係る画像処理装置の更に他の実施形態を図8に示す。図8に示す画像処理装置2は、図6に示す画像処理装置において、CPUによるヒストグラムの参照に先立ってヒストグラムの評価処理を行う評価回路110を更に備え、その評価結果をCPU106に返すようにした構成である。そして、当該ヒストグラムの評価処理に要する時間だけ、CPU参照可能信号112の立ち上がりを後ろに遅らせている。図9に画像処理装置2における各信号のタイミングチャートを示す。
【0047】
評価処理とは、例えば、所定の画素領域において、画素値の累積分布確率が所定の割合となる画素値を求める処理が挙げられ、より具体的には、対象物(背景)に属する画素の典型値を求める処理を挙げることができる。
【0048】
所定の画素領域(例えば、有効画素領域全体)において、画面の4割程度が対象物に属し、残りの6割程度が背景に属すると仮定する。背景は白寄りの色であり、対象物は黒寄りの色であるとする。しかしながら、背景とも対象物とも画素値だけでは判定できない「グレーゾーン」の画素がいくらか存在する。若しくは40%:60%の対象物と背景の比率が、撮像した場合に応じて揺らぐ。ここで、全体の20%程度が「グレーゾーン」、乃至は揺らぎの幅が20%程度、と仮定すると、40%の白寄りの背景画素のうち、黒寄りの10%の画素は対象物側に張り出し、60%の黒寄りの対象物の画素のうち、白寄りの10%の画素は背景側に張り出して、グレーゾーンの画素になっている。このとき、黒寄りの30%の画素が対象物に属する画素として判定され、白寄りの50%の画素が背景に属する画素として判定される。従って、対象物に属する画素の典型値を求める場合は、中央値である黒寄りの15%目(白寄りの85%目)の画素値が、典型値として採用可能であり、背景に属する画素の典型値を求める場合は、中央値である白寄りの25%目(黒寄りの75%目)の画素値が、典型値として採用可能である。或いは、対象物に属する画素の境界値である黒寄りの30%目(白寄りの70%目)の画素値、または背景に属する画素の境界値である白寄りの50%目(黒寄りの50%目)の画素値を典型値として採用することができる。
【0049】
尚、評価に用いる画素値としては、RGB表現におけるR(赤)、G(緑)、B(青)の各輝度値に対し典型値を求めることも可能であるが、上述の例では、むしろ、Yuv表現におけるY(カラー画像をモノクロ画像に変換した際の、そのモノクロ画像の階調値)に対して当該典型値を求めるのがより好ましい構成である。
【0050】
評価回路110は、ヒストグラムが生成された後、第2期間の開始に伴って、直前の第1期間において生成されたヒストグラムに対して上述の評価処理を行い、その結果をCPU106に渡す。そして本実施形態において、画像処理装置2は、第2期間の開始から少なくとも評価回路110が当該ヒストグラムの評価処理に要する時間が経過するまでの期間、CPU106のFLAG入力をオフとし、CPU106による当該ヒストグラムの参照が禁止されるように制御する。
【0051】
パルス幅設定回路108は、CPU参照可能信号112の立ち上がり時刻および立ち下がり時刻を設定し、カウンタ109bは、上記のパルス幅設定回路108による設定情報に基づき、所定のパルス幅のCPU参照可能信号112をFLAG入力に出力する。
【0052】
カウンタ109bは、第2期間の開始に伴い、“1”状態へのトグル信号111の立ち上がりを受けて計数を開始し、カウント数が第1の所定値以下の場合は当該トグル信号111の“0”状態に相当する信号を、CPU参照可能信号112としてFLAG入力に出力する。従って、FLAG入力がオフとなり、CPUによる当該ヒストグラムの参照は禁止される。その後、カウント数が第1の所定値を超えると、カウンタ109bは、“1”状態のトグル信号111をそのままCPU参照可能信号112としてFLAG入力に出力する。この結果、CPU参照可能信号112のパルスが立ち上がり、ヒストグラムがCPUに対して参照可能となる。更にカウント数が第2の所定値を超えると、カウンタ109bは、再びトグル信号111の“0”状態に相当する信号をCPU参照可能信号112としてFLAG入力に出力し、FLAG入力がオフとなる。
【0053】
尚、CPU参照可能信号112の立ち上がりを第2期間の開始から後ろに遅らせるのに併せて、CPUへの割り込み出力のタイミングを後ろにずらしてもよい。
【0054】
上述の画像処理装置2では、ヒストグラムの初期化に要する期間、ヒストグラムの評価に要する期間、及び、CPUがヒストグラムの参照に要する期間を考慮しつつ、CPU参照可能信号112に基づいて、ハードウェアによるヒストグラムのRAM105への書き込みと衝突しないように、ヒストグラムの参照が可能か否かをCPUが自分で判断することができ、ヒストグラムの生成と参照のタイミング調整を容易に行うことが可能な画像処理装置が実現されている。
【0055】
〈第4実施形態〉
本発明に係る画像処理装置の更に他の実施形態を図10に示す。図10に示す画像処理装置3は、2組のインクリメンタ103a,103b、マルチプレクサ104a,104b、及び、ヒストグラムRAM105a,105bを夫々備え、マルチプレクサ104aと104bは互いに逆のタイミングで出力先を切り替えるように構成されている。即ち、トグル信号111が“0”の時はデータイネーブル信号113がヒストグラムRAM105aのWE入力(書込みイネーブル入力)、画素の濃度データ114が同A入力(アドレス入力)、インクリメンタ103によりカウントアップされた読み出しデータが同DI入力(データ入力)に接続され、ヒストグラム生成動作を行うとともに、ヒストグラムRAM105bのWE入力、A入力、DI入力は全てCPUバスに接続され、CPUからのアクセスが可能となっている。逆に、トグル信号111が“1”の時はデータイネーブル信号113がヒストグラムRAM105bのWE入力(書込みイネーブル入力)、画素の濃度データ114が同A入力(アドレス入力)、インクリメンタ103によりカウントアップされた読み出しデータが同DI入力(データ入力)に接続され、ヒストグラム生成動作を行うとともに、ヒストグラムRAM105aのWE入力、A入力、DI入力は全てCPUバスに接続され、CPUからのアクセスが可能となっている。
【0056】
図11に画像処理装置3における各信号のタイミングチャートを示す。図11に示すように、ヒストグラムRAM105aと105bは、第1期間(ヒストグラム生成フェーズ)と第2期間(CPUからのヒストグラム参照フェーズ)が互いに逆のフェーズで動作し、CPUから見た場合ヒストグラムの生成ないし評価結果を毎フレーム期間獲得することができるため、リアルタイム性を向上させることができる。
【0057】
本実施形態では、カウンタ109cは、トグル信号111の立ち上がり或いは立ち下がりに伴い計数を開始し、カウント数に応じてCPU参照可能信号112の信号レベルを切り替え、当該トグル信号111の“0”状態に相当する信号、あるいは “1”状態に相当する信号のいずれかを、FLAG入力に出力する。
【0058】
画像処理装置3の他の構成、特に、微分回路101、トグル回路102、インクリメンタ103a,103b、マルチプレクサ104a,104b、ヒストグラムRAM105a、105b、パルス幅設定回路108、評価回路110の個々の回路およびその動作については、上述の画像処理装置2と同様であるので説明を割愛する。
【0059】
以上、本発明に係る画像処理装置1〜3を例として本発明の実施形態について詳細に説明したが、これらは本発明の好適な実施形態の一例である。本発明の実施形態はこれらに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変形実施が可能である。
【産業上の利用可能性】
【0060】
本発明は、画像処理装置に利用可能であり、特に、リアルタイムで逐次入力される画像データに基づき画素濃度ヒストグラムを生成するヒストグラム生成回路としての利用に適している。
【符号の説明】
【0061】
1〜3: 本発明に係る画像処理装置
101: 微分回路
102: トグル回路
103,103a,103b: インクリメンタ
104,104a,104b: マルチプレクサ
105,105a,105b: ヒストグラムRAM
106: CPU
107: ワンショット回路
108: パルス幅設定回路
109a〜109c: カウンタ
110: 評価回路
111: トグル信号
112: CPU参照可能信号
113: データイネーブル信号
114: 画素濃度データ
【技術分野】
【0001】
本発明は、画像処理装置に関し、特に、リアルタイムで逐次入力される画像データに基づき画素濃度ヒストグラムを生成するヒストグラム生成回路に関する。
【背景技術】
【0002】
入力画像データに基づき画素濃度ヒストグラムを生成し、これを活用することは、特許文献1〜3の例に示されているように、画像処理の分野で多用されている。特に、特許文献1では、画像の中での対象物と背景がヒストグラム上での特徴となって現れることから、これを利用して対象物と背景を分離する手段を示している。例えば、背景に属する画素はヒストグラムの黒寄りにピークを作り、対象物に属する画素はヒストグラムの白寄りにピークを作る特徴があるとすると、2つのピークの間の谷間に閾値を設け、閾値以下ならば背景、閾値以上ならば対象物として識別可能となる。
【0003】
ここで、ヒストグラムの生成はハードウェアで行い、その後のピークの間の谷間を検出し、その谷間の位置から閾値を獲得するといった処理はCPUが行う、といった役割分担は、特許文献4において既に提案されている。特許文献4の例では、画像を所定の領域に分割して(分割の仕方はCPU指定)、当該領域毎にヒストグラムを生成するように構成されているが、基本的にはハードウェアにより画素濃度ヒストグラムがRAMに生成されると、CPUがアドレスバス、データバスを介して生成されたヒストグラムを参照する構成である。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開平4−373079号公報
【特許文献2】特開2008−242733号公報
【特許文献3】特開2004−56391号公報
【特許文献4】特開平2−224077号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
上述した、入力画像の画素濃度ヒストグラムをハードウェアによりRAM上に生成し、これをCPUが参照するヒストグラム生成回路において、画像の入力がリアルタイムである場合には、タイミングを十分に考慮する必要がある。
【0006】
即ち、画像の入力がリアルタイムである場合、画像の入力タイミングが例えば撮像装置により決定され、画像の入力期間中は、RAMに生成されたヒストグラムの書き込みアクセスが断続して発生し続けるため、CPUはその合間を縫ってRAMを参照し、ヒストグラム生成結果を取得する必要がある。CPUが「合間を縫う」事に失敗すると、RAMに対する書き込みと読み出しが衝突し、ヒストグラムの生成が完了しないうちにCPUがRAMを参照してしまったり、CPUによるヒストグラムの参照が完了しないうちから、次のヒストグラム生成がハードウェアにより開始されてしまったり、といった様々な誤動作を引き起こしてしまう。
【0007】
本発明は、上記の状況に鑑み、ハードウェアによるヒストグラムのRAMへの書き込みとCPUによるヒストグラムの読み出しが衝突しないように、ヒストグラムの生成と参照のタイミング調整を容易に行うことが可能な画像処理装置を提供することをその目的とする。
【課題を解決するための手段】
【0008】
上記目的を達成するための本発明に係る画像処理装置は、入力画像データに基づきヒストグラム処理をリアルタイムで実行する画像処理装置であって、入力画像データに基づきヒストグラムを生成し、ヒストグラムRAMに保持する第1期間、及び、前記ヒストグラムRAMに保持された前記ヒストグラムをCPUに対して参照可能に開放する第2期間が交互に繰り返され、前記第2期間の終了時刻を基準として前記CPUが前記ヒストグラムの参照処理に要する所定の時間だけ遡った時刻から前記第2期間の終了までの第3期間の間、前記CPUによる前記ヒストグラムの参照を禁止する制御を行うことを第1の特徴とする。
【0009】
上記第1の特徴の本発明に係る画像処理装置は、更に、前記ヒストグラムの参照を開始可能とする参照可能フラグを前記CPUに対して出力するフラグ出力回路を備え、前記フラグ出力回路は、少なくとも前記第3期間の間、前記参照可能フラグを前記CPUに対して出力しないことが好ましい。
【0010】
上記第1の特徴の画像処理装置に依れば、上記第3期間の間CPUに対するヒストグラムの参照を禁止する制御を行うことにより、ハードウェアによるヒストグラムRAMへの書き込みとCPUによるヒストグラムの読み出しが衝突することなく、確実にヒストグラムの参照を完了することができる。尚、当該制御は、CPUへのフラグに基づいて行うことが好適である。
【0011】
上記第1の特徴の本発明に係る画像処理装置は、更に、前記第2期間の開始から前記第2期間内の前記第3期間の開始までの期間が、パラメータにより設定可能に構成されていることが好ましい。
【0012】
上記第1の特徴の本発明に係る画像処理装置は、更に、前記第3期間の開始時刻が、画素クロックを基準として設定されることが好ましい。
【0013】
上記第1の特徴の本発明に係る画像処理装置は、更に、前記第3期間の開始時刻が、有効画素に属する画素クロックを基準として設定されることが好ましい。
【0014】
上記第1の特徴の本発明に係る画像処理装置は、更に、前記第3期間の開始時刻が、水平同期信号を基準として設定されることが好ましい。
【0015】
上記第1の特徴の本発明に係る画像処理装置は、更に、前記第3期間には、前記ヒストグラムの初期化処理に要する期間が含まれることを第2の特徴とする。
【0016】
上記第2の特徴の画像処理装置に依れば、CPUによるヒストグラムの参照処理に要する時間、及び、ヒストグラムの初期化処理に要する時間を考慮して、ハードウェアによるヒストグラムの生成、並びにヒストグラムの初期化処理と重ならないように、CPUによるヒストグラムの参照処理を完了することができる。
【0017】
上記第1乃至第2の特徴の本発明に係る画像処理装置は、更に、前記第1期間において生成された前記ヒストグラムの評価処理を行う評価回路を備え、前記第2期間の開始から、前記第2期間の開始時刻を基準として前記評価回路が前記ヒストグラムの評価に要する時間だけ経過した時刻までの期間の間、前記CPUによる前記ヒストグラムの参照を禁止する制御を行うことを第3の特徴とする。
【0018】
上記第3の特徴の画像処理装置に依れば、CPUによるヒストグラムの参照処理に要する時間、及び、評価回路がヒストグラムの評価に要する時間を考慮して、ハードウェアによるヒストグラムの生成処理、並びに、評価処理と重ならないように、CPUによるヒストグラムの参照処理を完了することができる。尚、評価処理としては、例えば以下の処理が挙げられるが、これに限られるものではない。
【0019】
上記第3の特徴の本発明に係る画像処理装置は、更に、前記評価処理は、所定の画素領域において、画素値の累積分布確率が所定の割合となる画素値を求める処理であることが好ましい。
【0020】
上記第3の特徴の本発明に係る画像処理装置は、更に、前記評価処理は、背景に属する画素の典型値を求める処理であることが好ましい。
【0021】
上記第3の特徴の本発明に係る画像処理装置は、更に、前記評価処理は、対象物に属する画素の典型値を求める処理であることが好ましい。
【0022】
上記第1乃至第3の何れかの特徴の本発明に係る画像処理装置は、更に、前記第1期間の開始から終了まで、及び、前記第2期間の開始から終了までが、夫々、入力画像の1フレーム期間であることが好ましい。
【0023】
上記第1乃至第3の何れかの特徴の本発明に係る画像処理装置は、更に、複数の前記ヒストグラムRAMを有し、うち少なくとも二つの前記ヒストグラムRAMにおいて、一方の前記ヒストグラムRAMにおける前記第1期間の開始と同時に、他方の前記ヒストグラムRAMにおける前記第2期間が開始され、一方の前記ヒストグラムRAMにおける前記第1期間の終了と同時に、他方の前記ヒストグラムRAMにおける前記第2期間が終了されることを第4の特徴とする。
【0024】
上記第4の特徴の画像処理装置に依れば、入力画像データに基づきヒストグラムの生成を行う第1期間(ヒストグラム生成フェーズ)と、生成されたヒストグラムをCPUに対して参照可能に開放する第2期間(ヒストグラム参照フェーズ)とが互いに逆のフェーズで動作する二つのヒストグラムRAMを備えることで、ヒストグラムの生成およびCPUによる参照を毎期間行うことができ、よりリアルタイム性を向上させることができる。
【発明の効果】
【0025】
従って、本発明に依れば、ヒストグラムRAMがCPUにとって参照可能か否かが容易に判断可能となり、ヒストグラムの生成と参照のタイミング調整が容易な画像処理装置を提供することができる。
【図面の簡単な説明】
【0026】
【図1】本発明に係る画像処理装置の構成例を示す回路ブロック図。
【図2】本発明に係る画像処理装置における各信号のタイミングチャート。
【図3】従来構成の画像処理装置における各信号のタイミングチャート。
【図4】本発明に係る画像処理装置において、CPU参照可能信号のパルス幅を設定可能なワンショット回路(パルス発生回路)の例を示す図。
【図5】本発明に係る画像処理装置において、CPU参照可能信号のパルス幅を設定可能なワンショット回路(パルス発生回路)の他の例を示す図。
【図6】本発明に係る画像処理装置において、CPU参照可能信号のパルス幅をカウンタを用いて設定する場合の構成例を示す回路ブロック図。
【図7】本発明の第2実施形態に係る画像処理装置の動作を示すタイミングチャート。
【図8】本発明の第3実施形態に係る画像処理装置の構成例を示す回路ブロック図。
【図9】本発明の第3実施形態に係る画像処理装置における各信号のタイミングチャート。
【図10】本発明の第4実施形態に係る画像処理装置の構成例を示す回路ブロック図。
【図11】本発明の第4実施形態に係る画像処理装置における各信号のタイミングチャート。
【発明を実施するための形態】
【0027】
〈第1実施形態〉
本発明の一実施形態に係る画像処理装置1の構成例を図1に示す。尚、以降の実施形態の説明に用いる図面では、同一の構成要素には同一の符号を付すこととし、また、名称及び機能も同一であるので、同様の説明を繰り返すことはしない。
【0028】
図1の回路ブロック図に示すように、画像処理装置1は、微分回路101、トグル回路102、インクリメンタ103、マルチプレクサ104、ヒストグラムRAM105、CPU106、ワンショット回路107を備え、入力画像データに基づき、リアルタイムで、CPU105を介することなくハードウェアによりヒストグラムの生成が可能に構成されている。尚、上記ヒストグラム生成の元となる入力画像データは、CMOSイメージセンサ等を備えた撮像装置から、画像データが逐次画像処理装置1に入力される場合を想定しているが、これに限られるものではない。
【0029】
図2に画像処理装置1における各信号のタイミングチャートを示す。尚、本実施形態では、入力画像データに基づきヒストグラムを生成し、ヒストグラムRAMに保持する第1期間、及び、当該ヒストグラムをCPUに対して参照可能に開放する第2期間を、ともに入力画像の1フレーム期間としているが、必ずしもこの必要はない。
【0030】
以下に、図1及び図2を参照し、本実施形態における画像処理装置1の処理動作について説明する。
【0031】
画像処理装置1において、微分回路101は、入力された垂直同期信号を1画素クロック幅のパルスに整形し、トグル回路102に入力する。
【0032】
すると、トグル回路102は、図2に示すように、当該1画素クロック幅の垂直同期信号が入力される毎に出力を反転し、トグル信号111を生成する。トグル信号111は、画像処理装置1が、第1期間(ヒストグラム生成フェーズ)にあるか、第2期間(CPUからのヒストグラム参照フェーズ)にあるかを示す信号であり、ここでは、トグル信号111が“0”(低レベル)のとき第1期間、“1”(高レベル)のとき第2期間にあるとする。
【0033】
トグル信号111はマルチプレクサ104の制御入力に入力され、当該入力信号が“0”の時はマルチプレクサ104の上側の入力がヒストグラムRAM105の入力と接続され、“1”の時はマルチプレクサ104の下側の入力がヒストグラムRAM105の入力と接続される。即ち、トグル信号111が“0”の時は、データイネーブル信号113がヒストグラムRAM105のWE入力(書込みイネーブル入力)、画素の濃度データ114が同A入力(アドレス入力)、インクリメンタ103によりカウントアップされた読み出しデータが同DI入力(データ入力)に接続され、ヒストグラム生成動作を行う。一方、トグル信号111が“1”の時は、ヒストグラムRAM105のWE入力、A入力、DI入力は全てCPUバスに接続され、CPU106からのアクセスが可能となる。
【0034】
更に、トグル信号111はCPU106のINT入力(割り込み入力)に接続されており、第2期間の開始をCPU106に通知する。尚、トグル信号111をCPUがポーリングする等の割り込み以外の手段を用いて、第2期間の開始をCPU106が検知してもよい。
【0035】
更に、本実施形態において、トグル信号111は、ワンショット回路107により所定のパルス幅の信号に整形され、CPU参照可能信号112としてCPU106のFLAG入力に入力され、CPU106はこれを参照して、ヒストグラムRAM105に保持されたヒストグラムの参照を開始してもよいか否かを判断する。FLAGがオンの場合、CPU106によるヒストグラムの参照を開始可能であり、FLAGがオフの場合、CPU106によるヒストグラムの参照が禁止されるように制御される。
【0036】
図3に、CPU参照可能信号112が無く、割り込み入力のみに基づいてCPUがヒストグラムの参照を開始する従来構成の画像処理装置における各信号のタイミングチャートを示す。CPUが割り込みの入力を受け、これに応答する形のみでヒストグラムRAM105を参照しに行った場合、CPUの割り込み応答が非常に早い時(図3(a))、或いは、CPUの割り込み応答が早い時(図3(b))にはヒストグラムの参照が成功するが、CPUの割り込み応答が非常に遅い時(図3(c))には、ヒストグラムの参照期間の一部が第1期間と重なり、CPUがヒストグラムを参照している途中で次のヒストグラムの生成が始まってしまっており、CPUはヒストグラムの参照を正常に完了することができない。しかしながら、CPUから見た場合、自身の割り込み応答が図3(a)〜図3(c)の何れに該当するかを判別することができない。
【0037】
これに対し、本実施形態に係る画像処理装置1では、ワンショット回路107から出力され、FLAG入力に入力されるCPU参照可能信号112に基づいて、CPU106がヒストグラムの参照が可能か否かを判断することができる。図2に示されているように、CPU参照可能信号112は、ヒストグラムをCPUに対して参照可能に開放する第2期間から、CPUがヒストグラムの参照に要する時間を差し引いた幅に整形されている。このため、CPU106の割り込み応答が上述の図3(c)のように非常に遅く、CPU106によるヒストグラムの参照中に第1期間の開始が想定される状況では、CPU106がヒストグラムの参照を開始しようとする時点でCPU参照可能信号112の出力パルスは既に立ち下がっており、FLAGがオフとなっているため、CPU106はヒストグラムの参照を行わず、次の第2期間の開始を待ち、次の第2期間でFLAGがオンとなるのを待って、ヒストグラムの参照を開始する。
【0038】
即ち、本実施形態に係る画像処理装置1では、第2期間の終了時刻を基準として少なくともCPUがヒストグラムの参照処理に要する時間だけ遡った時刻から第2期間の終了までの第3期間の間は、FLAG入力がオフになっているため、当該第3期間内におけるCPUによるヒストグラムの参照が禁止される。この結果、ヒストグラムを生成中にCPU106がヒストグラムRAM105にアクセスし、生成中の当該ヒストグラムを参照するといった事態が回避される。
【0039】
図4及び図5にパルス幅が設定可能なワンショット回路107の構成例を示す。図4は受動素子を用いてCPU参照可能信号112のパルス幅を設定する場合の例であり、具体的に単安定マルチバイブレータIC(米国フェアチャイルド社のDM74123)を用いて構成した例である。ICに接続するコンデンサの容量Cx、抵抗の抵抗値Rxを適宜設定することで、CPU参照可能信号112のパルス幅を設定可能とする構成である。
【0040】
図5は能動素子を用いてCPU参照可能信号112のパルス幅を設定する場合の例であり、トグル信号111と、当該トグル信号111を遅延回路を介して遅延させた信号を反転させた信号との論理積を取ることによりCPU参照可能信号112が生成される。遅延回路は、偶数個のインバータ回路をカスケード接続してなり、当該カスケード接続されるインバータの個数を設定することで、CPU参照可能信号112のバルス幅を設定可能とする構成である。
【0041】
図6は所定のパルス幅のCPU参照可能信号112の生成に何らかのクロックにより動作するカウンタ109aを用いた構成である。ここで、「何らかのクロック」としては、画素クロック、或いは、入力画像の水平同期入力信号を用いることができる。更に、画素クロックとデータイネーブル信号113の論理積を取ったものを使用してもよい。有効画素に属する画素クロックのみに基づいてカウント値が計数される。このようにすることで、有効画素数に対する割合(例えば、有効画素数の1/10)の形で、技術者にとって容易に且つ直感的にCPU参照可能信号112の立ち下がりタイミングを設定する事が可能となる。
【0042】
カウンタ109aは、“1”状態へのトグル信号111の立ち上がりを受けて計数を開始し、当該クロックのカウント数が所定値以下の場合は当該“1”状態のトグル信号をそのままCPU参照可能信号112としてFLAG入力に出力するが、カウント数が所定値を超えると、トグル信号111の“0”状態に相当する信号を、CPU参照可能信号112としてFLAG入力に出力する。これにより、CPU参照可能信号112のパルス幅が、当該クロックを基準として設定される。尚、当該CPU参照可能信号112のパルス幅は、パルス幅設定回路108からの信号により再設定が可能に構成されている。
【0043】
上述の画像処理回路1によれば、第3期間中はCPU参照可能信号112をオフとする制御を行うことで、CPU参照可能信号112に基づいて、ハードウェアによるヒストグラムのRAM105への書き込みと衝突しないように、ヒストグラムの参照が可能か否かをCPU106が自分で判断することができ、ヒストグラムの生成と参照のタイミング調整を容易に行うことが可能な画像処理装置が実現されている。
【0044】
〈第2実施形態〉
本発明に係る画像処理装置の他の実施形態を図7のタイミングチャートに示す。図7は、ヒストグラムの生成フェーズである第1期間の開始に先立って、ヒストグラムの初期化を行うフェーズを直前の第2期間内に設ける場合の各信号のタイミングチャートであり、これに伴って、CPU参照可能信号112の立ち下がりを、当該ヒストグラムの初期化に要する時間分前倒しする構成である。ここで、ヒストグラムの初期化とは、直前に採取したヒストグラムデータを全て廃棄し、ヒストグラムRAM105の内容を全て“0”にクリアする処理である。
【0045】
図7に示すように、本実施形態では、CPU106のFLAG入力がオフとなる第3期間は、CPUがヒストグラムの参照に要する時間と、ヒストグラムの初期化に要する時間との和になっている。このため、CPU参照可能信号112のパルス幅は、当該第3期間が少なくとも当該ヒストグラムの参照、および、当該ヒストグラムの初期化に要する時間の和よりも長くなるように、例えば図6のパルス幅設定回路108により設定され、当該パルス幅設定回路108により設定されたパルス幅で、カウンタ109aによりCPU106のフラグ入力に出力される。
【0046】
〈第3実施形態〉
本発明に係る画像処理装置の更に他の実施形態を図8に示す。図8に示す画像処理装置2は、図6に示す画像処理装置において、CPUによるヒストグラムの参照に先立ってヒストグラムの評価処理を行う評価回路110を更に備え、その評価結果をCPU106に返すようにした構成である。そして、当該ヒストグラムの評価処理に要する時間だけ、CPU参照可能信号112の立ち上がりを後ろに遅らせている。図9に画像処理装置2における各信号のタイミングチャートを示す。
【0047】
評価処理とは、例えば、所定の画素領域において、画素値の累積分布確率が所定の割合となる画素値を求める処理が挙げられ、より具体的には、対象物(背景)に属する画素の典型値を求める処理を挙げることができる。
【0048】
所定の画素領域(例えば、有効画素領域全体)において、画面の4割程度が対象物に属し、残りの6割程度が背景に属すると仮定する。背景は白寄りの色であり、対象物は黒寄りの色であるとする。しかしながら、背景とも対象物とも画素値だけでは判定できない「グレーゾーン」の画素がいくらか存在する。若しくは40%:60%の対象物と背景の比率が、撮像した場合に応じて揺らぐ。ここで、全体の20%程度が「グレーゾーン」、乃至は揺らぎの幅が20%程度、と仮定すると、40%の白寄りの背景画素のうち、黒寄りの10%の画素は対象物側に張り出し、60%の黒寄りの対象物の画素のうち、白寄りの10%の画素は背景側に張り出して、グレーゾーンの画素になっている。このとき、黒寄りの30%の画素が対象物に属する画素として判定され、白寄りの50%の画素が背景に属する画素として判定される。従って、対象物に属する画素の典型値を求める場合は、中央値である黒寄りの15%目(白寄りの85%目)の画素値が、典型値として採用可能であり、背景に属する画素の典型値を求める場合は、中央値である白寄りの25%目(黒寄りの75%目)の画素値が、典型値として採用可能である。或いは、対象物に属する画素の境界値である黒寄りの30%目(白寄りの70%目)の画素値、または背景に属する画素の境界値である白寄りの50%目(黒寄りの50%目)の画素値を典型値として採用することができる。
【0049】
尚、評価に用いる画素値としては、RGB表現におけるR(赤)、G(緑)、B(青)の各輝度値に対し典型値を求めることも可能であるが、上述の例では、むしろ、Yuv表現におけるY(カラー画像をモノクロ画像に変換した際の、そのモノクロ画像の階調値)に対して当該典型値を求めるのがより好ましい構成である。
【0050】
評価回路110は、ヒストグラムが生成された後、第2期間の開始に伴って、直前の第1期間において生成されたヒストグラムに対して上述の評価処理を行い、その結果をCPU106に渡す。そして本実施形態において、画像処理装置2は、第2期間の開始から少なくとも評価回路110が当該ヒストグラムの評価処理に要する時間が経過するまでの期間、CPU106のFLAG入力をオフとし、CPU106による当該ヒストグラムの参照が禁止されるように制御する。
【0051】
パルス幅設定回路108は、CPU参照可能信号112の立ち上がり時刻および立ち下がり時刻を設定し、カウンタ109bは、上記のパルス幅設定回路108による設定情報に基づき、所定のパルス幅のCPU参照可能信号112をFLAG入力に出力する。
【0052】
カウンタ109bは、第2期間の開始に伴い、“1”状態へのトグル信号111の立ち上がりを受けて計数を開始し、カウント数が第1の所定値以下の場合は当該トグル信号111の“0”状態に相当する信号を、CPU参照可能信号112としてFLAG入力に出力する。従って、FLAG入力がオフとなり、CPUによる当該ヒストグラムの参照は禁止される。その後、カウント数が第1の所定値を超えると、カウンタ109bは、“1”状態のトグル信号111をそのままCPU参照可能信号112としてFLAG入力に出力する。この結果、CPU参照可能信号112のパルスが立ち上がり、ヒストグラムがCPUに対して参照可能となる。更にカウント数が第2の所定値を超えると、カウンタ109bは、再びトグル信号111の“0”状態に相当する信号をCPU参照可能信号112としてFLAG入力に出力し、FLAG入力がオフとなる。
【0053】
尚、CPU参照可能信号112の立ち上がりを第2期間の開始から後ろに遅らせるのに併せて、CPUへの割り込み出力のタイミングを後ろにずらしてもよい。
【0054】
上述の画像処理装置2では、ヒストグラムの初期化に要する期間、ヒストグラムの評価に要する期間、及び、CPUがヒストグラムの参照に要する期間を考慮しつつ、CPU参照可能信号112に基づいて、ハードウェアによるヒストグラムのRAM105への書き込みと衝突しないように、ヒストグラムの参照が可能か否かをCPUが自分で判断することができ、ヒストグラムの生成と参照のタイミング調整を容易に行うことが可能な画像処理装置が実現されている。
【0055】
〈第4実施形態〉
本発明に係る画像処理装置の更に他の実施形態を図10に示す。図10に示す画像処理装置3は、2組のインクリメンタ103a,103b、マルチプレクサ104a,104b、及び、ヒストグラムRAM105a,105bを夫々備え、マルチプレクサ104aと104bは互いに逆のタイミングで出力先を切り替えるように構成されている。即ち、トグル信号111が“0”の時はデータイネーブル信号113がヒストグラムRAM105aのWE入力(書込みイネーブル入力)、画素の濃度データ114が同A入力(アドレス入力)、インクリメンタ103によりカウントアップされた読み出しデータが同DI入力(データ入力)に接続され、ヒストグラム生成動作を行うとともに、ヒストグラムRAM105bのWE入力、A入力、DI入力は全てCPUバスに接続され、CPUからのアクセスが可能となっている。逆に、トグル信号111が“1”の時はデータイネーブル信号113がヒストグラムRAM105bのWE入力(書込みイネーブル入力)、画素の濃度データ114が同A入力(アドレス入力)、インクリメンタ103によりカウントアップされた読み出しデータが同DI入力(データ入力)に接続され、ヒストグラム生成動作を行うとともに、ヒストグラムRAM105aのWE入力、A入力、DI入力は全てCPUバスに接続され、CPUからのアクセスが可能となっている。
【0056】
図11に画像処理装置3における各信号のタイミングチャートを示す。図11に示すように、ヒストグラムRAM105aと105bは、第1期間(ヒストグラム生成フェーズ)と第2期間(CPUからのヒストグラム参照フェーズ)が互いに逆のフェーズで動作し、CPUから見た場合ヒストグラムの生成ないし評価結果を毎フレーム期間獲得することができるため、リアルタイム性を向上させることができる。
【0057】
本実施形態では、カウンタ109cは、トグル信号111の立ち上がり或いは立ち下がりに伴い計数を開始し、カウント数に応じてCPU参照可能信号112の信号レベルを切り替え、当該トグル信号111の“0”状態に相当する信号、あるいは “1”状態に相当する信号のいずれかを、FLAG入力に出力する。
【0058】
画像処理装置3の他の構成、特に、微分回路101、トグル回路102、インクリメンタ103a,103b、マルチプレクサ104a,104b、ヒストグラムRAM105a、105b、パルス幅設定回路108、評価回路110の個々の回路およびその動作については、上述の画像処理装置2と同様であるので説明を割愛する。
【0059】
以上、本発明に係る画像処理装置1〜3を例として本発明の実施形態について詳細に説明したが、これらは本発明の好適な実施形態の一例である。本発明の実施形態はこれらに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変形実施が可能である。
【産業上の利用可能性】
【0060】
本発明は、画像処理装置に利用可能であり、特に、リアルタイムで逐次入力される画像データに基づき画素濃度ヒストグラムを生成するヒストグラム生成回路としての利用に適している。
【符号の説明】
【0061】
1〜3: 本発明に係る画像処理装置
101: 微分回路
102: トグル回路
103,103a,103b: インクリメンタ
104,104a,104b: マルチプレクサ
105,105a,105b: ヒストグラムRAM
106: CPU
107: ワンショット回路
108: パルス幅設定回路
109a〜109c: カウンタ
110: 評価回路
111: トグル信号
112: CPU参照可能信号
113: データイネーブル信号
114: 画素濃度データ
【特許請求の範囲】
【請求項1】
入力画像データに基づきヒストグラム処理をリアルタイムで実行する画像処理装置であって、
入力画像データに基づきヒストグラムを生成し、ヒストグラムRAMに保持する第1期間、及び、前記ヒストグラムRAMに保持された前記ヒストグラムをCPUに対して参照可能に開放する第2期間が交互に繰り返され、
前記第2期間の終了時刻を基準として前記CPUが前記ヒストグラムの参照処理に要する所定の時間だけ遡った時刻から前記第2期間の終了までの第3期間の間、前記CPUによる前記ヒストグラムの参照を禁止する制御を行うことを特徴とする画像処理装置。
【請求項2】
前記ヒストグラムの参照を開始可能とする参照可能フラグを前記CPUに対して出力するフラグ出力回路を備え、
前記フラグ出力回路は、少なくとも前記第3期間の間、前記参照可能フラグを前記CPUに対して出力しないことを特徴とする請求項1に記載の画像処理装置。
【請求項3】
前記第2期間の開始から前記第2期間内の前記第3期間の開始までの期間が、パラメータにより設定可能に構成されていることを特徴とする請求項1または2に記載の画像処理装置。
【請求項4】
前記第3期間の開始時刻が、画素クロックを基準として設定されることを特徴とする請求項3に記載の画像処理装置。
【請求項5】
前記第3期間の開始時刻が、有効画素に属する画素クロックを基準として設定されることを特徴とする請求項4に記載の画像処理装置。
【請求項6】
前記第3期間の開始時刻が、水平同期信号を基準として設定されることを特徴とする請求項3に記載の画像処理装置。
【請求項7】
前記第3期間には、前記ヒストグラムの初期化処理に要する期間が含まれることを特徴とする請求項1〜6の何れか一項に記載の画像処理装置。
【請求項8】
前記第1期間において生成された前記ヒストグラムの評価処理を行う評価回路を備え、
前記第2期間の開始から、前記第2期間の開始時刻を基準として前記評価回路が前記ヒストグラムの評価に要する時間だけ経過した時刻までの期間の間、前記CPUによる前記ヒストグラムの参照を禁止する制御を行うことを特徴とする請求項1〜7の何れか一項に記載の画像処理装置。
【請求項9】
前記評価処理は、所定の画素領域において、画素値の累積分布確率が所定の割合となる画素値を求める処理であることを特徴とする請求項8に記載の画像処理装置。
【請求項10】
前記評価処理は、背景に属する画素の典型値を求める処理であることを特徴とする請求項9に記載の画像処理装置。
【請求項11】
前記評価処理は、対象物に属する画素の典型値を求める処理であることを特徴とする請求項9に記載の画像処理装置。
【請求項12】
前記第1期間の開始から終了まで、及び、前記第2期間の開始から終了までが、夫々、入力画像の1フレーム期間であることを特徴とする請求項1〜11の何れか一項に記載の画像処理装置。
【請求項13】
複数の前記ヒストグラムRAMを有し、
うち少なくとも二つの前記ヒストグラムRAMにおいて、
一方の前記ヒストグラムRAMにおける前記第1期間の開始と同時に、他方の前記ヒストグラムRAMにおける前記第2期間が開始され、
一方の前記ヒストグラムRAMにおける前記第1期間の終了と同時に、他方の前記ヒストグラムRAMにおける前記第2期間が終了されることを特徴とする請求項12に記載の画像処理装置。
【請求項1】
入力画像データに基づきヒストグラム処理をリアルタイムで実行する画像処理装置であって、
入力画像データに基づきヒストグラムを生成し、ヒストグラムRAMに保持する第1期間、及び、前記ヒストグラムRAMに保持された前記ヒストグラムをCPUに対して参照可能に開放する第2期間が交互に繰り返され、
前記第2期間の終了時刻を基準として前記CPUが前記ヒストグラムの参照処理に要する所定の時間だけ遡った時刻から前記第2期間の終了までの第3期間の間、前記CPUによる前記ヒストグラムの参照を禁止する制御を行うことを特徴とする画像処理装置。
【請求項2】
前記ヒストグラムの参照を開始可能とする参照可能フラグを前記CPUに対して出力するフラグ出力回路を備え、
前記フラグ出力回路は、少なくとも前記第3期間の間、前記参照可能フラグを前記CPUに対して出力しないことを特徴とする請求項1に記載の画像処理装置。
【請求項3】
前記第2期間の開始から前記第2期間内の前記第3期間の開始までの期間が、パラメータにより設定可能に構成されていることを特徴とする請求項1または2に記載の画像処理装置。
【請求項4】
前記第3期間の開始時刻が、画素クロックを基準として設定されることを特徴とする請求項3に記載の画像処理装置。
【請求項5】
前記第3期間の開始時刻が、有効画素に属する画素クロックを基準として設定されることを特徴とする請求項4に記載の画像処理装置。
【請求項6】
前記第3期間の開始時刻が、水平同期信号を基準として設定されることを特徴とする請求項3に記載の画像処理装置。
【請求項7】
前記第3期間には、前記ヒストグラムの初期化処理に要する期間が含まれることを特徴とする請求項1〜6の何れか一項に記載の画像処理装置。
【請求項8】
前記第1期間において生成された前記ヒストグラムの評価処理を行う評価回路を備え、
前記第2期間の開始から、前記第2期間の開始時刻を基準として前記評価回路が前記ヒストグラムの評価に要する時間だけ経過した時刻までの期間の間、前記CPUによる前記ヒストグラムの参照を禁止する制御を行うことを特徴とする請求項1〜7の何れか一項に記載の画像処理装置。
【請求項9】
前記評価処理は、所定の画素領域において、画素値の累積分布確率が所定の割合となる画素値を求める処理であることを特徴とする請求項8に記載の画像処理装置。
【請求項10】
前記評価処理は、背景に属する画素の典型値を求める処理であることを特徴とする請求項9に記載の画像処理装置。
【請求項11】
前記評価処理は、対象物に属する画素の典型値を求める処理であることを特徴とする請求項9に記載の画像処理装置。
【請求項12】
前記第1期間の開始から終了まで、及び、前記第2期間の開始から終了までが、夫々、入力画像の1フレーム期間であることを特徴とする請求項1〜11の何れか一項に記載の画像処理装置。
【請求項13】
複数の前記ヒストグラムRAMを有し、
うち少なくとも二つの前記ヒストグラムRAMにおいて、
一方の前記ヒストグラムRAMにおける前記第1期間の開始と同時に、他方の前記ヒストグラムRAMにおける前記第2期間が開始され、
一方の前記ヒストグラムRAMにおける前記第1期間の終了と同時に、他方の前記ヒストグラムRAMにおける前記第2期間が終了されることを特徴とする請求項12に記載の画像処理装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2012−89051(P2012−89051A)
【公開日】平成24年5月10日(2012.5.10)
【国際特許分類】
【出願番号】特願2010−237199(P2010−237199)
【出願日】平成22年10月22日(2010.10.22)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】
【公開日】平成24年5月10日(2012.5.10)
【国際特許分類】
【出願日】平成22年10月22日(2010.10.22)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】
[ Back to top ]