通信制御装置

【発明の詳細な説明】
技術分野本発明は通信制御装置に関し、特に標準のG III FAX手順以外に、データ通信にも使用可能なエラー再送機能を有する通信手順を持たせた通信制御装置（以下、「通信アダプタ」という）に関する。
従来技術従来のこの種の通信アダプタは、標準のG III FAX手順を有しているのみで、データ通信にも使用可能なエラー再送機能は有していなかった。
しかし、パーソナル・コンピュータ，ワードプロセッサ等の端末を、網制御装置，変復調装置およびを介してファクシミリ端末に接続することが可能になっている現状では、データ通信にも使用可能なエラー再送機能を有していることが望ましいことは言うまでもない。
目的本発明は上記事情に鑑みてなされたもので、その目的とするところは、標準のG III FAX手順以外に、データ通信にも使用可能なエラー再送機能を有する通信手順を持たせた通信アダプタを提供することにある。
構成本発明の上記目的は、シリアルデータ伝送制御手段を介して接続されるパーソナル・コンピュータ，ワードプロセッサ等の端末を、網制御装置，変復調装置を介してファクシミリ端末に接続するための通信アダプタにおいて、前記変復調装置を介して送信するまたは受信した画信号を蓄積する複数のブロックメモリと、該ブロックメモリ上の画信号の送信の制御または前記ブロックメモリへの受信した画信号の書込みの制御を行うブロックメモリ制御部と、G IIIの標準的ファクシミリ手順および誤り再送手段を有するファクシミリ手順を行う通信手順制御部とを有する如く構成したことを特徴とする通信アダプタによって達成される。
以下、本発明の構成を、実施例に基づいてより詳細に説明する。以下の説明においては、本発明を、パーソナル・コンピュータ（PC）をファクシミリ端末として使用するための通信アダプタに適用した場合を例にとって説明する。
第１図は、本発明の一実施例を示す通信アダプタのブロック構成図である。図において、１は上記PCに内蔵されているRS−232−Ｃを介してPCに接続され、RS−232−Ｃのドライバ，レシーバおよびシリアル／パラレルの変換を行うシリアルデータ送受信部、２は上記PCと本通信アダプタとの間の制御手順に従ったENQ,ACKのやり取りにより、CFU（制御機能要素）の交換を行うシリアルデータ手順制御部を示している。
上記シリアルデータ手順制御部２は、送信に際しては、送信データは、CDT（データ送信要求）なるCFUでPCから受取って、空き状態にある後述するブロックメモリに、順に書込む。また、受信に際しては、書込むが完了したブロックメモリの内容を、RDR（データ受信通知）なるCFUでPCに、前記シリアルデータ送受信部１を通して送信する機能を有する。
第１図に戻って、3a,3bはブロックメモリであり、送信データまたは受信データを蓄積する機能を有する。このブロックメモリ3a,3bは、例えば、後に詳述する如く256バイトのブロックユニットメモリに、シーケンシャルに分割されている。４はブロックメモリ制御部であり、標準のG III通信においては、単純に、送信時はブロックメモリ3aまたは3bからデータを読取って後述する通信手順制御部５に渡し、受信時は上記通信手順制御部５から受取ったデータを、ブロックメモリ3aまたは3bに書込みを行う。ブロックメモリ3aまたは3bは、通常の番号順に、場合によってはサイクリックに使用される。
また、上記通信手順制御部５は、二つの通信手順を有する。第一の手順は、CCITT T.30の標準手順に従った手順、第二の手順は、以下の手順に従う手順である。ブロックメモリ3aまたは3bは、前にも述べた通り、第２図に示す如く、ブロックユニットメモリ（BUM）に分割されている。ブロックメモリには、画情報が蓄積され、このブロックメモリの内容は、HDLCのフレームでブロックユニットメモリ単位で送受信される。
一方、データの受信側では、そのブロックユニットメモリの内容の受信結果を、第３図に示す如きフォーマットのデータで送信側に伝える。送信側は、このデータをチェックし、受信がNGであったブロックユニットメモリの内容を再送する。これをすべてのブロックユニットメモリの内容が受信OKになるまで繰り返す。あるブロックメモリの送信が終了したら、次のブロックメモリの送信に移る。なお、上記受信結果の記憶部は、ブロックメモリ制御部４内に設けられている。
なお、６は変復調装置（MODEM）、７は網制御装置（NCU）を示している。
上記送受信における誤り再送機能モードについて、以下詳細に説明する。
（１）誤り再送機能モード送信：あるブロックメモリの内容を送信するときは、256バイト単位に通信手順制御部５に渡す。通信手順制御部５は、それをブロックユニットメモリの番号とともにHDLCのフレームにして送信する。受信結果のデータを受取ったときは、エラーとなったブロックユニットメモリの内容だけを、通信手順制御部５に渡す（第４図参照）。
このとき、前述のシリアルデータ手順制御部２は、その他の空いているブロックメモリに、手順に従ってPCからデータを受取り、格納する。このためには、ブロックメモリは、少なくとも、２個ないと効率が悪い。つまり、あるブロックメモリのすべてを送り終らないと、PCからデータを受取ることができないことになってしまう。
（２）誤り再送機能モード受信：あるブロックのデータを受取るときは、通信手順制御部５から、エラーのなかったブロックユニットメモリの内容を、ブロックユニットメモリの番号とともに受取り、ブロックユニットメモリの番号に従って、所定のブロックメモリのエリアに格納する。すべて（０〜255）のブロックユニットメモリの内容を受取ったら、前述のシリアルデータ手順制御部２が、PCにそのデータの送信を開始する。この場合も、ブロックメモリは、少なくとも、２個ないと効率が悪い。
なお、受信側に、誤り訂正のこのような機能があるか否かという、相互の機能確認手順については、いわゆるG III FAXのDCSやDIS信号等により、交換される。
効果以上述べた如く、本発明によれば、シリアルデータ伝送制御手段を介して接続されるパーソナル・コンピュータ，ワードプロセッサ等の端末を、網制御装置，変復調装置を介してファクシミリ端末に接続するための通信アダプタにおいて、前記変復調装置を介して送信するまたは受信した画信号を蓄積する複数のブロックメモリと、該ブロックメモリ上の画信号の送信の制御または前記ブロックメモリへの受信した画信号の書込みの制御を行うブロックメモリ制御部と、G IIIの標準的ファクシミリ手順および誤り再送手段を有するファクシミリ手順を行う通信手順制御部とを有する如く構成したので、標準のG III FAX手順以外にデータ通信にも使用可能なエラー再送機能を有する通信手順を持たせた通信アダプタを実現できるという顕著な効果を奏するものである。
【図面の簡単な説明】
第１図は本発明の一実施例を示す通信アダプタのブロック構成図、第２図はブロックメモリの詳細な構成を示す図、第３図はブロックユニットメモリの内容の受信結果を示すフォーマットの一例を示す図、第４図は通信手順のシーケンスを示す図である。
1:シリアルデータ送受信部、2:シリアルデータ手順制御部、3a,3b:ブロックメモリ、4:ブロックメモリ制御部、5:通信手順制御部、6:MODEM、7:NCU。

【特許請求の範囲】
【請求項１】シリアルデータ伝送制御手段を介して接続されるパーソナル・コンピュータ，ワードプロセッサ等の端末を、網制御装置，変復調装置を介してファクシミリ端末に接続するための通信制御装置において、前記変復調装置を介して送信するまたは受信した画信号を蓄積する複数のブロックメモリと、該ブロックメモリ上の画信号の送信の制御または前記ブロックメモリへの受信した画信号の書込みの制御を行うブロックメモリ制御部と、G IIIの標準的ファクシミリ手順および誤り再送手段を有するファクシミリ手順を行う通信手順制御部とを有する如く構成したことを特徴とする通信制御装置。

【第２図】