電子デバイスとその製造方法
【課題】電子デバイスとその製造方法において、電子デバイスの特性を向上させることを目的とする。
【解決手段】基材３１と、基材３１に形成されたスリット３４ａにより輪郭の一部が画定されて上方に弾性変形可能な梁３４ｘと、梁３４ｘの上面に設けられた導体パターン４０と、導体パターン４０の上方に設けられ、該導体パターン４０と当接するコンタクト電極４７と、導体パターン４０と、前述の輪郭の外側における基材３１とを繋ぐ弾性変形可能なブリッジ電極４５とを有する電子デバイス。
【解決手段】基材３１と、基材３１に形成されたスリット３４ａにより輪郭の一部が画定されて上方に弾性変形可能な梁３４ｘと、梁３４ｘの上面に設けられた導体パターン４０と、導体パターン４０の上方に設けられ、該導体パターン４０と当接するコンタクト電極４７と、導体パターン４０と、前述の輪郭の外側における基材３１とを繋ぐ弾性変形可能なブリッジ電極４５とを有する電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイスとその製造方法に関する。
【背景技術】
【０００２】
携帯電話等の電子機器では、搭載される電子デバイスの微細化を進めるためにMEMS(Micro Electro Mechanical System)技術が採用されつつある。MEMS技術で作製される電子デバイスとしては、例えば、MEMSスイッチ、マイクロミラー素子、及び加速度センサ等がある。
【０００３】
このうち、MEMSスイッチは、半導体スイッチと比較して信号の損失が少なく絶縁性が良好であることに加え、信号に歪みが発生し難いという特徴を有する。そのようなMEMSスイッチにおいてはその特性を更に改善するのが好ましい。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−２８１４１２号公報
【特許文献２】特開２００７−１８８８６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
電子デバイスとその製造方法において、電子デバイスの特性を向上させることを目的とする。
【課題を解決するための手段】
【０００６】
以下の開示の一観点によれば、基材と、前記基材に形成されたスリットにより輪郭の一部が画定されて上方に弾性変形可能な梁と、前記梁の上面に設けられた導体パターンと、前記導体パターンの上方に設けられ、該導体パターンと当接するコンタクト電極と、前記導体パターンと、前記輪郭の外側における前記基材とを繋ぐ弾性変形可能なブリッジ電極とを有する電子デバイスが提供される。
【０００７】
また、その開示の他の観点によれば、基材と、一方の端部と他方の端部の各々が前記基材に固定されて上方に弾性変形可能であり、前記一方の端部寄りの第１の部分と前記他方の端部寄りの第２の部分とを備えた梁と、前記梁の前記第２の部分の上面に設けられた導体パターンと、前記導体パターンの上方に設けられ、該導体パターンと当接するコンタクト電極とを有し、前記梁の前記第２の部分の厚さが前記第１の部分よりも薄く、かつ、前記第２の部分の長さが前記第１の部分の長さよりも短い電子デバイスが提供される。
【０００８】
更に、その開示の他の観点によれば、基材にスリットを形成することにより、上方に弾性変形可能な梁の輪郭の一部を前記スリットで画定する工程と、前記梁の上面に導電パターンを形成する工程と、前記導体パターンの上方に、該導体パターンと当接するコンタクト電極を形成する工程と、前記導体パターンと、前記輪郭の外側における前記基材とを繋ぐ弾性変形可能なブリッジ電極を形成する工程とを有する電子デバイスの製造方法が提供される。
【発明の効果】
【０００９】
以下の開示によれば、導電パターンに接続されたブリッジ電極により、導電パターンを流れる信号をその途中で外部に引き出せるので、ブリッジ電極がない場合と比較して導電パターンの長さを短くできる。これにより、導電パターンの電気抵抗が低減するため、その電気抵抗が原因でスイッチングの対象となる信号に損失が生じるのを防止でき、ひいては電子デバイスの特性を向上させることが可能となる。
【図面の簡単な説明】
【００１０】
【図１】図１は、二つの接点を備えたMEMSスイッチの一例を示す分解斜視図である。
【図２】図２は、接点が一つのみのMEMSスイッチの一例を示す斜視図である。
【図３】図３は、第１実施形態に係る電子デバイスの斜視図である。
【図４】図４は、第１実施形態に係る電子デバイスの拡大平面図である。
【図５】図５は、第１実施形態に係る電子デバイスの全体平面図である。
【図６】図６は、第１実施形態に係る電子デバイスのスイッチング動作について説明するための断面図である。
【図７】図７（ａ）は、スイッチがオン状態における図４のII−II線に沿う断面図であり、図７（ｂ）は、梁とブリッジ電極の各々のバネ定数の計算に使用したモデルの斜視図である。
【図８】図８は、第１実施形態に係る電子デバイスの製造途中の断面図（その１）である。
【図９】図９は、第１実施形態に係る電子デバイスの製造途中の断面図（その２）である。
【図１０】図１０は、第１実施形態に係る電子デバイスの製造途中の断面図（その３）である。
【図１１】図１１は、第１実施形態に係る電子デバイスの製造途中の断面図（その４）である。
【図１２】図１２は、第１実施形態に係る電子デバイスの製造途中の断面図（その５）である。
【図１３】図１３は、第１実施形態に係る電子デバイスの製造途中の断面図（その６）である。
【図１４】図１４は、第１実施形態に係る電子デバイスの製造途中の断面図（その７）である。
【図１５】図１５は、第１実施形態に係る電子デバイスの製造途中の断面図（その８）である。
【図１６】図１６は、第１実施形態に係る電子デバイスの製造途中の断面図（その９）である。
【図１７】図１７は、第１実施形態に係る電子デバイスの製造途中の断面図（その１０）である。
【図１８】図１８は、第１実施形態に係る電子デバイスの製造途中の断面図（その１１）である。
【図１９】図１９は、第１実施形態に係る電子デバイスの製造途中の断面図（その１２）である。
【図２０】図２０は、第１実施形態に係る電子デバイスの製造途中の断面図（その１３）である。
【図２１】図２１は、第１実施形態に係る電子デバイスの製造途中の平面図（その１）である。
【図２２】図２２は、第１実施形態に係る電子デバイスの製造途中の平面図（その２）である。
【図２３】図２３は、第１実施形態に係る電子デバイスの製造途中の平面図（その３）である。
【図２４】図２４は、第１実施形態に係る電子デバイスの製造途中の平面図（その４）である。
【図２５】図２５は、第１実施形態に対する比較例に係る電子デバイスの平面図である。
【図２６】図２６は、第２実施形態に係る電子デバイスの平面図である。
【図２７】図２７は、第２実施形態に係る電子デバイスの動作について説明するための断面図である。
【図２８】図２８は、第３実施形態に係る電子デバイスの平面図である。
【図２９】図２９は、第４実施形態に係る電子デバイスの平面図である。
【図３０】図３０は、図２９のV−V線に沿う断面図である。
【図３１】図３１は、第５実施形態に係る電子デバイスの平面図である。
【図３２】図３２は、第５実施形態に係る電子デバイスのスイッチング動作について説明するための断面図である。
【図３３】図３３は、第５実施形態に係る電子デバイスの製造途中の断面図（その１）である。
【図３４】図３４は、第５実施形態に係る電子デバイスの製造途中の断面図（その２）である。
【図３５】図３５は、第５実施形態に係る電子デバイスの製造途中の断面図（その３）である。
【図３６】図３６は、第５実施形態に係る電子デバイスの製造途中の断面図（その４）である。
【図３７】図３７は、第５実施形態に係る電子デバイスの製造途中の断面図（その５）である。
【図３８】図３８は、第５実施形態に係る電子デバイスの製造途中の平面図（その１）である。
【図３９】図３９は、第５実施形態に係る電子デバイスの製造途中の平面図（その２）である。
【図４０】図４０は、第５実施形態に係る電子デバイスの製造途中の平面図（その３）である。
【図４１】図４１は、第５実施形態に対する比較例に係る電子デバイスの平面図である。
【図４２】図４２は、第６実施形態に係る電子デバイスの平面図である。
【図４３】図４３は、図４２のIX−IX線に沿う断面図である。
【図４４】図４４は、第６実施形態における梁の薄厚化の方法の一例を示す断面図である。
【図４５】図４５は、第６実施形態に係る電子デバイスの他の例を示す平面図である。
【図４６】図４６は図４５のX−X線に沿う断面図である。
【発明を実施するための最良の形態】
【００１１】
本実施形態の説明に先立ち、本実施形態の基礎となる予備的事項について説明する。
【００１２】
図１は、二つの接点を備えたMEMSスイッチの一例を示す分解斜視図である。
【００１３】
このMEMSスイッチ１は、基板２と、グランドパターン３と、第１及び第２の信号線５、６とを有する。
【００１４】
更に、第１及び第２の信号線５、６の上方には、可動電極７に支持された接点部８が設けられる。
【００１５】
このようなMEMSスイッチ１においては、グランドパターン３と可動電極７との間に電位差を与えてこれらの間に静電引力を生じさせることで、可動電極７が下方に撓んで接点部８が第１及び第２の信号線５、６の各々に当接し、スイッチがオン状態となる。
【００１６】
また、第１及び第２の信号線５、６を囲むようにグランドパターン３を形成しているため、第１及び第２の信号線５、６とグランドパターン３とがコプレーナ構造を形成する。そのため、第１及び第２の信号線５、６とグランドパターン３との間の浮遊容量を適宜調節することで、第１及び第２の信号線５、６のインピーダンスを所望の値に調節し易くなる。
【００１７】
但し、このMEMSスイッチ１では、オン状態からオフ状態に戻そうとしても、接点部８が第１の信号線５と第２の信号線６の各々に貼り付いたままになることがある。このような現象は、スティッキングと呼ばれ、MEMSスイッチ１が不良になる要因の一つになる。
【００１８】
スティッキングは、第１及び第２の信号線５、６と接点部８の各々の材料として金等のように柔らかで粘着力のある材料を使用した場合に顕著に発生する。特に、この例では、接点部８が第１及び第２の信号線５、６の各々と当接するため接点が二つ存在しており、接点が一つの場合と比較して接点部８が受ける粘着力が大きくなり、スティッキングが発生し易い構造となってしまう。
【００１９】
一方、図２は、接点が一つのみのMEMSスイッチの一例を示す斜視図である。
【００２０】
このMEMSスイッチ１０は、基板１１と、第１及び第２の信号線１２、１３と、可動部１９とを有する。
【００２１】
このうち、可動部１９は、下部電極１５、圧電膜１６、上部電極１７、及び金属膜１８をこの順に形成してなると共に、基板１１に固定されている端部１９ａを除いて基板１１から離れて設けられる。
【００２２】
また、第１の信号線１２は、可動部１９の形状に合わせてその一部が基板１１から離れて設けられると共に、その端部が金属膜１８と接続される。
【００２３】
このようなMEMSスイッチ１０では、下部電極１５と上部電極１７との間に電位差を与えることにより圧電膜１６に応力が生じて可動部１９が矢印のように基板１１に向かって撓み、第１の信号線１２と第２の信号線１３とが当接してスイッチがオン状態となる。
【００２４】
このとき、第１の信号線１２と第２の信号線１３とが当接する接点Pは一つのみなので、図１のように接点が二つある場合と比較して第１の信号線１２と第２の信号線１３との間に働く粘着力が弱くなり、スティッキングが生じ難くなる。
【００２５】
しかし、このMEMSスイッチ１０においては、可動部１９を下方に撓ますべく可動部１９と第１の信号線１２の各々の形状を立体的形状としたため、第１の信号線１２の周囲にグランドパターンを形成するのが難しくなる。
【００２６】
そのため、図１のようなコプレーナ構造を実現することができず、第１の信号線１２や第２の信号線１３のインピーダンスを所望の値にするのが難しくなってしまう。
【００２７】
以下、本実施形態について説明する。
【００２８】
（第１実施形態）
図３は、本実施形態に係る電子デバイスの斜視図である。
【００２９】
この電子デバイス３０はMEMSスイッチであって、SOI(Silicon On Insulator)基板等の基材３１と、スイッチングの対象となるRF(Radio Frequency)信号が流れる導電パターン４０と、ブリッジ電極４５と、コンタクト電極４７とを備える。
【００３０】
このうち、ブリッジ電極４５は、その両端がそれぞれ導電パターン４０と基材３１とに接続されると共に、後述のように上方に弾性変形可能である。
【００３１】
また、コンタクト電極４７は、スイッチがオン状態のときに導電パターン４０に当接する単一の突起４７ａを有しており、RF信号が流れる信号経路の一部となる。
【００３２】
また、導電パターン４０の周囲の基材３１上には、導電パターン４０と協働してコプレーナ構造を形成する第１のグランドパターン４１と第２のグランドパターン４２が設けられる。
【００３３】
これらの第１のグランドパターン４１と第２のグランドパターン４２の上面には、ブリッジ状の第１の接地電極４６の端部４６ｘ、４６ｙが接続される。更に、この電子デバイス３０は第２の接地電極４８を有しており、この第２の接地電極４８の端部４８ｘ、４８ｙも第１のグランドパターン４１と第２のグランドパターン４２に接続される。
【００３４】
そして、これらの第１の接地電極４６及び第２の接地電極４８によって、第１のグランドパターン４１と第２のグランドパターン４２の各々は接地電位に維持される。
【００３５】
図４は、電子デバイス３０の拡大平面図である。なお、図４では、図が煩雑になるのを防ぐため、前述の第１及び第２の接地電極４６、４８を省略してある。
【００３６】
図４に示すように、ブリッジ電極４５とコンタクト電極４７の各々の上面には、スイッチングの対象となるRF信号Sの入出力に供される外部接続端子２９としてはんだバンプが設けられる。
【００３７】
また、基材３１にはスリット３４ａが形成され、そのスリット３４ａにより梁３４ｘの輪郭の一部が画定される。梁３４ｘは、一方の端部３４ｃと他方の端部３４ｄが基材３１に固定されており、これらの端部の間において上下に弾性変形可能である。
【００３８】
また、その梁３４ｘは、一方の端部３４ｃ寄りの第１の部分P1と他方の端部３４ｄ寄りの第２の部分P2とを備える。本実施形態では、第１の部分P1の幅W1を第２の部分P2の幅W2よりも広くすることにより、第２の部分P2の剛性を第１の部分P1におけるよりも弱め、第１の部分P1における梁３４ｘが上方に容易に弾性変形できるようにする。
【００３９】
前述の各幅は特に限定されないが、第１の部分P1の幅W1は例えば１５０μmであり、第２の部分P2の幅W2は例えば３０μmである。更に、第１の部分P1の長さX1は例えば３００μmであり、第２の部分P2の長さX2は例えば４００μmである。
【００４０】
更に、第１の部分P1における梁３４ｘには圧電素子Qが形成される。
【００４１】
圧電素子Qは、下部電極３６ａ、圧電膜３７、及び上部電極３８ａをこの順に形成してなり、電圧の印加によって梁３４ｘを上方に撓ます駆動力を生成する。その電圧は、下部電極３６ａと上部電極３８ａの各々の上面に形成された外部接続端子２９を介して圧電素子Qに印加される。
【００４２】
圧電素子Qの材料は特に限定されない。本実施形態では圧電膜３７の材料としてPZT(lead zirconate titanate)使用し、下部電極３６ａと上部電極３８ａの各々の材料としてプラチナを使用する。
【００４３】
一方、第２の部分P2における梁３４ｘには、第２の部分P2に収まる大きさに導電パターン４０が形成される。
【００４４】
その導電パターン４０の延在方向は特に限定されないが、本実施形態では、導電パターン４０の横におけるスリット３４ａの延在方向D1に沿って延在するように当該導電パターン４０を形成する。そして、その導電パターン４０の端部が、ブリッジ電極４５によって、梁３４ｘの輪郭の外側の基材３１に機械的に繋がれる。
【００４５】
ブリッジ電極４５の延在方向D2は特に限定されないが、本実施形態では、その延在方向D2を、前述のスリット３４ａの延在方向D1に直交する方向とする。
【００４６】
このようにすると、延在方向D1に沿って導電パターン４０を流れるRF信号Sを、導電パターン４０の途中でブリッジ電極４５を介して延在方向D2に引き出すことができる。
【００４７】
導電パターン４０は、コンタクト電極４７と干渉しない位置にまでRF信号Sを引き出す役割を担うが、導電パターン４０の途中でブリッジ電極４５によりRF信号Sを引き出すようにすると、RF信号Sの引き出しに要する導電パターン４０の長さL1を短くできる。
【００４８】
そのため、ブリッジ電極４５を設けない場合と比較して導電パターン４０の電気抵抗を低減でき、RF信号Sの損失を抑制することが可能となる。なお、RF信号Sに限らず、導電パターン４０にDC(Direct Current)信号を流す場合においても、そのような電気抵抗の低減による損失を抑制することができる。
【００４９】
図５は、この電子デバイス３０の全体平面図である。
【００５０】
図５に示すように、第１の接地電極４６は、第１のグランドパターン４１と第２のグランドパターン４２の各々から梁３４ｘの上方に延在する。同様に、第２の接地電極４８も、第１のグランドパターン４１と第２のグランドパターン４２の各々から梁３４ｘの上方に延在する。
【００５１】
そして、その第２の接地電極４８の上面には、第１のグランドパターン４１と第２のグランドパターン４２を接地するための外部接続端子２９が設けられる。
【００５２】
第１のグランドパターン４１と第２のグランドパターン４２は、導電パターン４０と共にコプレーナ構造を形成するため、導電パターン４０との間隔を調節することで、RF信号Sが流れる線路のインピーダンスを調節することができる。
【００５３】
次に、この電子デバイス３０のスイッチング動作について説明する。
【００５４】
図６は、電子デバイス３０のスイッチング動作について説明するための断面図であって、図４のI−I線に沿った断面図に相当する。なお、図６では外部接続端子２９を省略してある。
【００５５】
図６に示すように、基材３１は、シリコン基板３２の上に酸化シリコン膜３３とシリコン膜３４とをこの順に形成してなるSOI基板である。
【００５６】
その基材３１において、梁３４ｘの下方における基材３１と酸化シリコン膜３３は除去されているため、梁３４ｘは酸化シリコン膜３３による拘束力を受けずに上下に弾性変形可能となる。
【００５７】
また、シリコン膜３４の上には下地絶縁膜３５として熱酸化膜が形成され、その下地絶縁膜３５の上に前述の圧電素子Qが形成される。
【００５８】
実使用下においては、圧電素子Qの下部電極３６ａと上部電極３８ａとの間に直流電源Eを接続し、これらの電極間に約１０Ｖ程度の駆動電圧Vを印加することにより、圧電効果で圧電膜３７を面内方向に収縮させる。
【００５９】
これにより、梁３４ｘが上方に撓み、コンタクト電極４７の突起４７ａに導電パターン４０が当接して電子デバイス３０がオン状態となる。撓みによる梁３４ｘの上昇量は、梁３４ｘにおいて最も撓んだ部分で約１μm程度である。
【００６０】
なお、オフ状態にするには駆動電圧Vの印加を停止すればよい。
【００６１】
図７（ａ）は、スイッチがオン状態における図４のII−II線に沿う断面図である。なお、図７（ａ）では外部接続端子２９を省略してある。
【００６２】
図７（ａ）に示すように、スイッチがオン状態となって梁３４ｘが撓むと、導電パターン４０に接続されているブリッジ電極４５も撓むので、梁３４ｘの動きがブリッジ電極４５によって阻害されることはない。
【００６３】
図７（ｂ）は、梁３４ｘとブリッジ電極４５の各々のバネ定数の計算に使用したモデルの斜視図である。
【００６４】
このうち、梁３４ｘについては、長さX1＋X2を７００μm、幅wを３０μm、厚さt1を１５μm、材質をシリコンとした。また、梁３４ｘの各端部３４ｃ、３４ｄは固定端とした。
【００６５】
一方、ブリッジ電極４５については、長さBW1を８０μm、幅BP1を３０μm、厚さt2を１５μm、材質を金とした。そして、ブリッジ電極４５の一方の端部４５ｘは固定端、他方の端部４５ｙは自由端とした。
【００６６】
このようなモデルでバネ定数を計算したところ、梁３４ｘのバネ定数は１６０５．８N/mとなったのに対し、ブリッジ電極４５のバネ定数は３４N/mとなった。この結果から、ブリッジ電極４５のバネ定数は梁３４ｘのバネ定数に比べて十分小さいことが明らかとなった。
【００６７】
よって、図７（ａ）で説明したように梁３４ｘの動きはブリッジ電極４５によって阻害されず、梁３４を駆動するための駆動電圧Vはブリッジ電極４５がない場合と実質的に同一で、低い駆動電圧Vでブリッジ電極４５を駆動することができる。
【００６８】
以上説明した本実施形態に係る電子デバイス３０では、図４に示したように、導電パターン４０を流れるRF信号Sをブリッジ電極４５を介して外部に引き出すので、導電パターン４０の長さL1を短くできる。これにより、導電パターン４０の電気抵抗を低減し、導電パターン４０に起因したRF信号Sの損失を抑制できる。
【００６９】
また、梁３４ｘの第１の部分P1の幅W1を第２の部分P2の幅W2におけるよりも広くしたので、第１の部分P1の広い領域に圧電素子Qを形成することができ、圧電素子Qで発生する駆動力を強めることができる。
【００７０】
そして、第２の部分P2の幅W2を狭めてその剛性を第１の部分P1よりも弱めたため、梁３４ｘを上方に撓ますために圧電素子Qに印加する駆動電圧Vも低減することができる。
【００７１】
更に、図５に示したように、接地電位とされる第１の接地電極４６がコンタクト電極４７の横にあるので、コンタクト電極４７と第１の接地電極４６とがコプレーナ構造を形成する。よって、第１の接地電極４６とコンタクト電極４７との間隔等を調節することにより、RF信号Sが流れる線路のインピーダンスを簡単に調節することができ、外部のデバイスとのインピーダンス整合を図るのが容易となる。
【００７２】
同様に、第２の接地電極４８はブリッジ電極４５と協働してコプレーナ構造を形成するため、第２の接地電極４８とブリッジ電極４５との間隔を調節することで線路のインピーダンス調整が可能となる。
【００７３】
更に、コンタクト電極４７に設ける突起４７ａが一つのみなので、突起４７ａを複数設ける場合よりもコンタクト電極４７と導電パターン４０との間の粘着力が弱められ、コンタクト電極４７が導電パターン４０に張り付いたままとなるスティッキングを抑制できる。
【００７４】
次に、この電子デバイス３０の製造方法について説明する。
【００７５】
図８〜図２０は、本実施形態に係る電子デバイス３０の製造途中の断面図である。
【００７６】
なお、図８〜図２０において、上記で説明したのと同じ要素には上記と同じ符号を付し、以下ではその説明を省略する。また、図８〜図２０において、第１断面は図５のI−I線に沿う断面に相当し、第２断面は図５のII−II線に沿う断面に相当する。更に、第３断面は図５のIII−III線に沿う断面に相当する。
【００７７】
この電子デバイス３０は、MEMS技術を用いて以下のように製造される。
【００７８】
まず、図８に示すように、基材３１としてSOI基板を用意する。
【００７９】
その基材３１におけるシリコン基板３２の厚さは約５２５μmであり、酸化シリコン膜３３の厚さは約４μmである。また、シリコン膜３４の厚さは約１５μmである。
【００８０】
なお、シリコン膜３４は前述のブリッジ電極４５の下地となる。そのため、ブリッジ電極４５を流れるRF信号Sがシリコン膜３４に流れるのを防止するために、シリコン膜３４中の不純物を制御することによりシリコン膜３４の抵抗率をなるべく高く、例えば１０００Ωcm以上とするのが好ましい。
【００８１】
次に、図９に示す断面構造を得るまでの工程について説明する。
【００８２】
まず、シリコン膜３４の表面を熱酸化することにより、下地絶縁膜３５として熱酸化膜を約５００nm程度の厚さに形成する。なお、熱酸化はシリコン基板３２の裏面においても進行するので、当該裏面にも下地絶縁膜３５が形成される。
【００８３】
そして、その下地絶縁膜３５の上に、厚さが約５０nmのチタン膜と厚さが約２００nmのプラチナ膜をこの順にスパッタ法で形成し、これらの積層膜を第１の導電膜３６とする。なお、第１の導電膜３６におけるチタン膜は密着膜としての役割を担う。
【００８４】
次いで、第１の導電膜３６の上に、圧電膜３７としてゾルゲル法でPZT膜を形成する。そのゾルゲル法では、圧電膜３７の厚さが約１μmになるまで、PZT塗膜の形成とその焼成とを複数回繰り返す。なお、焼成時の基板温度は約４５０℃である。
【００８５】
更に、圧電膜３７の上に第２の導電膜３８としてスパッタ法でプラチナ膜を約２００nmの厚さに形成する。
【００８６】
その後に、基板温度を約６５０℃とする条件で圧電膜３７に対してRTA(Rapid Thermal Anneal)を行い、圧電膜３７中のPZTを結晶化させてその圧電特性を向上させる。
【００８７】
続いて、図１０に示すように、第２の導電膜３８をイオンミリングによりパターニングして上部電極３８ａを形成する。
【００８８】
更に、不図示のレジストパターンをマスクにしながらエッチング液として緩衝フッ酸溶液を用いて圧電膜３７をウエットエッチングすることにより、圧電膜３７をパターニングする。
【００８９】
そして、第１の導電膜３６をイオンミリングによりパターニングして下部電極３６ａを形成する。
【００９０】
ここまでの工程により、下部電極３６ａ、圧電膜３７、及び上部電極３８ａをこの順に形成してなる圧電素子Qが形成されたことになる。
【００９１】
その後に、エッチング液として緩衝フッ酸溶液を用いて、下地絶縁膜３５として形成した熱酸化膜をウエットエッチングにより除去する。これにより、下地絶縁膜３５は、圧電素子Qの下にのみ残されることになる。なお、このウエットエッチングにおいては不図示のレジストパターンによって圧電素子Qがマスクされ、ウエットエッチングを終了した後のそのレジストパターンは除去される。
【００９２】
図２１は、本工程を終了した後の平面図である。前述の図１０において、第１断面は図２１のI−I線に沿う断面に相当し、第２断面は図１０のII−II線に沿う断面に相当する。また、図１０の第３断面は図２１のIII−III線に沿う断面に相当する。
【００９３】
なお、図２１では下地絶縁膜３５を省略してある。これについては後述の図２２〜図２４でも同様である。
【００９４】
図２１に示すように、下部電極３６ａ、圧電膜３７、及び上部電極３８ａは、いずれも平面視で矩形状である。
【００９５】
次に、図１１に示すように、圧電素子Qから間隔をおいた部分のシリコン膜３４の上に、導電パターン４０と第１及び第２のグランドパターン４１、４２として、スパッタ法により厚さが約５０nmのチタン膜と厚さが約５００nmの金膜をこの順に形成する。
【００９６】
なお、これらチタン膜と金膜は、不図示のレジストパターンを用いたリフトオフ法により前述の導電パターン４０や第１及び第２のグランドパターン４１、４２の形状にパターニングされる。また、本工程で形成するチタン膜は密着膜としての役割を担う。
【００９７】
図２２は、本工程を終了した後の平面図である。前述の図１１において、第１断面は図２２のI−I線に沿う断面に相当し、第２断面は図１１のII−II線に沿う断面に相当する。また、図１１の第３断面は図２２のIII−III線に沿う断面に相当する。
【００９８】
図２２に示すように、導電パターン４０は平面視で長尺状に形成され、その導電パターン４０の両脇に第１のグランドパターン４１と第２のグランドパターン４２が形成される。
【００９９】
次いで、図１２に示すように、基材３１の上側全面にフォトレジストを塗布し、それを露光、現像して第１のレジストパターン３８を形成する。そして、この第１のレジストパターン３８をマスクにしてシリコン膜３４をドライエッチングし、シリコン膜３４に幅が約２μmのスリット３４ａを形成する。
【０１００】
そのドライエッチングとしては、エッチングの異方性が高いDeep-RIE(Deep Reactive Ion Etching)を採用するのが好ましい。Deep-RIEでは、エッチング雰囲気中にSF6とC4F8とを交互に供給することで、堆積物による側壁保護とエッチングとが交互に進行し、スリット３４ａの側壁を基材３１の上面に対して垂直にすることが可能となる。
【０１０１】
そして、このようにスリット３４ａを形成することで、シリコン膜３４の一部が梁３４ｘとして画定される。
【０１０２】
この後に、第１のレジストパターン３８は除去される。
【０１０３】
図２３は、本工程を終了した後の平面図である。前述の図１２において、第１断面は図２３のI−I線に沿う断面に相当し、第２断面は図１１のII−II線に沿う断面に相当する。また、図２３の第３断面は図１１のIII−III線に沿う断面に相当する。
【０１０４】
図２３に示すように、スリット３４ａは二つ形成され、各スリット３４ａの間に圧電素子Qと導電パターン４０が設けられる。
【０１０５】
続いて、図１３に示すように、基材３１の上側全面に犠牲絶縁膜４３として酸化シリコン膜をプラズマCVD法で約５μmの厚さに形成する。
【０１０６】
そして、フォトリソグラフィとエッチングにより、犠牲絶縁膜４３に第１及び第２の凹部４３ａ、４３ｂと第１〜第４の開口４３ｃ〜４３ｆの各々を互いに間隔をおいて形成する。
【０１０７】
このうち、第２の凹部４３ｂは第１の凹部４３ａよりも深く形成され、更に第１〜第４の開口４３ｃ〜４３ｆは第１及び第２の凹部４３ａ、４３ｂのいずれよりも深く形成される。
【０１０８】
このように深さの異なる凹部や開口を形成するには、フォトリソグラフィとエッチングとをそれぞれ複数回行えばよい。
【０１０９】
各凹部と開口の深さは特に限定されないが、本実施形態では第１の凹部４３ａの深さを約１．７μmとし、第２の凹部４３ｂの深さを約３．７μmとする。そして、第１〜第４の開口４３ｃ〜４３ｆの深さは、犠牲絶縁膜４３の厚さと同じ約５μmとする。
【０１１０】
次いで、図１４に示すように、犠牲絶縁膜４３の上面と、第１及び第２の凹部４３ａ、４３ｂの内面と、第１〜第４の開口４３ｃ〜４３ｆの内面とに、シード層３９として厚さが約５０nmのモリブデン膜と厚さが約５００nmの金膜をこの順にスパッタ法で形成する。
【０１１１】
次に、図１５に示す断面構造を得るまでの工程について説明する。
【０１１２】
まず、シード層３９の上にフォトレジストを塗布し、それを露光、現像することにより第２のレジストパターン５２を形成する。その第２のレジストパターン５２は、前述した第１の開口４３ｃと第４の開口４３ｆに重なる窓５２ａを備える。
【０１１３】
そして、シード層３９を給電層にしながら窓５２ａ内に金膜を約３μmの厚さに電解めっきにより成長させ、その金膜をコンタクト電極４５とする。
【０１１４】
なお、第３断面の点線円内に示すように、コンタクト電極４５が形成されない部分の第１の開口４３ｃと第４の開口４３ｆの側面には第２のレジストパターン５２が形成されるため、当該部分には金膜は成長しない。
【０１１５】
この後に、第２のレジストパターン５２は除去される。
【０１１６】
次に、図１６に示すように、シード層３９の上に再びフォトレジストを塗布し、それを露光、現像することにより第３のレジストパターン５３を形成する。
【０１１７】
そして、シード層３９を給電層にしながら、第３のレジストパターン５３で覆われていない部分のシード層３９上に金膜を電解めっきで成長させ、その金膜を第１の接地電極４６、コンタクト電極４７、及び第２の接地電極４８とする。
【０１１８】
第１断面に示すように、第１の接地電極４６は第１の凹部４３ａに形成され、その第１の凹部４３ａの深さを調節することにより第１の接地電極４６と上部電極３８ａとの間隔を調節し得る。
【０１１９】
一方、コンタクト電極４７には、第２の凹部４３ｂを反映した突起４７ａが形成される。
【０１２０】
また、第３断面に示すように、ブリッジ電極４５において第４の開口４３ｆの外側に形成されている部分は第３のレジストパターン５３で覆われているため、新たに形成した金膜によってその膜厚が増大することはなく、ブリッジ電極４５の可撓性は維持される。
【０１２１】
また、第４の開口４３ｆ内に形成されている部分のブリッジ電極４５は、新たに形成した金膜によって膜厚が増大してその強度が補強される。
【０１２２】
更に、第２断面に示すように、コンタクト電極４７のうち第２の開口４３ｄと第３の開口４３ｅに形成された部分は、ブリッジ状のコンタクト電極４７をシリコン膜３４に固定する第１のアンカー４７ｘ及び第２のアンカー４７ｙとなる。
【０１２３】
そのコンタクト電極４７の厚さは特に限定されないが、本実施形態では本工程で形成する金膜の厚さを約２０μmとすることで、スリット３４ａの上方でのコンタクト電極４７の厚さT1を約２０μmとする。
【０１２４】
なお、前述のように第３のレジストパターン５３で覆われているブリッジ電極４５の厚さT2は、スリット３４ａの上方で約３μm程度の厚さであり、前述のコンタクト電極４７の厚さT1よりも薄い。
【０１２５】
図２４は、本工程を終了した後の平面図である。前述の図１６において、第１断面は図２４のI−I線に沿う断面に相当し、第２断面は図１６のII−II線に沿う断面に相当する。また、図１６の第３断面は図２４のIII−III線に沿う断面に相当する。
【０１２６】
次に、図１７に示す断面構造を得るまでの工程について説明する。
【０１２７】
まず、ヨウ素とヨウ化カリウムとの混合溶液をエッチング液として使用しながら、犠牲絶縁膜４３の上面に露出しているシード層３９をウエットエッチングして除去する。
【０１２８】
次に、シリコン基板３２の裏面にフォトレジストを塗布し、それを露光、現像することにより第４のレジストパターン５４を形成する。
【０１２９】
そして、第４のレジストパターン５４をマスクにしながらDeep-RIEによりシリコン基板３２をドライエッチングし、シリコン基板３２の一部領域Rを除去する。そのドライエッチングで使用するエッチングガスは特に限定されない。本実施形態では、エッチング雰囲気中にエッチングガスとしてSF6とC4F8とを交互に供給する。
【０１３０】
なお、第４のレジストパターン５４を形成する前に、シリコン基板３２の裏面に残存する熱酸化膜をフッ酸溶液で予め除去することにより、その熱酸化膜が本工程のドライエッチングのマスクになるのを防止してもよい。
【０１３１】
続いて、図１８に示すように、第４のレジストパターン５４を引き続きマスクに使用しながら、エッチングガスとしてCF4ガスを使用するドライエッチングにより一部領域Rにおける酸化シリコン膜３３を除去し、一部領域Rにシリコン膜３４の裏面を露出させる。
【０１３２】
この後に、第４のレジストパターン５４は除去される。
【０１３３】
次に、図１９に示すように、フッ酸蒸気を用いるエッチングにより犠牲絶縁膜４３を除去する。
【０１３４】
これにより、梁３４ｘが酸化シリコン膜３３の拘束力から開放されて弾性変形可能となる。
【０１３５】
その後に、図２０に示すように、リン酸と酢酸と硝酸の混合溶液をエッチング液として使用しながら、コンタクト電極４７の下に残存するシード層３９のうちモリブデン膜のみをウエットエッチングして除去する。
【０１３６】
そのエッチングによりコンタクト電極４７の突起４７ａに低抵抗の金膜が露出するため、梁３４ｘが上方に弾性変形したときに導電パターン４０とコンタクト電極４７との接触抵抗を低減することができる。
【０１３７】
なお、本工程を終了した後の突起４７ａと導電パターン４０との間隔は、約０．３μm程度となる。
【０１３８】
以上により、本実施形態に係る電子デバイス３０の基本構造が完成する。この後は、電子デバイス３０の必要部分に外部接続端子２９（図４参照）としてはんだバンプを接合する工程に移るが、その詳細については省略する。
【０１３９】
次に、本実施形態に対する比較例について説明する。
【０１４０】
図２５は、比較例に係る電子デバイス８１の平面図である。なお、図２５において、本実施形態と同じ要素には本実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【０１４１】
図２５に示すように、この電子デバイス８１は、圧電素子Qによって梁３４ｘを撓ますタイプのMEMSスイッチであって、前述の導電パターン４０とコプレーナ構造を形成するグランドパターン４９を備える。
【０１４２】
但し、この電子デバイス８１は、図５に示したブリッジ電極４５、第１の接地電極４６、及び第２の接地電極４８がない点で本実施形態と相違する。
【０１４３】
このようにブリッジ電極４５がないため、導電パターン４０を流れるRF信号Sをスリット３４ａを跨いで外部に引き出すことができず、導電パターン４０の終端にパッド４０ａを設けて当該パッド４０ａからRF信号Sを取り出さなければならない。
【０１４４】
その結果、梁３４ｘの第２の部分P2の全長に渡って導電パターン４０が延在することとなるため、その導電パターン４０の長さL1が本実施形態におけるのよりも長くなり、導電パターン４０の電気抵抗が増加してRF信号Sに損失が発生してしまう。
【０１４５】
なお、導電パターン４０の膜厚を厚くしてその電気抵抗を低減することも考えられる。但し、膜厚を厚くすると、導電パターン４０の材料である金が原因で導電パターン４０に強い引張応力が生じるため、スイッチがオフの状態においても梁３４ｘが上方に沿ってしまい、突起４７ａと導電パターン４０との間隔を十分に維持することができない。
【０１４６】
また、導電パターン４０の電気抵抗を低減すべく導電パターン４０の線幅を広くすると、第２の部分P2の梁３４ｘの幅も広くしなければならないため、第２の部分P2の剛性が増加して梁３４ｘを撓ますのに要する駆動電圧が上昇してしまう。
【０１４７】
しかも、この電子デバイス８１においては、コンタクト電極４７の横に第１の接地電極４６（図５参照）がないので、コンタクト電極４７と第１の接地電極４６との間隔を調整してRF信号Sの信号経路のインピーダンスを調節することもできない。
【０１４８】
（第２実施形態）
本実施形態に係る電子デバイスは、以下に説明するように、第１実施形態と比較して駆動電圧を低減できるMEMSスイッチである。
【０１４９】
図２６は、本実施形態に係る電子デバイス６０の平面図である。なお、図２６において、第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【０１５０】
図２６に示すように、本実施形態では、第１実施形態の第１及び第２のグランドパターン４１、４２（図５参照）の形成部位にまで下部電極３６ａが延在しており、下部電極３６ａに第１及び第２のグランドパターン４１、４２としての機能を兼ねさせる。
【０１５１】
図２７は、この電子デバイス６０の動作について説明するための断面図であって、図２６のIV−IV線に沿う断面図に相当する。
【０１５２】
図２７に示すように、この電子デバイス６０をオン状態にするには上部電極３８ａに電圧値が約７Vの直流電源Eを接続すると共に、下部電極３６ａを接地電位とする。
【０１５３】
このようにすると、下部電極３６ａと上部電極３８ａとの間に第１の駆動電圧V1が印加されると共に、上部電極３８ａと第１の接地電極４６との間に第２の駆動電圧V2が印加される。
【０１５４】
このように二つの駆動電圧V1、V2を利用すると、第１の駆動電圧V1によって圧電素子Qを駆動できるだけでなく、第２の駆動電圧V2によって上部電極３８ａと第１の接地電極４６との間にも静電引力Fが働き、この静電引力Fによっても梁３４ｘが撓む。
【０１５５】
そのため、圧電素子Qに印加する第１の駆動電圧V1を弱めても梁３４ｘが十分に撓み、第１実施形態と比較してスイッチングに要する駆動電圧を低減することが可能となる。
【０１５６】
なお、図２６の例では、単一の直流電源Eを使用しているため第１の駆動電圧V1と第２の駆動電圧V2の値は同じになるが、本実施形態はこれに限定されない。例えば、複数の直流電源Eにより下部電極３６ａ、上部電極３８ａ、及び第１の接地電極４６に個別に電圧を印加して、第１の駆動電圧V1と第２の駆動電圧V2とを異なる値としてもよい。
【０１５７】
更に、前述のように駆動電圧を弱めるのではなく、直流電源Eの電圧値を第１実施形態の駆動電圧Vと同じ１０V程度としてもよい。このようにすると、静電引力Fと圧電素子Qの駆動力の双方が突起４７ａに作用して、当該突起４７ａが導電パターン４０に強く押圧される。そのため、長期間の使用によって突起４７ａの表面に有機物等の皮膜が形成されていても、スイッチをオン状態にすることでその皮膜が破られ、皮膜によるオン抵抗の上昇を防止して電子デバイス６０の長寿命化を実現できる。
【０１５８】
（第３実施形態）
本実施形態では、第１実施形態よりも小型化が可能な電子デバイスについて説明する。
【０１５９】
図２８は、本実施形態に係る電子デバイス６５の平面図である。なお、図２８において、第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【０１６０】
この電子デバイス６５は、MEMSスイッチであって、梁３４ｘの他方の端部３４ｄに、第２の部分P2の幅W2よりも幅Wnが狭い狭窄部Pnを備える。
【０１６１】
このように幅Wnが狭い狭窄部Pnの剛性は第２の部分P2のそれよりも小さくなる。そのため、第２の部分P2と狭窄部Pnとを合わせた長さL2を短縮しても、圧電素子Qの駆動力で第２の部分P2を上方に容易に弾性変形することができ、デバイスの小型化を実現することが可能となる。
【０１６２】
（第４実施形態）
本実施形態に係る電子デバイスは、以下に説明するように、長寿命化が可能なMEMSスイッチである。
【０１６３】
図２９は、本実施形態に係る電子デバイス６８の平面図である。なお、図２９において第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【０１６４】
この電子デバイス６８においては、第２の部分P2よりも他方の端部３４ｄ寄りの梁３４ｘに、第２の部分P2の幅W2よりも広い幅W3を有する第３の部分P3を形成し、この第３の部分P3にも圧電素子Qを設ける。
【０１６５】
その第３の部分P3における梁３４ｘの形状は、第１の部分P1における梁３４ｘの形状に類似しており、その幅W3を第２の部分P2の幅W2よりも広くしたことで第３の部分P3の広い領域に圧電素子Qを形成し、その圧電素子Qの駆動力を高めることができる。
【０１６６】
また、導電パターン４０は平面視で略正方形に形成され、その上方にブリッジ電極４５とコンタクト電極４７とが配される。本実施形態では、RF信号Sの信号経路に沿ってこれらのブリッジ電極４５とコンタクト電極４７とを一列に配する。
【０１６７】
図３０は、図２９のV−V線に沿う断面図である。
【０１６８】
第１実施形態ではシリコン膜３４にコンタクト電極４７を固定する第１のアンカー４７ｘと第２のアンカー４７ｙ（図１６参照）を形成したが、本実施形態では第１のアンカー４７ｘのみを形成し、コンタクト電極４７の突起４７ａ寄りの端部は自由端とする。
【０１６９】
以上説明した電子デバイス６８においては、図２９に示したように二つの圧電素子Qを形成するので、圧電素子Qが一つのみの場合と比較してコンタクト電極４７の突起４７ａが導電パターン４０に強く押圧される。第２実施形態で説明したように、そのような押圧力の上昇は、長期間の電子デバイスの使用が原因のオン抵抗の上昇を抑制するため、電子デバイスの長寿命化を図ることが可能となる。
【０１７０】
（第５実施形態）
第１〜第４実施形態では、圧電素子Qによって梁３４ｘを駆動する電子デバイスについて説明した。
【０１７１】
これに対し、本実施形態では、静電引力によって梁３４ｘを駆動する電子デバイスについて説明する。
【０１７２】
図３１は、本実施形態に係る電子デバイス７０の平面図である。なお、図７０において、第１〜第４実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【０１７３】
この電子デバイス７０は、MEMSスイッチであって、第１の部分P1における梁３４ｘの上面に第１の駆動電極７１を有すると共に、その第１の駆動電極７１の上方に第２の駆動電極７２を備える。
【０１７４】
更に、その第１の駆動電極７１の上面には外部接続端子２９としてはんだバンプが接合され、第１の接地電極４６にはその外部接続端子２９が露出する開口４６ａが形成される。
【０１７５】
次に、この電子デバイス７０のスイッチング動作について説明する。
【０１７６】
図３２は、電子デバイス７０のスイッチング動作について説明するための断面図であって、図３１のVI−VI線に沿った断面図に相当する。
【０１７７】
実使用下においては、第１の駆動電極７１と第２の駆動電極７２との間に直流電源Eを接続してこれらの電極間に約１０Ｖ程度の駆動電圧Vを印加し、これらの電極間に静電引力Fを生じさせる。これにより、梁３４ｘが上方に撓み、コンタクト電極４７の突起４７ａに導電パターン４０が当接して電子デバイス７０がオン状態となる。なお、オフ状態にするには駆動電圧Vの印加を停止すればよい。
【０１７８】
以上説明した本実施形態によれば、図３１に示したように、第１実施形態の圧電素子Qを形成しないため、圧電素子Qの形成工程が不要となり、電子デバイス７０の低コスト化を実現できる。
【０１７９】
更に、第１実施形態と同様に、導電パターン４０の途中でブリッジ電極４５を介してRF信号Sを外部に引き出すため、導電パターン４０の長さL3を短くしてRF信号Sの損失を抑制できる。
【０１８０】
そして、第１の接地電極４６や第２の接地電極４８が、ブリッジ電極４５やコンタクト電極４７と共にコプレーナ構造を形成するので、第１実施形態と同様にRF信号Sが流れる線路のインピーダンスを簡単に調節することができる。
【０１８１】
次に、この電子デバイス７０の製造方法にいて説明する。
【０１８２】
図３３〜図３７は、本実施形態に係る電子デバイス７０の製造途中の断面図である。
【０１８３】
なお、図３３〜図３７において、第１〜第４実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【０１８４】
また、図３３〜図３７において、第１断面は図３１のVI−VI線に沿う断面に相当し、第２断面は図３１のVII−VII線に沿う断面に相当する。更に、第３断面は図３１のVIII−VIII線に沿う断面に相当する。
【０１８５】
この電子デバイス７０は、MEMS技術を用いて以下のように製造される。
【０１８６】
まず、図３３に示すようにSOI基板３１を用意する。そして、そのSOI基板３１のシリコン膜３４の上にスパッタ法でチタン膜と金膜をこの順に形成した後、これらの膜をリフトオフ法でパターニングすることで、導電パターン４０、第１及び第２のグランドパターン４１、４２、及び第１の駆動電極７１を形成する。
【０１８７】
なお、前述のチタン膜と金膜の厚さは特に限定されないが、本実施形態ではチタン膜を約５０nmに形成し、金膜を約５００nmの厚さに形成する。
【０１８８】
図３８は、本工程を終了した後の平面図である。前述の図３３において、第１断面は図３８のVI−VI線に沿う断面に相当し、第２断面は図３８のVII−VII線に沿う断面に相当する。また、図３３の第３断面は図３８のVIII−VIII線に沿う断面に相当する。
【０１８９】
次に、図３４に示すように、ドライエッチングによりシリコン基板３４に幅が約２μmのスリット３４ａを形成し、そのスリット３４ａによりシリコン膜３４の一部を梁３４ｘとして画定する。
【０１９０】
そのスリット３４ａの形成方法は、図１２を参照して第１実施形態で説明したのと同じなのでここでは省略する。
【０１９１】
図３９は、本工程を終了した後の平面図である。前述の図３４において、第１断面は図３９のVI−VI線に沿う断面に相当し、第２断面は図３９のVII−VII線に沿う断面に相当する。また、図３４の第３断面は図３９のVIII−VIII線に沿う断面に相当する。
【０１９２】
図３９に示すように、スリット３４ａによってその輪郭の一部が画定された梁３４ｘは第１の部分P1と第２の部分P2とを有しており、このうちの第２の部分P2に収まるように前述の導電パターン４０が形成される。
【０１９３】
そして、第１の駆動電極７１はその一部が第１の部分P1に形成される。
【０１９４】
また、第１実施形態と同様に、第１の部分P1は、その幅W1が第２の部分P2の幅W2よりも広く形成される。
【０１９５】
次に、図３５に示すように、第１実施形態の図１３〜図１５の工程に従い、基材３１の上に犠牲絶縁膜４３とブリッジ電極４５とを形成する。第１実施形態で説明したように、そのブリッジ電極４５は、シード層３９を給電層とする電解金めっきにより形成される。
【０１９６】
次いで、図３６に示すように、シード層３９上に第３のレジストパターン５３を形成する。
【０１９７】
そして、シード層３９を給電層にしながら、第３のレジストパターン５３で覆われていない部分のシード層３９上に電解めっきで金膜を成長させ、その金膜を第１の接地電極４６、コンタクト電極４７、第２の接地電極４８、及び第２の駆動電極７２とする。
【０１９８】
その金膜の厚さは特に限定されないが、本実施形態では約２０μmの厚さに金膜を形成する。また、このように形成された第１の接地電極４６には、第３のレジストパターン５３がめっきのマスクとなって開口４６ａが形成される。
【０１９９】
この後は、第１実施形態で説明した図１７〜図１９の工程を行うことにより、図３７に示すように、上下に弾性変形可能な梁３４ｘを形成する。
【０２００】
図４０は、本工程を終了した後の平面図である。前述の図３７において、第１断面は図４０のVI−VI線に沿う断面に相当し、第２断面は図４０のVII−VII線に沿う断面に相当する。また、図３７の第３断面は図４０のVIII−VIII線に沿う断面に相当する。
【０２０１】
以上により、本実施形態に係る電子デバイス７０の基本構造が完成する。
【０２０２】
この後は、開口４６ａから露出する第２の駆動電極７２の上面等に外部接続端子２９（図３１参照）としてはんだバンプを接合する工程が行われるが、その詳細については省略する。
【０２０３】
次に、本実施形態に対する比較例について説明する。
【０２０４】
図４１は、比較例に係る電子デバイス８２の平面図である。なお、図４１において、本実施形態と同じ要素には本実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【０２０５】
図４１に示すように、この電子デバイス８２は、第１の駆動電極７１と第２の駆動電極７２との間に生じる静電引力で梁３４ｘを撓ませるタイプのMEMSスイッチであって、前述の導電パターン４０とコプレーナ構造を形成するグランドパターン４９を備える。
【０２０６】
但し、この電子デバイス８２は、図３１に示したブリッジ電極４５、第１の接地電極４６、及び第２の接地電極４８がない点で本実施形態と相違する。
【０２０７】
ブリッジ電極４５がないため、この電子デバイス８２では、導電パターン４０を流れるRF信号Sをスリット３４ａを跨いで外部に引き出せず、導電パターン４０の終端にパッド４０ａを設けて当該パッド４０ａからRF信号Sを取り出さなければならない。
【０２０８】
よって、梁３４ｘの第２の部分P2の全長に渡って導電パターン４０が延在することとなるため、その導電パターン４０の長さL3が本実施形態におけるのよりも長くなり、導電パターン４０の電気抵抗が増加してRF信号Sに損失が発生してしまう。
【０２０９】
（第６実施形態）
第１〜第５実施形態では、ブリッジ電極４５を設けることで導電パターン４０の長さを短くし、RF信号の損失を防止した。
【０２１０】
本実施形態では、そのようなブリッジ電極４５が不要な電子デバイスについて説明する。
【０２１１】
図４２は、第６実施形態に係る電子デバイス９０の平面図である。なお、図４２において、第１〜第５実施形態で説明したのと同じ要素にはこれらにおけるのと同じ符号を付し、以下ではその説明を省略する。
【０２１２】
この電子デバイス９０は、第１実施形態と同様に圧電素子Qの駆動力によって梁３４ｘが撓むMEMSスイッチであるが、第１実施形態とは異なりブリッジ電極４５（図５参照）がない。
【０２１３】
図４３は、図４２のIX−IX線に沿う断面図である。
【０２１４】
図４３に示すように、本実施形態では、第２の部分P2における梁３４ｘの厚さを第１の部分P1におけるよりも薄くすることにより、第２の部分P2の剛性を第１の部分P2のそれよりも低くする。
【０２１５】
このように剛性を低くすると、梁３４ｘの可撓性を維持するのに要する第２の部分P2の長さX2を第１の部分P1の長さX1よりも短くできる。その結果、第２の部分P2に形成される導電パターン４０の長さを第１実施形態におけるよりも短くできるため、ブリッジ電極４５（図５参照）でRF信号Sを引き出さなくても、導電パターン４０の電気抵抗が原因でRF信号Sに損失が生じるのを抑制できる。
【０２１６】
第２の部分P2における梁３４ｘの薄厚化の方法は特に限定されない。
【０２１７】
図４４は薄厚化の一例を示す断面図である。
【０２１８】
この方法では、第１実施形態の図８の工程の前に、基材３１の表面に第４のレジストパターン９５を形成する。そして、第４のレジストパターン９５をマスクにしながら、エッチングガスとしてSF6ガスを使用するRIEによりシリコン膜３４をハーフエッチングし、第２の部分P2に相当する部分のシリコン膜３４の厚さを１０μm程度にまで薄くする。
【０２１９】
この後は、第１実施形態で説明した図９〜図２０の工程を行うことで、図４３に示した電子デバイス９０の基本構造を完成させる。
【０２２０】
なお、上記では圧電素子Qによって梁３４ｘを撓ますタイプの電子デバイス９０について説明したが、本実施形態はこれに限定されない。
【０２２１】
図４５は、静電引力によって梁３４ｘを撓ますタイプの電子デバイス９７の平面図であり、図４６は図４５のX−X線に沿う断面図である。なお、図４５及び図４６において、第１〜第５実施形態で説明したのと同じ要素にはこれらにおけるのと同じ符号を付し、以下ではその説明を省略する。
【０２２２】
この電子デバイス９７は、第５実施形態と同様に、第１の駆動電極７１と第２の駆動電極７２との間に生じる静電引力によって梁３４ｘが撓んでスイッチがオン状態となる。
【０２２３】
図４６に示すように、電子デバイス９７においても、第２の部分P2における梁３４ｘを第１の部分P1よりも薄くすることで、第２の部分P2の長さX2を第１の部分P1の長さX1よりも短くできる。これにより、前述の電子デバイス９０（図４３参照）と同様に、ブリッジ電極４５を不要としつつ、導電パターン４０の電気抵抗が原因でRF信号Sに損失が生じるのを抑制できる。
【０２２４】
以上説明した各実施形態に関し、更に以下の付記を開示する。
【０２２５】
（付記１） 基材と、
前記基材に形成されたスリットにより輪郭の一部が画定されて上方に弾性変形可能な梁と、
前記梁の上面に設けられた導体パターンと、
前記導体パターンの上方に設けられ、該導体パターンと当接するコンタクト電極と、
前記導体パターンと、前記輪郭の外側における前記基材とを繋ぐ弾性変形可能なブリッジ電極と、
を有することを特徴とする電子デバイス。
【０２２６】
（付記２） 前記輪郭の外側の前記基材に形成されたグランドパターンと、
前記グランドパターンから前記梁の上方に延在する接地電極とを更に有することを特徴とする付記１に記載の電子デバイス。
【０２２７】
（付記３） 前記グランドパターンが複数設けられ、各々の該グランドパターン同士が前記接地電極によって接続されたことを特徴とする付記２に記載の電子デバイス。
【０２２８】
（付記４） 前記梁は、一方の端部と他方の端部が前記基材に固定され、かつ、前記一方の端部寄りの第１の部分と前記他方の端部寄りの第２の部分とを備え、
前記第１の部分の幅が前記第２の部分の幅よりも広いことを特徴とする付記２に記載の電子デバイス。
【０２２９】
（付記５） 前記導体パターンは、前記第２の部分における前記梁に収まる大きさに設けられたことを特徴とする付記４に記載の電子デバイス。
【０２３０】
（付記６） 前記他方の端部に、前記第２の部分よりも幅が狭い狭窄部を設けたことを特徴とする付記５に記載の電子デバイス。
【０２３１】
（付記７） 前記梁の前記第１の部分に、下部電極、圧電膜、及び上部電極をこの順に形成してなる圧電素子が設けられたことを特徴とする付記４に記載の電子デバイス。
【０２３２】
（付記８） 前記下部電極は、前記グランドパターンを兼ねることを特徴とする付記７に記載の電子デバイス。
【０２３３】
（付記９） 前記第２の部分よりも前記他方の端部寄りの前記梁に、前記第２の部分よりも幅が広い第３の部分が設けられ、
前記第３の部分にも前記圧電素子が設けられたことを特徴とする付記７又は付記８に記載の電子デバイス。
【０２３４】
（付記１０） 前記上部電極の上方に前記接地電極が位置すると共に、
前記下部電極と前記上部電極との間に第１の駆動電圧が印加され、
前記上部電極と前記接地電極との間に第２の駆動電圧が印加されることを特徴とする付記７乃至付記９のいずれか１項に記載の電子デバイス。
【０２３５】
（付記１１） 前記梁の前記第１の部分の上面に設けられた第１の駆動電極と、
前記第１の駆動電極の上方に設けられ、該第１の駆動電極との間に駆動電圧が印加される第２の駆動電極とを更に有することを特徴とする付記２に記載の電子デバイス。
【０２３６】
（付記１２） 前記ブリッジ電極の延在方向は、該ブリッジ電極の下の前記スリットの延在方向と直交することを特徴とする付記１乃至付記１１のいずれか１項に記載の電子デバイス。
【０２３７】
（付記１３） 前記導体パターンの延在方向は、前記ブリッジ電極の前記延在方向と直交することを特徴とする付記１２に記載の電子デバイス。
【０２３８】
（付記１４） 前記スリットの上方における前記ブリッジ電極の厚さは、前記スリットの上方における前記コンタクト電極の厚さよりも薄いことを特徴とする付記１乃至付記１３のいずれか１項に記載の電子デバイス。
【０２３９】
（付記１５） 前記基材は、シリコン基板の上に酸化シリコン膜とシリコン膜が順に形成されたSOI(Silicon On Insulator)基板であって、
前記梁は前記シリコン膜の一部であり、該梁の下の前記シリコン基板と前記酸化シリコン膜とが除去されたことを特徴とする付記１乃至付記１４のいずれか１項に記載の電子デバイス。
【０２４０】
（付記１６） 前記コンタクト電極は、前記導電パターンに当接する単一の突起を有することを特徴とする付記１乃至付記１５のいずれか１項に記載の電子デバイス。
【０２４１】
（付記１７） 基材と、
一方の端部と他方の端部の各々が前記基材に固定されて上方に弾性変形可能であり、前記一方の端部寄りの第１の部分と前記他方の端部寄りの第２の部分とを備えた梁と、
前記梁の前記第２の部分の上面に設けられた導体パターンと、
前記導体パターンの上方に設けられ、該導体パターンと当接するコンタクト電極とを有し、
前記梁の前記第２の部分の厚さが前記第１の部分よりも薄く、かつ、前記第２の部分の長さが前記第１の部分の長さよりも短いことを特徴とする電子デバイス。
【０２４２】
（付記１８） 前記梁の前記第１の部分に、下部電極、圧電膜、及び上部電極をこの順に形成してなる圧電素子が設けられたことを特徴とする付記１７に記載の電子デバイス。
【０２４３】
（付記１９） 基材にスリットを形成することにより、上方に弾性変形可能な梁の輪郭の一部を前記スリットで画定する工程と、
前記梁の上面に導電パターンを形成する工程と、
前記導体パターンの上方に、該導体パターンと当接するコンタクト電極を形成する工程と、
前記導体パターンと、前記輪郭の外側における前記基材とを繋ぐ弾性変形可能なブリッジ電極を形成する工程と、
を有することを特徴とする電子デバイスの製造方法。
【０２４４】
（付記２０） 前記ブリッジ電極を形成する工程は、
前記導電パターンを形成した後に、前記基材の上に犠牲絶縁膜を形成する工程と、
前記導電パターンの上の前記犠牲絶縁膜に第１の開口を形成する工程と、
前記第１の開口から間隔をおいた部分の前記犠牲絶縁膜に第２の開口を形成する工程と、
前記第１の開口内、前記第２の開口内、及び前記第１の開口と前記第２の開口との間の前記犠牲絶縁膜の上面に前記ブリッジ電極を形成する工程と、
前記第２の開口内の前記ブリッジ電極の膜厚を増大させる工程と、
前記犠牲絶縁膜を除去する工程とを有することを特徴とする付記１９に記載の電子デバイスの製造方法。
【符号の説明】
【０２４５】
１、１０、３０、６０、７０、８１、８２、９０…電子デバイス、２、１１…基板、３…グランドパターン、５、６…第１及び第２の信号線、７…可動電極、８…接点部、１２、１３…第１及び第２の信号線、１５…下部電極、１６…圧電膜、１７…上部電極、１８…金属膜、１９…可動部、１９ａ…端部、２９…外部接続端子、３１…基材、３２…シリコン基板、３３…酸化シリコン膜、３４…シリコン膜、３４ａ…スリット、３４ｃ、３４ｄ…端部、３４ｘ…梁、３５…下地絶縁膜、３６…第１の導電膜、３６ａ…下部電極、３７…圧電膜、３８…第２の導電膜、３８ａ…上部電極、３９…シード層、４０…導電パターン、４１…第１のグランドパターン、４２…第２のグランドパターン、４３…犠牲絶縁膜、４３ａ、４３ｂ…第１及び第２の凹部、４３ｃ〜４３ｆ…第１〜第４の開口、４５…ブリッジ電極、４６…第１の接地電極、４６ｘ、４６ｙ…端部、４７…コンタクト電極、４７ａ…突起、４８…第２の接地電極、４８ｘ、４８ｙ…端部、４９…グランドパターン、５２…第２のレジストパターン、５２ａ…窓、５３…第３のレジストパターン、５４…第４のレジストパターン、７１…第１の駆動電極、７２…第２の駆動電極。
【技術分野】
【０００１】
本発明は、電子デバイスとその製造方法に関する。
【背景技術】
【０００２】
携帯電話等の電子機器では、搭載される電子デバイスの微細化を進めるためにMEMS(Micro Electro Mechanical System)技術が採用されつつある。MEMS技術で作製される電子デバイスとしては、例えば、MEMSスイッチ、マイクロミラー素子、及び加速度センサ等がある。
【０００３】
このうち、MEMSスイッチは、半導体スイッチと比較して信号の損失が少なく絶縁性が良好であることに加え、信号に歪みが発生し難いという特徴を有する。そのようなMEMSスイッチにおいてはその特性を更に改善するのが好ましい。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−２８１４１２号公報
【特許文献２】特開２００７−１８８８６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
電子デバイスとその製造方法において、電子デバイスの特性を向上させることを目的とする。
【課題を解決するための手段】
【０００６】
以下の開示の一観点によれば、基材と、前記基材に形成されたスリットにより輪郭の一部が画定されて上方に弾性変形可能な梁と、前記梁の上面に設けられた導体パターンと、前記導体パターンの上方に設けられ、該導体パターンと当接するコンタクト電極と、前記導体パターンと、前記輪郭の外側における前記基材とを繋ぐ弾性変形可能なブリッジ電極とを有する電子デバイスが提供される。
【０００７】
また、その開示の他の観点によれば、基材と、一方の端部と他方の端部の各々が前記基材に固定されて上方に弾性変形可能であり、前記一方の端部寄りの第１の部分と前記他方の端部寄りの第２の部分とを備えた梁と、前記梁の前記第２の部分の上面に設けられた導体パターンと、前記導体パターンの上方に設けられ、該導体パターンと当接するコンタクト電極とを有し、前記梁の前記第２の部分の厚さが前記第１の部分よりも薄く、かつ、前記第２の部分の長さが前記第１の部分の長さよりも短い電子デバイスが提供される。
【０００８】
更に、その開示の他の観点によれば、基材にスリットを形成することにより、上方に弾性変形可能な梁の輪郭の一部を前記スリットで画定する工程と、前記梁の上面に導電パターンを形成する工程と、前記導体パターンの上方に、該導体パターンと当接するコンタクト電極を形成する工程と、前記導体パターンと、前記輪郭の外側における前記基材とを繋ぐ弾性変形可能なブリッジ電極を形成する工程とを有する電子デバイスの製造方法が提供される。
【発明の効果】
【０００９】
以下の開示によれば、導電パターンに接続されたブリッジ電極により、導電パターンを流れる信号をその途中で外部に引き出せるので、ブリッジ電極がない場合と比較して導電パターンの長さを短くできる。これにより、導電パターンの電気抵抗が低減するため、その電気抵抗が原因でスイッチングの対象となる信号に損失が生じるのを防止でき、ひいては電子デバイスの特性を向上させることが可能となる。
【図面の簡単な説明】
【００１０】
【図１】図１は、二つの接点を備えたMEMSスイッチの一例を示す分解斜視図である。
【図２】図２は、接点が一つのみのMEMSスイッチの一例を示す斜視図である。
【図３】図３は、第１実施形態に係る電子デバイスの斜視図である。
【図４】図４は、第１実施形態に係る電子デバイスの拡大平面図である。
【図５】図５は、第１実施形態に係る電子デバイスの全体平面図である。
【図６】図６は、第１実施形態に係る電子デバイスのスイッチング動作について説明するための断面図である。
【図７】図７（ａ）は、スイッチがオン状態における図４のII−II線に沿う断面図であり、図７（ｂ）は、梁とブリッジ電極の各々のバネ定数の計算に使用したモデルの斜視図である。
【図８】図８は、第１実施形態に係る電子デバイスの製造途中の断面図（その１）である。
【図９】図９は、第１実施形態に係る電子デバイスの製造途中の断面図（その２）である。
【図１０】図１０は、第１実施形態に係る電子デバイスの製造途中の断面図（その３）である。
【図１１】図１１は、第１実施形態に係る電子デバイスの製造途中の断面図（その４）である。
【図１２】図１２は、第１実施形態に係る電子デバイスの製造途中の断面図（その５）である。
【図１３】図１３は、第１実施形態に係る電子デバイスの製造途中の断面図（その６）である。
【図１４】図１４は、第１実施形態に係る電子デバイスの製造途中の断面図（その７）である。
【図１５】図１５は、第１実施形態に係る電子デバイスの製造途中の断面図（その８）である。
【図１６】図１６は、第１実施形態に係る電子デバイスの製造途中の断面図（その９）である。
【図１７】図１７は、第１実施形態に係る電子デバイスの製造途中の断面図（その１０）である。
【図１８】図１８は、第１実施形態に係る電子デバイスの製造途中の断面図（その１１）である。
【図１９】図１９は、第１実施形態に係る電子デバイスの製造途中の断面図（その１２）である。
【図２０】図２０は、第１実施形態に係る電子デバイスの製造途中の断面図（その１３）である。
【図２１】図２１は、第１実施形態に係る電子デバイスの製造途中の平面図（その１）である。
【図２２】図２２は、第１実施形態に係る電子デバイスの製造途中の平面図（その２）である。
【図２３】図２３は、第１実施形態に係る電子デバイスの製造途中の平面図（その３）である。
【図２４】図２４は、第１実施形態に係る電子デバイスの製造途中の平面図（その４）である。
【図２５】図２５は、第１実施形態に対する比較例に係る電子デバイスの平面図である。
【図２６】図２６は、第２実施形態に係る電子デバイスの平面図である。
【図２７】図２７は、第２実施形態に係る電子デバイスの動作について説明するための断面図である。
【図２８】図２８は、第３実施形態に係る電子デバイスの平面図である。
【図２９】図２９は、第４実施形態に係る電子デバイスの平面図である。
【図３０】図３０は、図２９のV−V線に沿う断面図である。
【図３１】図３１は、第５実施形態に係る電子デバイスの平面図である。
【図３２】図３２は、第５実施形態に係る電子デバイスのスイッチング動作について説明するための断面図である。
【図３３】図３３は、第５実施形態に係る電子デバイスの製造途中の断面図（その１）である。
【図３４】図３４は、第５実施形態に係る電子デバイスの製造途中の断面図（その２）である。
【図３５】図３５は、第５実施形態に係る電子デバイスの製造途中の断面図（その３）である。
【図３６】図３６は、第５実施形態に係る電子デバイスの製造途中の断面図（その４）である。
【図３７】図３７は、第５実施形態に係る電子デバイスの製造途中の断面図（その５）である。
【図３８】図３８は、第５実施形態に係る電子デバイスの製造途中の平面図（その１）である。
【図３９】図３９は、第５実施形態に係る電子デバイスの製造途中の平面図（その２）である。
【図４０】図４０は、第５実施形態に係る電子デバイスの製造途中の平面図（その３）である。
【図４１】図４１は、第５実施形態に対する比較例に係る電子デバイスの平面図である。
【図４２】図４２は、第６実施形態に係る電子デバイスの平面図である。
【図４３】図４３は、図４２のIX−IX線に沿う断面図である。
【図４４】図４４は、第６実施形態における梁の薄厚化の方法の一例を示す断面図である。
【図４５】図４５は、第６実施形態に係る電子デバイスの他の例を示す平面図である。
【図４６】図４６は図４５のX−X線に沿う断面図である。
【発明を実施するための最良の形態】
【００１１】
本実施形態の説明に先立ち、本実施形態の基礎となる予備的事項について説明する。
【００１２】
図１は、二つの接点を備えたMEMSスイッチの一例を示す分解斜視図である。
【００１３】
このMEMSスイッチ１は、基板２と、グランドパターン３と、第１及び第２の信号線５、６とを有する。
【００１４】
更に、第１及び第２の信号線５、６の上方には、可動電極７に支持された接点部８が設けられる。
【００１５】
このようなMEMSスイッチ１においては、グランドパターン３と可動電極７との間に電位差を与えてこれらの間に静電引力を生じさせることで、可動電極７が下方に撓んで接点部８が第１及び第２の信号線５、６の各々に当接し、スイッチがオン状態となる。
【００１６】
また、第１及び第２の信号線５、６を囲むようにグランドパターン３を形成しているため、第１及び第２の信号線５、６とグランドパターン３とがコプレーナ構造を形成する。そのため、第１及び第２の信号線５、６とグランドパターン３との間の浮遊容量を適宜調節することで、第１及び第２の信号線５、６のインピーダンスを所望の値に調節し易くなる。
【００１７】
但し、このMEMSスイッチ１では、オン状態からオフ状態に戻そうとしても、接点部８が第１の信号線５と第２の信号線６の各々に貼り付いたままになることがある。このような現象は、スティッキングと呼ばれ、MEMSスイッチ１が不良になる要因の一つになる。
【００１８】
スティッキングは、第１及び第２の信号線５、６と接点部８の各々の材料として金等のように柔らかで粘着力のある材料を使用した場合に顕著に発生する。特に、この例では、接点部８が第１及び第２の信号線５、６の各々と当接するため接点が二つ存在しており、接点が一つの場合と比較して接点部８が受ける粘着力が大きくなり、スティッキングが発生し易い構造となってしまう。
【００１９】
一方、図２は、接点が一つのみのMEMSスイッチの一例を示す斜視図である。
【００２０】
このMEMSスイッチ１０は、基板１１と、第１及び第２の信号線１２、１３と、可動部１９とを有する。
【００２１】
このうち、可動部１９は、下部電極１５、圧電膜１６、上部電極１７、及び金属膜１８をこの順に形成してなると共に、基板１１に固定されている端部１９ａを除いて基板１１から離れて設けられる。
【００２２】
また、第１の信号線１２は、可動部１９の形状に合わせてその一部が基板１１から離れて設けられると共に、その端部が金属膜１８と接続される。
【００２３】
このようなMEMSスイッチ１０では、下部電極１５と上部電極１７との間に電位差を与えることにより圧電膜１６に応力が生じて可動部１９が矢印のように基板１１に向かって撓み、第１の信号線１２と第２の信号線１３とが当接してスイッチがオン状態となる。
【００２４】
このとき、第１の信号線１２と第２の信号線１３とが当接する接点Pは一つのみなので、図１のように接点が二つある場合と比較して第１の信号線１２と第２の信号線１３との間に働く粘着力が弱くなり、スティッキングが生じ難くなる。
【００２５】
しかし、このMEMSスイッチ１０においては、可動部１９を下方に撓ますべく可動部１９と第１の信号線１２の各々の形状を立体的形状としたため、第１の信号線１２の周囲にグランドパターンを形成するのが難しくなる。
【００２６】
そのため、図１のようなコプレーナ構造を実現することができず、第１の信号線１２や第２の信号線１３のインピーダンスを所望の値にするのが難しくなってしまう。
【００２７】
以下、本実施形態について説明する。
【００２８】
（第１実施形態）
図３は、本実施形態に係る電子デバイスの斜視図である。
【００２９】
この電子デバイス３０はMEMSスイッチであって、SOI(Silicon On Insulator)基板等の基材３１と、スイッチングの対象となるRF(Radio Frequency)信号が流れる導電パターン４０と、ブリッジ電極４５と、コンタクト電極４７とを備える。
【００３０】
このうち、ブリッジ電極４５は、その両端がそれぞれ導電パターン４０と基材３１とに接続されると共に、後述のように上方に弾性変形可能である。
【００３１】
また、コンタクト電極４７は、スイッチがオン状態のときに導電パターン４０に当接する単一の突起４７ａを有しており、RF信号が流れる信号経路の一部となる。
【００３２】
また、導電パターン４０の周囲の基材３１上には、導電パターン４０と協働してコプレーナ構造を形成する第１のグランドパターン４１と第２のグランドパターン４２が設けられる。
【００３３】
これらの第１のグランドパターン４１と第２のグランドパターン４２の上面には、ブリッジ状の第１の接地電極４６の端部４６ｘ、４６ｙが接続される。更に、この電子デバイス３０は第２の接地電極４８を有しており、この第２の接地電極４８の端部４８ｘ、４８ｙも第１のグランドパターン４１と第２のグランドパターン４２に接続される。
【００３４】
そして、これらの第１の接地電極４６及び第２の接地電極４８によって、第１のグランドパターン４１と第２のグランドパターン４２の各々は接地電位に維持される。
【００３５】
図４は、電子デバイス３０の拡大平面図である。なお、図４では、図が煩雑になるのを防ぐため、前述の第１及び第２の接地電極４６、４８を省略してある。
【００３６】
図４に示すように、ブリッジ電極４５とコンタクト電極４７の各々の上面には、スイッチングの対象となるRF信号Sの入出力に供される外部接続端子２９としてはんだバンプが設けられる。
【００３７】
また、基材３１にはスリット３４ａが形成され、そのスリット３４ａにより梁３４ｘの輪郭の一部が画定される。梁３４ｘは、一方の端部３４ｃと他方の端部３４ｄが基材３１に固定されており、これらの端部の間において上下に弾性変形可能である。
【００３８】
また、その梁３４ｘは、一方の端部３４ｃ寄りの第１の部分P1と他方の端部３４ｄ寄りの第２の部分P2とを備える。本実施形態では、第１の部分P1の幅W1を第２の部分P2の幅W2よりも広くすることにより、第２の部分P2の剛性を第１の部分P1におけるよりも弱め、第１の部分P1における梁３４ｘが上方に容易に弾性変形できるようにする。
【００３９】
前述の各幅は特に限定されないが、第１の部分P1の幅W1は例えば１５０μmであり、第２の部分P2の幅W2は例えば３０μmである。更に、第１の部分P1の長さX1は例えば３００μmであり、第２の部分P2の長さX2は例えば４００μmである。
【００４０】
更に、第１の部分P1における梁３４ｘには圧電素子Qが形成される。
【００４１】
圧電素子Qは、下部電極３６ａ、圧電膜３７、及び上部電極３８ａをこの順に形成してなり、電圧の印加によって梁３４ｘを上方に撓ます駆動力を生成する。その電圧は、下部電極３６ａと上部電極３８ａの各々の上面に形成された外部接続端子２９を介して圧電素子Qに印加される。
【００４２】
圧電素子Qの材料は特に限定されない。本実施形態では圧電膜３７の材料としてPZT(lead zirconate titanate)使用し、下部電極３６ａと上部電極３８ａの各々の材料としてプラチナを使用する。
【００４３】
一方、第２の部分P2における梁３４ｘには、第２の部分P2に収まる大きさに導電パターン４０が形成される。
【００４４】
その導電パターン４０の延在方向は特に限定されないが、本実施形態では、導電パターン４０の横におけるスリット３４ａの延在方向D1に沿って延在するように当該導電パターン４０を形成する。そして、その導電パターン４０の端部が、ブリッジ電極４５によって、梁３４ｘの輪郭の外側の基材３１に機械的に繋がれる。
【００４５】
ブリッジ電極４５の延在方向D2は特に限定されないが、本実施形態では、その延在方向D2を、前述のスリット３４ａの延在方向D1に直交する方向とする。
【００４６】
このようにすると、延在方向D1に沿って導電パターン４０を流れるRF信号Sを、導電パターン４０の途中でブリッジ電極４５を介して延在方向D2に引き出すことができる。
【００４７】
導電パターン４０は、コンタクト電極４７と干渉しない位置にまでRF信号Sを引き出す役割を担うが、導電パターン４０の途中でブリッジ電極４５によりRF信号Sを引き出すようにすると、RF信号Sの引き出しに要する導電パターン４０の長さL1を短くできる。
【００４８】
そのため、ブリッジ電極４５を設けない場合と比較して導電パターン４０の電気抵抗を低減でき、RF信号Sの損失を抑制することが可能となる。なお、RF信号Sに限らず、導電パターン４０にDC(Direct Current)信号を流す場合においても、そのような電気抵抗の低減による損失を抑制することができる。
【００４９】
図５は、この電子デバイス３０の全体平面図である。
【００５０】
図５に示すように、第１の接地電極４６は、第１のグランドパターン４１と第２のグランドパターン４２の各々から梁３４ｘの上方に延在する。同様に、第２の接地電極４８も、第１のグランドパターン４１と第２のグランドパターン４２の各々から梁３４ｘの上方に延在する。
【００５１】
そして、その第２の接地電極４８の上面には、第１のグランドパターン４１と第２のグランドパターン４２を接地するための外部接続端子２９が設けられる。
【００５２】
第１のグランドパターン４１と第２のグランドパターン４２は、導電パターン４０と共にコプレーナ構造を形成するため、導電パターン４０との間隔を調節することで、RF信号Sが流れる線路のインピーダンスを調節することができる。
【００５３】
次に、この電子デバイス３０のスイッチング動作について説明する。
【００５４】
図６は、電子デバイス３０のスイッチング動作について説明するための断面図であって、図４のI−I線に沿った断面図に相当する。なお、図６では外部接続端子２９を省略してある。
【００５５】
図６に示すように、基材３１は、シリコン基板３２の上に酸化シリコン膜３３とシリコン膜３４とをこの順に形成してなるSOI基板である。
【００５６】
その基材３１において、梁３４ｘの下方における基材３１と酸化シリコン膜３３は除去されているため、梁３４ｘは酸化シリコン膜３３による拘束力を受けずに上下に弾性変形可能となる。
【００５７】
また、シリコン膜３４の上には下地絶縁膜３５として熱酸化膜が形成され、その下地絶縁膜３５の上に前述の圧電素子Qが形成される。
【００５８】
実使用下においては、圧電素子Qの下部電極３６ａと上部電極３８ａとの間に直流電源Eを接続し、これらの電極間に約１０Ｖ程度の駆動電圧Vを印加することにより、圧電効果で圧電膜３７を面内方向に収縮させる。
【００５９】
これにより、梁３４ｘが上方に撓み、コンタクト電極４７の突起４７ａに導電パターン４０が当接して電子デバイス３０がオン状態となる。撓みによる梁３４ｘの上昇量は、梁３４ｘにおいて最も撓んだ部分で約１μm程度である。
【００６０】
なお、オフ状態にするには駆動電圧Vの印加を停止すればよい。
【００６１】
図７（ａ）は、スイッチがオン状態における図４のII−II線に沿う断面図である。なお、図７（ａ）では外部接続端子２９を省略してある。
【００６２】
図７（ａ）に示すように、スイッチがオン状態となって梁３４ｘが撓むと、導電パターン４０に接続されているブリッジ電極４５も撓むので、梁３４ｘの動きがブリッジ電極４５によって阻害されることはない。
【００６３】
図７（ｂ）は、梁３４ｘとブリッジ電極４５の各々のバネ定数の計算に使用したモデルの斜視図である。
【００６４】
このうち、梁３４ｘについては、長さX1＋X2を７００μm、幅wを３０μm、厚さt1を１５μm、材質をシリコンとした。また、梁３４ｘの各端部３４ｃ、３４ｄは固定端とした。
【００６５】
一方、ブリッジ電極４５については、長さBW1を８０μm、幅BP1を３０μm、厚さt2を１５μm、材質を金とした。そして、ブリッジ電極４５の一方の端部４５ｘは固定端、他方の端部４５ｙは自由端とした。
【００６６】
このようなモデルでバネ定数を計算したところ、梁３４ｘのバネ定数は１６０５．８N/mとなったのに対し、ブリッジ電極４５のバネ定数は３４N/mとなった。この結果から、ブリッジ電極４５のバネ定数は梁３４ｘのバネ定数に比べて十分小さいことが明らかとなった。
【００６７】
よって、図７（ａ）で説明したように梁３４ｘの動きはブリッジ電極４５によって阻害されず、梁３４を駆動するための駆動電圧Vはブリッジ電極４５がない場合と実質的に同一で、低い駆動電圧Vでブリッジ電極４５を駆動することができる。
【００６８】
以上説明した本実施形態に係る電子デバイス３０では、図４に示したように、導電パターン４０を流れるRF信号Sをブリッジ電極４５を介して外部に引き出すので、導電パターン４０の長さL1を短くできる。これにより、導電パターン４０の電気抵抗を低減し、導電パターン４０に起因したRF信号Sの損失を抑制できる。
【００６９】
また、梁３４ｘの第１の部分P1の幅W1を第２の部分P2の幅W2におけるよりも広くしたので、第１の部分P1の広い領域に圧電素子Qを形成することができ、圧電素子Qで発生する駆動力を強めることができる。
【００７０】
そして、第２の部分P2の幅W2を狭めてその剛性を第１の部分P1よりも弱めたため、梁３４ｘを上方に撓ますために圧電素子Qに印加する駆動電圧Vも低減することができる。
【００７１】
更に、図５に示したように、接地電位とされる第１の接地電極４６がコンタクト電極４７の横にあるので、コンタクト電極４７と第１の接地電極４６とがコプレーナ構造を形成する。よって、第１の接地電極４６とコンタクト電極４７との間隔等を調節することにより、RF信号Sが流れる線路のインピーダンスを簡単に調節することができ、外部のデバイスとのインピーダンス整合を図るのが容易となる。
【００７２】
同様に、第２の接地電極４８はブリッジ電極４５と協働してコプレーナ構造を形成するため、第２の接地電極４８とブリッジ電極４５との間隔を調節することで線路のインピーダンス調整が可能となる。
【００７３】
更に、コンタクト電極４７に設ける突起４７ａが一つのみなので、突起４７ａを複数設ける場合よりもコンタクト電極４７と導電パターン４０との間の粘着力が弱められ、コンタクト電極４７が導電パターン４０に張り付いたままとなるスティッキングを抑制できる。
【００７４】
次に、この電子デバイス３０の製造方法について説明する。
【００７５】
図８〜図２０は、本実施形態に係る電子デバイス３０の製造途中の断面図である。
【００７６】
なお、図８〜図２０において、上記で説明したのと同じ要素には上記と同じ符号を付し、以下ではその説明を省略する。また、図８〜図２０において、第１断面は図５のI−I線に沿う断面に相当し、第２断面は図５のII−II線に沿う断面に相当する。更に、第３断面は図５のIII−III線に沿う断面に相当する。
【００７７】
この電子デバイス３０は、MEMS技術を用いて以下のように製造される。
【００７８】
まず、図８に示すように、基材３１としてSOI基板を用意する。
【００７９】
その基材３１におけるシリコン基板３２の厚さは約５２５μmであり、酸化シリコン膜３３の厚さは約４μmである。また、シリコン膜３４の厚さは約１５μmである。
【００８０】
なお、シリコン膜３４は前述のブリッジ電極４５の下地となる。そのため、ブリッジ電極４５を流れるRF信号Sがシリコン膜３４に流れるのを防止するために、シリコン膜３４中の不純物を制御することによりシリコン膜３４の抵抗率をなるべく高く、例えば１０００Ωcm以上とするのが好ましい。
【００８１】
次に、図９に示す断面構造を得るまでの工程について説明する。
【００８２】
まず、シリコン膜３４の表面を熱酸化することにより、下地絶縁膜３５として熱酸化膜を約５００nm程度の厚さに形成する。なお、熱酸化はシリコン基板３２の裏面においても進行するので、当該裏面にも下地絶縁膜３５が形成される。
【００８３】
そして、その下地絶縁膜３５の上に、厚さが約５０nmのチタン膜と厚さが約２００nmのプラチナ膜をこの順にスパッタ法で形成し、これらの積層膜を第１の導電膜３６とする。なお、第１の導電膜３６におけるチタン膜は密着膜としての役割を担う。
【００８４】
次いで、第１の導電膜３６の上に、圧電膜３７としてゾルゲル法でPZT膜を形成する。そのゾルゲル法では、圧電膜３７の厚さが約１μmになるまで、PZT塗膜の形成とその焼成とを複数回繰り返す。なお、焼成時の基板温度は約４５０℃である。
【００８５】
更に、圧電膜３７の上に第２の導電膜３８としてスパッタ法でプラチナ膜を約２００nmの厚さに形成する。
【００８６】
その後に、基板温度を約６５０℃とする条件で圧電膜３７に対してRTA(Rapid Thermal Anneal)を行い、圧電膜３７中のPZTを結晶化させてその圧電特性を向上させる。
【００８７】
続いて、図１０に示すように、第２の導電膜３８をイオンミリングによりパターニングして上部電極３８ａを形成する。
【００８８】
更に、不図示のレジストパターンをマスクにしながらエッチング液として緩衝フッ酸溶液を用いて圧電膜３７をウエットエッチングすることにより、圧電膜３７をパターニングする。
【００８９】
そして、第１の導電膜３６をイオンミリングによりパターニングして下部電極３６ａを形成する。
【００９０】
ここまでの工程により、下部電極３６ａ、圧電膜３７、及び上部電極３８ａをこの順に形成してなる圧電素子Qが形成されたことになる。
【００９１】
その後に、エッチング液として緩衝フッ酸溶液を用いて、下地絶縁膜３５として形成した熱酸化膜をウエットエッチングにより除去する。これにより、下地絶縁膜３５は、圧電素子Qの下にのみ残されることになる。なお、このウエットエッチングにおいては不図示のレジストパターンによって圧電素子Qがマスクされ、ウエットエッチングを終了した後のそのレジストパターンは除去される。
【００９２】
図２１は、本工程を終了した後の平面図である。前述の図１０において、第１断面は図２１のI−I線に沿う断面に相当し、第２断面は図１０のII−II線に沿う断面に相当する。また、図１０の第３断面は図２１のIII−III線に沿う断面に相当する。
【００９３】
なお、図２１では下地絶縁膜３５を省略してある。これについては後述の図２２〜図２４でも同様である。
【００９４】
図２１に示すように、下部電極３６ａ、圧電膜３７、及び上部電極３８ａは、いずれも平面視で矩形状である。
【００９５】
次に、図１１に示すように、圧電素子Qから間隔をおいた部分のシリコン膜３４の上に、導電パターン４０と第１及び第２のグランドパターン４１、４２として、スパッタ法により厚さが約５０nmのチタン膜と厚さが約５００nmの金膜をこの順に形成する。
【００９６】
なお、これらチタン膜と金膜は、不図示のレジストパターンを用いたリフトオフ法により前述の導電パターン４０や第１及び第２のグランドパターン４１、４２の形状にパターニングされる。また、本工程で形成するチタン膜は密着膜としての役割を担う。
【００９７】
図２２は、本工程を終了した後の平面図である。前述の図１１において、第１断面は図２２のI−I線に沿う断面に相当し、第２断面は図１１のII−II線に沿う断面に相当する。また、図１１の第３断面は図２２のIII−III線に沿う断面に相当する。
【００９８】
図２２に示すように、導電パターン４０は平面視で長尺状に形成され、その導電パターン４０の両脇に第１のグランドパターン４１と第２のグランドパターン４２が形成される。
【００９９】
次いで、図１２に示すように、基材３１の上側全面にフォトレジストを塗布し、それを露光、現像して第１のレジストパターン３８を形成する。そして、この第１のレジストパターン３８をマスクにしてシリコン膜３４をドライエッチングし、シリコン膜３４に幅が約２μmのスリット３４ａを形成する。
【０１００】
そのドライエッチングとしては、エッチングの異方性が高いDeep-RIE(Deep Reactive Ion Etching)を採用するのが好ましい。Deep-RIEでは、エッチング雰囲気中にSF6とC4F8とを交互に供給することで、堆積物による側壁保護とエッチングとが交互に進行し、スリット３４ａの側壁を基材３１の上面に対して垂直にすることが可能となる。
【０１０１】
そして、このようにスリット３４ａを形成することで、シリコン膜３４の一部が梁３４ｘとして画定される。
【０１０２】
この後に、第１のレジストパターン３８は除去される。
【０１０３】
図２３は、本工程を終了した後の平面図である。前述の図１２において、第１断面は図２３のI−I線に沿う断面に相当し、第２断面は図１１のII−II線に沿う断面に相当する。また、図２３の第３断面は図１１のIII−III線に沿う断面に相当する。
【０１０４】
図２３に示すように、スリット３４ａは二つ形成され、各スリット３４ａの間に圧電素子Qと導電パターン４０が設けられる。
【０１０５】
続いて、図１３に示すように、基材３１の上側全面に犠牲絶縁膜４３として酸化シリコン膜をプラズマCVD法で約５μmの厚さに形成する。
【０１０６】
そして、フォトリソグラフィとエッチングにより、犠牲絶縁膜４３に第１及び第２の凹部４３ａ、４３ｂと第１〜第４の開口４３ｃ〜４３ｆの各々を互いに間隔をおいて形成する。
【０１０７】
このうち、第２の凹部４３ｂは第１の凹部４３ａよりも深く形成され、更に第１〜第４の開口４３ｃ〜４３ｆは第１及び第２の凹部４３ａ、４３ｂのいずれよりも深く形成される。
【０１０８】
このように深さの異なる凹部や開口を形成するには、フォトリソグラフィとエッチングとをそれぞれ複数回行えばよい。
【０１０９】
各凹部と開口の深さは特に限定されないが、本実施形態では第１の凹部４３ａの深さを約１．７μmとし、第２の凹部４３ｂの深さを約３．７μmとする。そして、第１〜第４の開口４３ｃ〜４３ｆの深さは、犠牲絶縁膜４３の厚さと同じ約５μmとする。
【０１１０】
次いで、図１４に示すように、犠牲絶縁膜４３の上面と、第１及び第２の凹部４３ａ、４３ｂの内面と、第１〜第４の開口４３ｃ〜４３ｆの内面とに、シード層３９として厚さが約５０nmのモリブデン膜と厚さが約５００nmの金膜をこの順にスパッタ法で形成する。
【０１１１】
次に、図１５に示す断面構造を得るまでの工程について説明する。
【０１１２】
まず、シード層３９の上にフォトレジストを塗布し、それを露光、現像することにより第２のレジストパターン５２を形成する。その第２のレジストパターン５２は、前述した第１の開口４３ｃと第４の開口４３ｆに重なる窓５２ａを備える。
【０１１３】
そして、シード層３９を給電層にしながら窓５２ａ内に金膜を約３μmの厚さに電解めっきにより成長させ、その金膜をコンタクト電極４５とする。
【０１１４】
なお、第３断面の点線円内に示すように、コンタクト電極４５が形成されない部分の第１の開口４３ｃと第４の開口４３ｆの側面には第２のレジストパターン５２が形成されるため、当該部分には金膜は成長しない。
【０１１５】
この後に、第２のレジストパターン５２は除去される。
【０１１６】
次に、図１６に示すように、シード層３９の上に再びフォトレジストを塗布し、それを露光、現像することにより第３のレジストパターン５３を形成する。
【０１１７】
そして、シード層３９を給電層にしながら、第３のレジストパターン５３で覆われていない部分のシード層３９上に金膜を電解めっきで成長させ、その金膜を第１の接地電極４６、コンタクト電極４７、及び第２の接地電極４８とする。
【０１１８】
第１断面に示すように、第１の接地電極４６は第１の凹部４３ａに形成され、その第１の凹部４３ａの深さを調節することにより第１の接地電極４６と上部電極３８ａとの間隔を調節し得る。
【０１１９】
一方、コンタクト電極４７には、第２の凹部４３ｂを反映した突起４７ａが形成される。
【０１２０】
また、第３断面に示すように、ブリッジ電極４５において第４の開口４３ｆの外側に形成されている部分は第３のレジストパターン５３で覆われているため、新たに形成した金膜によってその膜厚が増大することはなく、ブリッジ電極４５の可撓性は維持される。
【０１２１】
また、第４の開口４３ｆ内に形成されている部分のブリッジ電極４５は、新たに形成した金膜によって膜厚が増大してその強度が補強される。
【０１２２】
更に、第２断面に示すように、コンタクト電極４７のうち第２の開口４３ｄと第３の開口４３ｅに形成された部分は、ブリッジ状のコンタクト電極４７をシリコン膜３４に固定する第１のアンカー４７ｘ及び第２のアンカー４７ｙとなる。
【０１２３】
そのコンタクト電極４７の厚さは特に限定されないが、本実施形態では本工程で形成する金膜の厚さを約２０μmとすることで、スリット３４ａの上方でのコンタクト電極４７の厚さT1を約２０μmとする。
【０１２４】
なお、前述のように第３のレジストパターン５３で覆われているブリッジ電極４５の厚さT2は、スリット３４ａの上方で約３μm程度の厚さであり、前述のコンタクト電極４７の厚さT1よりも薄い。
【０１２５】
図２４は、本工程を終了した後の平面図である。前述の図１６において、第１断面は図２４のI−I線に沿う断面に相当し、第２断面は図１６のII−II線に沿う断面に相当する。また、図１６の第３断面は図２４のIII−III線に沿う断面に相当する。
【０１２６】
次に、図１７に示す断面構造を得るまでの工程について説明する。
【０１２７】
まず、ヨウ素とヨウ化カリウムとの混合溶液をエッチング液として使用しながら、犠牲絶縁膜４３の上面に露出しているシード層３９をウエットエッチングして除去する。
【０１２８】
次に、シリコン基板３２の裏面にフォトレジストを塗布し、それを露光、現像することにより第４のレジストパターン５４を形成する。
【０１２９】
そして、第４のレジストパターン５４をマスクにしながらDeep-RIEによりシリコン基板３２をドライエッチングし、シリコン基板３２の一部領域Rを除去する。そのドライエッチングで使用するエッチングガスは特に限定されない。本実施形態では、エッチング雰囲気中にエッチングガスとしてSF6とC4F8とを交互に供給する。
【０１３０】
なお、第４のレジストパターン５４を形成する前に、シリコン基板３２の裏面に残存する熱酸化膜をフッ酸溶液で予め除去することにより、その熱酸化膜が本工程のドライエッチングのマスクになるのを防止してもよい。
【０１３１】
続いて、図１８に示すように、第４のレジストパターン５４を引き続きマスクに使用しながら、エッチングガスとしてCF4ガスを使用するドライエッチングにより一部領域Rにおける酸化シリコン膜３３を除去し、一部領域Rにシリコン膜３４の裏面を露出させる。
【０１３２】
この後に、第４のレジストパターン５４は除去される。
【０１３３】
次に、図１９に示すように、フッ酸蒸気を用いるエッチングにより犠牲絶縁膜４３を除去する。
【０１３４】
これにより、梁３４ｘが酸化シリコン膜３３の拘束力から開放されて弾性変形可能となる。
【０１３５】
その後に、図２０に示すように、リン酸と酢酸と硝酸の混合溶液をエッチング液として使用しながら、コンタクト電極４７の下に残存するシード層３９のうちモリブデン膜のみをウエットエッチングして除去する。
【０１３６】
そのエッチングによりコンタクト電極４７の突起４７ａに低抵抗の金膜が露出するため、梁３４ｘが上方に弾性変形したときに導電パターン４０とコンタクト電極４７との接触抵抗を低減することができる。
【０１３７】
なお、本工程を終了した後の突起４７ａと導電パターン４０との間隔は、約０．３μm程度となる。
【０１３８】
以上により、本実施形態に係る電子デバイス３０の基本構造が完成する。この後は、電子デバイス３０の必要部分に外部接続端子２９（図４参照）としてはんだバンプを接合する工程に移るが、その詳細については省略する。
【０１３９】
次に、本実施形態に対する比較例について説明する。
【０１４０】
図２５は、比較例に係る電子デバイス８１の平面図である。なお、図２５において、本実施形態と同じ要素には本実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【０１４１】
図２５に示すように、この電子デバイス８１は、圧電素子Qによって梁３４ｘを撓ますタイプのMEMSスイッチであって、前述の導電パターン４０とコプレーナ構造を形成するグランドパターン４９を備える。
【０１４２】
但し、この電子デバイス８１は、図５に示したブリッジ電極４５、第１の接地電極４６、及び第２の接地電極４８がない点で本実施形態と相違する。
【０１４３】
このようにブリッジ電極４５がないため、導電パターン４０を流れるRF信号Sをスリット３４ａを跨いで外部に引き出すことができず、導電パターン４０の終端にパッド４０ａを設けて当該パッド４０ａからRF信号Sを取り出さなければならない。
【０１４４】
その結果、梁３４ｘの第２の部分P2の全長に渡って導電パターン４０が延在することとなるため、その導電パターン４０の長さL1が本実施形態におけるのよりも長くなり、導電パターン４０の電気抵抗が増加してRF信号Sに損失が発生してしまう。
【０１４５】
なお、導電パターン４０の膜厚を厚くしてその電気抵抗を低減することも考えられる。但し、膜厚を厚くすると、導電パターン４０の材料である金が原因で導電パターン４０に強い引張応力が生じるため、スイッチがオフの状態においても梁３４ｘが上方に沿ってしまい、突起４７ａと導電パターン４０との間隔を十分に維持することができない。
【０１４６】
また、導電パターン４０の電気抵抗を低減すべく導電パターン４０の線幅を広くすると、第２の部分P2の梁３４ｘの幅も広くしなければならないため、第２の部分P2の剛性が増加して梁３４ｘを撓ますのに要する駆動電圧が上昇してしまう。
【０１４７】
しかも、この電子デバイス８１においては、コンタクト電極４７の横に第１の接地電極４６（図５参照）がないので、コンタクト電極４７と第１の接地電極４６との間隔を調整してRF信号Sの信号経路のインピーダンスを調節することもできない。
【０１４８】
（第２実施形態）
本実施形態に係る電子デバイスは、以下に説明するように、第１実施形態と比較して駆動電圧を低減できるMEMSスイッチである。
【０１４９】
図２６は、本実施形態に係る電子デバイス６０の平面図である。なお、図２６において、第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【０１５０】
図２６に示すように、本実施形態では、第１実施形態の第１及び第２のグランドパターン４１、４２（図５参照）の形成部位にまで下部電極３６ａが延在しており、下部電極３６ａに第１及び第２のグランドパターン４１、４２としての機能を兼ねさせる。
【０１５１】
図２７は、この電子デバイス６０の動作について説明するための断面図であって、図２６のIV−IV線に沿う断面図に相当する。
【０１５２】
図２７に示すように、この電子デバイス６０をオン状態にするには上部電極３８ａに電圧値が約７Vの直流電源Eを接続すると共に、下部電極３６ａを接地電位とする。
【０１５３】
このようにすると、下部電極３６ａと上部電極３８ａとの間に第１の駆動電圧V1が印加されると共に、上部電極３８ａと第１の接地電極４６との間に第２の駆動電圧V2が印加される。
【０１５４】
このように二つの駆動電圧V1、V2を利用すると、第１の駆動電圧V1によって圧電素子Qを駆動できるだけでなく、第２の駆動電圧V2によって上部電極３８ａと第１の接地電極４６との間にも静電引力Fが働き、この静電引力Fによっても梁３４ｘが撓む。
【０１５５】
そのため、圧電素子Qに印加する第１の駆動電圧V1を弱めても梁３４ｘが十分に撓み、第１実施形態と比較してスイッチングに要する駆動電圧を低減することが可能となる。
【０１５６】
なお、図２６の例では、単一の直流電源Eを使用しているため第１の駆動電圧V1と第２の駆動電圧V2の値は同じになるが、本実施形態はこれに限定されない。例えば、複数の直流電源Eにより下部電極３６ａ、上部電極３８ａ、及び第１の接地電極４６に個別に電圧を印加して、第１の駆動電圧V1と第２の駆動電圧V2とを異なる値としてもよい。
【０１５７】
更に、前述のように駆動電圧を弱めるのではなく、直流電源Eの電圧値を第１実施形態の駆動電圧Vと同じ１０V程度としてもよい。このようにすると、静電引力Fと圧電素子Qの駆動力の双方が突起４７ａに作用して、当該突起４７ａが導電パターン４０に強く押圧される。そのため、長期間の使用によって突起４７ａの表面に有機物等の皮膜が形成されていても、スイッチをオン状態にすることでその皮膜が破られ、皮膜によるオン抵抗の上昇を防止して電子デバイス６０の長寿命化を実現できる。
【０１５８】
（第３実施形態）
本実施形態では、第１実施形態よりも小型化が可能な電子デバイスについて説明する。
【０１５９】
図２８は、本実施形態に係る電子デバイス６５の平面図である。なお、図２８において、第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【０１６０】
この電子デバイス６５は、MEMSスイッチであって、梁３４ｘの他方の端部３４ｄに、第２の部分P2の幅W2よりも幅Wnが狭い狭窄部Pnを備える。
【０１６１】
このように幅Wnが狭い狭窄部Pnの剛性は第２の部分P2のそれよりも小さくなる。そのため、第２の部分P2と狭窄部Pnとを合わせた長さL2を短縮しても、圧電素子Qの駆動力で第２の部分P2を上方に容易に弾性変形することができ、デバイスの小型化を実現することが可能となる。
【０１６２】
（第４実施形態）
本実施形態に係る電子デバイスは、以下に説明するように、長寿命化が可能なMEMSスイッチである。
【０１６３】
図２９は、本実施形態に係る電子デバイス６８の平面図である。なお、図２９において第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【０１６４】
この電子デバイス６８においては、第２の部分P2よりも他方の端部３４ｄ寄りの梁３４ｘに、第２の部分P2の幅W2よりも広い幅W3を有する第３の部分P3を形成し、この第３の部分P3にも圧電素子Qを設ける。
【０１６５】
その第３の部分P3における梁３４ｘの形状は、第１の部分P1における梁３４ｘの形状に類似しており、その幅W3を第２の部分P2の幅W2よりも広くしたことで第３の部分P3の広い領域に圧電素子Qを形成し、その圧電素子Qの駆動力を高めることができる。
【０１６６】
また、導電パターン４０は平面視で略正方形に形成され、その上方にブリッジ電極４５とコンタクト電極４７とが配される。本実施形態では、RF信号Sの信号経路に沿ってこれらのブリッジ電極４５とコンタクト電極４７とを一列に配する。
【０１６７】
図３０は、図２９のV−V線に沿う断面図である。
【０１６８】
第１実施形態ではシリコン膜３４にコンタクト電極４７を固定する第１のアンカー４７ｘと第２のアンカー４７ｙ（図１６参照）を形成したが、本実施形態では第１のアンカー４７ｘのみを形成し、コンタクト電極４７の突起４７ａ寄りの端部は自由端とする。
【０１６９】
以上説明した電子デバイス６８においては、図２９に示したように二つの圧電素子Qを形成するので、圧電素子Qが一つのみの場合と比較してコンタクト電極４７の突起４７ａが導電パターン４０に強く押圧される。第２実施形態で説明したように、そのような押圧力の上昇は、長期間の電子デバイスの使用が原因のオン抵抗の上昇を抑制するため、電子デバイスの長寿命化を図ることが可能となる。
【０１７０】
（第５実施形態）
第１〜第４実施形態では、圧電素子Qによって梁３４ｘを駆動する電子デバイスについて説明した。
【０１７１】
これに対し、本実施形態では、静電引力によって梁３４ｘを駆動する電子デバイスについて説明する。
【０１７２】
図３１は、本実施形態に係る電子デバイス７０の平面図である。なお、図７０において、第１〜第４実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【０１７３】
この電子デバイス７０は、MEMSスイッチであって、第１の部分P1における梁３４ｘの上面に第１の駆動電極７１を有すると共に、その第１の駆動電極７１の上方に第２の駆動電極７２を備える。
【０１７４】
更に、その第１の駆動電極７１の上面には外部接続端子２９としてはんだバンプが接合され、第１の接地電極４６にはその外部接続端子２９が露出する開口４６ａが形成される。
【０１７５】
次に、この電子デバイス７０のスイッチング動作について説明する。
【０１７６】
図３２は、電子デバイス７０のスイッチング動作について説明するための断面図であって、図３１のVI−VI線に沿った断面図に相当する。
【０１７７】
実使用下においては、第１の駆動電極７１と第２の駆動電極７２との間に直流電源Eを接続してこれらの電極間に約１０Ｖ程度の駆動電圧Vを印加し、これらの電極間に静電引力Fを生じさせる。これにより、梁３４ｘが上方に撓み、コンタクト電極４７の突起４７ａに導電パターン４０が当接して電子デバイス７０がオン状態となる。なお、オフ状態にするには駆動電圧Vの印加を停止すればよい。
【０１７８】
以上説明した本実施形態によれば、図３１に示したように、第１実施形態の圧電素子Qを形成しないため、圧電素子Qの形成工程が不要となり、電子デバイス７０の低コスト化を実現できる。
【０１７９】
更に、第１実施形態と同様に、導電パターン４０の途中でブリッジ電極４５を介してRF信号Sを外部に引き出すため、導電パターン４０の長さL3を短くしてRF信号Sの損失を抑制できる。
【０１８０】
そして、第１の接地電極４６や第２の接地電極４８が、ブリッジ電極４５やコンタクト電極４７と共にコプレーナ構造を形成するので、第１実施形態と同様にRF信号Sが流れる線路のインピーダンスを簡単に調節することができる。
【０１８１】
次に、この電子デバイス７０の製造方法にいて説明する。
【０１８２】
図３３〜図３７は、本実施形態に係る電子デバイス７０の製造途中の断面図である。
【０１８３】
なお、図３３〜図３７において、第１〜第４実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【０１８４】
また、図３３〜図３７において、第１断面は図３１のVI−VI線に沿う断面に相当し、第２断面は図３１のVII−VII線に沿う断面に相当する。更に、第３断面は図３１のVIII−VIII線に沿う断面に相当する。
【０１８５】
この電子デバイス７０は、MEMS技術を用いて以下のように製造される。
【０１８６】
まず、図３３に示すようにSOI基板３１を用意する。そして、そのSOI基板３１のシリコン膜３４の上にスパッタ法でチタン膜と金膜をこの順に形成した後、これらの膜をリフトオフ法でパターニングすることで、導電パターン４０、第１及び第２のグランドパターン４１、４２、及び第１の駆動電極７１を形成する。
【０１８７】
なお、前述のチタン膜と金膜の厚さは特に限定されないが、本実施形態ではチタン膜を約５０nmに形成し、金膜を約５００nmの厚さに形成する。
【０１８８】
図３８は、本工程を終了した後の平面図である。前述の図３３において、第１断面は図３８のVI−VI線に沿う断面に相当し、第２断面は図３８のVII−VII線に沿う断面に相当する。また、図３３の第３断面は図３８のVIII−VIII線に沿う断面に相当する。
【０１８９】
次に、図３４に示すように、ドライエッチングによりシリコン基板３４に幅が約２μmのスリット３４ａを形成し、そのスリット３４ａによりシリコン膜３４の一部を梁３４ｘとして画定する。
【０１９０】
そのスリット３４ａの形成方法は、図１２を参照して第１実施形態で説明したのと同じなのでここでは省略する。
【０１９１】
図３９は、本工程を終了した後の平面図である。前述の図３４において、第１断面は図３９のVI−VI線に沿う断面に相当し、第２断面は図３９のVII−VII線に沿う断面に相当する。また、図３４の第３断面は図３９のVIII−VIII線に沿う断面に相当する。
【０１９２】
図３９に示すように、スリット３４ａによってその輪郭の一部が画定された梁３４ｘは第１の部分P1と第２の部分P2とを有しており、このうちの第２の部分P2に収まるように前述の導電パターン４０が形成される。
【０１９３】
そして、第１の駆動電極７１はその一部が第１の部分P1に形成される。
【０１９４】
また、第１実施形態と同様に、第１の部分P1は、その幅W1が第２の部分P2の幅W2よりも広く形成される。
【０１９５】
次に、図３５に示すように、第１実施形態の図１３〜図１５の工程に従い、基材３１の上に犠牲絶縁膜４３とブリッジ電極４５とを形成する。第１実施形態で説明したように、そのブリッジ電極４５は、シード層３９を給電層とする電解金めっきにより形成される。
【０１９６】
次いで、図３６に示すように、シード層３９上に第３のレジストパターン５３を形成する。
【０１９７】
そして、シード層３９を給電層にしながら、第３のレジストパターン５３で覆われていない部分のシード層３９上に電解めっきで金膜を成長させ、その金膜を第１の接地電極４６、コンタクト電極４７、第２の接地電極４８、及び第２の駆動電極７２とする。
【０１９８】
その金膜の厚さは特に限定されないが、本実施形態では約２０μmの厚さに金膜を形成する。また、このように形成された第１の接地電極４６には、第３のレジストパターン５３がめっきのマスクとなって開口４６ａが形成される。
【０１９９】
この後は、第１実施形態で説明した図１７〜図１９の工程を行うことにより、図３７に示すように、上下に弾性変形可能な梁３４ｘを形成する。
【０２００】
図４０は、本工程を終了した後の平面図である。前述の図３７において、第１断面は図４０のVI−VI線に沿う断面に相当し、第２断面は図４０のVII−VII線に沿う断面に相当する。また、図３７の第３断面は図４０のVIII−VIII線に沿う断面に相当する。
【０２０１】
以上により、本実施形態に係る電子デバイス７０の基本構造が完成する。
【０２０２】
この後は、開口４６ａから露出する第２の駆動電極７２の上面等に外部接続端子２９（図３１参照）としてはんだバンプを接合する工程が行われるが、その詳細については省略する。
【０２０３】
次に、本実施形態に対する比較例について説明する。
【０２０４】
図４１は、比較例に係る電子デバイス８２の平面図である。なお、図４１において、本実施形態と同じ要素には本実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【０２０５】
図４１に示すように、この電子デバイス８２は、第１の駆動電極７１と第２の駆動電極７２との間に生じる静電引力で梁３４ｘを撓ませるタイプのMEMSスイッチであって、前述の導電パターン４０とコプレーナ構造を形成するグランドパターン４９を備える。
【０２０６】
但し、この電子デバイス８２は、図３１に示したブリッジ電極４５、第１の接地電極４６、及び第２の接地電極４８がない点で本実施形態と相違する。
【０２０７】
ブリッジ電極４５がないため、この電子デバイス８２では、導電パターン４０を流れるRF信号Sをスリット３４ａを跨いで外部に引き出せず、導電パターン４０の終端にパッド４０ａを設けて当該パッド４０ａからRF信号Sを取り出さなければならない。
【０２０８】
よって、梁３４ｘの第２の部分P2の全長に渡って導電パターン４０が延在することとなるため、その導電パターン４０の長さL3が本実施形態におけるのよりも長くなり、導電パターン４０の電気抵抗が増加してRF信号Sに損失が発生してしまう。
【０２０９】
（第６実施形態）
第１〜第５実施形態では、ブリッジ電極４５を設けることで導電パターン４０の長さを短くし、RF信号の損失を防止した。
【０２１０】
本実施形態では、そのようなブリッジ電極４５が不要な電子デバイスについて説明する。
【０２１１】
図４２は、第６実施形態に係る電子デバイス９０の平面図である。なお、図４２において、第１〜第５実施形態で説明したのと同じ要素にはこれらにおけるのと同じ符号を付し、以下ではその説明を省略する。
【０２１２】
この電子デバイス９０は、第１実施形態と同様に圧電素子Qの駆動力によって梁３４ｘが撓むMEMSスイッチであるが、第１実施形態とは異なりブリッジ電極４５（図５参照）がない。
【０２１３】
図４３は、図４２のIX−IX線に沿う断面図である。
【０２１４】
図４３に示すように、本実施形態では、第２の部分P2における梁３４ｘの厚さを第１の部分P1におけるよりも薄くすることにより、第２の部分P2の剛性を第１の部分P2のそれよりも低くする。
【０２１５】
このように剛性を低くすると、梁３４ｘの可撓性を維持するのに要する第２の部分P2の長さX2を第１の部分P1の長さX1よりも短くできる。その結果、第２の部分P2に形成される導電パターン４０の長さを第１実施形態におけるよりも短くできるため、ブリッジ電極４５（図５参照）でRF信号Sを引き出さなくても、導電パターン４０の電気抵抗が原因でRF信号Sに損失が生じるのを抑制できる。
【０２１６】
第２の部分P2における梁３４ｘの薄厚化の方法は特に限定されない。
【０２１７】
図４４は薄厚化の一例を示す断面図である。
【０２１８】
この方法では、第１実施形態の図８の工程の前に、基材３１の表面に第４のレジストパターン９５を形成する。そして、第４のレジストパターン９５をマスクにしながら、エッチングガスとしてSF6ガスを使用するRIEによりシリコン膜３４をハーフエッチングし、第２の部分P2に相当する部分のシリコン膜３４の厚さを１０μm程度にまで薄くする。
【０２１９】
この後は、第１実施形態で説明した図９〜図２０の工程を行うことで、図４３に示した電子デバイス９０の基本構造を完成させる。
【０２２０】
なお、上記では圧電素子Qによって梁３４ｘを撓ますタイプの電子デバイス９０について説明したが、本実施形態はこれに限定されない。
【０２２１】
図４５は、静電引力によって梁３４ｘを撓ますタイプの電子デバイス９７の平面図であり、図４６は図４５のX−X線に沿う断面図である。なお、図４５及び図４６において、第１〜第５実施形態で説明したのと同じ要素にはこれらにおけるのと同じ符号を付し、以下ではその説明を省略する。
【０２２２】
この電子デバイス９７は、第５実施形態と同様に、第１の駆動電極７１と第２の駆動電極７２との間に生じる静電引力によって梁３４ｘが撓んでスイッチがオン状態となる。
【０２２３】
図４６に示すように、電子デバイス９７においても、第２の部分P2における梁３４ｘを第１の部分P1よりも薄くすることで、第２の部分P2の長さX2を第１の部分P1の長さX1よりも短くできる。これにより、前述の電子デバイス９０（図４３参照）と同様に、ブリッジ電極４５を不要としつつ、導電パターン４０の電気抵抗が原因でRF信号Sに損失が生じるのを抑制できる。
【０２２４】
以上説明した各実施形態に関し、更に以下の付記を開示する。
【０２２５】
（付記１） 基材と、
前記基材に形成されたスリットにより輪郭の一部が画定されて上方に弾性変形可能な梁と、
前記梁の上面に設けられた導体パターンと、
前記導体パターンの上方に設けられ、該導体パターンと当接するコンタクト電極と、
前記導体パターンと、前記輪郭の外側における前記基材とを繋ぐ弾性変形可能なブリッジ電極と、
を有することを特徴とする電子デバイス。
【０２２６】
（付記２） 前記輪郭の外側の前記基材に形成されたグランドパターンと、
前記グランドパターンから前記梁の上方に延在する接地電極とを更に有することを特徴とする付記１に記載の電子デバイス。
【０２２７】
（付記３） 前記グランドパターンが複数設けられ、各々の該グランドパターン同士が前記接地電極によって接続されたことを特徴とする付記２に記載の電子デバイス。
【０２２８】
（付記４） 前記梁は、一方の端部と他方の端部が前記基材に固定され、かつ、前記一方の端部寄りの第１の部分と前記他方の端部寄りの第２の部分とを備え、
前記第１の部分の幅が前記第２の部分の幅よりも広いことを特徴とする付記２に記載の電子デバイス。
【０２２９】
（付記５） 前記導体パターンは、前記第２の部分における前記梁に収まる大きさに設けられたことを特徴とする付記４に記載の電子デバイス。
【０２３０】
（付記６） 前記他方の端部に、前記第２の部分よりも幅が狭い狭窄部を設けたことを特徴とする付記５に記載の電子デバイス。
【０２３１】
（付記７） 前記梁の前記第１の部分に、下部電極、圧電膜、及び上部電極をこの順に形成してなる圧電素子が設けられたことを特徴とする付記４に記載の電子デバイス。
【０２３２】
（付記８） 前記下部電極は、前記グランドパターンを兼ねることを特徴とする付記７に記載の電子デバイス。
【０２３３】
（付記９） 前記第２の部分よりも前記他方の端部寄りの前記梁に、前記第２の部分よりも幅が広い第３の部分が設けられ、
前記第３の部分にも前記圧電素子が設けられたことを特徴とする付記７又は付記８に記載の電子デバイス。
【０２３４】
（付記１０） 前記上部電極の上方に前記接地電極が位置すると共に、
前記下部電極と前記上部電極との間に第１の駆動電圧が印加され、
前記上部電極と前記接地電極との間に第２の駆動電圧が印加されることを特徴とする付記７乃至付記９のいずれか１項に記載の電子デバイス。
【０２３５】
（付記１１） 前記梁の前記第１の部分の上面に設けられた第１の駆動電極と、
前記第１の駆動電極の上方に設けられ、該第１の駆動電極との間に駆動電圧が印加される第２の駆動電極とを更に有することを特徴とする付記２に記載の電子デバイス。
【０２３６】
（付記１２） 前記ブリッジ電極の延在方向は、該ブリッジ電極の下の前記スリットの延在方向と直交することを特徴とする付記１乃至付記１１のいずれか１項に記載の電子デバイス。
【０２３７】
（付記１３） 前記導体パターンの延在方向は、前記ブリッジ電極の前記延在方向と直交することを特徴とする付記１２に記載の電子デバイス。
【０２３８】
（付記１４） 前記スリットの上方における前記ブリッジ電極の厚さは、前記スリットの上方における前記コンタクト電極の厚さよりも薄いことを特徴とする付記１乃至付記１３のいずれか１項に記載の電子デバイス。
【０２３９】
（付記１５） 前記基材は、シリコン基板の上に酸化シリコン膜とシリコン膜が順に形成されたSOI(Silicon On Insulator)基板であって、
前記梁は前記シリコン膜の一部であり、該梁の下の前記シリコン基板と前記酸化シリコン膜とが除去されたことを特徴とする付記１乃至付記１４のいずれか１項に記載の電子デバイス。
【０２４０】
（付記１６） 前記コンタクト電極は、前記導電パターンに当接する単一の突起を有することを特徴とする付記１乃至付記１５のいずれか１項に記載の電子デバイス。
【０２４１】
（付記１７） 基材と、
一方の端部と他方の端部の各々が前記基材に固定されて上方に弾性変形可能であり、前記一方の端部寄りの第１の部分と前記他方の端部寄りの第２の部分とを備えた梁と、
前記梁の前記第２の部分の上面に設けられた導体パターンと、
前記導体パターンの上方に設けられ、該導体パターンと当接するコンタクト電極とを有し、
前記梁の前記第２の部分の厚さが前記第１の部分よりも薄く、かつ、前記第２の部分の長さが前記第１の部分の長さよりも短いことを特徴とする電子デバイス。
【０２４２】
（付記１８） 前記梁の前記第１の部分に、下部電極、圧電膜、及び上部電極をこの順に形成してなる圧電素子が設けられたことを特徴とする付記１７に記載の電子デバイス。
【０２４３】
（付記１９） 基材にスリットを形成することにより、上方に弾性変形可能な梁の輪郭の一部を前記スリットで画定する工程と、
前記梁の上面に導電パターンを形成する工程と、
前記導体パターンの上方に、該導体パターンと当接するコンタクト電極を形成する工程と、
前記導体パターンと、前記輪郭の外側における前記基材とを繋ぐ弾性変形可能なブリッジ電極を形成する工程と、
を有することを特徴とする電子デバイスの製造方法。
【０２４４】
（付記２０） 前記ブリッジ電極を形成する工程は、
前記導電パターンを形成した後に、前記基材の上に犠牲絶縁膜を形成する工程と、
前記導電パターンの上の前記犠牲絶縁膜に第１の開口を形成する工程と、
前記第１の開口から間隔をおいた部分の前記犠牲絶縁膜に第２の開口を形成する工程と、
前記第１の開口内、前記第２の開口内、及び前記第１の開口と前記第２の開口との間の前記犠牲絶縁膜の上面に前記ブリッジ電極を形成する工程と、
前記第２の開口内の前記ブリッジ電極の膜厚を増大させる工程と、
前記犠牲絶縁膜を除去する工程とを有することを特徴とする付記１９に記載の電子デバイスの製造方法。
【符号の説明】
【０２４５】
１、１０、３０、６０、７０、８１、８２、９０…電子デバイス、２、１１…基板、３…グランドパターン、５、６…第１及び第２の信号線、７…可動電極、８…接点部、１２、１３…第１及び第２の信号線、１５…下部電極、１６…圧電膜、１７…上部電極、１８…金属膜、１９…可動部、１９ａ…端部、２９…外部接続端子、３１…基材、３２…シリコン基板、３３…酸化シリコン膜、３４…シリコン膜、３４ａ…スリット、３４ｃ、３４ｄ…端部、３４ｘ…梁、３５…下地絶縁膜、３６…第１の導電膜、３６ａ…下部電極、３７…圧電膜、３８…第２の導電膜、３８ａ…上部電極、３９…シード層、４０…導電パターン、４１…第１のグランドパターン、４２…第２のグランドパターン、４３…犠牲絶縁膜、４３ａ、４３ｂ…第１及び第２の凹部、４３ｃ〜４３ｆ…第１〜第４の開口、４５…ブリッジ電極、４６…第１の接地電極、４６ｘ、４６ｙ…端部、４７…コンタクト電極、４７ａ…突起、４８…第２の接地電極、４８ｘ、４８ｙ…端部、４９…グランドパターン、５２…第２のレジストパターン、５２ａ…窓、５３…第３のレジストパターン、５４…第４のレジストパターン、７１…第１の駆動電極、７２…第２の駆動電極。
【特許請求の範囲】
【請求項１】
基材と、
前記基材に形成されたスリットにより輪郭の一部が画定されて上方に弾性変形可能な梁と、
前記梁の上面に設けられた導体パターンと、
前記導体パターンの上方に設けられ、該導体パターンと当接するコンタクト電極と、
前記導体パターンと、前記輪郭の外側における前記基材とを繋ぐ弾性変形可能なブリッジ電極と、
を有することを特徴とする電子デバイス。
【請求項２】
前記輪郭の外側の前記基材に形成されたグランドパターンと、
前記グランドパターンから前記梁の上方に延在する接地電極とを更に有することを特徴とする請求項１に記載の電子デバイス。
【請求項３】
前記グランドパターンが複数設けられ、各々の該グランドパターン同士が前記接地電極によって接続されたことを特徴とする請求項２に記載の電子デバイス。
【請求項４】
前記梁は、一方の端部と他方の端部が前記基材に固定され、かつ、前記一方の端部寄りの第１の部分と前記他方の端部寄りの第２の部分とを備え、
前記第１の部分の幅が前記第２の部分の幅よりも広いことを特徴とする請求項２に記載の電子デバイス。
【請求項５】
前記導体パターンは、前記第２の部分における前記梁に収まる大きさに設けられたことを特徴とする請求項４に記載の電子デバイス。
【請求項６】
前記他方の端部に、前記第２の部分よりも幅が狭い狭窄部を設けたことを特徴とする請求項５に記載の電子デバイス。
【請求項７】
前記梁の前記第１の部分に、下部電極、圧電膜、及び上部電極をこの順に形成してなる圧電素子が設けられたことを特徴とする請求項４に記載の電子デバイス。
【請求項８】
前記梁の前記第１の部分の上面に設けられた第１の駆動電極と、
前記第１の駆動電極の上方に設けられ、該第１の駆動電極との間に駆動電圧が印加される第２の駆動電極とを更に有することを特徴とする請求項２に記載の電子デバイス。
【請求項９】
基材と、
一方の端部と他方の端部の各々が前記基材に固定されて上方に弾性変形可能であり、前記一方の端部寄りの第１の部分と前記他方の端部寄りの第２の部分とを備えた梁と、
前記梁の前記第２の部分の上面に設けられた導体パターンと、
前記導体パターンの上方に設けられ、該導体パターンと当接するコンタクト電極とを有し、
前記梁の前記第２の部分の厚さが前記第１の部分よりも薄く、かつ、前記第２の部分の長さが前記第１の部分の長さよりも短いことを特徴とする電子デバイス。
【請求項１０】
基材にスリットを形成することにより、上方に弾性変形可能な梁の輪郭の一部を前記スリットで画定する工程と、
前記梁の上面に導電パターンを形成する工程と、
前記導体パターンの上方に、該導体パターンと当接するコンタクト電極を形成する工程と、
前記導体パターンと、前記輪郭の外側における前記基材とを繋ぐ弾性変形可能なブリッジ電極を形成する工程と、
を有することを特徴とする電子デバイスの製造方法。
【請求項１】
基材と、
前記基材に形成されたスリットにより輪郭の一部が画定されて上方に弾性変形可能な梁と、
前記梁の上面に設けられた導体パターンと、
前記導体パターンの上方に設けられ、該導体パターンと当接するコンタクト電極と、
前記導体パターンと、前記輪郭の外側における前記基材とを繋ぐ弾性変形可能なブリッジ電極と、
を有することを特徴とする電子デバイス。
【請求項２】
前記輪郭の外側の前記基材に形成されたグランドパターンと、
前記グランドパターンから前記梁の上方に延在する接地電極とを更に有することを特徴とする請求項１に記載の電子デバイス。
【請求項３】
前記グランドパターンが複数設けられ、各々の該グランドパターン同士が前記接地電極によって接続されたことを特徴とする請求項２に記載の電子デバイス。
【請求項４】
前記梁は、一方の端部と他方の端部が前記基材に固定され、かつ、前記一方の端部寄りの第１の部分と前記他方の端部寄りの第２の部分とを備え、
前記第１の部分の幅が前記第２の部分の幅よりも広いことを特徴とする請求項２に記載の電子デバイス。
【請求項５】
前記導体パターンは、前記第２の部分における前記梁に収まる大きさに設けられたことを特徴とする請求項４に記載の電子デバイス。
【請求項６】
前記他方の端部に、前記第２の部分よりも幅が狭い狭窄部を設けたことを特徴とする請求項５に記載の電子デバイス。
【請求項７】
前記梁の前記第１の部分に、下部電極、圧電膜、及び上部電極をこの順に形成してなる圧電素子が設けられたことを特徴とする請求項４に記載の電子デバイス。
【請求項８】
前記梁の前記第１の部分の上面に設けられた第１の駆動電極と、
前記第１の駆動電極の上方に設けられ、該第１の駆動電極との間に駆動電圧が印加される第２の駆動電極とを更に有することを特徴とする請求項２に記載の電子デバイス。
【請求項９】
基材と、
一方の端部と他方の端部の各々が前記基材に固定されて上方に弾性変形可能であり、前記一方の端部寄りの第１の部分と前記他方の端部寄りの第２の部分とを備えた梁と、
前記梁の前記第２の部分の上面に設けられた導体パターンと、
前記導体パターンの上方に設けられ、該導体パターンと当接するコンタクト電極とを有し、
前記梁の前記第２の部分の厚さが前記第１の部分よりも薄く、かつ、前記第２の部分の長さが前記第１の部分の長さよりも短いことを特徴とする電子デバイス。
【請求項１０】
基材にスリットを形成することにより、上方に弾性変形可能な梁の輪郭の一部を前記スリットで画定する工程と、
前記梁の上面に導電パターンを形成する工程と、
前記導体パターンの上方に、該導体パターンと当接するコンタクト電極を形成する工程と、
前記導体パターンと、前記輪郭の外側における前記基材とを繋ぐ弾性変形可能なブリッジ電極を形成する工程と、
を有することを特徴とする電子デバイスの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【公開番号】特開２０１３−１１４９００（Ｐ２０１３−１１４９００Ａ）
【公開日】平成２５年６月１０日（２０１３．６．１０）
【国際特許分類】
【出願番号】特願２０１１−２５９９６８（Ｐ２０１１−２５９９６８）
【出願日】平成２３年１１月２９日（２０１１．１１．２９）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２３年度、独立行政法人新エネルギー・産業技術総合開発機構、「立体構造新機能集積回路（ドリームチップ）技術開発／多機能高密度三次元集積化技術」委託研究、産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【公開日】平成２５年６月１０日（２０１３．６．１０）
【国際特許分類】
【出願日】平成２３年１１月２９日（２０１１．１１．２９）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２３年度、独立行政法人新エネルギー・産業技術総合開発機構、「立体構造新機能集積回路（ドリームチップ）技術開発／多機能高密度三次元集積化技術」委託研究、産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（０００００５２２３）富士通株式会社 (25,993)
[ Back to top ]