電子デバイス及び出力方法
【課題】高精度なタイムスタンプを得ること。
【解決手段】実施形態の電子デバイスは、閾値決定部、複数のコンパレータ回路、時間デジタル変換回路、ローパスフィルタ部、アナログデジタル変換回路及びエネルギー算出部を備える。閾値決定部は、複数の閾値を動的に決定する。各コンパレータ回路は、対応する閾値とアナログ入力信号とを比較する。時間デジタル変換回路は、アナログ入力信号が複数の閾値の中の閾値と合致した時、又は、アナログ入力信号が該閾値を超えた時に時間値を出力することで複数の時間値を出力する。ローパスフィルタ部は、可調節であり、アナログ入力信号をフィルタリングする。アナログデジタル変換回路は、フィルタリングされたアナログ入力信号をアナログデジタル変換してデジタル信号を生成する。エネルギー算出部は、トリガ信号の受信に応答してデジタル信号のエネルギーを算出する。
【解決手段】実施形態の電子デバイスは、閾値決定部、複数のコンパレータ回路、時間デジタル変換回路、ローパスフィルタ部、アナログデジタル変換回路及びエネルギー算出部を備える。閾値決定部は、複数の閾値を動的に決定する。各コンパレータ回路は、対応する閾値とアナログ入力信号とを比較する。時間デジタル変換回路は、アナログ入力信号が複数の閾値の中の閾値と合致した時、又は、アナログ入力信号が該閾値を超えた時に時間値を出力することで複数の時間値を出力する。ローパスフィルタ部は、可調節であり、アナログ入力信号をフィルタリングする。アナログデジタル変換回路は、フィルタリングされたアナログ入力信号をアナログデジタル変換してデジタル信号を生成する。エネルギー算出部は、トリガ信号の受信に応答してデジタル信号のエネルギーを算出する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電子デバイス及び出力方法に関する。
【背景技術】
【０００２】
ＰＥＴ（Positron Emission Tomography）イメージング、すなわち、ポジトロン断層法では、注射や、吸入、摂取によって、患者に放射性医薬品が投与される。投与後、かかる薬品は、当該薬品の物理的性質及び生体分子的性質により、人体内の特定の部位に集積する。薬品の実際の空間分布、蓄積点若しくは蓄積領域の強度、及び、投与から捕獲、そして最終的な排出に至るプロセスの動態は、全て、臨床的に重要な意味を持つ。このプロセスの間に、放射性医薬品に付着させた１つのポジトロン放出体は、半減期、分岐比等といった同位体の物理的性質に従って複数のポジトロン（positron、陽電子）を放出する。各ポジトロンは、被検体の電子と相互に作用して対消滅し、５１１ｋｅＶにおいて、略１８０度離れて進行する２つのガンマ線を生成する。そして、それら２つのガンマ線は、ＰＥＴ検出器のシンチレーション結晶（scintillation crystal）においてシンチレーションイベント（scintillation event）を誘発し、これにより、ＰＥＴ検出器は、ガンマ線を検出する。これら２つのガンマ線を検出し、これら２つのガンマ線を検出した位置を結ぶ線、すなわち、「同時計数線（Line Of Response：ＬＯＲ）」を引くことよって、対消滅が起こった元々の位置として可能性の高い位置が判定される。このプロセスは、相互作用が起こっている可能性のある線を１本識別するだけのことであるが、それらの線を数多く蓄積することで、断層を再構成するプロセスを用いることにより、実用的な精度で、対消滅が起こった元々の位置の分布が推定される。数百ピコ秒以内の正確なタイミングが利用可能であれば、２つのシンチレーションイベントの位置検出の他に、上記の線（同時計数線）に沿って存在する可能性の高い対消滅イベント（annihilation event）の位置に関してより多くの情報を加えるために、飛行時間（Time Of Flight：ＴＯＦ）の算出が行なわれる。スキャナに内在するタイミング分解能の限界によって、この線に沿った位置判定の精度が決まる。シンチレーションイベントの元々の位置を判定する際の限界によって、スキャナの最終的空間分解能が決まる。同位体の特定の特性（例えば、ポジトロンのエネルギー）が要因となって、（ポジトロンの飛程及び２つのガンマ線の共直線性を介して）、特定の放射性医薬品に対する空間分解能が決まる。
【０００３】
上記のプロセスは、多数の対消滅イベントに対して反復される。所望のイメージング作業を行うための裏づけとなるのに対消滅イベントがどれだけ必要になるのかを判定するには、あらゆる事例を解析しなければならないが、全身検査としての「典型的な長さ１００ｃｍのＦＤＧ（フルオロデオキシグルコース：fluoro-deoxyglucose）の研究」では、従来から、約１億の計数、又は、イベントを蓄積する必要があるとされている。これだけの計数を蓄積するのに要する時間は、薬品の注入量、並びにスキャナの感度及び計数能力によって決まる。
【０００４】
ＰＥＴイメージングは、高速かつ高輝度のシンチレーション結晶によってガンマ線が光に変換されて、前述のシンチレーションイベントが発生することに依存している。ＴＯＦ−ＰＥＴは、更に、サブナノ秒のタイミング分解能を必要としており、数百ピコ秒の分解能も想定されている。シンチレーションを発する結晶、光電子増倍管（Photomultiplier Tube：ＰＭＴ）、及び電子装置から成る２つのチャネルを同調し調節することはかなり複雑であり、結晶のアレイ及びセンサのアレイが大規模化すると、この複雑性は着実に増大する。
【０００５】
近年のＰＥＴシステムは、５００〜６００ｐｓのタイミング分解能に対応している。このレベルでは、コンポーネントの小さなタイミングの変動ですら重要であり、これの計算式では、走行時間（transit time）は、最も重要な変数である。走行時間は、フォトン（photon）がＰＭＴの光電陰極に当たる瞬間から、対応する電流パルスがＰＭＴの陽極で測定される瞬間までの時間の平均時間である。この量がＰＭＴによってまちまちであるため、各信号は、異なる時間に解析回路機構に到達する。
【０００６】
多くの場合、検出系統の正確な走行時間の必要性は、センサへの最短光路及び最長光路に対する結晶位置相互間の、内因性又は固有の軌道差によって相殺（offset）される。これは、理論的に見積もるには複雑であるが、測定が示唆するところでは、２５〜４０ｐｓが、光路に関連する本来的なタイミング変動である。したがって、検出器の全チャネルの走行時間を均衡させるには、２５〜４０ｐｓの精度が適度な目標である。更に、精度が高まれば有用ではあるが、システム性能には、無視できるほどではないにしろ、僅かな影響しかない。
【０００７】
個別のエレメントに制約があるため、ＰＭＴ出力信号の到達時間を高精度で判定することは、従来から困難なことである。更に、現在のＡＤＣ（analog-to-digital converter）サンプルレート技術では少数のサンプルしかＰＭＴ出力信号の立ち上がり（leading edge）に存在しない。ＰＭＴ出力信号の到達時間は、ガンマ線の検出時間（検出時刻）に対応する。従って、ガンマ線の検出時刻等のタイムスタンプの決定精度は、低くなってしまっていた。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−４２０２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明が解決しようとする課題は、高精度なタイムスタンプを得ることができる電子デバイス及び出力方法を提供することである。
【課題を解決するための手段】
【００１０】
実施形態の電子デバイスは、閾値決定部と、複数のコンパレータ回路と、少なくとも１つの時間デジタル変換回路と、ローパスフィルタ部と、アナログデジタル変換回路と、エネルギー算出部とを備える。閾値決定部は、複数の閾値を動的に決定する。複数のコンパレータ回路は、各コンパレータ回路が前記複数の閾値の中で対応する閾値とアナログ入力信号とを比較する。少なくとも１つの時間デジタル変換回路は、前記複数のコンパレータ回路それぞれに接続され、前記アナログ入力信号が前記複数の閾値の中の１つの閾値と合致した時、又は、前記アナログ入力信号が該閾値を超えた時に時間値を出力することで複数の時間値を出力する。ローパスフィルタ部は、可調節であり、前記アナログ入力信号をフィルタリングする。アナログデジタル変換回路は、前記ローパスフィルタ部に接続され、前記ローパスフィルタ部によりフィルタリングされたアナログ入力信号をアナログデジタル変換して、デジタル信号を生成する。エネルギー算出部は、トリガ信号の受信に応答して、前記デジタル信号のエネルギーを算出する。
【図面の簡単な説明】
【００１１】
【図１】図１は、本実施形態に係るシステムの一例を示す図である。
【図２】図２は、本実施形態とは別の実施形態に係るシステムの一例を示す図である。
【図３】図３は、本実施形態のコンパレータの部分に焦点を合わせた図である。
【図４】図４は、均一に離間された信号上の閾値を示す図である。
【図５】図５は、不均一に離間された信号上の閾値を示す図である。
【図６】図６は、本実施形態の時間デジタル変換の部分に焦点を合わせた図である。
【図７】図７は、本実施形態のアナログデジタル変換の部分に焦点を合わせた図である。
【図８】図８は、本実施形態のトリガ検出部の部分に焦点を合わせた図である。
【図９】図９は、本実施形態に係る出力方法の諸ステップを例示するフローチャートである。
【図１０】図１０は、本実施形態に係るコンピュータシステムを示す図である。
【発明を実施するための形態】
【００１２】
実施形態の一態様では、半導体デバイス等の電子デバイスについて説明される。その半導体デバイスは、複数の閾値を動的に決定する閾値決定部と、複数のコンパレータ回路は、各コンパレータ回路が上記複数の閾値の中で対応する閾値とアナログ入力信号とを比較する複数のコンパレータ回路と、上記複数のコンパレータ回路それぞれに接続され、上記アナログ入力信号が上記複数の閾値の中の１つの閾値と合致した時、又は、上記アナログ入力信号が該閾値を超えた時に時間値を出力することで複数の時間値を出力する少なくとも１つの時間デジタル変換回路とが含まれる。更に、その半導体デバイスは、可調節であり、上記アナログ入力信号をフィルタリングする可調節なローパスフィルタ部と、上記ローパスフィルタ部によりフィルタリングされたアナログ入力信号をアナログデジタル変換して、デジタル信号を生成するアナログデジタル変換回路と、トリガ信号の受信に応答して、上記デジタル信号のエネルギーを算出するエネルギー算出部と、を備える。
【００１３】
実施形態の他の一態様では、上記複数の時間値を受信し、当該受信した複数の時間値に対する出力用の処理を行なう精密なタイムスタンプ部について説明される。上記の処理は、重み付け処理により前記複数の時間値を組み合わせる処理、及び、各時間値が独立的に再構成可能となるように上記複数の時間値をグループ化する処理のいずれかを含む。
【００１４】
実施形態の他の一態様では、上記少なくとも１つの時間デジタル変換回路により出力される上記複数の時間値を解析することで、イベントを検出するトリガ検出部について説明される。
【００１５】
実施形態の他の一態様では、上記トリガ検出部が、更に、上記イベントが検出された時に外部装置にトリガ信号を出力することが説明される。
【００１６】
実施形態の他の一態様では、上記トリガ検出部が、更に、外部装置により上記イベントが検出された時に、当該外部装置から送信されるトリガ信号を受信することが説明される。
【００１７】
実施形態の他の一態様では、上記閾値決定部が、更に、上記複数の閾値を動的に決定することが説明される。
【００１８】
実施形態の他の一態様では、上記閾値決定部が、更に、均一に離間されるように上記複数の閾値を動的に決定することが説明される。
【００１９】
実施形態の他の一態様では、上記閾値決定部が、更に、不均一に離間されるように前記複数の閾値を動的に決定することが説明される。
【００２０】
実施形態の他の一態様では、上記閾値決定部が、更に、パルスの立ち上がり付近で相互に接近するように上記複数の閾値を動的に決定することが説明される。
【００２１】
更に、実施形態の他の一態様では、アナログ入力信号の時間値及びエネルギーを出力するための出力方法について説明される。かかる出力方法は、複数の閾値を動的に決定するステップと、複数のコンパレータ回路を用いて、前記複数の閾値の中で対応する閾値とアナログ入力信号とを比較するステップと、上記複数のコンパレータ回路それぞれに接続された少なくとも１つの時間デジタル変換回路を用いて、上記アナログ入力信号が上記複数の閾値の中の１つの閾値と合致した時、又は、上記アナログ入力信号が該閾値を超えた時に時間値を出力することで複数の時間値を出力するステップとを含む。更に、かかる出力方法は、上記アナログ入力信号をフィルタリングするステップと、アナログデジタル変換回路を用いて、上記フィルタリングされたアナログ入力信号をアナログデジタル変換して、デジタル信号を生成するステップと、トリガ信号の受信に応答して、上記デジタル信号のエネルギーを算出するステップとを含む。
【００２２】
更に、実施形態の他の一態様の電子デバイスについて説明される。かかる電子デバイスは、複数の閾値を動的に決定する閾値決定部と、各コンパレータ回路が上記複数の閾値の中で対応する閾値とアナログ入力信号とを比較する複数のコンパレータ回路と、上記複数のコンパレータ回路の中で対応するコンパレータ回路に接続される複数の回路であって、各回路が、上記アナログ入力信号が前記複数の閾値の中の１つの閾値と合致した時、又は、上記アナログ入力信号が該閾値を超えた時に時間値を出力することで複数の時間値を出力する複数の時間デジタル変換回路とを備える。更に、かかる電子デバイスは、上記アナログ入力信号をフィルタリングする可調節なローパスフィルタ部と、上記ローパスフィルタ部に接続され、上記ローパスフィルタ部によりフィルタリングされたアナログ入力信号をアナログデジタル変換して、デジタル信号を生成するアナログデジタル変換回路と、トリガ信号の受信に応答して、上記デジタル信号のエネルギーを算出するエネルギー算出部とを備える。
【００２３】
以下、添付図面を参照して、電子デバイス及び出力方法の実施形態を詳細に説明する。なお、以下では、出力方法を行なう電子デバイスのシステムがＰＥＴ装置に搭載される場合を実施形態として説明する。
【００２４】
なお、添付図面では、同様の参照番号（符号）が同一、又は、対応するパーツを示している。特に、図１では、複数の時間デジタル（Time-to-Digital：ＴＤＣ）回路が、半導体デバイス１（例えばシリコンデバイス）上に集積化された装置が例示されている。
【００２５】
そのシリコンデバイスは、放射線検出器（例えば、ＰＭＴ及びシンチレータアレイを備えたＰＥＴ検出器）と連係して動作するものであり、到達時間（タイミング）及び相互作用の強度（エネルギー）を提供するように設計されている。これらの値は、フォトセンサから出力される電気的パルスを処理することによって導出される。フォトセンサから出力される電気的パルスは、通常は、高速に立ち上がるエッジ（edge）と、シンチレータ光の減衰特性により、遅く立ち下がるテール（tail）とを有する。到達時間（相互作用の時間）の情報は、主に、高速に立ち上がるエッジに含まれている。照射強度（エネルギー）の情報は、パルス全体に含まれている。
【００２６】
到達時間を正確に推定するためには、パルスのリーディングエッジ（leading edge）を高速でサンプリングしなければならない。すなわち、本実施形態では、電気的パルスの重要な情報（タイミング及びエネルギー）は、限られた数ではあるが高い時間精度でパルスのリーディングエッジをサンプリングすることで取得し、パルスの残り部分をパルスの静止まで遥かに低いサンプリングレートでサンプリングすることで取得する。この方法によってパルスの重要情報（タイミング及びエネルギー）が確保されており、パルス全体を一律のレートで高速に標本化することは不要である。
【００２７】
図１は、本実施形態に係るシステムの一例を示す図である。図１は、本実施形態に係る電子デバイスとしての半導体デバイス１のシステム構成例であり、放射線検出器からのアナログ入力信号である電気的パルスＰＭＴ―ＩＮを取り込むようになされた半導体デバイス１を示している。放射線検出器（ＰＭＴ）から出力される各電気的パルスＰＭＴ―ＩＮは、複数のコンパレータ回路（comparator circuit）である複数のコンパレータ２ａ〜２ｈにより受信される。各コンパレータ２は、閾値信号（Ｔｈｒｅｓｈｏｌｄ１〜８）にも接続されている。各閾値信号（Ｔｈｒｅｓｈｏｌｄ１〜８）は、ＰＭＴ―ＩＮで取り込む電気的パルスの振幅範囲のうちの特定の部分を狙えるような形で、個別に決定されている。各コンパレータ２の出力は、時間デジタル変換器であるＴＤＣ回路３ａ〜３ｈに接続されている。時間デジタル変換器であるＴＤＣ回路３ａ〜３ｈは、システムクロック６を基準とする時間であって、電気的パルスが該当の閾値と交差した時間をエンコードしたデジタル出力を生成する。飛行時間ＰＥＴ（ＴＯＦ−ＰＥＴ）システムに対し、ＴＤＣは、典型的には、１５〜２５ｐｓの精度のタイムスタンプを生成する。従って、ＴＤＣ回路３ａ〜３ｈは、ＡＤＣ回路（analog-to-digital conversion circuit）に内在する内部閾値コンパレータ信号（例えば、フラッシュＡＤＣのコンパレータ出力部又はサブレンジングＡＤＣの初段）に接続される。それらのコンパレータ信号に対してＴＤＣ回路３ａ〜３ｈを複数付設することによって、信号のリーディングエッジのサンプルを遥かに多く入手することができる。加えて、使用する閾値は、不均一に離間させることができ、それによって、信号振幅範囲の特定の領域を狙うことが可能になり、高時間分解能を達成することができる。信号のサンプルレートは、高速で固定的である必要はないため、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）半導体プロセスを使って実現することができ、その結果、デジタル化されたデータを解析するデジタル性能は、大幅に高まる。換言すると、本実施形態は、一律的な高速サンプリングレートを有するＡＤＣコアは不要であるため、高コストの半導体デバイス（ＢｉＣＭＯＳ：Bipolar Complementary Metal Oxide Semiconductor）のみならず、低コストのＣＭＯＳ半導体デバイスを使うことでも実現することができる。エッジデコード回路（edge decode circuit）４ａ〜４ｈは、エッジデコーディングの機能を果たすデコーダである。図１では、エッジデコード回路４ａ〜４ｈを、デコーダ４ａ〜４ｈとして示しており、以下では、エッジデコード回路４ａ〜４ｈを、デコーダ４ａ〜４ｈと記載する場合もある。特に、デコーダ４ａ〜４ｈは、ＴＤＣからのエッジパターンを、よりコンパクトな形にまとめる（デコードする）。更に、デコーダ４ａ〜４ｈは、信号振幅が該当の閾値をローからハイに交差したのか、それともハイからローに交差したのかも判定する。
【００２８】
コンパレータの部分（コンパレータ２ａ〜２ｈを含む）、時間デジタル変換の部分（ＴＤＣ回路３ａ〜３ｈ、エッジデコード回路４ａ〜４ｈ、及び精密タイムスタンプ部７を含む）、アナログデジタル変換の部分（ローパスフィルタ１１、中間速度ＡＤＣ１０及びエネルギー算出部９を含む）、及びトリガ検出の部分（トリガ検出部８を含む）の詳細な説明は、後述する。
【００２９】
図２は、本実施形態とは別の実施形態に係るシステムの一例を示す図である。図２は、図１に例示したＴＤＣ回路３ａ〜３ｈ及びエッジデコード回路４ａ〜４ｈの代わりに、ＴＤＣ回路５ａ〜５ｈが配置された半導体デバイス１の一実施形態を例示している。ＴＤＣ回路５ａ〜５ｈは、複数の異なる種類の時間デジタル変換回路の中のいずれかとすることができる。ＴＤＣ回路５ａ〜５ｈは、デュアルスロープ／ランプＴＤＣ（Dual slope/ramp TDC）、マルチスロープ／ランプＴＤＣ（Multi slope/ramp TDC）、タップ付き遅延線ＴＤＣ(Tapped delay line TDC)、又は、確率ＴＤＣ（Stochastic TDC）、等とすることができる。しかし、ＴＤＣ回路５ａ〜５ｈは、タップ付き遅延線で設計したものが、最も好適であろう。加えて、ＴＤＣ回路５ａ〜５ｈは、精密タイムスタンプ部７によって使用されることになるデジタル信号を出力するコーダ又はデコーダを中に含んでいる。
【００３０】
図３は、本実施形態のコンパレータの部分に焦点を合わせた図である。図３は、本実施形態におけるコンパレータの部分を例示している。コンパレータの部分は、コンパレータ２ａ〜２ｈと、複数の閾値（Ｔｈｒｅｓｈｏｌｄ１〜８）を各コンパレータに入力する閾値決定部１２とを備えている。複数の閾値（Ｔｈｒｅｓｈｏｌｄ１〜８）は、調節できるように、又は、設定できるように構成することができる。複数の閾値は、閾値決定部１２によって調節することができる。加えて、複数の閾値は、閾値決定部１２への外部からの入力に基づいて調節することができる。この閾値決定部１２は、信号の一定部分に焦点を合わせることができるような形、又は、閾値をいかに設定すべきかを決定する所定のアルゴリズムに基づいて調節できるような形で、閾値をプログラムする。例えば、デバイスに予めプログラムされたモデル及び相互関係に基づいて、閾値を設定することができる。加えて、信号の計数レート、信号の立ち上がり時間、又は信号の最大振幅に基づいて、閾値を動的に調節することができる。すなわち、閾値決定部１２は、複数の閾値を動的に決定する。また、複数のコンパレータ回路であるコンパレータ２ａ〜２ｈそれぞれは、複数の閾値の中で対応する閾値とアナログ入力信号とを比較する。例えば、コンパレータ２ａは、Ｔｈｒｅｓｈｏｌｄ１とアナログ入力信号とを比較する。また、例えば、コンパレータ２ｂは、Ｔｈｒｅｓｈｏｌｄ２とアナログ入力信号とを比較する。
【００３１】
本実施形態では、コンパレータ２ａ〜２ｈは、フラッシュＡＤＣのコンパレータ出力部、又は、サブレンジングＡＤＣの初段である。ＬＶＤＳ（Low Voltage Differential Signaling）レシーバ、又は、より一般的な差動信号用レシーバ等のコンパレータも、コンパレータ２ａ〜２ｈとして使用することが可能であろう。図４は、均一に離間された信号上の閾値を示す図である。また、図５は、不均一に離間された信号上の閾値を示す図である。
【００３２】
図４に示すように、複数の閾値（Ｔｈｒｅｓｈｏｌｄ１〜８）は、閾値決定部１２により、例えば、均一に離間した方式で動的に決定され、ＰＭＴ―ＩＮで受信した信号（アナログ入力信号）に適用される。又は、図５に示すように、複数の閾値（Ｔｈｒｅｓｈｏｌｄ１〜８）は、閾値決定部１２により、例えば、不均一に離間した方式で動的に決定され、ＰＭＴ―ＩＮで受信した信号に適用される。複数の閾値を配置することで、特定の態様で信号から情報を入手することが可能になる。例えば、信号の立ち上がりのまさに頂部の情報が重要である場合、図５に示す複数の閾値（Ｔｈｒｅｓｈｏｌｄ１〜８）のように、この頂部の点の付近に密集するような形で、複数の閾値を設定することができる。
【００３３】
正であれ、負であれ、コンパレータ（コンパレータ２ａ〜２ｈ）によってなされた判定は、図６に例示する時間デジタル変換の部分で検出される。図６は、本実施形態の時間デジタル変換の部分に焦点を合わせた図である。なお、図６では、図２に例示したＴＤＣ回路５ａ〜５ｈを、複数のコンパレータそれぞれに接続されるＴＤＣ回路として示している。具体的には、ＴＤＣ回路５ａ〜５ｈは、コンパレータ２ａ〜２ｈが出力する信号と、システムクロック６が出力するクロック信号とを利用して、精密タイムスタンプ部７にタイミング値を出力する。例えば、ＴＤＣ回路５ａ〜５ｈの各々は、コンパレータ２ａ〜２ｈが出力するパルスを検出する。信号が該当の閾値と交差すると、この交差に対応するタイミング値（timing value）が、精密タイムスタンプ部７に伝送される。すなわち、複数のＴＤＣ回路（５ａ〜５ｈ）それぞれは、アナログ入力信号が複数の閾値の中の１つの閾値と合致した時、又は、アナログ入力信号が該閾値を超えた時に、タイミング値を精密タイムスタンプ部７に出力する。これにより、精密タイムスタンプ部７は、複数のタイミング値を受信する。次いで、精密タイムスタンプ部７は、ＴＤＣ（ＴＤＣ回路５ａ〜５ｈ）から受信した複数の実測タイミング値に重み付け処理を行なうことによって、複数の実測タイミング値を組み合わせて、精密タイムスタンプを計算する（図１、図２及び図６に示す「ｈｔｉ［Ｋ］」を参照）。上記の重み付け処理は、例えば、ＦＩＲ（Finite Impulse Response）タイプのデジタル処理である。或いは、精密タイムスタンプ部７は、次段への送出に備えて、ＴＤＣからのそれらタイミング値をまとめる処理、すなわち、各タイミング値が独立的に再構成可能となるように複数のタイミング値をグループ化する処理を行なうことができる。
【００３４】
なお、上記では、コンパレータの回路数と同数のＴＤＣ回路が設置される場合について説明した。しかし、本実施形態は、コンパレータの回路数より少ない数のＴＤＣ回路が設置される場合であっても良い。例えば、本実施形態は、ＴＤＣ回路５ａ〜５ｈに代えて、コンパレータ２ａ〜２ｈを結合できる単一のマルチヒット型ＴＤＣを配置することが可能である。更に、複数のＴＤＣ回路５ａ〜５ｈが使用されるのか、それとも単一のマルチヒット型ＴＤＣが使用されるのかにかかわらず、ＴＤＣの精度は、種々の検出器速度（例えば、異なるシンチレータを使った検出器は、信号の立ち上がり時間が異なっている）に適応するように調節することができる。例えば、デュアルスロープＴＤＣの容量値を変えることによって、又は、タップ付き遅延線ＴＤＣにおいて遅延部を組み合わせることによって、ＴＤＣの精度を調節することができる。
【００３５】
また、本実施形態は、ＴＤＣ回路５ａ〜５ｈの出力をトリガ検出部８に伝送して、有効トリガ条件が満足されたかどうかを、トリガ検出部８が検出することができる。トリガ検出部８は、更に、有効トリガ条件が満足されると信号（トリガ信号）を伝送して、精密タイムスタンプ部７が精密タイムスタンプを出力できるようにすることもできる。加えて、トリガ検出部８の結果（トリガ信号）は、エネルギー算出部９に伝送される。トリガ信号の伝送によってエネルギー算出部９が始動する。すなわち、トリガ検出部８は、上述した１つ又は複数のＴＤＣ回路により出力される複数のタイミング値を解析して、有効トリガ条件が満足される場合、イベント（例えば、対消滅イベントにより生じるガンマ線検出イベントとしてのシンチレーションイベント）が起こったことを検出する。そして、トリガ検出部８は、イベントが検出された時に外部装置（精密タイムスタンプ部７やエネルギー算出部９）にトリガ信号を出力する。なお、トリガ信号により始動する処理の詳細は、後述する。エネルギー算出部９は、アナログデジタル変換の部分に含まれる。
【００３６】
図７は、本実施形態のアナログデジタル変換の部分に焦点を合わせた図である。図７は、アナログデジタル変換の部分を例示しており、本実施形態に係るアナログデジタル変換を行なう部分は、ローパスフィルタ１１と、中間速度ＡＤＣ１０と、エネルギー算出部９とを備えている。
【００３７】
トリガ検出部８からのメッセージ（トリガ信号）に応答してエネルギー算出が実施されるが、そのメッセージは、トリガ検出部８での局所的なトリガ検出によって開始させてもよい。或いは、近傍のチップ又はデバイスからの要求によって、そのトリガを開始させてもよい。かかる場合、トリガ検出部８は、外部装置によりイベントが検出された時に、当該外部装置から送信されるトリガ信号を受信して、トリガ信号を出力する。
【００３８】
複数のコンパレータと複数のＴＤＣとを組み合わせることで、リーディングエッジに対する高速サンプリングレートが効果的に実現できる。本実施形態において、コンパレータ２ａ〜２ｈに与えられる閾値それぞれは、リーディングエッジの中で、最も重要なタイミング情報を含んでいる部分を捕捉するようにプログラムされている。従って、本実施形態では、十分な数のコンパレータに接続されたＴＤＣ回路を用い、更に、各コンパレータに与える各閾値の間隔を、例えば不均等にすることで、リーディングエッジを精度良く検出できる。その結果、本実施形態では、高精度なタイムスタンプを得ることができる。また、相互作用のエネルギーを取得するために、中間速度ＡＤＣ１０等の中程度のサンプリングレートのＡＤＣを使って波形全体を捕獲することができる。或いは、そのＡＤＣに代えて、高速ＡＤＣを使用することができる。但し、本実施形態のシステムの１つの利点は、高速ＡＤＣに代えて中間的な部類のＡＤＣを使用できることである。低速の検出器が使用される時は、エネルギーを節約するようにＡＤＣコアの速度を調節することができる。例えば、ＢＧＯシンチレータ系検出器等の低速検出器は、ＬＹＳＯシンチレータ系検出器よりも遥かに低い速度でサンプリングすればよい。従って、エネルギー情報は、デジタル式にサンプルを処理することによって算出される。
【００３９】
アナログデジタル変換の部分では、入力信号（アナログ入力信号）は、図７に示すローパスフィルタ１１によって取り込まれる。このローパスフィルタ１１は、信号を出力する放射線／光検出器の性質に適応するために、かつ、異なる計数レート（対消滅イベント数）における性能を最適化するためにも、調節可能なコーナー周波数を有している。すなわち、ローパスフィルタ１１は、アナログ入力信号を可調節にフィルタリングする。次いで、フィルタリング後の信号は、信号全体についてアナログデジタル変換を実施する中間速度ＡＤＣ１０により受信される。ローパスフィルタ１１に接続される中間速度ＡＤＣ１０は、ローパスフィルタ１１によりフィルタリングされたアナログ入力信号をアナログデジタル変換して、デジタル信号を生成する。中間速度ＡＤＣ１０のデジタル出力は、エネルギー算出部９により受信される。エネルギー算出部９は、トリガ信号の受信に応答して、デジタル信号のエネルギーを算出する。エネルギー算出部９は、機能設定可能なデジタル処理部を利用して、光検出器（ＰＭＴ）から出力される電気的パルスであって、上記のデジタル信号に含まれている電気的パルスのエネルギーを算出する（図１、図２及び図７に示す「ｈＥ［Ｋ］）を参照）。エネルギー算出部９は、エネルギーを推定するのに使用される計数レート依存性カーネル（count-rate-dependent kernel）を有する。例えば、計数レート依存性カーネルは、計数レートに基づいて、エネルギー算出で使用される特定の関数やパラメータを決定することができる。従って、エネルギーを算出するのに使用される重み付け関数やパラメータ（例えば、ＦＩＲ系フィルタ等）は、計数レート依存性である。
【００４０】
図８は、本実施形態のトリガ検出部の部分に焦点を合わせた図である。図８は、半導体デバイス１のトリガ検出の部分を例示している。本実施形態に係るトリガ検出を行なう部分は、トリガ検出部８が含まれている。トリガ検出部８は、外部トリガ検出デバイスからのトリガ入力を取り込む。或いは、トリガ検出部８で計算されたトリガ情報を外部トリガ検出デバイスに出力することができる。トリガ検出部８は、ＴＤＣ回路５ａ〜５ｈから取り込んだ情報に基づいて、局所的にトリガを検出する。例えば、コンパレータ２ａ〜２ｈによって実施される比較において１つ又は複数の閾値との合致が起こると、トリガ検出部８は、信号レベルに基づいて、イベントが起こったという判断を下す。次いで、この情報は、トリガ信号として、エネルギー算出部９及びトリガ出力部に出力される（図１、図２及び図８に示す「ｈｔｒ［Ｋ］」を参照）。トリガ検出部８は更に、局所的に計算されたトリガ信号を、トリガ条件が満足されたときに、近傍のデバイス及びチップにも送出する。
【００４１】
加えて、トリガ検出部８は、精密タイムスタンプ部７と交信して、ＴＤＣ回路５ａ〜５ｈから取り込んだ信号がトリガ検出部８において実際にトリガを作動させていることを検証する。ノイズ及び他の要因に対処するために、トリガ検出部８は、精密タイムスタンプ部７の重み付け値を使って、トリガが実際に起こっていることを検証することができる。
【００４２】
別の実施形態では、トリガ検出部は、トリガを検出したことに応答して、省電力モードにある精密タイムスタンプ部７及びエネルギー算出部９を復帰させることができる。
【００４３】
図９は、本実施形態に係る出力方法の諸ステップを例示するフローチャートである。図９に示すステップＳ１において、ＰＭＴからＰＭＴ―ＩＮを介して入力信号（アナログ入力信号）が取り込まれる。
【００４４】
ステップＳ２において、入力信号は分岐され、複数の閾値に対して比較される。すなわちステップＳ２では、複数のコンパレータを使って、入力信号を複数の閾値と比較する。それらの閾値は、同一値であってもよければ、同一値と不同値との組み合わせであってもよく、より典型的には、全て異なる値であってもよい。入力信号がコンパレータの閾値と交差することに応答して、そのコンパレータがパルスを出力し、対応するＴＤＣがこのパルスを受信する。
【００４５】
ステップＳ３において、閾値との合致が起こったことに応答して、ＴＤＣは、時間情報を求める。その時間情報は、ステップＳ４において、トリガ検出部８に出力される。このトリガ検出部８は、ステップＳ４において、その時間情報を使ってトリガ条件が満足されたかどうかを判定する。或いは、トリガ検出部８は、近傍のデバイスからトリガを開始させる情報を取り込む。
【００４６】
この時間情報は、同時進行的に精密タイムスタンプ部７に出力される。この精密タイムスタンプ部７は、ステップＳ５において、重み付けアルゴリズムをそれらの値に適用して複合値を取り込むか、又はそれらの値が独立して維持されるように全ての値を一緒にまとめることによって、時間情報をフォーマットする。引き続いて、ステップＳ５において、そのフォーマット後の時間情報（精密タイムスタンプ）が出力される。
【００４７】
ステップＳ６において、トリガ条件が満足されたことに応答して、トリガ情報（トリガ信号）が出力される。精密タイムスタンプ部７は、トリガ信号を受信した場合に、ガンマ線の検出時間（時刻）である精密タイムスタンプを出力する。
【００４８】
ステップＳ７において、トリガ条件が満足されたことに応答して、ＡＤＣから入手された情報を使って、信号（アナログ入力信号）のエネルギーが計算される。ＡＤＣプロセスは、図９のステップＳ１Ａ〜Ｓ３Ａに例示されている。ステップＳ１Ａにおいて、ＰＭＴから入力信号が取り込まれる。次いで、ステップＳ２Ａにおいて、入力信号はフィルタリングされる。フィルタリング後の信号はＡＤＣに取り込まれ、ステップＳ３Ａにおいて、そのフィルタリング後の信号をアナログデジタル変換する。次いで、そのＡＤＣデータ（デジタル信号）は、信号のエネルギーを計算するのに使用される。加えて、トリガ検出部８は、エネルギー計算を中止するように、エネルギー算出部９にメッセージを送出することができる。したがって、エネルギー算出部９は、トリガ検出部８から受け取った情報に基づいて、目標とするイベント（ガンマ線検出イベント）のエネルギーを計算することができる。
【００４９】
従来、ＴＯＦ−ＰＥＴにおいて、ガンマ線検出に検出時刻（タイムスタンプ）を付与する方法は、次の２つが知られていた。第１の従来方法は、検出器が出力したパルスを、ディスクリミネータに入力し、ディスクリミネータの出力をＴＤＣに入力する方法である。しかし、第１の従来方法では、例えば、ディスクリミネータやＴＤＣの回路数が１つであるために、急峻な立ち上がりに含まれる検出時刻の情報（タイムスタンプ）を精度良く決定できなかった。また、第２の従来方法は、高速のＡＤＣを用いて、パルス波形をデジタル化し、解析する方法である。しかし、第２の従来方法では、高サンプルレートのために、例えば、高コストとなるＢｉＣＭＯＳが必要となる。
【００５０】
これに対して、本実施形態に係る出力方法では、それぞれがＴＤＣ回路に接続された複数のコンパレータを用いて、動的に決定される複数の閾値を越えたタイミングを検出する。これにより、本実施形態では、ガンマ線検出に対する正確なタイムスタンプを取得することができる。すなわち、この方法では、複数の閾値を等間隔に設定する必要なく、タイムスタンプの精度向上を狙った最適な設定が可能である。また、この方法では、高速のＡＤＣを用いて等間隔でサンプルする従来の方法と異なり、急峻な立ち上がりにおいては高サンプルレートを、テールの部分に関しては低サンプルレートを自動的に実現することができる。すなわち、本実施形態に係る出力方法を実行する電子デバイスは、通常のＣＭＯＳ技術により実現することができる。なお、上記では、８つの閾値それぞれに対応する８つのコンパレータを用いてリーディングエッジ部分のサンプリングが行なわれる場合を一例として説明した。しかし、本実施形態で決定される閾値の数やコンパレータの回路数は、例えば、１００等、要求されるタイムスタンプの精度に応じて任意に変更可能である。
【００５１】
本実施形態に係る出力方法により出力された精密タイムスタンプとエネルギーとを用いて、例えば、ＴＯＦ−ＰＥＴ装置は、同時計数線とともに飛行時間差を求めて、高精度なＰＥＴ画像データを再構成することができる。また、例えば、非ＴＯＦ−ＰＥＴ装置においても、本実施形態に係る出力方法により出力された精密タイムスタンプとエネルギーとを用いて、高精度なＰＥＴ画像データを再構成することができる。なお、本実施形態に係る出力方法を実行する電子デバイスは、放射線検出器からの出力信号を対象とする場合に限定されるものではない。本実施形態に係る出力方法を実行する電子デバイスは、一般的なアナログのパルスを測定する際のタイムスタンプ（及びパルスのエネルギー）を出力する装置に適用される場合であっても良い。
【００５２】
ここで、少なくともローパスフィルタ、トリガ検出部、エネルギー算出部、及び精密タイムスタンプ部は、何らかの形態のデジタル論理回路を使って構築することができる。当業者であれば気付くように、デジタル論理回路は、個別論理ゲート、特定用途向け集積回路（Application Specific Integrated Circuit：ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（Field Programmable Gate Array：ＦＰＧＡ）、又は、他のコンプレックスプログラマブルロジックデバイス（Complex Programmable Logic Device：ＣＰＬＤ）として構築することができる。ＦＰＧＡ又はＣＰＬＤの実施態様は、ＶＨＤＬ（VHSIC Hardware Description Language）、Ｖｅｒｉｌｏｇ、又は、他の任意のハードウェア記述言語でコード化することができる。そして、そのコードは、そのＦＰＧＡ若しくはＣＰＬＤ内部に直接搭載されている電子メモリ又は独立した電子メモリとしての電子メモリに格納することができる。更に、その電子メモリは、ＲＯＭ、ＥＰＲＯＭ（ｅｌｅｃｔｒｉｃａｌｌｙ ｐｒｏｇｒａｍｍａｂｌｅ ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（ｅｌｅｃｔｒｉｃａｌｌｙ ｅｒａｓａｂｌｅ ｐｒｏｇｒａｍｍａｂｌｅ ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）、又はフラッシュメモリ(flash memory)といった不揮発性とすることができる。電子メモリは更に、スタティックＲＡＭ又はダイナミックＲＡＭといった揮発性とすることも可能であり、ＦＰＧＡ又はＣＰＬＤと電子メモリとの間の対話のみならず電子メモリを管理するのに、マイクロコントローラ又はマイクロプロセッサ等のプロセッサを設けることができる。
【００５３】
或いは、デジタル論理回路は、前述の非一時的電子メモリ及び／又はハードディスクドライブ、ＣＤ、ＤＶＤ、フラッシュドライブ、若しくは他の任意の公知の記憶媒体のうちのいずれかに格納されているプログラムであって、本実施形態に記載の機能を実施する一組のコンピュータ可読命令を含むコンピュータプログラムを実行できるデジタル回路機構及びコンピュータ／デジタル信号プロセッサの組み合わせを使って、実現してもかまわない。更に、そのコンピュータ可読命令は、米国インテル社によるＸｅｏｎプロセッサ（登録商標）、又は、米国ＡＭＤ社によるＯｐｔｅｒｏｎプロセッサ（登録商標）等のプロセッサ、並びにＭｉｃｒｏｓｏｆｔＶＩＳＴＡ（登録商標）、ＵＮＩＸ（登録商標）、Ｓｏｌａｒｉｓ（登録商標）、ＬＩＮＵＸ（登録商標）、Ａｐｐｌｅ ＭＡＣ−ＯＳＸ（登録商標）、及び当業者に公知の他のオペレーティングシステム等のオペレーティングシステムと一緒に動作する、ユーティリティアプリケーション、バックグラウンドデーモン、又はオペレーティングシステムの構成要素として提供することができ、それらの組み合わせとして提供することもできる。
【００５４】
加えて、実施形態の一定の特徴は、図１０に例示するコンピュータ１０００を核とするシステムを使って実施することができる。図１０は、本実施形態に係るコンピュータシステムを示す図である。図１０に例示するコンピュータ１０００は、バスＢ、又は、情報を交信する他の通信機構と、そのバスＢに結合された情報処理用のプロセッサであるＣＰＵ１００４とを備えている。コンピュータ１０００は、更に、ランダムアクセスメモリ（Random Access Memory：ＲＡＭ）又は他のダイナミック記憶装置（例えば、ダイナミックＲＡＭ（dynamic RAM：ＤＲＡＭ）、スタティックＲＡＭ（Static RAM：ＳＲＡＭ）、及びシンクロナスＤＲＡＭ（Synchronous DRAM：ＳＤＲＡＭ））といった、情報及びＣＰＵ１００４が実行する命令を格納するように、バスＢに結合された主記憶装置であるメモリ部１００３も備えている。加えて、ＣＰＵ１００４が命令を実行する際に、メモリ部１００３を使って、一時的変数又は他の中間的情報を格納することができる。コンピュータ１０００は、更に、静的な情報及びＣＰＵ１００４用の命令を格納するように、バスＢに結合された読出専用メモリ（Read Only Memory：ＲＯＭ）又は他のスタティック記憶装置（例えば、プログラマブルＲＯＭ（Programmable ROM：ＰＲＯＭ）、消去可能ＰＲＯＭ（Erasable PROM：ＥＰＲＯＭ）、及び電気的消去可能ＰＲＯＭ（Electrically erasable PROM：ＥＥＰＲＯＭ））も備えることができる。
【００５５】
コンピュータ１０００は、更に、バスＢに結合されて、大容量記憶装置１００２等の情報及び命令を格納するための１つ又は複数の記憶装置を制御するディスク制御部、及び駆動装置１００６（例えば、フロッピディスクドライブ、読出専用コンパクトディスクドライブ、読出／書込コンパクトディスクドライブ、コンパクトディスクジュークボックス、テープドライブ、及びリムーバブル磁気光学ドライブ）も備えることができる。それらの記憶装置は、適切なデバイスインターフェース（スモールコンピュータシステムインターフェース（Small Computer System Interface：ＳＣＳＩ）、インテグレーテッドデバイスエレクトロニクス（Integrated Device Electronics：ＩＤＥ）、エンハンストＩＤＥ（Enhanced-IDE：Ｅ−ＩＤＥ）、ダイレクトメモリアクセス（Direct Memory Access：ＤＭＡ）、又はウルトラＤＭＡ）を使って、コンピュータ１０００に加えることができる。
【００５６】
コンピュータ１０００は、更に、専用論理デバイス（例えば、特定用途向け集積回路（Application Specific Integrated Circuits：ＡＳＩＣ）又は構成可能論理デバイス（例えば、シンプルプログラマブルロジックデバイス（Simple Programmable Logic Device：ＳＰＬＤ）、コンプレックスプログラマブルロジックデバイス（Complex Programmable Logic Device：ＣＰＬＤ）、及び、フィールドプログラマブルゲートアレイ（Field Programmable Gate Array：ＦＰＧＡ））も備えることができる。
【００５７】
コンピュータ１０００は、更に、バスＢに結合されて、陰極線管（Cathode Ray Tube：ＣＲＴ）等のコンピュータ使用者に情報を表示するためのディスプレイを制御するディスプレイコントローラも備えることができる。コンピュータシステムは、キーボード及びポインティングデバイス等の、コンピュータ使用者と対話するとともにプロセッサに情報を提供するための入力デバイスを備えている。そのポインティングデバイスは、プロセッサへの指示情報及びコマンド選択を交信すること、及び、ディスプレイ上のカーソルの動きを制御することを目的とする、例えば、マウス、トラックボール、又はポインティングスティックとすることができる。加えて、プリンタは、コンピュータシステムによって格納され且つ／又は生成されたデータ一覧の印刷物を提供することができる。
【００５８】
コンピュータ１０００は、メモリ部１００３等のメモリに収容された１つ又は複数の命令から成る１つ又は複数のシーケンスをＣＰＵ１００４が実行することに応答して、本実施形態に係る出力方法の諸処理ステップのうちの少なくとも一部分を実施する。かかる命令は、大容量記憶装置１００２又はリムーバブルな記憶媒体１００１等の別のコンピュータ可読媒体からメモリ部１００３に読み込むことができる。メモリ部１００３に収容されている命令のシーケンスを実行するのに、１つ又は複数のマルチプロセッシング構成のプロセッサも活用することができる。別の実施形態において、ソフトウェアによる命令に代えて、又は、ソフトウェアによる命令との組み合わせで、ハードワイヤ回路も使用することができる。従って、実施形態は、ハードウェア回路機構及びソフトウェアのいかなる特定の組み合わせにも限定されない。
【００５９】
上述したように、コンピュータ１０００は、コンピュータ可読な記憶媒体１００１、又は、「本実施形態の教示に従ってプログラムされた命令を保持すること、及びデータ構造、テーブル、レコード、若しくは本実施形態に記載の他のデータを収容することを目的とするメモリ」を少なくとも１つ備えている。コンピュータ可読媒体の例には、コンパクトディスク、ハードディスク、フロッピディスク、テープ、磁気光学ディスク、ＰＲＯＭ（ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュＥＰＲＯＭ）、ＤＲＡＭ、ＳＲＡＭ、ＳＤＲＡＭ、又はコンピュータが読める他の任意の磁気媒体、コンパクトディスク（例えばＣＤ−ＲＯＭ）、若しくは他の任意の媒体がある。
【００６０】
コンピュータ可読媒体のいずれか又はその組み合わせに格納されるものとして、本発明は、ＣＰＵ１００４を制御すること、本発明を実施するように１つ又は複数のデバイスを駆動すること、及びＣＰＵ１００４がユーザたる人間と対話できるようにすることを目的とするソフトウェアを含む。かかるソフトウェアは、デバイスドライバ、オペレーティングシステム、開発ツール、及びアプリケーションソフトウェアを例として挙げることができるが、これらに限定されるものではない。かかるコンピュータ可読媒体は更に、本発明を実施する際に実行される処理の全部又は一部（処理が分散されている場合）を実行するための、本発明のコンピュータプログラム製品を含んでいる。
【００６１】
本実施形態の媒体上のコンピュータ用コードエレメントは、任意の解釈可能な又は実行可能なコード構造とすることができる。スクリプト、解釈可能プログラム、ダイナミックリンクライブラリ（Dynamic Link Library：ＤＬＬ）、Ｊａｖａ（登録商標）クラス、及び完全実行可能プログラムが例として挙げられるが、これらに限定されるものではない。更に、本実施形態の処理の一部を分散させて、性能、信頼性、及び／又はコストを良化することができる。
【００６２】
本実施形態では、「コンピュータ可読媒体」なる用語は、ＣＰＵ１００４に命令を提供して実行させることに関与する任意の媒体を指す。コンピュータ可読媒体は、多くの形態を成すことができる。不揮発性媒体及び揮発性媒体が例として挙げられるが、これらに限定されるものではない。不揮発性媒体の例として、例えば、大容量記憶装置１００２、又は、リムーバブルな記憶媒体１００１等としての光ディスク、磁気ディスク、及び磁気光学ディスクが挙げられる。揮発性媒体の例として、メモリ部１００３等のダイナミックメモリが挙げられる。
【００６３】
ＣＰＵ１００４に実行させる１つ又は複数の命令から成る１つ又は複数のシーケンスを実施するのに、種々の形態のコンピュータ可読媒体が必要になるであろう。例えば、命令は、最初は遠隔コンピュータの磁気ディスク上に保持しておくことができる。バスＢに結合された入力部は、バスＢを介して、データを出し入れすることができる。バスＢは、データをメモリ部１００３まで搬送する。ＣＰＵ１００４は、そこから命令を取り出して実行する。メモリ部１００３によって取り込まれた命令は、必要に応じて、ＣＰＵ１００４による実行の前又は後に、大容量記憶装置１００２上に格納することができる。
【００６４】
コンピュータ１０００は、更に、バスＢに結合された通信インターフェース１００５も備えている。通信インターフェース１００５は、双方向通信を可能にするものであり、例えばローカルエリアネットワーク（Local Area Network：ＬＡＮ）又はインターネット等の別の通信ネットワークに接続されたネットワークと結合する。例えば、通信インターフェース１００５は、任意のパケット交換式ＬＡＮに装着できるネットワークインターフェースカードとすることができる。別の例として、通信インターフェース１００５は、非対称デジタル加入者線（Asymmetrical Digital Subscriber line：ＡＤＳＬ）カード、総合サービスデジタル網（Integrated Services Digital Network：ＩＳＤＮ）カード、又は、対応する様式の通信回線へのデータ通信接続を提供するモデムとすることができる。ワイヤレスリンクを構築することも可能である。かかる実施態様のいずれにおいても、通信インターフェース１００５は、様々な種類の情報に相当するデジタルデータストリームを搬送する電気信号、電磁信号、又は光信号を送受信する。
【００６５】
ネットワークは、典型的には、１つ又は複数のネットワークを介した他のデータデバイスへのデータ通信を可能にする。例えば、ネットワークは、ローカルなネットワーク（例えばＬＡＮ）を経由して、又は通信ネットワークを介して通信サービスを提供するサービスプロバイダが運用する機器を経由して、他のコンピュータへの接続を提供することができる。ローカルなネットワーク及び通信ネットワークは、例えば、デジタルデータストリームを搬送する電気信号、電磁信号、又は光信号及び関連の物理層（例えば、ＣＡＴ５ケーブル、同軸ケーブル、光ファイバ、等）を使用する。更に、ネットワークは、携帯情報端末（Personal Digital Assistant：ＰＤＡ）、ノートパソコン、又は携帯電話といった移動デバイスへの接続を提供することができる。
【００６６】
以上、説明したとおり本実施形態によれば、高精度なタイムスタンプを得ることができる。
【００６７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００６８】
１ 半導体デバイス
２ａ〜２ｈ コンパレータ
３ａ〜３ｈ、５ａ〜５ｈ ＴＤＣ回路
４ａ〜４ｈ エッジデコード回路（デコーダ）
６ システムクロック
７ 精密タイムスタンプ部
８ トリガ検出部
９ エネルギー算出部
１０ 中間速度ＡＤＣ
１１ ローパスフィルタ
１２ 閾値決定部
【技術分野】
【０００１】
本発明の実施形態は、電子デバイス及び出力方法に関する。
【背景技術】
【０００２】
ＰＥＴ（Positron Emission Tomography）イメージング、すなわち、ポジトロン断層法では、注射や、吸入、摂取によって、患者に放射性医薬品が投与される。投与後、かかる薬品は、当該薬品の物理的性質及び生体分子的性質により、人体内の特定の部位に集積する。薬品の実際の空間分布、蓄積点若しくは蓄積領域の強度、及び、投与から捕獲、そして最終的な排出に至るプロセスの動態は、全て、臨床的に重要な意味を持つ。このプロセスの間に、放射性医薬品に付着させた１つのポジトロン放出体は、半減期、分岐比等といった同位体の物理的性質に従って複数のポジトロン（positron、陽電子）を放出する。各ポジトロンは、被検体の電子と相互に作用して対消滅し、５１１ｋｅＶにおいて、略１８０度離れて進行する２つのガンマ線を生成する。そして、それら２つのガンマ線は、ＰＥＴ検出器のシンチレーション結晶（scintillation crystal）においてシンチレーションイベント（scintillation event）を誘発し、これにより、ＰＥＴ検出器は、ガンマ線を検出する。これら２つのガンマ線を検出し、これら２つのガンマ線を検出した位置を結ぶ線、すなわち、「同時計数線（Line Of Response：ＬＯＲ）」を引くことよって、対消滅が起こった元々の位置として可能性の高い位置が判定される。このプロセスは、相互作用が起こっている可能性のある線を１本識別するだけのことであるが、それらの線を数多く蓄積することで、断層を再構成するプロセスを用いることにより、実用的な精度で、対消滅が起こった元々の位置の分布が推定される。数百ピコ秒以内の正確なタイミングが利用可能であれば、２つのシンチレーションイベントの位置検出の他に、上記の線（同時計数線）に沿って存在する可能性の高い対消滅イベント（annihilation event）の位置に関してより多くの情報を加えるために、飛行時間（Time Of Flight：ＴＯＦ）の算出が行なわれる。スキャナに内在するタイミング分解能の限界によって、この線に沿った位置判定の精度が決まる。シンチレーションイベントの元々の位置を判定する際の限界によって、スキャナの最終的空間分解能が決まる。同位体の特定の特性（例えば、ポジトロンのエネルギー）が要因となって、（ポジトロンの飛程及び２つのガンマ線の共直線性を介して）、特定の放射性医薬品に対する空間分解能が決まる。
【０００３】
上記のプロセスは、多数の対消滅イベントに対して反復される。所望のイメージング作業を行うための裏づけとなるのに対消滅イベントがどれだけ必要になるのかを判定するには、あらゆる事例を解析しなければならないが、全身検査としての「典型的な長さ１００ｃｍのＦＤＧ（フルオロデオキシグルコース：fluoro-deoxyglucose）の研究」では、従来から、約１億の計数、又は、イベントを蓄積する必要があるとされている。これだけの計数を蓄積するのに要する時間は、薬品の注入量、並びにスキャナの感度及び計数能力によって決まる。
【０００４】
ＰＥＴイメージングは、高速かつ高輝度のシンチレーション結晶によってガンマ線が光に変換されて、前述のシンチレーションイベントが発生することに依存している。ＴＯＦ−ＰＥＴは、更に、サブナノ秒のタイミング分解能を必要としており、数百ピコ秒の分解能も想定されている。シンチレーションを発する結晶、光電子増倍管（Photomultiplier Tube：ＰＭＴ）、及び電子装置から成る２つのチャネルを同調し調節することはかなり複雑であり、結晶のアレイ及びセンサのアレイが大規模化すると、この複雑性は着実に増大する。
【０００５】
近年のＰＥＴシステムは、５００〜６００ｐｓのタイミング分解能に対応している。このレベルでは、コンポーネントの小さなタイミングの変動ですら重要であり、これの計算式では、走行時間（transit time）は、最も重要な変数である。走行時間は、フォトン（photon）がＰＭＴの光電陰極に当たる瞬間から、対応する電流パルスがＰＭＴの陽極で測定される瞬間までの時間の平均時間である。この量がＰＭＴによってまちまちであるため、各信号は、異なる時間に解析回路機構に到達する。
【０００６】
多くの場合、検出系統の正確な走行時間の必要性は、センサへの最短光路及び最長光路に対する結晶位置相互間の、内因性又は固有の軌道差によって相殺（offset）される。これは、理論的に見積もるには複雑であるが、測定が示唆するところでは、２５〜４０ｐｓが、光路に関連する本来的なタイミング変動である。したがって、検出器の全チャネルの走行時間を均衡させるには、２５〜４０ｐｓの精度が適度な目標である。更に、精度が高まれば有用ではあるが、システム性能には、無視できるほどではないにしろ、僅かな影響しかない。
【０００７】
個別のエレメントに制約があるため、ＰＭＴ出力信号の到達時間を高精度で判定することは、従来から困難なことである。更に、現在のＡＤＣ（analog-to-digital converter）サンプルレート技術では少数のサンプルしかＰＭＴ出力信号の立ち上がり（leading edge）に存在しない。ＰＭＴ出力信号の到達時間は、ガンマ線の検出時間（検出時刻）に対応する。従って、ガンマ線の検出時刻等のタイムスタンプの決定精度は、低くなってしまっていた。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−４２０２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明が解決しようとする課題は、高精度なタイムスタンプを得ることができる電子デバイス及び出力方法を提供することである。
【課題を解決するための手段】
【００１０】
実施形態の電子デバイスは、閾値決定部と、複数のコンパレータ回路と、少なくとも１つの時間デジタル変換回路と、ローパスフィルタ部と、アナログデジタル変換回路と、エネルギー算出部とを備える。閾値決定部は、複数の閾値を動的に決定する。複数のコンパレータ回路は、各コンパレータ回路が前記複数の閾値の中で対応する閾値とアナログ入力信号とを比較する。少なくとも１つの時間デジタル変換回路は、前記複数のコンパレータ回路それぞれに接続され、前記アナログ入力信号が前記複数の閾値の中の１つの閾値と合致した時、又は、前記アナログ入力信号が該閾値を超えた時に時間値を出力することで複数の時間値を出力する。ローパスフィルタ部は、可調節であり、前記アナログ入力信号をフィルタリングする。アナログデジタル変換回路は、前記ローパスフィルタ部に接続され、前記ローパスフィルタ部によりフィルタリングされたアナログ入力信号をアナログデジタル変換して、デジタル信号を生成する。エネルギー算出部は、トリガ信号の受信に応答して、前記デジタル信号のエネルギーを算出する。
【図面の簡単な説明】
【００１１】
【図１】図１は、本実施形態に係るシステムの一例を示す図である。
【図２】図２は、本実施形態とは別の実施形態に係るシステムの一例を示す図である。
【図３】図３は、本実施形態のコンパレータの部分に焦点を合わせた図である。
【図４】図４は、均一に離間された信号上の閾値を示す図である。
【図５】図５は、不均一に離間された信号上の閾値を示す図である。
【図６】図６は、本実施形態の時間デジタル変換の部分に焦点を合わせた図である。
【図７】図７は、本実施形態のアナログデジタル変換の部分に焦点を合わせた図である。
【図８】図８は、本実施形態のトリガ検出部の部分に焦点を合わせた図である。
【図９】図９は、本実施形態に係る出力方法の諸ステップを例示するフローチャートである。
【図１０】図１０は、本実施形態に係るコンピュータシステムを示す図である。
【発明を実施するための形態】
【００１２】
実施形態の一態様では、半導体デバイス等の電子デバイスについて説明される。その半導体デバイスは、複数の閾値を動的に決定する閾値決定部と、複数のコンパレータ回路は、各コンパレータ回路が上記複数の閾値の中で対応する閾値とアナログ入力信号とを比較する複数のコンパレータ回路と、上記複数のコンパレータ回路それぞれに接続され、上記アナログ入力信号が上記複数の閾値の中の１つの閾値と合致した時、又は、上記アナログ入力信号が該閾値を超えた時に時間値を出力することで複数の時間値を出力する少なくとも１つの時間デジタル変換回路とが含まれる。更に、その半導体デバイスは、可調節であり、上記アナログ入力信号をフィルタリングする可調節なローパスフィルタ部と、上記ローパスフィルタ部によりフィルタリングされたアナログ入力信号をアナログデジタル変換して、デジタル信号を生成するアナログデジタル変換回路と、トリガ信号の受信に応答して、上記デジタル信号のエネルギーを算出するエネルギー算出部と、を備える。
【００１３】
実施形態の他の一態様では、上記複数の時間値を受信し、当該受信した複数の時間値に対する出力用の処理を行なう精密なタイムスタンプ部について説明される。上記の処理は、重み付け処理により前記複数の時間値を組み合わせる処理、及び、各時間値が独立的に再構成可能となるように上記複数の時間値をグループ化する処理のいずれかを含む。
【００１４】
実施形態の他の一態様では、上記少なくとも１つの時間デジタル変換回路により出力される上記複数の時間値を解析することで、イベントを検出するトリガ検出部について説明される。
【００１５】
実施形態の他の一態様では、上記トリガ検出部が、更に、上記イベントが検出された時に外部装置にトリガ信号を出力することが説明される。
【００１６】
実施形態の他の一態様では、上記トリガ検出部が、更に、外部装置により上記イベントが検出された時に、当該外部装置から送信されるトリガ信号を受信することが説明される。
【００１７】
実施形態の他の一態様では、上記閾値決定部が、更に、上記複数の閾値を動的に決定することが説明される。
【００１８】
実施形態の他の一態様では、上記閾値決定部が、更に、均一に離間されるように上記複数の閾値を動的に決定することが説明される。
【００１９】
実施形態の他の一態様では、上記閾値決定部が、更に、不均一に離間されるように前記複数の閾値を動的に決定することが説明される。
【００２０】
実施形態の他の一態様では、上記閾値決定部が、更に、パルスの立ち上がり付近で相互に接近するように上記複数の閾値を動的に決定することが説明される。
【００２１】
更に、実施形態の他の一態様では、アナログ入力信号の時間値及びエネルギーを出力するための出力方法について説明される。かかる出力方法は、複数の閾値を動的に決定するステップと、複数のコンパレータ回路を用いて、前記複数の閾値の中で対応する閾値とアナログ入力信号とを比較するステップと、上記複数のコンパレータ回路それぞれに接続された少なくとも１つの時間デジタル変換回路を用いて、上記アナログ入力信号が上記複数の閾値の中の１つの閾値と合致した時、又は、上記アナログ入力信号が該閾値を超えた時に時間値を出力することで複数の時間値を出力するステップとを含む。更に、かかる出力方法は、上記アナログ入力信号をフィルタリングするステップと、アナログデジタル変換回路を用いて、上記フィルタリングされたアナログ入力信号をアナログデジタル変換して、デジタル信号を生成するステップと、トリガ信号の受信に応答して、上記デジタル信号のエネルギーを算出するステップとを含む。
【００２２】
更に、実施形態の他の一態様の電子デバイスについて説明される。かかる電子デバイスは、複数の閾値を動的に決定する閾値決定部と、各コンパレータ回路が上記複数の閾値の中で対応する閾値とアナログ入力信号とを比較する複数のコンパレータ回路と、上記複数のコンパレータ回路の中で対応するコンパレータ回路に接続される複数の回路であって、各回路が、上記アナログ入力信号が前記複数の閾値の中の１つの閾値と合致した時、又は、上記アナログ入力信号が該閾値を超えた時に時間値を出力することで複数の時間値を出力する複数の時間デジタル変換回路とを備える。更に、かかる電子デバイスは、上記アナログ入力信号をフィルタリングする可調節なローパスフィルタ部と、上記ローパスフィルタ部に接続され、上記ローパスフィルタ部によりフィルタリングされたアナログ入力信号をアナログデジタル変換して、デジタル信号を生成するアナログデジタル変換回路と、トリガ信号の受信に応答して、上記デジタル信号のエネルギーを算出するエネルギー算出部とを備える。
【００２３】
以下、添付図面を参照して、電子デバイス及び出力方法の実施形態を詳細に説明する。なお、以下では、出力方法を行なう電子デバイスのシステムがＰＥＴ装置に搭載される場合を実施形態として説明する。
【００２４】
なお、添付図面では、同様の参照番号（符号）が同一、又は、対応するパーツを示している。特に、図１では、複数の時間デジタル（Time-to-Digital：ＴＤＣ）回路が、半導体デバイス１（例えばシリコンデバイス）上に集積化された装置が例示されている。
【００２５】
そのシリコンデバイスは、放射線検出器（例えば、ＰＭＴ及びシンチレータアレイを備えたＰＥＴ検出器）と連係して動作するものであり、到達時間（タイミング）及び相互作用の強度（エネルギー）を提供するように設計されている。これらの値は、フォトセンサから出力される電気的パルスを処理することによって導出される。フォトセンサから出力される電気的パルスは、通常は、高速に立ち上がるエッジ（edge）と、シンチレータ光の減衰特性により、遅く立ち下がるテール（tail）とを有する。到達時間（相互作用の時間）の情報は、主に、高速に立ち上がるエッジに含まれている。照射強度（エネルギー）の情報は、パルス全体に含まれている。
【００２６】
到達時間を正確に推定するためには、パルスのリーディングエッジ（leading edge）を高速でサンプリングしなければならない。すなわち、本実施形態では、電気的パルスの重要な情報（タイミング及びエネルギー）は、限られた数ではあるが高い時間精度でパルスのリーディングエッジをサンプリングすることで取得し、パルスの残り部分をパルスの静止まで遥かに低いサンプリングレートでサンプリングすることで取得する。この方法によってパルスの重要情報（タイミング及びエネルギー）が確保されており、パルス全体を一律のレートで高速に標本化することは不要である。
【００２７】
図１は、本実施形態に係るシステムの一例を示す図である。図１は、本実施形態に係る電子デバイスとしての半導体デバイス１のシステム構成例であり、放射線検出器からのアナログ入力信号である電気的パルスＰＭＴ―ＩＮを取り込むようになされた半導体デバイス１を示している。放射線検出器（ＰＭＴ）から出力される各電気的パルスＰＭＴ―ＩＮは、複数のコンパレータ回路（comparator circuit）である複数のコンパレータ２ａ〜２ｈにより受信される。各コンパレータ２は、閾値信号（Ｔｈｒｅｓｈｏｌｄ１〜８）にも接続されている。各閾値信号（Ｔｈｒｅｓｈｏｌｄ１〜８）は、ＰＭＴ―ＩＮで取り込む電気的パルスの振幅範囲のうちの特定の部分を狙えるような形で、個別に決定されている。各コンパレータ２の出力は、時間デジタル変換器であるＴＤＣ回路３ａ〜３ｈに接続されている。時間デジタル変換器であるＴＤＣ回路３ａ〜３ｈは、システムクロック６を基準とする時間であって、電気的パルスが該当の閾値と交差した時間をエンコードしたデジタル出力を生成する。飛行時間ＰＥＴ（ＴＯＦ−ＰＥＴ）システムに対し、ＴＤＣは、典型的には、１５〜２５ｐｓの精度のタイムスタンプを生成する。従って、ＴＤＣ回路３ａ〜３ｈは、ＡＤＣ回路（analog-to-digital conversion circuit）に内在する内部閾値コンパレータ信号（例えば、フラッシュＡＤＣのコンパレータ出力部又はサブレンジングＡＤＣの初段）に接続される。それらのコンパレータ信号に対してＴＤＣ回路３ａ〜３ｈを複数付設することによって、信号のリーディングエッジのサンプルを遥かに多く入手することができる。加えて、使用する閾値は、不均一に離間させることができ、それによって、信号振幅範囲の特定の領域を狙うことが可能になり、高時間分解能を達成することができる。信号のサンプルレートは、高速で固定的である必要はないため、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）半導体プロセスを使って実現することができ、その結果、デジタル化されたデータを解析するデジタル性能は、大幅に高まる。換言すると、本実施形態は、一律的な高速サンプリングレートを有するＡＤＣコアは不要であるため、高コストの半導体デバイス（ＢｉＣＭＯＳ：Bipolar Complementary Metal Oxide Semiconductor）のみならず、低コストのＣＭＯＳ半導体デバイスを使うことでも実現することができる。エッジデコード回路（edge decode circuit）４ａ〜４ｈは、エッジデコーディングの機能を果たすデコーダである。図１では、エッジデコード回路４ａ〜４ｈを、デコーダ４ａ〜４ｈとして示しており、以下では、エッジデコード回路４ａ〜４ｈを、デコーダ４ａ〜４ｈと記載する場合もある。特に、デコーダ４ａ〜４ｈは、ＴＤＣからのエッジパターンを、よりコンパクトな形にまとめる（デコードする）。更に、デコーダ４ａ〜４ｈは、信号振幅が該当の閾値をローからハイに交差したのか、それともハイからローに交差したのかも判定する。
【００２８】
コンパレータの部分（コンパレータ２ａ〜２ｈを含む）、時間デジタル変換の部分（ＴＤＣ回路３ａ〜３ｈ、エッジデコード回路４ａ〜４ｈ、及び精密タイムスタンプ部７を含む）、アナログデジタル変換の部分（ローパスフィルタ１１、中間速度ＡＤＣ１０及びエネルギー算出部９を含む）、及びトリガ検出の部分（トリガ検出部８を含む）の詳細な説明は、後述する。
【００２９】
図２は、本実施形態とは別の実施形態に係るシステムの一例を示す図である。図２は、図１に例示したＴＤＣ回路３ａ〜３ｈ及びエッジデコード回路４ａ〜４ｈの代わりに、ＴＤＣ回路５ａ〜５ｈが配置された半導体デバイス１の一実施形態を例示している。ＴＤＣ回路５ａ〜５ｈは、複数の異なる種類の時間デジタル変換回路の中のいずれかとすることができる。ＴＤＣ回路５ａ〜５ｈは、デュアルスロープ／ランプＴＤＣ（Dual slope/ramp TDC）、マルチスロープ／ランプＴＤＣ（Multi slope/ramp TDC）、タップ付き遅延線ＴＤＣ(Tapped delay line TDC)、又は、確率ＴＤＣ（Stochastic TDC）、等とすることができる。しかし、ＴＤＣ回路５ａ〜５ｈは、タップ付き遅延線で設計したものが、最も好適であろう。加えて、ＴＤＣ回路５ａ〜５ｈは、精密タイムスタンプ部７によって使用されることになるデジタル信号を出力するコーダ又はデコーダを中に含んでいる。
【００３０】
図３は、本実施形態のコンパレータの部分に焦点を合わせた図である。図３は、本実施形態におけるコンパレータの部分を例示している。コンパレータの部分は、コンパレータ２ａ〜２ｈと、複数の閾値（Ｔｈｒｅｓｈｏｌｄ１〜８）を各コンパレータに入力する閾値決定部１２とを備えている。複数の閾値（Ｔｈｒｅｓｈｏｌｄ１〜８）は、調節できるように、又は、設定できるように構成することができる。複数の閾値は、閾値決定部１２によって調節することができる。加えて、複数の閾値は、閾値決定部１２への外部からの入力に基づいて調節することができる。この閾値決定部１２は、信号の一定部分に焦点を合わせることができるような形、又は、閾値をいかに設定すべきかを決定する所定のアルゴリズムに基づいて調節できるような形で、閾値をプログラムする。例えば、デバイスに予めプログラムされたモデル及び相互関係に基づいて、閾値を設定することができる。加えて、信号の計数レート、信号の立ち上がり時間、又は信号の最大振幅に基づいて、閾値を動的に調節することができる。すなわち、閾値決定部１２は、複数の閾値を動的に決定する。また、複数のコンパレータ回路であるコンパレータ２ａ〜２ｈそれぞれは、複数の閾値の中で対応する閾値とアナログ入力信号とを比較する。例えば、コンパレータ２ａは、Ｔｈｒｅｓｈｏｌｄ１とアナログ入力信号とを比較する。また、例えば、コンパレータ２ｂは、Ｔｈｒｅｓｈｏｌｄ２とアナログ入力信号とを比較する。
【００３１】
本実施形態では、コンパレータ２ａ〜２ｈは、フラッシュＡＤＣのコンパレータ出力部、又は、サブレンジングＡＤＣの初段である。ＬＶＤＳ（Low Voltage Differential Signaling）レシーバ、又は、より一般的な差動信号用レシーバ等のコンパレータも、コンパレータ２ａ〜２ｈとして使用することが可能であろう。図４は、均一に離間された信号上の閾値を示す図である。また、図５は、不均一に離間された信号上の閾値を示す図である。
【００３２】
図４に示すように、複数の閾値（Ｔｈｒｅｓｈｏｌｄ１〜８）は、閾値決定部１２により、例えば、均一に離間した方式で動的に決定され、ＰＭＴ―ＩＮで受信した信号（アナログ入力信号）に適用される。又は、図５に示すように、複数の閾値（Ｔｈｒｅｓｈｏｌｄ１〜８）は、閾値決定部１２により、例えば、不均一に離間した方式で動的に決定され、ＰＭＴ―ＩＮで受信した信号に適用される。複数の閾値を配置することで、特定の態様で信号から情報を入手することが可能になる。例えば、信号の立ち上がりのまさに頂部の情報が重要である場合、図５に示す複数の閾値（Ｔｈｒｅｓｈｏｌｄ１〜８）のように、この頂部の点の付近に密集するような形で、複数の閾値を設定することができる。
【００３３】
正であれ、負であれ、コンパレータ（コンパレータ２ａ〜２ｈ）によってなされた判定は、図６に例示する時間デジタル変換の部分で検出される。図６は、本実施形態の時間デジタル変換の部分に焦点を合わせた図である。なお、図６では、図２に例示したＴＤＣ回路５ａ〜５ｈを、複数のコンパレータそれぞれに接続されるＴＤＣ回路として示している。具体的には、ＴＤＣ回路５ａ〜５ｈは、コンパレータ２ａ〜２ｈが出力する信号と、システムクロック６が出力するクロック信号とを利用して、精密タイムスタンプ部７にタイミング値を出力する。例えば、ＴＤＣ回路５ａ〜５ｈの各々は、コンパレータ２ａ〜２ｈが出力するパルスを検出する。信号が該当の閾値と交差すると、この交差に対応するタイミング値（timing value）が、精密タイムスタンプ部７に伝送される。すなわち、複数のＴＤＣ回路（５ａ〜５ｈ）それぞれは、アナログ入力信号が複数の閾値の中の１つの閾値と合致した時、又は、アナログ入力信号が該閾値を超えた時に、タイミング値を精密タイムスタンプ部７に出力する。これにより、精密タイムスタンプ部７は、複数のタイミング値を受信する。次いで、精密タイムスタンプ部７は、ＴＤＣ（ＴＤＣ回路５ａ〜５ｈ）から受信した複数の実測タイミング値に重み付け処理を行なうことによって、複数の実測タイミング値を組み合わせて、精密タイムスタンプを計算する（図１、図２及び図６に示す「ｈｔｉ［Ｋ］」を参照）。上記の重み付け処理は、例えば、ＦＩＲ（Finite Impulse Response）タイプのデジタル処理である。或いは、精密タイムスタンプ部７は、次段への送出に備えて、ＴＤＣからのそれらタイミング値をまとめる処理、すなわち、各タイミング値が独立的に再構成可能となるように複数のタイミング値をグループ化する処理を行なうことができる。
【００３４】
なお、上記では、コンパレータの回路数と同数のＴＤＣ回路が設置される場合について説明した。しかし、本実施形態は、コンパレータの回路数より少ない数のＴＤＣ回路が設置される場合であっても良い。例えば、本実施形態は、ＴＤＣ回路５ａ〜５ｈに代えて、コンパレータ２ａ〜２ｈを結合できる単一のマルチヒット型ＴＤＣを配置することが可能である。更に、複数のＴＤＣ回路５ａ〜５ｈが使用されるのか、それとも単一のマルチヒット型ＴＤＣが使用されるのかにかかわらず、ＴＤＣの精度は、種々の検出器速度（例えば、異なるシンチレータを使った検出器は、信号の立ち上がり時間が異なっている）に適応するように調節することができる。例えば、デュアルスロープＴＤＣの容量値を変えることによって、又は、タップ付き遅延線ＴＤＣにおいて遅延部を組み合わせることによって、ＴＤＣの精度を調節することができる。
【００３５】
また、本実施形態は、ＴＤＣ回路５ａ〜５ｈの出力をトリガ検出部８に伝送して、有効トリガ条件が満足されたかどうかを、トリガ検出部８が検出することができる。トリガ検出部８は、更に、有効トリガ条件が満足されると信号（トリガ信号）を伝送して、精密タイムスタンプ部７が精密タイムスタンプを出力できるようにすることもできる。加えて、トリガ検出部８の結果（トリガ信号）は、エネルギー算出部９に伝送される。トリガ信号の伝送によってエネルギー算出部９が始動する。すなわち、トリガ検出部８は、上述した１つ又は複数のＴＤＣ回路により出力される複数のタイミング値を解析して、有効トリガ条件が満足される場合、イベント（例えば、対消滅イベントにより生じるガンマ線検出イベントとしてのシンチレーションイベント）が起こったことを検出する。そして、トリガ検出部８は、イベントが検出された時に外部装置（精密タイムスタンプ部７やエネルギー算出部９）にトリガ信号を出力する。なお、トリガ信号により始動する処理の詳細は、後述する。エネルギー算出部９は、アナログデジタル変換の部分に含まれる。
【００３６】
図７は、本実施形態のアナログデジタル変換の部分に焦点を合わせた図である。図７は、アナログデジタル変換の部分を例示しており、本実施形態に係るアナログデジタル変換を行なう部分は、ローパスフィルタ１１と、中間速度ＡＤＣ１０と、エネルギー算出部９とを備えている。
【００３７】
トリガ検出部８からのメッセージ（トリガ信号）に応答してエネルギー算出が実施されるが、そのメッセージは、トリガ検出部８での局所的なトリガ検出によって開始させてもよい。或いは、近傍のチップ又はデバイスからの要求によって、そのトリガを開始させてもよい。かかる場合、トリガ検出部８は、外部装置によりイベントが検出された時に、当該外部装置から送信されるトリガ信号を受信して、トリガ信号を出力する。
【００３８】
複数のコンパレータと複数のＴＤＣとを組み合わせることで、リーディングエッジに対する高速サンプリングレートが効果的に実現できる。本実施形態において、コンパレータ２ａ〜２ｈに与えられる閾値それぞれは、リーディングエッジの中で、最も重要なタイミング情報を含んでいる部分を捕捉するようにプログラムされている。従って、本実施形態では、十分な数のコンパレータに接続されたＴＤＣ回路を用い、更に、各コンパレータに与える各閾値の間隔を、例えば不均等にすることで、リーディングエッジを精度良く検出できる。その結果、本実施形態では、高精度なタイムスタンプを得ることができる。また、相互作用のエネルギーを取得するために、中間速度ＡＤＣ１０等の中程度のサンプリングレートのＡＤＣを使って波形全体を捕獲することができる。或いは、そのＡＤＣに代えて、高速ＡＤＣを使用することができる。但し、本実施形態のシステムの１つの利点は、高速ＡＤＣに代えて中間的な部類のＡＤＣを使用できることである。低速の検出器が使用される時は、エネルギーを節約するようにＡＤＣコアの速度を調節することができる。例えば、ＢＧＯシンチレータ系検出器等の低速検出器は、ＬＹＳＯシンチレータ系検出器よりも遥かに低い速度でサンプリングすればよい。従って、エネルギー情報は、デジタル式にサンプルを処理することによって算出される。
【００３９】
アナログデジタル変換の部分では、入力信号（アナログ入力信号）は、図７に示すローパスフィルタ１１によって取り込まれる。このローパスフィルタ１１は、信号を出力する放射線／光検出器の性質に適応するために、かつ、異なる計数レート（対消滅イベント数）における性能を最適化するためにも、調節可能なコーナー周波数を有している。すなわち、ローパスフィルタ１１は、アナログ入力信号を可調節にフィルタリングする。次いで、フィルタリング後の信号は、信号全体についてアナログデジタル変換を実施する中間速度ＡＤＣ１０により受信される。ローパスフィルタ１１に接続される中間速度ＡＤＣ１０は、ローパスフィルタ１１によりフィルタリングされたアナログ入力信号をアナログデジタル変換して、デジタル信号を生成する。中間速度ＡＤＣ１０のデジタル出力は、エネルギー算出部９により受信される。エネルギー算出部９は、トリガ信号の受信に応答して、デジタル信号のエネルギーを算出する。エネルギー算出部９は、機能設定可能なデジタル処理部を利用して、光検出器（ＰＭＴ）から出力される電気的パルスであって、上記のデジタル信号に含まれている電気的パルスのエネルギーを算出する（図１、図２及び図７に示す「ｈＥ［Ｋ］）を参照）。エネルギー算出部９は、エネルギーを推定するのに使用される計数レート依存性カーネル（count-rate-dependent kernel）を有する。例えば、計数レート依存性カーネルは、計数レートに基づいて、エネルギー算出で使用される特定の関数やパラメータを決定することができる。従って、エネルギーを算出するのに使用される重み付け関数やパラメータ（例えば、ＦＩＲ系フィルタ等）は、計数レート依存性である。
【００４０】
図８は、本実施形態のトリガ検出部の部分に焦点を合わせた図である。図８は、半導体デバイス１のトリガ検出の部分を例示している。本実施形態に係るトリガ検出を行なう部分は、トリガ検出部８が含まれている。トリガ検出部８は、外部トリガ検出デバイスからのトリガ入力を取り込む。或いは、トリガ検出部８で計算されたトリガ情報を外部トリガ検出デバイスに出力することができる。トリガ検出部８は、ＴＤＣ回路５ａ〜５ｈから取り込んだ情報に基づいて、局所的にトリガを検出する。例えば、コンパレータ２ａ〜２ｈによって実施される比較において１つ又は複数の閾値との合致が起こると、トリガ検出部８は、信号レベルに基づいて、イベントが起こったという判断を下す。次いで、この情報は、トリガ信号として、エネルギー算出部９及びトリガ出力部に出力される（図１、図２及び図８に示す「ｈｔｒ［Ｋ］」を参照）。トリガ検出部８は更に、局所的に計算されたトリガ信号を、トリガ条件が満足されたときに、近傍のデバイス及びチップにも送出する。
【００４１】
加えて、トリガ検出部８は、精密タイムスタンプ部７と交信して、ＴＤＣ回路５ａ〜５ｈから取り込んだ信号がトリガ検出部８において実際にトリガを作動させていることを検証する。ノイズ及び他の要因に対処するために、トリガ検出部８は、精密タイムスタンプ部７の重み付け値を使って、トリガが実際に起こっていることを検証することができる。
【００４２】
別の実施形態では、トリガ検出部は、トリガを検出したことに応答して、省電力モードにある精密タイムスタンプ部７及びエネルギー算出部９を復帰させることができる。
【００４３】
図９は、本実施形態に係る出力方法の諸ステップを例示するフローチャートである。図９に示すステップＳ１において、ＰＭＴからＰＭＴ―ＩＮを介して入力信号（アナログ入力信号）が取り込まれる。
【００４４】
ステップＳ２において、入力信号は分岐され、複数の閾値に対して比較される。すなわちステップＳ２では、複数のコンパレータを使って、入力信号を複数の閾値と比較する。それらの閾値は、同一値であってもよければ、同一値と不同値との組み合わせであってもよく、より典型的には、全て異なる値であってもよい。入力信号がコンパレータの閾値と交差することに応答して、そのコンパレータがパルスを出力し、対応するＴＤＣがこのパルスを受信する。
【００４５】
ステップＳ３において、閾値との合致が起こったことに応答して、ＴＤＣは、時間情報を求める。その時間情報は、ステップＳ４において、トリガ検出部８に出力される。このトリガ検出部８は、ステップＳ４において、その時間情報を使ってトリガ条件が満足されたかどうかを判定する。或いは、トリガ検出部８は、近傍のデバイスからトリガを開始させる情報を取り込む。
【００４６】
この時間情報は、同時進行的に精密タイムスタンプ部７に出力される。この精密タイムスタンプ部７は、ステップＳ５において、重み付けアルゴリズムをそれらの値に適用して複合値を取り込むか、又はそれらの値が独立して維持されるように全ての値を一緒にまとめることによって、時間情報をフォーマットする。引き続いて、ステップＳ５において、そのフォーマット後の時間情報（精密タイムスタンプ）が出力される。
【００４７】
ステップＳ６において、トリガ条件が満足されたことに応答して、トリガ情報（トリガ信号）が出力される。精密タイムスタンプ部７は、トリガ信号を受信した場合に、ガンマ線の検出時間（時刻）である精密タイムスタンプを出力する。
【００４８】
ステップＳ７において、トリガ条件が満足されたことに応答して、ＡＤＣから入手された情報を使って、信号（アナログ入力信号）のエネルギーが計算される。ＡＤＣプロセスは、図９のステップＳ１Ａ〜Ｓ３Ａに例示されている。ステップＳ１Ａにおいて、ＰＭＴから入力信号が取り込まれる。次いで、ステップＳ２Ａにおいて、入力信号はフィルタリングされる。フィルタリング後の信号はＡＤＣに取り込まれ、ステップＳ３Ａにおいて、そのフィルタリング後の信号をアナログデジタル変換する。次いで、そのＡＤＣデータ（デジタル信号）は、信号のエネルギーを計算するのに使用される。加えて、トリガ検出部８は、エネルギー計算を中止するように、エネルギー算出部９にメッセージを送出することができる。したがって、エネルギー算出部９は、トリガ検出部８から受け取った情報に基づいて、目標とするイベント（ガンマ線検出イベント）のエネルギーを計算することができる。
【００４９】
従来、ＴＯＦ−ＰＥＴにおいて、ガンマ線検出に検出時刻（タイムスタンプ）を付与する方法は、次の２つが知られていた。第１の従来方法は、検出器が出力したパルスを、ディスクリミネータに入力し、ディスクリミネータの出力をＴＤＣに入力する方法である。しかし、第１の従来方法では、例えば、ディスクリミネータやＴＤＣの回路数が１つであるために、急峻な立ち上がりに含まれる検出時刻の情報（タイムスタンプ）を精度良く決定できなかった。また、第２の従来方法は、高速のＡＤＣを用いて、パルス波形をデジタル化し、解析する方法である。しかし、第２の従来方法では、高サンプルレートのために、例えば、高コストとなるＢｉＣＭＯＳが必要となる。
【００５０】
これに対して、本実施形態に係る出力方法では、それぞれがＴＤＣ回路に接続された複数のコンパレータを用いて、動的に決定される複数の閾値を越えたタイミングを検出する。これにより、本実施形態では、ガンマ線検出に対する正確なタイムスタンプを取得することができる。すなわち、この方法では、複数の閾値を等間隔に設定する必要なく、タイムスタンプの精度向上を狙った最適な設定が可能である。また、この方法では、高速のＡＤＣを用いて等間隔でサンプルする従来の方法と異なり、急峻な立ち上がりにおいては高サンプルレートを、テールの部分に関しては低サンプルレートを自動的に実現することができる。すなわち、本実施形態に係る出力方法を実行する電子デバイスは、通常のＣＭＯＳ技術により実現することができる。なお、上記では、８つの閾値それぞれに対応する８つのコンパレータを用いてリーディングエッジ部分のサンプリングが行なわれる場合を一例として説明した。しかし、本実施形態で決定される閾値の数やコンパレータの回路数は、例えば、１００等、要求されるタイムスタンプの精度に応じて任意に変更可能である。
【００５１】
本実施形態に係る出力方法により出力された精密タイムスタンプとエネルギーとを用いて、例えば、ＴＯＦ−ＰＥＴ装置は、同時計数線とともに飛行時間差を求めて、高精度なＰＥＴ画像データを再構成することができる。また、例えば、非ＴＯＦ−ＰＥＴ装置においても、本実施形態に係る出力方法により出力された精密タイムスタンプとエネルギーとを用いて、高精度なＰＥＴ画像データを再構成することができる。なお、本実施形態に係る出力方法を実行する電子デバイスは、放射線検出器からの出力信号を対象とする場合に限定されるものではない。本実施形態に係る出力方法を実行する電子デバイスは、一般的なアナログのパルスを測定する際のタイムスタンプ（及びパルスのエネルギー）を出力する装置に適用される場合であっても良い。
【００５２】
ここで、少なくともローパスフィルタ、トリガ検出部、エネルギー算出部、及び精密タイムスタンプ部は、何らかの形態のデジタル論理回路を使って構築することができる。当業者であれば気付くように、デジタル論理回路は、個別論理ゲート、特定用途向け集積回路（Application Specific Integrated Circuit：ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（Field Programmable Gate Array：ＦＰＧＡ）、又は、他のコンプレックスプログラマブルロジックデバイス（Complex Programmable Logic Device：ＣＰＬＤ）として構築することができる。ＦＰＧＡ又はＣＰＬＤの実施態様は、ＶＨＤＬ（VHSIC Hardware Description Language）、Ｖｅｒｉｌｏｇ、又は、他の任意のハードウェア記述言語でコード化することができる。そして、そのコードは、そのＦＰＧＡ若しくはＣＰＬＤ内部に直接搭載されている電子メモリ又は独立した電子メモリとしての電子メモリに格納することができる。更に、その電子メモリは、ＲＯＭ、ＥＰＲＯＭ（ｅｌｅｃｔｒｉｃａｌｌｙ ｐｒｏｇｒａｍｍａｂｌｅ ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（ｅｌｅｃｔｒｉｃａｌｌｙ ｅｒａｓａｂｌｅ ｐｒｏｇｒａｍｍａｂｌｅ ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）、又はフラッシュメモリ(flash memory)といった不揮発性とすることができる。電子メモリは更に、スタティックＲＡＭ又はダイナミックＲＡＭといった揮発性とすることも可能であり、ＦＰＧＡ又はＣＰＬＤと電子メモリとの間の対話のみならず電子メモリを管理するのに、マイクロコントローラ又はマイクロプロセッサ等のプロセッサを設けることができる。
【００５３】
或いは、デジタル論理回路は、前述の非一時的電子メモリ及び／又はハードディスクドライブ、ＣＤ、ＤＶＤ、フラッシュドライブ、若しくは他の任意の公知の記憶媒体のうちのいずれかに格納されているプログラムであって、本実施形態に記載の機能を実施する一組のコンピュータ可読命令を含むコンピュータプログラムを実行できるデジタル回路機構及びコンピュータ／デジタル信号プロセッサの組み合わせを使って、実現してもかまわない。更に、そのコンピュータ可読命令は、米国インテル社によるＸｅｏｎプロセッサ（登録商標）、又は、米国ＡＭＤ社によるＯｐｔｅｒｏｎプロセッサ（登録商標）等のプロセッサ、並びにＭｉｃｒｏｓｏｆｔＶＩＳＴＡ（登録商標）、ＵＮＩＸ（登録商標）、Ｓｏｌａｒｉｓ（登録商標）、ＬＩＮＵＸ（登録商標）、Ａｐｐｌｅ ＭＡＣ−ＯＳＸ（登録商標）、及び当業者に公知の他のオペレーティングシステム等のオペレーティングシステムと一緒に動作する、ユーティリティアプリケーション、バックグラウンドデーモン、又はオペレーティングシステムの構成要素として提供することができ、それらの組み合わせとして提供することもできる。
【００５４】
加えて、実施形態の一定の特徴は、図１０に例示するコンピュータ１０００を核とするシステムを使って実施することができる。図１０は、本実施形態に係るコンピュータシステムを示す図である。図１０に例示するコンピュータ１０００は、バスＢ、又は、情報を交信する他の通信機構と、そのバスＢに結合された情報処理用のプロセッサであるＣＰＵ１００４とを備えている。コンピュータ１０００は、更に、ランダムアクセスメモリ（Random Access Memory：ＲＡＭ）又は他のダイナミック記憶装置（例えば、ダイナミックＲＡＭ（dynamic RAM：ＤＲＡＭ）、スタティックＲＡＭ（Static RAM：ＳＲＡＭ）、及びシンクロナスＤＲＡＭ（Synchronous DRAM：ＳＤＲＡＭ））といった、情報及びＣＰＵ１００４が実行する命令を格納するように、バスＢに結合された主記憶装置であるメモリ部１００３も備えている。加えて、ＣＰＵ１００４が命令を実行する際に、メモリ部１００３を使って、一時的変数又は他の中間的情報を格納することができる。コンピュータ１０００は、更に、静的な情報及びＣＰＵ１００４用の命令を格納するように、バスＢに結合された読出専用メモリ（Read Only Memory：ＲＯＭ）又は他のスタティック記憶装置（例えば、プログラマブルＲＯＭ（Programmable ROM：ＰＲＯＭ）、消去可能ＰＲＯＭ（Erasable PROM：ＥＰＲＯＭ）、及び電気的消去可能ＰＲＯＭ（Electrically erasable PROM：ＥＥＰＲＯＭ））も備えることができる。
【００５５】
コンピュータ１０００は、更に、バスＢに結合されて、大容量記憶装置１００２等の情報及び命令を格納するための１つ又は複数の記憶装置を制御するディスク制御部、及び駆動装置１００６（例えば、フロッピディスクドライブ、読出専用コンパクトディスクドライブ、読出／書込コンパクトディスクドライブ、コンパクトディスクジュークボックス、テープドライブ、及びリムーバブル磁気光学ドライブ）も備えることができる。それらの記憶装置は、適切なデバイスインターフェース（スモールコンピュータシステムインターフェース（Small Computer System Interface：ＳＣＳＩ）、インテグレーテッドデバイスエレクトロニクス（Integrated Device Electronics：ＩＤＥ）、エンハンストＩＤＥ（Enhanced-IDE：Ｅ−ＩＤＥ）、ダイレクトメモリアクセス（Direct Memory Access：ＤＭＡ）、又はウルトラＤＭＡ）を使って、コンピュータ１０００に加えることができる。
【００５６】
コンピュータ１０００は、更に、専用論理デバイス（例えば、特定用途向け集積回路（Application Specific Integrated Circuits：ＡＳＩＣ）又は構成可能論理デバイス（例えば、シンプルプログラマブルロジックデバイス（Simple Programmable Logic Device：ＳＰＬＤ）、コンプレックスプログラマブルロジックデバイス（Complex Programmable Logic Device：ＣＰＬＤ）、及び、フィールドプログラマブルゲートアレイ（Field Programmable Gate Array：ＦＰＧＡ））も備えることができる。
【００５７】
コンピュータ１０００は、更に、バスＢに結合されて、陰極線管（Cathode Ray Tube：ＣＲＴ）等のコンピュータ使用者に情報を表示するためのディスプレイを制御するディスプレイコントローラも備えることができる。コンピュータシステムは、キーボード及びポインティングデバイス等の、コンピュータ使用者と対話するとともにプロセッサに情報を提供するための入力デバイスを備えている。そのポインティングデバイスは、プロセッサへの指示情報及びコマンド選択を交信すること、及び、ディスプレイ上のカーソルの動きを制御することを目的とする、例えば、マウス、トラックボール、又はポインティングスティックとすることができる。加えて、プリンタは、コンピュータシステムによって格納され且つ／又は生成されたデータ一覧の印刷物を提供することができる。
【００５８】
コンピュータ１０００は、メモリ部１００３等のメモリに収容された１つ又は複数の命令から成る１つ又は複数のシーケンスをＣＰＵ１００４が実行することに応答して、本実施形態に係る出力方法の諸処理ステップのうちの少なくとも一部分を実施する。かかる命令は、大容量記憶装置１００２又はリムーバブルな記憶媒体１００１等の別のコンピュータ可読媒体からメモリ部１００３に読み込むことができる。メモリ部１００３に収容されている命令のシーケンスを実行するのに、１つ又は複数のマルチプロセッシング構成のプロセッサも活用することができる。別の実施形態において、ソフトウェアによる命令に代えて、又は、ソフトウェアによる命令との組み合わせで、ハードワイヤ回路も使用することができる。従って、実施形態は、ハードウェア回路機構及びソフトウェアのいかなる特定の組み合わせにも限定されない。
【００５９】
上述したように、コンピュータ１０００は、コンピュータ可読な記憶媒体１００１、又は、「本実施形態の教示に従ってプログラムされた命令を保持すること、及びデータ構造、テーブル、レコード、若しくは本実施形態に記載の他のデータを収容することを目的とするメモリ」を少なくとも１つ備えている。コンピュータ可読媒体の例には、コンパクトディスク、ハードディスク、フロッピディスク、テープ、磁気光学ディスク、ＰＲＯＭ（ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュＥＰＲＯＭ）、ＤＲＡＭ、ＳＲＡＭ、ＳＤＲＡＭ、又はコンピュータが読める他の任意の磁気媒体、コンパクトディスク（例えばＣＤ−ＲＯＭ）、若しくは他の任意の媒体がある。
【００６０】
コンピュータ可読媒体のいずれか又はその組み合わせに格納されるものとして、本発明は、ＣＰＵ１００４を制御すること、本発明を実施するように１つ又は複数のデバイスを駆動すること、及びＣＰＵ１００４がユーザたる人間と対話できるようにすることを目的とするソフトウェアを含む。かかるソフトウェアは、デバイスドライバ、オペレーティングシステム、開発ツール、及びアプリケーションソフトウェアを例として挙げることができるが、これらに限定されるものではない。かかるコンピュータ可読媒体は更に、本発明を実施する際に実行される処理の全部又は一部（処理が分散されている場合）を実行するための、本発明のコンピュータプログラム製品を含んでいる。
【００６１】
本実施形態の媒体上のコンピュータ用コードエレメントは、任意の解釈可能な又は実行可能なコード構造とすることができる。スクリプト、解釈可能プログラム、ダイナミックリンクライブラリ（Dynamic Link Library：ＤＬＬ）、Ｊａｖａ（登録商標）クラス、及び完全実行可能プログラムが例として挙げられるが、これらに限定されるものではない。更に、本実施形態の処理の一部を分散させて、性能、信頼性、及び／又はコストを良化することができる。
【００６２】
本実施形態では、「コンピュータ可読媒体」なる用語は、ＣＰＵ１００４に命令を提供して実行させることに関与する任意の媒体を指す。コンピュータ可読媒体は、多くの形態を成すことができる。不揮発性媒体及び揮発性媒体が例として挙げられるが、これらに限定されるものではない。不揮発性媒体の例として、例えば、大容量記憶装置１００２、又は、リムーバブルな記憶媒体１００１等としての光ディスク、磁気ディスク、及び磁気光学ディスクが挙げられる。揮発性媒体の例として、メモリ部１００３等のダイナミックメモリが挙げられる。
【００６３】
ＣＰＵ１００４に実行させる１つ又は複数の命令から成る１つ又は複数のシーケンスを実施するのに、種々の形態のコンピュータ可読媒体が必要になるであろう。例えば、命令は、最初は遠隔コンピュータの磁気ディスク上に保持しておくことができる。バスＢに結合された入力部は、バスＢを介して、データを出し入れすることができる。バスＢは、データをメモリ部１００３まで搬送する。ＣＰＵ１００４は、そこから命令を取り出して実行する。メモリ部１００３によって取り込まれた命令は、必要に応じて、ＣＰＵ１００４による実行の前又は後に、大容量記憶装置１００２上に格納することができる。
【００６４】
コンピュータ１０００は、更に、バスＢに結合された通信インターフェース１００５も備えている。通信インターフェース１００５は、双方向通信を可能にするものであり、例えばローカルエリアネットワーク（Local Area Network：ＬＡＮ）又はインターネット等の別の通信ネットワークに接続されたネットワークと結合する。例えば、通信インターフェース１００５は、任意のパケット交換式ＬＡＮに装着できるネットワークインターフェースカードとすることができる。別の例として、通信インターフェース１００５は、非対称デジタル加入者線（Asymmetrical Digital Subscriber line：ＡＤＳＬ）カード、総合サービスデジタル網（Integrated Services Digital Network：ＩＳＤＮ）カード、又は、対応する様式の通信回線へのデータ通信接続を提供するモデムとすることができる。ワイヤレスリンクを構築することも可能である。かかる実施態様のいずれにおいても、通信インターフェース１００５は、様々な種類の情報に相当するデジタルデータストリームを搬送する電気信号、電磁信号、又は光信号を送受信する。
【００６５】
ネットワークは、典型的には、１つ又は複数のネットワークを介した他のデータデバイスへのデータ通信を可能にする。例えば、ネットワークは、ローカルなネットワーク（例えばＬＡＮ）を経由して、又は通信ネットワークを介して通信サービスを提供するサービスプロバイダが運用する機器を経由して、他のコンピュータへの接続を提供することができる。ローカルなネットワーク及び通信ネットワークは、例えば、デジタルデータストリームを搬送する電気信号、電磁信号、又は光信号及び関連の物理層（例えば、ＣＡＴ５ケーブル、同軸ケーブル、光ファイバ、等）を使用する。更に、ネットワークは、携帯情報端末（Personal Digital Assistant：ＰＤＡ）、ノートパソコン、又は携帯電話といった移動デバイスへの接続を提供することができる。
【００６６】
以上、説明したとおり本実施形態によれば、高精度なタイムスタンプを得ることができる。
【００６７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００６８】
１ 半導体デバイス
２ａ〜２ｈ コンパレータ
３ａ〜３ｈ、５ａ〜５ｈ ＴＤＣ回路
４ａ〜４ｈ エッジデコード回路（デコーダ）
６ システムクロック
７ 精密タイムスタンプ部
８ トリガ検出部
９ エネルギー算出部
１０ 中間速度ＡＤＣ
１１ ローパスフィルタ
１２ 閾値決定部
【特許請求の範囲】
【請求項１】
複数の閾値を動的に決定する閾値決定部と、
各コンパレータ回路が前記複数の閾値の中で対応する閾値とアナログ入力信号とを比較する複数のコンパレータ回路と、
前記複数のコンパレータ回路それぞれに接続され、前記アナログ入力信号が前記複数の閾値の中の１つの閾値と合致した時、又は、前記アナログ入力信号が該閾値を超えた時に時間値を出力することで複数の時間値を出力する少なくとも１つの時間デジタル変換回路と、
前記アナログ入力信号をフィルタリングする可調節なローパスフィルタ部と、
前記ローパスフィルタ部に接続され、前記ローパスフィルタ部によりフィルタリングされたアナログ入力信号をアナログデジタル変換して、デジタル信号を生成するアナログデジタル変換回路と、
トリガ信号の受信に応答して、前記デジタル信号のエネルギーを算出するエネルギー算出部と、
を備える、電子デバイス。
【請求項２】
前記複数の時間値を受信し、当該受信した複数の時間値に対する出力用の処理として、重み付け処理により前記複数の時間値を組み合わせる処理、及び、各時間値が独立的に再構成可能となるように前記複数の時間値をグループ化する処理の１つを含む処理を行なう精密なタイムスタンプ部、
を更に備える、請求項１に記載の電子デバイス。
【請求項３】
前記少なくとも１つの時間デジタル変換回路により出力される前記複数の時間値を解析することで、イベントを検出するトリガ検出部、
を更に備える、請求項１に記載の電子デバイス。
【請求項４】
前記トリガ検出部は、前記イベントが検出された時に外部装置にトリガ信号を出力する、請求項３に記載の電子デバイス。
【請求項５】
前記トリガ検出部は、外部装置により前記イベントが検出された時に、当該外部装置から送信されるトリガ信号を受信する、請求項３に記載の電子デバイス。
【請求項６】
前記閾値決定部は、更に、前記複数の閾値を動的に決定する、請求項５に記載の電子デバイス。
【請求項７】
前記閾値決定部は、更に、均一に離間されるように前記複数の閾値を動的に決定する、請求項１に記載の電子デバイス。
【請求項８】
前記閾値決定部は、更に、不均一に離間されるように前記複数の閾値を動的に決定する、請求項１に記載の電子デバイス。
【請求項９】
前記閾値決定部は、更に、パルスの立ち上がり付近で相互に接近するように前記複数の閾値を動的に決定する、請求項１に記載の電子デバイス。
【請求項１０】
アナログ入力信号の時間値及びエネルギーを出力するための出力方法であって、
複数の閾値を動的に決定し、
複数のコンパレータ回路を用いて、前記複数の閾値の中で対応する閾値とアナログ入力信号とを比較し、
前記複数のコンパレータ回路それぞれに接続された少なくとも１つの時間デジタル変換回路を用いて、前記アナログ入力信号が前記複数の閾値の中の１つの閾値と合致した時、又は、前記アナログ入力信号が該閾値を超えた時に時間値を出力することで複数の時間値を出力し、
前記アナログ入力信号をフィルタリングし、
アナログデジタル変換回路を用いて、前記フィルタリングされたアナログ入力信号をアナログデジタル変換して、デジタル信号を生成し、
トリガ信号の受信に応答して、前記デジタル信号のエネルギーを算出する、
ことを含む出力方法。
【請求項１１】
前記複数の時間値を受信し、当該受信した複数の時間値に対する出力用の処理として、重み付け処理により前記複数の時間値を組み合わせる処理、及び、各時間値が独立的に再構成可能となるように前記複数の時間値をグループ化する処理の１つを含む処理を行なう、
ことを更に含む、請求項１０に記載の出力方法。
【請求項１２】
前記少なくとも１つの時間デジタル変換回路により出力される前記複数の時間値を解析することで、イベントを検出する、
ことを更に含む、請求項１０に記載の出力方法。
【請求項１３】
前記イベントが検出された時に外部装置にトリガ信号を出力する、
ことを更に含む、請求項１２に記載の出力方法。
【請求項１４】
外部装置により前記イベントが検出された時に、当該外部装置から送信されるトリガ信号を受信する、
ことを更に含む、請求項１２に記載の出力方法。
【請求項１５】
前記複数の閾値を動的に決定する、
ことを更に含む、請求項１４に記載の出力方法。
【請求項１６】
均一に離間されるように前記複数の閾値を動的に決定する、
ことを更に含む、請求項１０に記載の出力方法。
【請求項１７】
不均一に離間されるように前記複数の閾値を動的に決定する、
ことを更に含む、請求項１０に記載の出力方法。
【請求項１８】
パルスの立ち上がり付近で相互に接近するように前記複数の閾値を動的に決定する、
ことを更に含む、請求項１０に記載の出力方法。
【請求項１９】
前記少なくとも１つの時間デジタル変換回路は、複数の時間デジタル変換回路を含む、請求項１０に記載の出力方法。
【請求項２０】
複数の閾値を動的に決定する閾値決定部と、
各コンパレータ回路が前記複数の閾値の中で対応する閾値とアナログ入力信号とを比較する複数のコンパレータ回路と、
前記複数のコンパレータ回路の中で対応するコンパレータ回路に接続される複数の回路であって、各回路が、前記アナログ入力信号が前記複数の閾値の中の１つの閾値と合致した時、又は、前記アナログ入力信号が該閾値を超えた時に時間値を出力することで複数の時間値を出力する複数の時間デジタル変換回路と、
前記アナログ入力信号をフィルタリングする可調節なローパスフィルタ部と、
前記ローパスフィルタ部に接続され、前記ローパスフィルタ部によりフィルタリングされたアナログ入力信号をアナログデジタル変換して、デジタル信号を生成するアナログデジタル変換回路と、
トリガ信号の受信に応答して、前記デジタル信号のエネルギーを算出するエネルギー算出部と、
を備える、電子デバイス。
【請求項１】
複数の閾値を動的に決定する閾値決定部と、
各コンパレータ回路が前記複数の閾値の中で対応する閾値とアナログ入力信号とを比較する複数のコンパレータ回路と、
前記複数のコンパレータ回路それぞれに接続され、前記アナログ入力信号が前記複数の閾値の中の１つの閾値と合致した時、又は、前記アナログ入力信号が該閾値を超えた時に時間値を出力することで複数の時間値を出力する少なくとも１つの時間デジタル変換回路と、
前記アナログ入力信号をフィルタリングする可調節なローパスフィルタ部と、
前記ローパスフィルタ部に接続され、前記ローパスフィルタ部によりフィルタリングされたアナログ入力信号をアナログデジタル変換して、デジタル信号を生成するアナログデジタル変換回路と、
トリガ信号の受信に応答して、前記デジタル信号のエネルギーを算出するエネルギー算出部と、
を備える、電子デバイス。
【請求項２】
前記複数の時間値を受信し、当該受信した複数の時間値に対する出力用の処理として、重み付け処理により前記複数の時間値を組み合わせる処理、及び、各時間値が独立的に再構成可能となるように前記複数の時間値をグループ化する処理の１つを含む処理を行なう精密なタイムスタンプ部、
を更に備える、請求項１に記載の電子デバイス。
【請求項３】
前記少なくとも１つの時間デジタル変換回路により出力される前記複数の時間値を解析することで、イベントを検出するトリガ検出部、
を更に備える、請求項１に記載の電子デバイス。
【請求項４】
前記トリガ検出部は、前記イベントが検出された時に外部装置にトリガ信号を出力する、請求項３に記載の電子デバイス。
【請求項５】
前記トリガ検出部は、外部装置により前記イベントが検出された時に、当該外部装置から送信されるトリガ信号を受信する、請求項３に記載の電子デバイス。
【請求項６】
前記閾値決定部は、更に、前記複数の閾値を動的に決定する、請求項５に記載の電子デバイス。
【請求項７】
前記閾値決定部は、更に、均一に離間されるように前記複数の閾値を動的に決定する、請求項１に記載の電子デバイス。
【請求項８】
前記閾値決定部は、更に、不均一に離間されるように前記複数の閾値を動的に決定する、請求項１に記載の電子デバイス。
【請求項９】
前記閾値決定部は、更に、パルスの立ち上がり付近で相互に接近するように前記複数の閾値を動的に決定する、請求項１に記載の電子デバイス。
【請求項１０】
アナログ入力信号の時間値及びエネルギーを出力するための出力方法であって、
複数の閾値を動的に決定し、
複数のコンパレータ回路を用いて、前記複数の閾値の中で対応する閾値とアナログ入力信号とを比較し、
前記複数のコンパレータ回路それぞれに接続された少なくとも１つの時間デジタル変換回路を用いて、前記アナログ入力信号が前記複数の閾値の中の１つの閾値と合致した時、又は、前記アナログ入力信号が該閾値を超えた時に時間値を出力することで複数の時間値を出力し、
前記アナログ入力信号をフィルタリングし、
アナログデジタル変換回路を用いて、前記フィルタリングされたアナログ入力信号をアナログデジタル変換して、デジタル信号を生成し、
トリガ信号の受信に応答して、前記デジタル信号のエネルギーを算出する、
ことを含む出力方法。
【請求項１１】
前記複数の時間値を受信し、当該受信した複数の時間値に対する出力用の処理として、重み付け処理により前記複数の時間値を組み合わせる処理、及び、各時間値が独立的に再構成可能となるように前記複数の時間値をグループ化する処理の１つを含む処理を行なう、
ことを更に含む、請求項１０に記載の出力方法。
【請求項１２】
前記少なくとも１つの時間デジタル変換回路により出力される前記複数の時間値を解析することで、イベントを検出する、
ことを更に含む、請求項１０に記載の出力方法。
【請求項１３】
前記イベントが検出された時に外部装置にトリガ信号を出力する、
ことを更に含む、請求項１２に記載の出力方法。
【請求項１４】
外部装置により前記イベントが検出された時に、当該外部装置から送信されるトリガ信号を受信する、
ことを更に含む、請求項１２に記載の出力方法。
【請求項１５】
前記複数の閾値を動的に決定する、
ことを更に含む、請求項１４に記載の出力方法。
【請求項１６】
均一に離間されるように前記複数の閾値を動的に決定する、
ことを更に含む、請求項１０に記載の出力方法。
【請求項１７】
不均一に離間されるように前記複数の閾値を動的に決定する、
ことを更に含む、請求項１０に記載の出力方法。
【請求項１８】
パルスの立ち上がり付近で相互に接近するように前記複数の閾値を動的に決定する、
ことを更に含む、請求項１０に記載の出力方法。
【請求項１９】
前記少なくとも１つの時間デジタル変換回路は、複数の時間デジタル変換回路を含む、請求項１０に記載の出力方法。
【請求項２０】
複数の閾値を動的に決定する閾値決定部と、
各コンパレータ回路が前記複数の閾値の中で対応する閾値とアナログ入力信号とを比較する複数のコンパレータ回路と、
前記複数のコンパレータ回路の中で対応するコンパレータ回路に接続される複数の回路であって、各回路が、前記アナログ入力信号が前記複数の閾値の中の１つの閾値と合致した時、又は、前記アナログ入力信号が該閾値を超えた時に時間値を出力することで複数の時間値を出力する複数の時間デジタル変換回路と、
前記アナログ入力信号をフィルタリングする可調節なローパスフィルタ部と、
前記ローパスフィルタ部に接続され、前記ローパスフィルタ部によりフィルタリングされたアナログ入力信号をアナログデジタル変換して、デジタル信号を生成するアナログデジタル変換回路と、
トリガ信号の受信に応答して、前記デジタル信号のエネルギーを算出するエネルギー算出部と、
を備える、電子デバイス。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１２−２２５９２３（Ｐ２０１２−２２５９２３Ａ）
【公開日】平成２４年１１月１５日（２０１２．１１．１５）
【国際特許分類】
【出願番号】特願２０１２−９６５４３（Ｐ２０１２−９６５４３）
【出願日】平成２４年４月２０日（２０１２．４．２０）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【出願人】（５９４１６４５４２）東芝メディカルシステムズ株式会社 (4,066)
【Ｆターム（参考）】
【公開日】平成２４年１１月１５日（２０１２．１１．１５）
【国際特許分類】
【出願日】平成２４年４月２０日（２０１２．４．２０）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【出願人】（５９４１６４５４２）東芝メディカルシステムズ株式会社 (4,066)
【Ｆターム（参考）】
[ Back to top ]