高電圧出力ドライバーおよび圧電ポンプ
【課題】駆動電源電圧の異常を効果的に検知する。
【解決手段】昇圧回路Lvs,Q3,D1は低電圧電源の出力を駆動電圧制御信号に応じて昇圧して高電圧の駆動電源を発生する。出力回路AP1,AP2は昇圧回路からの駆動電源を電源として、駆動波形信号に基づいて圧電素子を駆動する駆動信号を発生して出力する。駆動電源の電圧を抵抗R5,R6で分圧して得られた電圧は帰還信号としてコンパレータCP3にフィードバックされ、この帰還信号の電圧が駆動電圧制御信号に対応した電圧になるようにコンパレータCP3が動作する。そして、コンパレータCP5が帰還信号の電圧が前記駆動電圧制御信号に比較して所定以上高い場合に異常と判定する。
【解決手段】昇圧回路Lvs,Q3,D1は低電圧電源の出力を駆動電圧制御信号に応じて昇圧して高電圧の駆動電源を発生する。出力回路AP1,AP2は昇圧回路からの駆動電源を電源として、駆動波形信号に基づいて圧電素子を駆動する駆動信号を発生して出力する。駆動電源の電圧を抵抗R5,R6で分圧して得られた電圧は帰還信号としてコンパレータCP3にフィードバックされ、この帰還信号の電圧が駆動電圧制御信号に対応した電圧になるようにコンパレータCP3が動作する。そして、コンパレータCP5が帰還信号の電圧が前記駆動電圧制御信号に比較して所定以上高い場合に異常と判定する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、負荷へ駆動信号を出力する高電圧出力ドライバーおよびこれを用いた圧電ポンプに関する。
【背景技術】
【0002】
従来、圧電素子を利用したダイヤフラムポンプが提案されている。このポンプは、圧電ポンプと呼ばれ、圧電素子への電圧印加の方向を順次変更することで、圧電素子を往復動作させてダイヤフラムを往復動作させて駆動される。
【0003】
このような圧電ポンプでは、圧電素子に対する駆動信号を出力する駆動回路が必要であり、この駆動信号は、例えば一対の相補的なサイン波からなる。
【0004】
【特許文献1】特開平6−109068号公報
【特許文献2】特開平8−205563号公報
【特許文献3】特開2000−60847号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
ここで、圧電素子のような負荷に対する駆動信号は比較的高電圧であり、電源の立ち下がり時において逆相の駆動信号を急激に停止するとショックが大きい場合もある。
【課題を解決するための手段】
【0006】
本発明に係る負荷を駆動する高電圧出力ドライバーは、低電圧電源の出力を駆動電圧制御信号に応じて昇圧して高電圧の駆動電源を発生する昇圧回路と、前記昇圧回路からの駆動電源を電源として、駆動波形信号に基づいて負荷を駆動する駆動信号を発生して出力する出力回路と、駆動電源の電圧を分圧して得られた電圧を帰還信号としてフィードバックし、この帰還信号の電圧が前記駆動電圧制御信号に対応した電圧になるように前記昇圧回路を制御するフィードバックループと、前記帰還信号の電圧が前記駆動電圧制御信号に比較して所定以上高い場合に異常と判定する異常判定回路と、を有することを特徴とする。
【0007】
また、低電圧電源の出力を駆動電圧制御信号に応じて昇圧して高電圧の駆動電源を発生する昇圧回路と、前記昇圧回路からの駆動電源を電源として、駆動波形信号に基づいて負荷を駆動する駆動信号を発生して出力する出力回路と、前記駆動信号の電圧を分圧して得られた電圧を帰還信号としてフィードバックし、この帰還信号の電圧が前記駆動波形信号の電圧に比較して所定以上高い場合に異常と判定する異常判定回路と、を有することが好適である。
【0008】
また、前記異常判定回路は、さらに固定のしきい値電圧と前記帰還信号の電圧を比較し、前記帰還信号の電圧が前記しきい値電圧異常の場合にも異常と判定することが好適である。
【0009】
また、前記異常判定回路は、前記駆動信号の1周期内に一度でも異常を検出したことが複数周期連続で検出した場合に、異常と判定することが好適である。
また、前記負荷は圧電素子であり、前記駆動信号は一対の相補的な信号であることが好適である。
【発明の効果】
【0010】
駆動電源電圧の異常を効果的に検知することができる。
【発明を実施するための最良の形態】
【0011】
以下、本発明の実施形態について、図面に基づいて説明する。
【0012】
「圧電ポンプの構成」
圧電素子を利用したダイヤフラムポンプ(圧電ポンプ)の構成について、図1を用いて説明する。ポンプケーシング10内には、周囲がポンプケーシング10内壁に固定され、中央側が上下動するダイヤフラム12が配置され、このダイヤフラム12の一方側にポンプ室14が形成される。ポンプ室14には、流入通路16に接続される流入口18と、流出通路20に接続される流出口22が設けられ、流入通路16と流入口18の間には流入側の逆止弁24,流出通路20と流出口22の間には流出側の逆止弁26が設けられている。
【0013】
ここで、ダイヤフラム12は、図2に示すように薄い金属板Mの表裏両面に、両面に電極を有する圧電素子PZ1,PZ2を貼り合わせた構造になっている。そして、圧電素子PZ1の上側の電極と、圧電素子PZ2の下側の電極の間に1つの位相の交流電圧(サイン波状の駆動信号)が印加され、圧電素子PZ1,PZ2に挟まれた真ん中の金属板Mに位相が反対の(180度異なる)交流電圧(位相が反対のサイン波状の駆動信号)が印加される。これによって、2つの圧電素子PZ1,PZ2とも印加電圧が大きいときに大きく反ることになり、図1,2に示すように、ダイヤフラム12が周辺部を支点とし真ん中を最大振幅として上下に振動することになる。
【0014】
流入側の逆止弁24は、ポンプ室14へ流入する方向の流体の流れを許可し、反対の流れを阻止する。一方、流出側の逆止弁26は、ポンプ室14から流出する方向の流体の流れを許可し、反対の流れを阻止する。従って、図1に示すように、ダイヤフラム12の振動に伴うポンプ室14の容積変化に伴い、流入通路16の流体がポンプ室14を介し流出通路20に押し出される。
【0015】
「駆動信号出力回路」
図3には、圧電素子PZへの駆動信号を出力する駆動信号出力回路の構成が示されている。1つの駆動波形(サイン波状の交流波形)であるR側入力信号は、バッファアンプBF1の正入力端に入力される。このバッファアンプBF1は、その出力が負入力端に接続されており、R側入力信号がそのままの波形で出力される。バッファアンプBF1の出力はコンパレータ(エラーアンプ)CP1の正入力端に入力される。このコンパレータCP1の負入力端には、帰還信号が入力されており、両信号の誤差信号がコンパレータCP1の出力に得られる。得られた誤差信号は、高電源電圧で駆動される出力アンプAP1に供給され、この出力アンプAP1の出力が出力端T1に供給される。出力端T1には、圧電素子PZの一方側の電極が接続されているとともに、分圧抵抗R1,R2を介しグランドに接続されている。分圧抵抗R1,R2の中点は、端子T2を介し、コンパレータCP1の負入力端に接続され、出力電圧が分圧された電圧がコンパレータCP1に負帰還される。
【0016】
従って、コンパレータCP1は、その出力が、帰還信号である分圧抵抗R1,R2の中点電圧がR側入力信号に一致するように動作し、従って出力端T1からの駆動信号ROUTがR側入力信号に応じたものになる。
【0017】
また、F側入力信号は、R側入力信号と位相が180度異なる信号(相補的な信号)であり、F側入力信号は、バッファアンプBF2、コンパレータCP2、出力アンプAP2を介し、F側入力信号に対応した高電圧の駆動信号となり、出力端T3に供給される。出力端T3は、圧電素子PZの他方側の電極が接続されているとともに、分圧抵抗R3,R4を介しグランドに接続されており、分圧抵抗R3,R4の中点電圧がコンパレータCP2に負帰還されている。従って、出力端T3からの出力である駆動信号FOUTが出力端T1からの駆動信号ROUTと反対の極性の信号となり、圧電素子PZの両面の電極に位相が180度異なる一対の駆動信号ROUT,FOUTが印加されることになる。この圧電素子PZが上述の圧電ポンプのダイヤフラム12を構成しており、ダイヤフラム12が往復移動することになる。なお、上述の圧電ポンプは、2つの圧電素子PZ1,PZ2を有しているが、圧電素子PZがそのうちの1つに該当していても良いし、ダイヤフラム12を1つの圧電素子PZで構成してもよい。
【0018】
次に、駆動電源制御信号は、コンパレータCP3の正入力端に入力される。コンパレータCP3の負入力端には帰還信号が入力されている。コンパレータCP3の出力は、コンパレータCP4の負入力端に入力される。このコンパレータCP4の正入力端には、予め設定された三角波が供給されている。従って、このコンパレータCP4の出力には、コンパレータCP3の出力の電圧に応じたデューティー比のPWM信号が得られる。すなわち、駆動電源制御信号がフィードバック信号に比べて高ければ、コンパレータCP3の出力電圧が高くなり、デューティー比(Hレベルの期間)が少ないPWM信号がコンパレータCP4から出力される。なお、駆動電源制御信号は、後述するように、圧電素子PZの駆動を制御するための制御電源電圧VCCに基づいて発生される。
【0019】
コンパレータCP4の出力は、pチャネルトランジスタQ1と、nチャネルトランジスタQ2のゲートに供給される。このトランジスタQ1は、ソースが端子T5に接続され、ドレインがトランジスタQ2のドレインに接続されており、トランジスタQ2のソースはグランドに接続されている。そして、トランジスタQ1,Q2のドレイン同士の接続点は、端子T6に接続されている。
【0020】
端子T5には、外付けのコイルLvsを介し、外付けのダイオードD1のアノードに接続され、このダイオードD1のカソードは外付けコンデンサC1を介しグランドに接続されている。また、端子T6には、nチャネルトランジスタQ3のゲートが接続され、このトランジスタQ3のドレインがコイルLvsとダイオードD1の接続点に接続され、ソースがグランドに接続されている。
【0021】
従って、コンパレータCP4からの出力であるPWM信号がHレベルであると、トランジスタQ2がオンし端子T6がLレベルとなりトランジスタQ3はオフ、PWM信号がLレベルであると、トランジスタQ2がオフし端子T6がHレベルとなりトランジスタQ3はオンする。このトランジスタQ3がオンすることで、コイルLvsにエネルギーが蓄積され、トランジスタQ3がオフすることで、コイルLvsに蓄積されたエネルギーに応じてコンデンサC1に充電される。従って、コンパレータCP4からの出力におけるLレベルの期間が長いほど、コンデンサC1への充電量が大きくなり、コンデンサC1からの出力である駆動電源電圧が高くなる。なお、ダイオードD1に並列してトランジスタを設けると、そのスイッチングにより駆動電源電圧を下げることが容易になる。
【0022】
コンデンサC1の上側(ダイオードD1のカソードに接続される電極)は、端子T7に接続され、この端子T7が出力アンプAP1,AP2へ駆動電源電圧として供給される。また、コンデンサC1の上側は、外付けの分圧抵抗R5,R6を介しグランドに接続されている。分圧抵抗R5,R6の中点は、外付けの抵抗R7、コンデンサC2を介し、端子T8に接続されている。そして、端子T8は、コンパレータCP4の負入力端に接続されている。抵抗R7、コンデンサC2は、ハイパスフィルタを構成しており、これによって駆動電源電圧出力の高周波成分が除去される。さらに、分圧抵抗R5,R6の中点は端子T9に接続されており、この端子T9がコンパレータCP3の負入力端に接続されている。従って、駆動電源電圧を分圧抵抗R5,R6で分圧した電圧が駆動電源制御信号と比較されるフィードバック信号(帰還信号)となり、帰還信号の電圧が駆動電源制御信号の電圧に一致するように、駆動電源電圧が制御される。
【0023】
このようにして、駆動電源制御信号によって、駆動電源電圧を任意に制御することが可能になる。これによって、端子T1、T3からの出力である、駆動信号ROUT,FOUTの振幅が制御される。なお、後述するように、駆動電源制御信号は、電源電圧VCCとして本ドライバーに外部から供給される。
【0024】
図4には、駆動信号ROUT,FOUTの状態が示してある。駆動電源電圧出力を下げることによって、ROUT,FOUTの振幅が小さくなる。これによって、圧電素子PZの動きが制御され、圧電ポンプのダイヤフラムの振幅が制御されてポンプの吐出量を制御することができる。
【0025】
「出力アンプAPの構成」
図5、図6には、出力アンプAPの構成例が示されている。ICOMからは定電流が供給され、これがnチャネルトランジスタQ11のドレインおよびゲートに供給される。トランジスタQ11のソースはグランド(PGND)に接続されている。トランジスタQ11のゲートには、ソースがグランド(PGND)に接続されたnチャネルトランジスタQ12,Q13,Q14のゲートが共通接続されている。従って、トランジスタQ11に対し、トランジスタQ12,Q13,Q14がカレントミラーを構成し、これらトランジスタQ11〜Q14に同一の定電流が流れる。
【0026】
トランジスタQ12のドレインには、pチャネルトランジスタQ15のドレインが接続されており、このトランジスタQ15のソースは駆動電源VSに接続されている。トランジスタQ15はドレイン・ゲートが短絡されており、このゲートには、ソースがVSに接続されたpチャネルトランジスタQ16,Q17のゲートが接続されている。従って、これらトランジスタQ16,Q17にも、トランジスタQ11に流れるのと同じ定電流が流れる。
【0027】
トランジスタQ13のドレインは、2つのドレイン・ゲート間が短絡されたpチャネルトランジスタQ18,Q19を介し、駆動電源VSに接続されており、トランジスタQ13とトランジスタQ18のドレインがpチャネルトランジスタQ20のゲートに接続されている。また、トランジスタQ17のドレインは、2つのドレイン・ゲート間が短絡されたnチャネルトランジスタQ21,Q22を介し、外部のグランドに接続されている端子RFに接続されている。トランジスタQ17とトランジスタQ21の接続点は、nチャネルトランジスタQ23のゲートに接続されている。
【0028】
そして、トランジスタQ20のソースと、トランジスタQ23のドレインは、トランジスタQ16のドレインに共通接続されるとともに、pチャネルトランジスタQ24のゲートに接続されている。また、トランジスタQ20のドレインと、トランジスタQ23のソースは、トランジスタQ14のドレインに共通接続されるとともに、nチャネルトランジスタQ25のゲートに接続されている。また、トランジスタQ20のドレイン、トランジスタQ23のソース、トランジスタQ14のドレイン、nチャネルトランジスタQ25のゲートには、ICTLF端からドライブ電流Idrが供給される。すなわち、このICTLF端がコンパレータCP1(またはコンパレータCP2)の出力に接続されている。
【0029】
また、トランジスタQ24のソースは駆動電源VSに接続され、ドレインはトランジスタQ25のドレインに接続されるとともに出力端子OUT(T1またはT2)に接続されており、トランジスタQ25のソースは端子RFに接続されている。
【0030】
このような回路において、トランジスタQ20とトランジスタQ23には、トランジスタQ16に流れる定電流を分割した電流が流れる。また、トランジスタQ19,Q18には、トランジスタQ13に流れる定電流が流れ、トランジスタQ21,Q22には、トランジスタQ17に流れる電流が流れる。従って、通常は、トランジスタQ20,Q23に流れる電流は等しい。
【0031】
ドライブ電流IdrがトランジスタQ25のゲートに向けて流れる電流Idr+であるとこれによって、図5に示すように、トランジスタQ25がオンし、出力端OUTから電流を引き抜く方向の電流が流れ、出力端OUTはLレベル側に動く。このとき、トランジスタQ20およびトランジスタQ23に流れる電流の和はトランジスタQ14に流れる定電流に等しいため、トランジスタQ24はオフしている。
【0032】
一方、ドライブ電流IdrがトランジスタQ25のゲートから引き抜く方向に流れる電流Idr−であると、これによって、図6に示すように、トランジスタQ23のドレイン電流が大きくなり、トランジスタQ24がオンし、出力端OUTから電流を吐き出す方向の電流が流れ、出力端OUTはHレベル側に動く。
【0033】
このようにして、ICTLFに流れる電流に応じて、出力トランジスタQ24,Q25が制御されて、出力端OUTからの出力が制御される。この出力アンプAPは、駆動電源VSからの電力によって出力を得る高耐圧出力部として機能する。従って、図3における出力アンプAP1,AP2として、図5,6に示されるアンプをそれぞれ用意し、コンパレータCP1,CP2の出力をそれぞれのアンプのICTLFに入力することによって、出力端OUTにおいて、駆動信号ROUT,FOUTをそれぞれ得ることができる。
【0034】
なお、信号系の電源電圧は、例えば、5V程度であり、駆動電源VSは例えば200V程度である。
【0035】
「VCC連動DACの構成」
従来の装置において、ファン駆動制御用にファンの駆動を制御する制御電源電圧である電源電圧VCCを出力できる回路がすでに用意されている場合がある。この場合には、この電源電圧VCCに応じて、圧電素子PZを制御する信号を発生することが好適である。
【0036】
図7には、このような場合に好適な構成が示されている。外部から入力されてくる電圧がポンプの駆動要求に従って適宜変更される電源VCCが入力される端子T11は、抵抗R11,R12の直列接続からなる分圧抵抗を介しグランドに接続されている。分圧抵抗R11とR12の中点は、出力が負入力端に短絡されたバッファアンプBF11の正入力端に入力され、この出力がD/Aコンバータ30の電源VDACとなっている。
【0037】
なお、この例では、リファレンスV1が正入力端に入力され、負入力端に分圧抵抗R11とR12の中点が接続されるとともに、分圧抵抗R11とR12の中点がダイオードD11を介し出力に接続されるコンパレータCP11と、リファレンスV2が正入力端に入力され、負入力端に分圧抵抗R11とR12の中点が接続されるとともに、出力がダイオードD12を介し分圧抵抗R11とR12の中点に接続されるコンパレータCP12と、が設けられている。ダイオードD11は、分圧抵抗R11とR12の中点からコンパレータCP11の出力に向けて流れる電流のみを流し、ダイオードD12は、コンパレータCP11の出力から分圧抵抗R11とR12の中点に向けて流れる電流のみを流す。従って、分圧抵抗R11とR12の中点電圧は、リファレンス電圧V1,V2でクリップされることになる。従って、電源VDACは、電源電圧VCCの変化に伴い、図8に示すように変化することになる。すなわち、電源VDACは、電源電圧VCCが0〜V2(R11+R12)/R12の間はV2、V2(R11+R12)/R12〜V1(R11+R12)/R12の間はV2→V1に直線的に変化し、V1(R11+R12)/R12以上ではV1に固定される。
【0038】
図9には、D/Aコンバータ30の構成が示されている。電源VDACとグランドの間には、入力デジタル信号のビット数に応じた抵抗が直列接続されている。そして、各抵抗間の接続点には2つのスイッチがそれぞれ対応して設けられており、一方側のR側スイッチ群SWrの抵抗側でない端部が共通接続してR側信号の出力、他側のF側スイッチ群SWfの抵抗側でない端部が共通接続してF側信号の出力になっている。
【0039】
また、R側、F側スイッチ群を制御するためにカウンタ回路32が設けられている。このカウンタ32は、所定のクロックをアップカウント、ダウンカウントを繰り返す。例えば、512段階のカウント値を0→511→0→511というように順次繰り返し出力する。そして、これらカウンタの出力がR側スイッチ群SWrとF側スイッチ群SWfとで、ちょうど反対の出力が出るように対応付けられている。すなわち、カウンタ32の出力が0のときにR側スイッチ群SWrの出力が0であれば、F側スイッチ群SWfの出力が511となるように設定されている。
【0040】
従って、R側信号、F側信号が図示のように、1クロックに対し順次変化する相補的なサインカーブになる。そして、電源VDACが変化することで、R側信号、F側信号の振幅が連動して変化する。従って、電源VCCに応じて振幅が変化するR側信号、F側信号がD/Aコンバータ30の出力に得られる。また、D/Aコンバータ30の最大出力が駆動電源制御信号として出力される。
【0041】
このような図9の出力信号が図3のバッファアンプBF1,BF2、コンパレータCP3に入力される。そして、分圧抵抗R1,R2、R3,R4、R5,R6の比を適切に設定することで、入力されてくるVCCに応じて、圧電ポンプの吐出量を目標値に制御することが可能になる。
【0042】
なお、図9では、D/Aコンバータ30からR側信号、F側信号をそのまま出力することにした。しかし、R側信号、F側信号は上下対称である。従って、半分(180度分)の出力のみをD/Aコンバータ30から出力し、他の半分については、出力を反転することもできる。これによって、D/Aコンバータ30における抵抗列を半分の規模にすることが可能になる。
【0043】
「駆動電源電圧の異常検出」
本実施形態においては、図3に示すように昇圧回路によって、昇圧した高電圧の駆動電源電圧を用い、出力アンプAP1,AP2を駆動している。この駆動電源電圧が高くなりすぎると出力用のトランジスタの耐圧を超えてしまう可能性もある。
【0044】
例えば、図10に示すように、駆動電源電圧がパルス的に高くなった場合、これを検知して、保護動作を行うことが好適である。
【0045】
図11には、過電圧検出の構成を追加した回路構成が示してある。この回路では、3つのコンパレータCP5,CP6,CP7が追加して設けられている。端子T9からコンパレータCP3への帰還ラインが、コンパレータCP5の正入力端にも入力されている。このコンパレータCP5の負入力端にはコンパレータCP3の正入力端に入力される駆動電源制御信号がオフセット電源OB1を介し入力されている。従って、このコンパレータCP3は、駆動電源電圧が駆動電源制御信号よりオフセット電源OB1の電圧を超える場合にHレベルを出力する。駆動電源制御信号は、電源電圧VCCに基づいて発生される信号であり、本回路は、端子T9からの帰還信号が、駆動電源制御信号に一致するように動作しており、通常の場合、コンパレータCP5の出力がHレベルになることはない。従って、ノイズの混入など異常発生時に、コンパレータCP5の出力がHレベルとなることで、駆動電源電圧の異常を検出することができる。特に、駆動電源制御信号は、圧電素子の駆動目標値に応じて変更される。コンパレータCP5では、電圧値が変更される駆動電源制御信号の電圧値を基準として、異常判定を行っているため、適切な異常検出が可能となる。
【0046】
さらに、コンパレータCP5は、正入力端が2つ有り、もう1つの正入力端には、リミット電源LB1の出力が入力されている。このリミット電源LB1の電圧は、使用されている素子(例えば、出力トランジスタ)の耐圧に基づいて決定されている固定値である。すなわち、端子T9からの帰還信号は、駆動電源電圧を抵抗R5、R6で分圧して得た電圧であり、リミット電源LB1の電圧は、耐圧に応じて決定された最大電圧を抵抗R5、R6で分圧して得られる電圧とすればよい。
【0047】
このように、リミット電源LB1により、固定の電圧との比較も合わせて行うことで、駆動電源電圧が絶対値として、リミット値を超えたことを検出することができる。このように、2つのしきい値を利用することで、効果的な異常検出が行える。
【0048】
さらに、本実施形態では、端子T2からコンパレータCP1への帰還ラインが、コンパレータCP6の正入力端にも入力されている。コンパレータCP6の負入力端にはコンパレータCP1の正入力端に入力されるR側入力信号がオフセット電源OB2を介し入力されている。従って、このコンパレータCP6は、出力信号ROUTを抵抗R1,R2で分圧した電圧がR側入力信号よりオフセット電源OB2の電圧以上高い場合にHレベルを出力する。R側入力信号は、電源電圧VCCに基づいて発生される信号であり、本回路は、端子T2からの帰還信号が、R側入力信号に一致するように動作しており、通常の場合、コンパレータCP6の出力がHレベルになることはない。従って、ノイズの混入や、圧電素子による電圧発生など異常発生時に、コンパレータCP6の出力がHレベルとなることで、駆動電源電圧の異常を検出することができる。特に、R側入力信号は、圧電素子の駆動信号の目標値である。コンパレータCP6では、駆動信号についてその目標値電圧値を基準として、異常判定を行っているため、適切な異常検出が可能となる。また、コンパレータCP6にもリミット電源LB2の負入力端が設けられており、ROUTの帰還信号の電圧がリミット電源LB2の電圧を超えた場合にもHレベルの出力が得られる。
【0049】
さらに、本実施形態においては、コンパレータCP7を有しており、出力信号FOUTについての異常検出をコンパレータCP6によるROUTについての検出と同様にして行う。なお、この場合のオフセット電源OB3およびリミット電源LB3の電圧はコンパレータCP6の回路の場合のOB2,LB2と同一である。
【0050】
「異常検出用コンパレータの構成」
図12に、コンパレータCP5の構成例を示す。駆動電源制御信号は、PNPトランジスタQ30のベースに供給される。トランジスタQ30は、コレクタがグランドに接続され、エミッタは抵抗R31、定電流源CS1を介し電源(低電圧の信号電源)に接続されている。抵抗R31と定電流源の接続点は、PNPトランジスタQ32のベースに接続されている。トランジスタQ32のコレクタには、ベースコレクタ間が短絡されたPNPトランジスタQ33のコレクタが接続され、トランジスタQ33のエミッタがグランドに接続されている。
【0051】
トランジスタQ32のエミッタは定電流源CS2を介し電源に接続されている。また、トランジスタQ32のエミッタはPNPトランジスタQ34のエミッタにも接続されている。このトランジスタQ34のベースには駆動電源電圧帰還信号が供給され、コレクタはエミッタがグランドに接続されたNPNトランジスタQ35のコレクタに接続されている。また、トランジスタQ35のベースはトランジスタQ33のベースに接続されており、トランジスタQ33とQ35はカレントミラーを構成している。
【0052】
トランジスタQ34およびQ35のコレクタ同士の接続点には、ベースコレクタ間が短絡されたNPNトランジスタQ35のコレクタが接続されており、このトランジスタQ35のエミッタはグランドに接続されている。トランジスタQ36のベースにはNPNトランジスタQ37のベースが接続されている。このトランジスタQ37のエミッタは、グランドに接続され、コレクタは定電流源CS3を介し電源に接続されている。そして、定電流源CS3とトランジスタQ37の接続点がコンパレータCP5の出力になっている。
【0053】
さらに、電源には、定電流源CS4が接続され、この定電流源CS4はPNPトランジスタQ38のエミッタに接続されている。このトランジスタQ38のコレクタはグランドに接続されており、ベースには、リミット電源LBが接続されている。定電流源CS4とトランジスタQ38のコレクタの接続点には、PNPトランジスタQ39のベースが接続されている。このトランジスタQ39のエミッタは定電流源CS2に接続され、コレクタはトランジスタQ32およびトランジスタQ33のコレクタが接続されている。従って、トランジスタQ32と、トランジスタQ39はコレクタおよびエミッタがそれぞれ同一の位置に接続されて、両者は並列接続されている。
【0054】
このように、このコンパレータCP5においては、駆動電源電圧帰還信号がトランジスタQ24のベースに供給される。駆動電源制御信号は、トランジスタQ31のベースに供給され、この駆動電源制御信号に応じた電流がこのトランジスタQ31に流れるが、このトランジスタQ31に流れる電流は、定電流源CS1からの定電流が基本であり、それにトランジスタQ32のベース電流が加減される。さらに、抵抗R31には、トランジスタQ31と同一の電流が流れ、この電流によって、電圧V31の電圧降下が生じる。従って、トランジスタQ32のベース電圧は、駆動電源制御信号の電圧にトランジスタQ31のVBEと、抵抗R31の電圧V31だけかさ上げされた電圧になる。トランジスタQ32と、トランジスタQ34は差動トランジスタとして動作するため、このコンパレータCP5においては、駆動電源電圧帰還信号と、駆動電源制御信号にVBE+V31だけ加算された電圧との比較になる。従って、このVBE+V31がオフセット電源OB1として機能する。すなわち、通常時には、駆動電源電圧帰還信号は駆動電源制御信号と同一電圧であり、トランジスタQ34がオンして、トランジスタQ32はオフしている。この状態では、トランジスタQ34に流れる電流がトランジスタQ36,Q37に流れ、出力は、Lレベルとなっている。一方、異常発生により、駆動電電減圧帰還信号の電圧がトランジスタQ32のベース電圧より高くなった場合には、トランジスタQ32に電流が流れ、トランジスタQ34,Q36の電流が停止して、過電圧検出信号である出力がHレベルになる。
【0055】
さらに、トランジスタQ38には、リミット電源LBが供給されており、このリミット電源LBの電圧に1VBEを加算した電圧がトランジスタQ39のベースに印加されている。従って、駆動電源電圧帰還信号の電圧がリミット電源LB+VBEを超えた場合に、出力がHレベルとなる。従って、図11におけるリミット電源LB1の電圧が図12においては、リミット電源LBの電圧にVBE加算された値に対応している。
【0056】
なお、駆動電源電圧が例えば175V程度、これを分圧したコンパレータに供給される帰還信号の電圧は3V程度であり、オフセット電圧V31は、0.3V程度、リミット電圧LB1は3.6V程度(210V程度に対応する)に設定される。
【0057】
なお、コンパレータCP6,CP7についても、この図12の構成をそのまま利用できる。
【0058】
「判定結果の取り込み」
図13には、判定結果の取り込みの構成が示されている。すなわち、図12における出力に得られた判定結果について、駆動波形の1周期の間に1度でも過電圧が検出された場合に2周期連続したときに異常との判定結果を出力する。
【0059】
図12の過電圧の検出信号は、フリップフロップFF11のクロック入力端Cに入力される。このフリップフロップFF11のデータ入力端Dには、常にHレベルが供給されているため、クロック入力端Cへの検出信号がHレベルに立ち上がることでフリップフロップFF11にHレベルがセットされる。一方、駆動波形の1周期に1度だけ立ち上がるタイミングクロックが遅延回路DL11を介しリセット端Rに供給されている。従って、フリップフロップFF11は、駆動波形の1周期に1度でも過電圧が検出されると、リセットされるまでの期間Hレベルにセットされる。
【0060】
フリップフロップFF11の出力Qは、フリップフロップFF12のデータ入力端Dに供給される。このフリップフロップFF12のクロック入力端Cには、タイミングクロックがそのまま入力されている。従って、このフリップフロップFF12は、フリップフロップFF11の出力をリセットされる直前の段階で取り込む。フリップフロップFF12の出力Qは、フリップフロップFF13のデータ入力端Dに供給される。このフリップフロップFF13のクロック入力端Cにも、タイミングクロックがそのまま入力されているため、フリップフロップFF13は、フリップフロップFF12の入れ替えられる直前の出力を取り込む。これによって、駆動波形の2周期の期間において連続して過電圧を検出した場合に、フリップフロップFF12,FF13の両方にHレベルが取り込まれる。フリップフロップFF12,FF13の出力は、アンドゲートAND11に入力されているため、このアンドゲートAND11の出力に駆動波形の2周期の期間において連続して過電圧を検出した場合にHレベルとなる異常検出信号が得られる。
【0061】
「駆動電源電圧の制御」
上述のように、本実施形態では、電源電圧VCCに応じて駆動電源制御信号を発生し、昇圧を制御している。ここで、駆動電源電圧は、駆動信号ROUT、FOUTより大きい必要があるが、一定である必要はない。そこで、図14に示すように駆動電源制御信号を駆動信号の波形に合わせて変更することが好適である。すなわち、図14に示すようにスイッチ34を設け、R側信号およびF側信号の大きい方をとった信号(山側のみが続く信号)を作成し、これを駆動電源制御信号とする。この駆動制御信号が、図3における昇圧回路に供給される。このため、図15に示すように、駆動電源電圧が駆動信号ROUT、FOUTの両者の包絡線より少し高い山のみが続く波形となる。これによって、圧電素子駆動における出力トランジスタにおける損失を少なくして、効率的な圧電素子駆動を図ることができる。
【0062】
図16には、図14の出力である、R側信号、F側信号を示している。このように、D/Aコンバータ30の出力として、相補的なR側信号、F側信号が得られ、電源の立ち下げ時には、R側信号、F側信号が一致して低下する。さらに、この例では、駆動電源制御信号について、R側信号、F側信号に対し、所定値だけ高くオフセットさせた信号としている。このオフセットは、所定のオフセット用の電源でオフセットしてもよいが、D/Aコンバータ30の出力自体をオフセットさせることも好適である。すなわち、D/Aコンバータ30についてR側信号、F側信号の作成に対し、余裕を持たせておき、R側信号、F側信号はD/Aコンバータ30の出力最大値に対し所定値以上低い値とし、駆動電源制御信号をR側信号、F側信号の高い方より所定値だけ高い値として出力すればよい。これによって、図16のような駆動電源制御信号を得ることができる。そして、R側信号、F側信号が同一値になったところで、駆動電源制御信号を0Vとし、その後R側信号、F側信号を0Vへ移動させる。このようにして、図16のような出力を利用することで、駆動信号および駆動電源電圧として、図15に示したような波形が得られる。
【0063】
なお、立ち上がり時においても、D/Aコンバータ30の出力に立ち上がり時のR側信号、F側信号を得ることが好適であるが、駆動電源制御信号についても同様に、R側信号、F側信号の包絡線より所定値高い信号とすることが好適である。
【0064】
本実施形態では、このように駆動電源電圧を駆動波形に応じて変更した場合においても、好適な異常検出が行える。すなわち、帰還信号との比較により、目標値に比べ高い異常を検出し、リミット電圧との比較により、絶対値としての異常を検出することができる。
【図面の簡単な説明】
【0065】
【図1】圧電ポンプの構成を示す図である。
【図2】圧電ポンプのダイヤフラムの構成を示す図である。
【図3】高電圧出力ドライバーの出力部の構成を示す図である。
【図4】駆動信号の波形を示す図である。
【図5】出力アンプの構成を示す図である。
【図6】出力アンプの構成を示す図である。
【図7】電源VDACの出力のための構成を示す図である。
【図8】電源VDACの電源VCCに対する特性を示す図である。
【図9】電源VDACに応じた出力振幅の出力を得るD/Aコンバータの構成を示す図である。
【図10】立ち上がり時の駆動信号の波形の一例を示す図である。
【図11】立ち上がり時の駆動信号の波形の他の例を示す図である。
【図12】立ち上がり時の駆動信号の波形のさらに他の例を示す図である。
【図13】判定結果取り込みのための構成を示す図である。
【図14】R側信号、F側信号、駆動電源制御信号を出力するD/Aコンバータの構成を示す図である。
【図15】立ち下がり時の駆動信号の波形の一例を示す図である。
【図16】立ち下がり時のR側信号、F側信号、駆動電源制御信号の波形の一例を示す図である。
【符号の説明】
【0066】
10 ポンプケーシング、12ダイヤフラム、14 ポンプ室、16 流入部、18 流入口、20 流出部、22 流出口、24,26 逆止弁、30 コンバータ、32 カウンタ回路、AP1,AP2 出力アンプ、BF1,BF2,BF11 バッファアンプ、C1,C2 コンデンサ、CS1〜CS4 定電流源、CP1,CP2,CP3,CP4,CP5.CP6,CP7,CP11,CP12 コンパレータ(エラーアンプ)、D1,D11,D12 ダイオード、Q1〜Q2,Q11〜Q25,Q31〜Q39 トランジスタ、R1〜R7,R11,R12 抵抗。
【技術分野】
【0001】
本発明は、負荷へ駆動信号を出力する高電圧出力ドライバーおよびこれを用いた圧電ポンプに関する。
【背景技術】
【0002】
従来、圧電素子を利用したダイヤフラムポンプが提案されている。このポンプは、圧電ポンプと呼ばれ、圧電素子への電圧印加の方向を順次変更することで、圧電素子を往復動作させてダイヤフラムを往復動作させて駆動される。
【0003】
このような圧電ポンプでは、圧電素子に対する駆動信号を出力する駆動回路が必要であり、この駆動信号は、例えば一対の相補的なサイン波からなる。
【0004】
【特許文献1】特開平6−109068号公報
【特許文献2】特開平8−205563号公報
【特許文献3】特開2000−60847号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
ここで、圧電素子のような負荷に対する駆動信号は比較的高電圧であり、電源の立ち下がり時において逆相の駆動信号を急激に停止するとショックが大きい場合もある。
【課題を解決するための手段】
【0006】
本発明に係る負荷を駆動する高電圧出力ドライバーは、低電圧電源の出力を駆動電圧制御信号に応じて昇圧して高電圧の駆動電源を発生する昇圧回路と、前記昇圧回路からの駆動電源を電源として、駆動波形信号に基づいて負荷を駆動する駆動信号を発生して出力する出力回路と、駆動電源の電圧を分圧して得られた電圧を帰還信号としてフィードバックし、この帰還信号の電圧が前記駆動電圧制御信号に対応した電圧になるように前記昇圧回路を制御するフィードバックループと、前記帰還信号の電圧が前記駆動電圧制御信号に比較して所定以上高い場合に異常と判定する異常判定回路と、を有することを特徴とする。
【0007】
また、低電圧電源の出力を駆動電圧制御信号に応じて昇圧して高電圧の駆動電源を発生する昇圧回路と、前記昇圧回路からの駆動電源を電源として、駆動波形信号に基づいて負荷を駆動する駆動信号を発生して出力する出力回路と、前記駆動信号の電圧を分圧して得られた電圧を帰還信号としてフィードバックし、この帰還信号の電圧が前記駆動波形信号の電圧に比較して所定以上高い場合に異常と判定する異常判定回路と、を有することが好適である。
【0008】
また、前記異常判定回路は、さらに固定のしきい値電圧と前記帰還信号の電圧を比較し、前記帰還信号の電圧が前記しきい値電圧異常の場合にも異常と判定することが好適である。
【0009】
また、前記異常判定回路は、前記駆動信号の1周期内に一度でも異常を検出したことが複数周期連続で検出した場合に、異常と判定することが好適である。
また、前記負荷は圧電素子であり、前記駆動信号は一対の相補的な信号であることが好適である。
【発明の効果】
【0010】
駆動電源電圧の異常を効果的に検知することができる。
【発明を実施するための最良の形態】
【0011】
以下、本発明の実施形態について、図面に基づいて説明する。
【0012】
「圧電ポンプの構成」
圧電素子を利用したダイヤフラムポンプ(圧電ポンプ)の構成について、図1を用いて説明する。ポンプケーシング10内には、周囲がポンプケーシング10内壁に固定され、中央側が上下動するダイヤフラム12が配置され、このダイヤフラム12の一方側にポンプ室14が形成される。ポンプ室14には、流入通路16に接続される流入口18と、流出通路20に接続される流出口22が設けられ、流入通路16と流入口18の間には流入側の逆止弁24,流出通路20と流出口22の間には流出側の逆止弁26が設けられている。
【0013】
ここで、ダイヤフラム12は、図2に示すように薄い金属板Mの表裏両面に、両面に電極を有する圧電素子PZ1,PZ2を貼り合わせた構造になっている。そして、圧電素子PZ1の上側の電極と、圧電素子PZ2の下側の電極の間に1つの位相の交流電圧(サイン波状の駆動信号)が印加され、圧電素子PZ1,PZ2に挟まれた真ん中の金属板Mに位相が反対の(180度異なる)交流電圧(位相が反対のサイン波状の駆動信号)が印加される。これによって、2つの圧電素子PZ1,PZ2とも印加電圧が大きいときに大きく反ることになり、図1,2に示すように、ダイヤフラム12が周辺部を支点とし真ん中を最大振幅として上下に振動することになる。
【0014】
流入側の逆止弁24は、ポンプ室14へ流入する方向の流体の流れを許可し、反対の流れを阻止する。一方、流出側の逆止弁26は、ポンプ室14から流出する方向の流体の流れを許可し、反対の流れを阻止する。従って、図1に示すように、ダイヤフラム12の振動に伴うポンプ室14の容積変化に伴い、流入通路16の流体がポンプ室14を介し流出通路20に押し出される。
【0015】
「駆動信号出力回路」
図3には、圧電素子PZへの駆動信号を出力する駆動信号出力回路の構成が示されている。1つの駆動波形(サイン波状の交流波形)であるR側入力信号は、バッファアンプBF1の正入力端に入力される。このバッファアンプBF1は、その出力が負入力端に接続されており、R側入力信号がそのままの波形で出力される。バッファアンプBF1の出力はコンパレータ(エラーアンプ)CP1の正入力端に入力される。このコンパレータCP1の負入力端には、帰還信号が入力されており、両信号の誤差信号がコンパレータCP1の出力に得られる。得られた誤差信号は、高電源電圧で駆動される出力アンプAP1に供給され、この出力アンプAP1の出力が出力端T1に供給される。出力端T1には、圧電素子PZの一方側の電極が接続されているとともに、分圧抵抗R1,R2を介しグランドに接続されている。分圧抵抗R1,R2の中点は、端子T2を介し、コンパレータCP1の負入力端に接続され、出力電圧が分圧された電圧がコンパレータCP1に負帰還される。
【0016】
従って、コンパレータCP1は、その出力が、帰還信号である分圧抵抗R1,R2の中点電圧がR側入力信号に一致するように動作し、従って出力端T1からの駆動信号ROUTがR側入力信号に応じたものになる。
【0017】
また、F側入力信号は、R側入力信号と位相が180度異なる信号(相補的な信号)であり、F側入力信号は、バッファアンプBF2、コンパレータCP2、出力アンプAP2を介し、F側入力信号に対応した高電圧の駆動信号となり、出力端T3に供給される。出力端T3は、圧電素子PZの他方側の電極が接続されているとともに、分圧抵抗R3,R4を介しグランドに接続されており、分圧抵抗R3,R4の中点電圧がコンパレータCP2に負帰還されている。従って、出力端T3からの出力である駆動信号FOUTが出力端T1からの駆動信号ROUTと反対の極性の信号となり、圧電素子PZの両面の電極に位相が180度異なる一対の駆動信号ROUT,FOUTが印加されることになる。この圧電素子PZが上述の圧電ポンプのダイヤフラム12を構成しており、ダイヤフラム12が往復移動することになる。なお、上述の圧電ポンプは、2つの圧電素子PZ1,PZ2を有しているが、圧電素子PZがそのうちの1つに該当していても良いし、ダイヤフラム12を1つの圧電素子PZで構成してもよい。
【0018】
次に、駆動電源制御信号は、コンパレータCP3の正入力端に入力される。コンパレータCP3の負入力端には帰還信号が入力されている。コンパレータCP3の出力は、コンパレータCP4の負入力端に入力される。このコンパレータCP4の正入力端には、予め設定された三角波が供給されている。従って、このコンパレータCP4の出力には、コンパレータCP3の出力の電圧に応じたデューティー比のPWM信号が得られる。すなわち、駆動電源制御信号がフィードバック信号に比べて高ければ、コンパレータCP3の出力電圧が高くなり、デューティー比(Hレベルの期間)が少ないPWM信号がコンパレータCP4から出力される。なお、駆動電源制御信号は、後述するように、圧電素子PZの駆動を制御するための制御電源電圧VCCに基づいて発生される。
【0019】
コンパレータCP4の出力は、pチャネルトランジスタQ1と、nチャネルトランジスタQ2のゲートに供給される。このトランジスタQ1は、ソースが端子T5に接続され、ドレインがトランジスタQ2のドレインに接続されており、トランジスタQ2のソースはグランドに接続されている。そして、トランジスタQ1,Q2のドレイン同士の接続点は、端子T6に接続されている。
【0020】
端子T5には、外付けのコイルLvsを介し、外付けのダイオードD1のアノードに接続され、このダイオードD1のカソードは外付けコンデンサC1を介しグランドに接続されている。また、端子T6には、nチャネルトランジスタQ3のゲートが接続され、このトランジスタQ3のドレインがコイルLvsとダイオードD1の接続点に接続され、ソースがグランドに接続されている。
【0021】
従って、コンパレータCP4からの出力であるPWM信号がHレベルであると、トランジスタQ2がオンし端子T6がLレベルとなりトランジスタQ3はオフ、PWM信号がLレベルであると、トランジスタQ2がオフし端子T6がHレベルとなりトランジスタQ3はオンする。このトランジスタQ3がオンすることで、コイルLvsにエネルギーが蓄積され、トランジスタQ3がオフすることで、コイルLvsに蓄積されたエネルギーに応じてコンデンサC1に充電される。従って、コンパレータCP4からの出力におけるLレベルの期間が長いほど、コンデンサC1への充電量が大きくなり、コンデンサC1からの出力である駆動電源電圧が高くなる。なお、ダイオードD1に並列してトランジスタを設けると、そのスイッチングにより駆動電源電圧を下げることが容易になる。
【0022】
コンデンサC1の上側(ダイオードD1のカソードに接続される電極)は、端子T7に接続され、この端子T7が出力アンプAP1,AP2へ駆動電源電圧として供給される。また、コンデンサC1の上側は、外付けの分圧抵抗R5,R6を介しグランドに接続されている。分圧抵抗R5,R6の中点は、外付けの抵抗R7、コンデンサC2を介し、端子T8に接続されている。そして、端子T8は、コンパレータCP4の負入力端に接続されている。抵抗R7、コンデンサC2は、ハイパスフィルタを構成しており、これによって駆動電源電圧出力の高周波成分が除去される。さらに、分圧抵抗R5,R6の中点は端子T9に接続されており、この端子T9がコンパレータCP3の負入力端に接続されている。従って、駆動電源電圧を分圧抵抗R5,R6で分圧した電圧が駆動電源制御信号と比較されるフィードバック信号(帰還信号)となり、帰還信号の電圧が駆動電源制御信号の電圧に一致するように、駆動電源電圧が制御される。
【0023】
このようにして、駆動電源制御信号によって、駆動電源電圧を任意に制御することが可能になる。これによって、端子T1、T3からの出力である、駆動信号ROUT,FOUTの振幅が制御される。なお、後述するように、駆動電源制御信号は、電源電圧VCCとして本ドライバーに外部から供給される。
【0024】
図4には、駆動信号ROUT,FOUTの状態が示してある。駆動電源電圧出力を下げることによって、ROUT,FOUTの振幅が小さくなる。これによって、圧電素子PZの動きが制御され、圧電ポンプのダイヤフラムの振幅が制御されてポンプの吐出量を制御することができる。
【0025】
「出力アンプAPの構成」
図5、図6には、出力アンプAPの構成例が示されている。ICOMからは定電流が供給され、これがnチャネルトランジスタQ11のドレインおよびゲートに供給される。トランジスタQ11のソースはグランド(PGND)に接続されている。トランジスタQ11のゲートには、ソースがグランド(PGND)に接続されたnチャネルトランジスタQ12,Q13,Q14のゲートが共通接続されている。従って、トランジスタQ11に対し、トランジスタQ12,Q13,Q14がカレントミラーを構成し、これらトランジスタQ11〜Q14に同一の定電流が流れる。
【0026】
トランジスタQ12のドレインには、pチャネルトランジスタQ15のドレインが接続されており、このトランジスタQ15のソースは駆動電源VSに接続されている。トランジスタQ15はドレイン・ゲートが短絡されており、このゲートには、ソースがVSに接続されたpチャネルトランジスタQ16,Q17のゲートが接続されている。従って、これらトランジスタQ16,Q17にも、トランジスタQ11に流れるのと同じ定電流が流れる。
【0027】
トランジスタQ13のドレインは、2つのドレイン・ゲート間が短絡されたpチャネルトランジスタQ18,Q19を介し、駆動電源VSに接続されており、トランジスタQ13とトランジスタQ18のドレインがpチャネルトランジスタQ20のゲートに接続されている。また、トランジスタQ17のドレインは、2つのドレイン・ゲート間が短絡されたnチャネルトランジスタQ21,Q22を介し、外部のグランドに接続されている端子RFに接続されている。トランジスタQ17とトランジスタQ21の接続点は、nチャネルトランジスタQ23のゲートに接続されている。
【0028】
そして、トランジスタQ20のソースと、トランジスタQ23のドレインは、トランジスタQ16のドレインに共通接続されるとともに、pチャネルトランジスタQ24のゲートに接続されている。また、トランジスタQ20のドレインと、トランジスタQ23のソースは、トランジスタQ14のドレインに共通接続されるとともに、nチャネルトランジスタQ25のゲートに接続されている。また、トランジスタQ20のドレイン、トランジスタQ23のソース、トランジスタQ14のドレイン、nチャネルトランジスタQ25のゲートには、ICTLF端からドライブ電流Idrが供給される。すなわち、このICTLF端がコンパレータCP1(またはコンパレータCP2)の出力に接続されている。
【0029】
また、トランジスタQ24のソースは駆動電源VSに接続され、ドレインはトランジスタQ25のドレインに接続されるとともに出力端子OUT(T1またはT2)に接続されており、トランジスタQ25のソースは端子RFに接続されている。
【0030】
このような回路において、トランジスタQ20とトランジスタQ23には、トランジスタQ16に流れる定電流を分割した電流が流れる。また、トランジスタQ19,Q18には、トランジスタQ13に流れる定電流が流れ、トランジスタQ21,Q22には、トランジスタQ17に流れる電流が流れる。従って、通常は、トランジスタQ20,Q23に流れる電流は等しい。
【0031】
ドライブ電流IdrがトランジスタQ25のゲートに向けて流れる電流Idr+であるとこれによって、図5に示すように、トランジスタQ25がオンし、出力端OUTから電流を引き抜く方向の電流が流れ、出力端OUTはLレベル側に動く。このとき、トランジスタQ20およびトランジスタQ23に流れる電流の和はトランジスタQ14に流れる定電流に等しいため、トランジスタQ24はオフしている。
【0032】
一方、ドライブ電流IdrがトランジスタQ25のゲートから引き抜く方向に流れる電流Idr−であると、これによって、図6に示すように、トランジスタQ23のドレイン電流が大きくなり、トランジスタQ24がオンし、出力端OUTから電流を吐き出す方向の電流が流れ、出力端OUTはHレベル側に動く。
【0033】
このようにして、ICTLFに流れる電流に応じて、出力トランジスタQ24,Q25が制御されて、出力端OUTからの出力が制御される。この出力アンプAPは、駆動電源VSからの電力によって出力を得る高耐圧出力部として機能する。従って、図3における出力アンプAP1,AP2として、図5,6に示されるアンプをそれぞれ用意し、コンパレータCP1,CP2の出力をそれぞれのアンプのICTLFに入力することによって、出力端OUTにおいて、駆動信号ROUT,FOUTをそれぞれ得ることができる。
【0034】
なお、信号系の電源電圧は、例えば、5V程度であり、駆動電源VSは例えば200V程度である。
【0035】
「VCC連動DACの構成」
従来の装置において、ファン駆動制御用にファンの駆動を制御する制御電源電圧である電源電圧VCCを出力できる回路がすでに用意されている場合がある。この場合には、この電源電圧VCCに応じて、圧電素子PZを制御する信号を発生することが好適である。
【0036】
図7には、このような場合に好適な構成が示されている。外部から入力されてくる電圧がポンプの駆動要求に従って適宜変更される電源VCCが入力される端子T11は、抵抗R11,R12の直列接続からなる分圧抵抗を介しグランドに接続されている。分圧抵抗R11とR12の中点は、出力が負入力端に短絡されたバッファアンプBF11の正入力端に入力され、この出力がD/Aコンバータ30の電源VDACとなっている。
【0037】
なお、この例では、リファレンスV1が正入力端に入力され、負入力端に分圧抵抗R11とR12の中点が接続されるとともに、分圧抵抗R11とR12の中点がダイオードD11を介し出力に接続されるコンパレータCP11と、リファレンスV2が正入力端に入力され、負入力端に分圧抵抗R11とR12の中点が接続されるとともに、出力がダイオードD12を介し分圧抵抗R11とR12の中点に接続されるコンパレータCP12と、が設けられている。ダイオードD11は、分圧抵抗R11とR12の中点からコンパレータCP11の出力に向けて流れる電流のみを流し、ダイオードD12は、コンパレータCP11の出力から分圧抵抗R11とR12の中点に向けて流れる電流のみを流す。従って、分圧抵抗R11とR12の中点電圧は、リファレンス電圧V1,V2でクリップされることになる。従って、電源VDACは、電源電圧VCCの変化に伴い、図8に示すように変化することになる。すなわち、電源VDACは、電源電圧VCCが0〜V2(R11+R12)/R12の間はV2、V2(R11+R12)/R12〜V1(R11+R12)/R12の間はV2→V1に直線的に変化し、V1(R11+R12)/R12以上ではV1に固定される。
【0038】
図9には、D/Aコンバータ30の構成が示されている。電源VDACとグランドの間には、入力デジタル信号のビット数に応じた抵抗が直列接続されている。そして、各抵抗間の接続点には2つのスイッチがそれぞれ対応して設けられており、一方側のR側スイッチ群SWrの抵抗側でない端部が共通接続してR側信号の出力、他側のF側スイッチ群SWfの抵抗側でない端部が共通接続してF側信号の出力になっている。
【0039】
また、R側、F側スイッチ群を制御するためにカウンタ回路32が設けられている。このカウンタ32は、所定のクロックをアップカウント、ダウンカウントを繰り返す。例えば、512段階のカウント値を0→511→0→511というように順次繰り返し出力する。そして、これらカウンタの出力がR側スイッチ群SWrとF側スイッチ群SWfとで、ちょうど反対の出力が出るように対応付けられている。すなわち、カウンタ32の出力が0のときにR側スイッチ群SWrの出力が0であれば、F側スイッチ群SWfの出力が511となるように設定されている。
【0040】
従って、R側信号、F側信号が図示のように、1クロックに対し順次変化する相補的なサインカーブになる。そして、電源VDACが変化することで、R側信号、F側信号の振幅が連動して変化する。従って、電源VCCに応じて振幅が変化するR側信号、F側信号がD/Aコンバータ30の出力に得られる。また、D/Aコンバータ30の最大出力が駆動電源制御信号として出力される。
【0041】
このような図9の出力信号が図3のバッファアンプBF1,BF2、コンパレータCP3に入力される。そして、分圧抵抗R1,R2、R3,R4、R5,R6の比を適切に設定することで、入力されてくるVCCに応じて、圧電ポンプの吐出量を目標値に制御することが可能になる。
【0042】
なお、図9では、D/Aコンバータ30からR側信号、F側信号をそのまま出力することにした。しかし、R側信号、F側信号は上下対称である。従って、半分(180度分)の出力のみをD/Aコンバータ30から出力し、他の半分については、出力を反転することもできる。これによって、D/Aコンバータ30における抵抗列を半分の規模にすることが可能になる。
【0043】
「駆動電源電圧の異常検出」
本実施形態においては、図3に示すように昇圧回路によって、昇圧した高電圧の駆動電源電圧を用い、出力アンプAP1,AP2を駆動している。この駆動電源電圧が高くなりすぎると出力用のトランジスタの耐圧を超えてしまう可能性もある。
【0044】
例えば、図10に示すように、駆動電源電圧がパルス的に高くなった場合、これを検知して、保護動作を行うことが好適である。
【0045】
図11には、過電圧検出の構成を追加した回路構成が示してある。この回路では、3つのコンパレータCP5,CP6,CP7が追加して設けられている。端子T9からコンパレータCP3への帰還ラインが、コンパレータCP5の正入力端にも入力されている。このコンパレータCP5の負入力端にはコンパレータCP3の正入力端に入力される駆動電源制御信号がオフセット電源OB1を介し入力されている。従って、このコンパレータCP3は、駆動電源電圧が駆動電源制御信号よりオフセット電源OB1の電圧を超える場合にHレベルを出力する。駆動電源制御信号は、電源電圧VCCに基づいて発生される信号であり、本回路は、端子T9からの帰還信号が、駆動電源制御信号に一致するように動作しており、通常の場合、コンパレータCP5の出力がHレベルになることはない。従って、ノイズの混入など異常発生時に、コンパレータCP5の出力がHレベルとなることで、駆動電源電圧の異常を検出することができる。特に、駆動電源制御信号は、圧電素子の駆動目標値に応じて変更される。コンパレータCP5では、電圧値が変更される駆動電源制御信号の電圧値を基準として、異常判定を行っているため、適切な異常検出が可能となる。
【0046】
さらに、コンパレータCP5は、正入力端が2つ有り、もう1つの正入力端には、リミット電源LB1の出力が入力されている。このリミット電源LB1の電圧は、使用されている素子(例えば、出力トランジスタ)の耐圧に基づいて決定されている固定値である。すなわち、端子T9からの帰還信号は、駆動電源電圧を抵抗R5、R6で分圧して得た電圧であり、リミット電源LB1の電圧は、耐圧に応じて決定された最大電圧を抵抗R5、R6で分圧して得られる電圧とすればよい。
【0047】
このように、リミット電源LB1により、固定の電圧との比較も合わせて行うことで、駆動電源電圧が絶対値として、リミット値を超えたことを検出することができる。このように、2つのしきい値を利用することで、効果的な異常検出が行える。
【0048】
さらに、本実施形態では、端子T2からコンパレータCP1への帰還ラインが、コンパレータCP6の正入力端にも入力されている。コンパレータCP6の負入力端にはコンパレータCP1の正入力端に入力されるR側入力信号がオフセット電源OB2を介し入力されている。従って、このコンパレータCP6は、出力信号ROUTを抵抗R1,R2で分圧した電圧がR側入力信号よりオフセット電源OB2の電圧以上高い場合にHレベルを出力する。R側入力信号は、電源電圧VCCに基づいて発生される信号であり、本回路は、端子T2からの帰還信号が、R側入力信号に一致するように動作しており、通常の場合、コンパレータCP6の出力がHレベルになることはない。従って、ノイズの混入や、圧電素子による電圧発生など異常発生時に、コンパレータCP6の出力がHレベルとなることで、駆動電源電圧の異常を検出することができる。特に、R側入力信号は、圧電素子の駆動信号の目標値である。コンパレータCP6では、駆動信号についてその目標値電圧値を基準として、異常判定を行っているため、適切な異常検出が可能となる。また、コンパレータCP6にもリミット電源LB2の負入力端が設けられており、ROUTの帰還信号の電圧がリミット電源LB2の電圧を超えた場合にもHレベルの出力が得られる。
【0049】
さらに、本実施形態においては、コンパレータCP7を有しており、出力信号FOUTについての異常検出をコンパレータCP6によるROUTについての検出と同様にして行う。なお、この場合のオフセット電源OB3およびリミット電源LB3の電圧はコンパレータCP6の回路の場合のOB2,LB2と同一である。
【0050】
「異常検出用コンパレータの構成」
図12に、コンパレータCP5の構成例を示す。駆動電源制御信号は、PNPトランジスタQ30のベースに供給される。トランジスタQ30は、コレクタがグランドに接続され、エミッタは抵抗R31、定電流源CS1を介し電源(低電圧の信号電源)に接続されている。抵抗R31と定電流源の接続点は、PNPトランジスタQ32のベースに接続されている。トランジスタQ32のコレクタには、ベースコレクタ間が短絡されたPNPトランジスタQ33のコレクタが接続され、トランジスタQ33のエミッタがグランドに接続されている。
【0051】
トランジスタQ32のエミッタは定電流源CS2を介し電源に接続されている。また、トランジスタQ32のエミッタはPNPトランジスタQ34のエミッタにも接続されている。このトランジスタQ34のベースには駆動電源電圧帰還信号が供給され、コレクタはエミッタがグランドに接続されたNPNトランジスタQ35のコレクタに接続されている。また、トランジスタQ35のベースはトランジスタQ33のベースに接続されており、トランジスタQ33とQ35はカレントミラーを構成している。
【0052】
トランジスタQ34およびQ35のコレクタ同士の接続点には、ベースコレクタ間が短絡されたNPNトランジスタQ35のコレクタが接続されており、このトランジスタQ35のエミッタはグランドに接続されている。トランジスタQ36のベースにはNPNトランジスタQ37のベースが接続されている。このトランジスタQ37のエミッタは、グランドに接続され、コレクタは定電流源CS3を介し電源に接続されている。そして、定電流源CS3とトランジスタQ37の接続点がコンパレータCP5の出力になっている。
【0053】
さらに、電源には、定電流源CS4が接続され、この定電流源CS4はPNPトランジスタQ38のエミッタに接続されている。このトランジスタQ38のコレクタはグランドに接続されており、ベースには、リミット電源LBが接続されている。定電流源CS4とトランジスタQ38のコレクタの接続点には、PNPトランジスタQ39のベースが接続されている。このトランジスタQ39のエミッタは定電流源CS2に接続され、コレクタはトランジスタQ32およびトランジスタQ33のコレクタが接続されている。従って、トランジスタQ32と、トランジスタQ39はコレクタおよびエミッタがそれぞれ同一の位置に接続されて、両者は並列接続されている。
【0054】
このように、このコンパレータCP5においては、駆動電源電圧帰還信号がトランジスタQ24のベースに供給される。駆動電源制御信号は、トランジスタQ31のベースに供給され、この駆動電源制御信号に応じた電流がこのトランジスタQ31に流れるが、このトランジスタQ31に流れる電流は、定電流源CS1からの定電流が基本であり、それにトランジスタQ32のベース電流が加減される。さらに、抵抗R31には、トランジスタQ31と同一の電流が流れ、この電流によって、電圧V31の電圧降下が生じる。従って、トランジスタQ32のベース電圧は、駆動電源制御信号の電圧にトランジスタQ31のVBEと、抵抗R31の電圧V31だけかさ上げされた電圧になる。トランジスタQ32と、トランジスタQ34は差動トランジスタとして動作するため、このコンパレータCP5においては、駆動電源電圧帰還信号と、駆動電源制御信号にVBE+V31だけ加算された電圧との比較になる。従って、このVBE+V31がオフセット電源OB1として機能する。すなわち、通常時には、駆動電源電圧帰還信号は駆動電源制御信号と同一電圧であり、トランジスタQ34がオンして、トランジスタQ32はオフしている。この状態では、トランジスタQ34に流れる電流がトランジスタQ36,Q37に流れ、出力は、Lレベルとなっている。一方、異常発生により、駆動電電減圧帰還信号の電圧がトランジスタQ32のベース電圧より高くなった場合には、トランジスタQ32に電流が流れ、トランジスタQ34,Q36の電流が停止して、過電圧検出信号である出力がHレベルになる。
【0055】
さらに、トランジスタQ38には、リミット電源LBが供給されており、このリミット電源LBの電圧に1VBEを加算した電圧がトランジスタQ39のベースに印加されている。従って、駆動電源電圧帰還信号の電圧がリミット電源LB+VBEを超えた場合に、出力がHレベルとなる。従って、図11におけるリミット電源LB1の電圧が図12においては、リミット電源LBの電圧にVBE加算された値に対応している。
【0056】
なお、駆動電源電圧が例えば175V程度、これを分圧したコンパレータに供給される帰還信号の電圧は3V程度であり、オフセット電圧V31は、0.3V程度、リミット電圧LB1は3.6V程度(210V程度に対応する)に設定される。
【0057】
なお、コンパレータCP6,CP7についても、この図12の構成をそのまま利用できる。
【0058】
「判定結果の取り込み」
図13には、判定結果の取り込みの構成が示されている。すなわち、図12における出力に得られた判定結果について、駆動波形の1周期の間に1度でも過電圧が検出された場合に2周期連続したときに異常との判定結果を出力する。
【0059】
図12の過電圧の検出信号は、フリップフロップFF11のクロック入力端Cに入力される。このフリップフロップFF11のデータ入力端Dには、常にHレベルが供給されているため、クロック入力端Cへの検出信号がHレベルに立ち上がることでフリップフロップFF11にHレベルがセットされる。一方、駆動波形の1周期に1度だけ立ち上がるタイミングクロックが遅延回路DL11を介しリセット端Rに供給されている。従って、フリップフロップFF11は、駆動波形の1周期に1度でも過電圧が検出されると、リセットされるまでの期間Hレベルにセットされる。
【0060】
フリップフロップFF11の出力Qは、フリップフロップFF12のデータ入力端Dに供給される。このフリップフロップFF12のクロック入力端Cには、タイミングクロックがそのまま入力されている。従って、このフリップフロップFF12は、フリップフロップFF11の出力をリセットされる直前の段階で取り込む。フリップフロップFF12の出力Qは、フリップフロップFF13のデータ入力端Dに供給される。このフリップフロップFF13のクロック入力端Cにも、タイミングクロックがそのまま入力されているため、フリップフロップFF13は、フリップフロップFF12の入れ替えられる直前の出力を取り込む。これによって、駆動波形の2周期の期間において連続して過電圧を検出した場合に、フリップフロップFF12,FF13の両方にHレベルが取り込まれる。フリップフロップFF12,FF13の出力は、アンドゲートAND11に入力されているため、このアンドゲートAND11の出力に駆動波形の2周期の期間において連続して過電圧を検出した場合にHレベルとなる異常検出信号が得られる。
【0061】
「駆動電源電圧の制御」
上述のように、本実施形態では、電源電圧VCCに応じて駆動電源制御信号を発生し、昇圧を制御している。ここで、駆動電源電圧は、駆動信号ROUT、FOUTより大きい必要があるが、一定である必要はない。そこで、図14に示すように駆動電源制御信号を駆動信号の波形に合わせて変更することが好適である。すなわち、図14に示すようにスイッチ34を設け、R側信号およびF側信号の大きい方をとった信号(山側のみが続く信号)を作成し、これを駆動電源制御信号とする。この駆動制御信号が、図3における昇圧回路に供給される。このため、図15に示すように、駆動電源電圧が駆動信号ROUT、FOUTの両者の包絡線より少し高い山のみが続く波形となる。これによって、圧電素子駆動における出力トランジスタにおける損失を少なくして、効率的な圧電素子駆動を図ることができる。
【0062】
図16には、図14の出力である、R側信号、F側信号を示している。このように、D/Aコンバータ30の出力として、相補的なR側信号、F側信号が得られ、電源の立ち下げ時には、R側信号、F側信号が一致して低下する。さらに、この例では、駆動電源制御信号について、R側信号、F側信号に対し、所定値だけ高くオフセットさせた信号としている。このオフセットは、所定のオフセット用の電源でオフセットしてもよいが、D/Aコンバータ30の出力自体をオフセットさせることも好適である。すなわち、D/Aコンバータ30についてR側信号、F側信号の作成に対し、余裕を持たせておき、R側信号、F側信号はD/Aコンバータ30の出力最大値に対し所定値以上低い値とし、駆動電源制御信号をR側信号、F側信号の高い方より所定値だけ高い値として出力すればよい。これによって、図16のような駆動電源制御信号を得ることができる。そして、R側信号、F側信号が同一値になったところで、駆動電源制御信号を0Vとし、その後R側信号、F側信号を0Vへ移動させる。このようにして、図16のような出力を利用することで、駆動信号および駆動電源電圧として、図15に示したような波形が得られる。
【0063】
なお、立ち上がり時においても、D/Aコンバータ30の出力に立ち上がり時のR側信号、F側信号を得ることが好適であるが、駆動電源制御信号についても同様に、R側信号、F側信号の包絡線より所定値高い信号とすることが好適である。
【0064】
本実施形態では、このように駆動電源電圧を駆動波形に応じて変更した場合においても、好適な異常検出が行える。すなわち、帰還信号との比較により、目標値に比べ高い異常を検出し、リミット電圧との比較により、絶対値としての異常を検出することができる。
【図面の簡単な説明】
【0065】
【図1】圧電ポンプの構成を示す図である。
【図2】圧電ポンプのダイヤフラムの構成を示す図である。
【図3】高電圧出力ドライバーの出力部の構成を示す図である。
【図4】駆動信号の波形を示す図である。
【図5】出力アンプの構成を示す図である。
【図6】出力アンプの構成を示す図である。
【図7】電源VDACの出力のための構成を示す図である。
【図8】電源VDACの電源VCCに対する特性を示す図である。
【図9】電源VDACに応じた出力振幅の出力を得るD/Aコンバータの構成を示す図である。
【図10】立ち上がり時の駆動信号の波形の一例を示す図である。
【図11】立ち上がり時の駆動信号の波形の他の例を示す図である。
【図12】立ち上がり時の駆動信号の波形のさらに他の例を示す図である。
【図13】判定結果取り込みのための構成を示す図である。
【図14】R側信号、F側信号、駆動電源制御信号を出力するD/Aコンバータの構成を示す図である。
【図15】立ち下がり時の駆動信号の波形の一例を示す図である。
【図16】立ち下がり時のR側信号、F側信号、駆動電源制御信号の波形の一例を示す図である。
【符号の説明】
【0066】
10 ポンプケーシング、12ダイヤフラム、14 ポンプ室、16 流入部、18 流入口、20 流出部、22 流出口、24,26 逆止弁、30 コンバータ、32 カウンタ回路、AP1,AP2 出力アンプ、BF1,BF2,BF11 バッファアンプ、C1,C2 コンデンサ、CS1〜CS4 定電流源、CP1,CP2,CP3,CP4,CP5.CP6,CP7,CP11,CP12 コンパレータ(エラーアンプ)、D1,D11,D12 ダイオード、Q1〜Q2,Q11〜Q25,Q31〜Q39 トランジスタ、R1〜R7,R11,R12 抵抗。
【特許請求の範囲】
【請求項1】
負荷を駆動する高電圧出力ドライバーであって、
低電圧電源の出力を駆動電圧制御信号に応じて昇圧して高電圧の駆動電源を発生する昇圧回路と、
前記昇圧回路からの駆動電源を電源として、駆動波形信号に基づいて負荷を駆動する駆動信号を発生して出力する出力回路と、
駆動電源の電圧を分圧して得られた電圧を帰還信号としてフィードバックし、この帰還信号の電圧が前記駆動電圧制御信号に対応した電圧になるように前記昇圧回路を制御するフィードバックループと、
前記帰還信号の電圧が前記駆動電圧制御信号に比較して所定以上高い場合に異常と判定する異常判定回路と、
を有することを特徴とする高電圧出力ドライバー。
【請求項2】
負荷を駆動する高電圧出力ドライバーであって、
低電圧電源の出力を駆動電圧制御信号に応じて昇圧して高電圧の駆動電源を発生する昇圧回路と、
前記昇圧回路からの駆動電源を電源として、駆動波形信号に基づいて負荷を駆動する駆動信号を発生して出力する出力回路と、
前記駆動信号の電圧を分圧して得られた電圧を帰還信号としてフィードバックし、この帰還信号の電圧が前記駆動波形信号の電圧に比較して所定以上高い場合に異常と判定する異常判定回路と、
を有することを特徴とする高電圧出力ドライバー。
【請求項3】
請求項1または2に記載の高電圧出力ドライバーにおいて、
前記異常判定回路は、さらに固定のしきい値電圧と前記帰還信号の電圧を比較し、前記帰還信号の電圧が前記しきい値電圧異常の場合にも異常と判定することを特徴とする高電圧出力ドライバー。
【請求項4】
請求項1〜3のいずれか1つに記載の高電圧出力ドライバーにおいて、
前記異常判定回路は、前記駆動信号の1周期内に一度でも異常を検出したことが複数周期連続で検出した場合に、異常と判定することを特徴とする高電圧出力ドライバー。
【請求項5】
請求項1〜4のいずれか1つに記載の高電圧出力ドライバーにおいて、
前記負荷は圧電素子であり、前記駆動信号は一対の相補的な信号であることを特徴とする高電圧出力ドライバー。
【請求項1】
負荷を駆動する高電圧出力ドライバーであって、
低電圧電源の出力を駆動電圧制御信号に応じて昇圧して高電圧の駆動電源を発生する昇圧回路と、
前記昇圧回路からの駆動電源を電源として、駆動波形信号に基づいて負荷を駆動する駆動信号を発生して出力する出力回路と、
駆動電源の電圧を分圧して得られた電圧を帰還信号としてフィードバックし、この帰還信号の電圧が前記駆動電圧制御信号に対応した電圧になるように前記昇圧回路を制御するフィードバックループと、
前記帰還信号の電圧が前記駆動電圧制御信号に比較して所定以上高い場合に異常と判定する異常判定回路と、
を有することを特徴とする高電圧出力ドライバー。
【請求項2】
負荷を駆動する高電圧出力ドライバーであって、
低電圧電源の出力を駆動電圧制御信号に応じて昇圧して高電圧の駆動電源を発生する昇圧回路と、
前記昇圧回路からの駆動電源を電源として、駆動波形信号に基づいて負荷を駆動する駆動信号を発生して出力する出力回路と、
前記駆動信号の電圧を分圧して得られた電圧を帰還信号としてフィードバックし、この帰還信号の電圧が前記駆動波形信号の電圧に比較して所定以上高い場合に異常と判定する異常判定回路と、
を有することを特徴とする高電圧出力ドライバー。
【請求項3】
請求項1または2に記載の高電圧出力ドライバーにおいて、
前記異常判定回路は、さらに固定のしきい値電圧と前記帰還信号の電圧を比較し、前記帰還信号の電圧が前記しきい値電圧異常の場合にも異常と判定することを特徴とする高電圧出力ドライバー。
【請求項4】
請求項1〜3のいずれか1つに記載の高電圧出力ドライバーにおいて、
前記異常判定回路は、前記駆動信号の1周期内に一度でも異常を検出したことが複数周期連続で検出した場合に、異常と判定することを特徴とする高電圧出力ドライバー。
【請求項5】
請求項1〜4のいずれか1つに記載の高電圧出力ドライバーにおいて、
前記負荷は圧電素子であり、前記駆動信号は一対の相補的な信号であることを特徴とする高電圧出力ドライバー。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2010−130734(P2010−130734A)
【公開日】平成22年6月10日(2010.6.10)
【国際特許分類】
【出願番号】特願2008−300124(P2008−300124)
【出願日】平成20年11月25日(2008.11.25)
【出願人】(000001889)三洋電機株式会社 (18,308)
【出願人】(506227884)三洋半導体株式会社 (1,155)
【出願人】(000010098)アルプス電気株式会社 (4,263)
【公開日】平成22年6月10日(2010.6.10)
【国際特許分類】
【出願日】平成20年11月25日(2008.11.25)
【出願人】(000001889)三洋電機株式会社 (18,308)
【出願人】(506227884)三洋半導体株式会社 (1,155)
【出願人】(000010098)アルプス電気株式会社 (4,263)
[ Back to top ]