ＡＴＭセル化／デセル化装置
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ：非同期転送モード） セル化／デセル化装置に関する。
【０００２】
このＡＴＭセル化／デセル化装置は、同期転送モード（ＳＴＭ：Ｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ）網で扱われるＣＢＲ（Ｃｏｎｓｔａｎｔ Ｂｉｔ Ｒａｔｅ） データを分割してＡＴＭ網に送信可能とする為のクラッド方式とも呼ばれるＡＴＭセル化方式と、ＡＴＭ網から受信したＡＴＭセルをＳＴＭ網に送信する為にＣＢＲデータに多重するデセル化方式とを適用したものである。
【０００３】
ＣＢＲデータとは、Ｂ−ＩＳＤＮ（Ｂｒｏａｄｂａｎｄ ａｓｐｅｃｔｓ ｏｆ Ｉｎｔｅｇｒａｔｅｄ Ｓｅｒｖｉｃｅ Ｄｉｇｉｔａｌ Ｎｅｔｗｏｒｋ） のサービスにおいて、通信速度の観点から２つに分類される固定速度（ＣＢＲ）サービスと可変速度（ＶＢＲ）サービスの内、固定速度サービスを実現するために用いられるものである。
【０００４】
固定速度サービスとは、情報が一定の速度で回線上を流れる通信である。Ｎ−ＩＳＤＮ（Ｎａｒｒｏｗｂａｎｄ ａｓｐｅｃｔｓ ｏｆ ＩＳＤＮ）の６４〜１５３６／１９２０／Ｋｂｐｓディジタル通信サービスは、Ｂ−ＩＳＤＮ内ではＣＢＲサービスとして扱われる。具体的なサービス速度については、例えば４２．１９５Ｋｂｐｓというように全く任意に設定可能とするか、或いは６４Ｋｂｐｓの整数倍というようにステップを設けるか、今後の課題となっている。なお、従来の専用線ベースで提供されてきたディジタル２次群などの速度もＣＢＲサービスのステップの一つとして扱われる。
【０００５】
【従来の技術】
従来のＡＴＭセル化方式においては、ＳＴＭ網から送られてきたＣＢＲデータを一旦セル化バッファに蓄積し、これをＡＴＭ網が読みだすようにしている。また、ＣＢＲデータのフレーム若しくはマルチフレームの異常時には、その異常を示すアラーム信号をＣＢＲデータが伝送されるラインと別のラインによってＡＴＭ網へ通知していた。
【０００６】
また、従来のＡＴＭセルのデセル化方式においては、ＳＴＭ網が、ＡＴＭ網から送られてきたＡＴＭセルを一旦デセル化バッファに蓄積してＳＴＭの周期に従って読み出すが、この際、受信ＡＴＭセルの全てを監視することによって、ＡＴＭ網のセルが前後にずれるゆらぎやＳＴＭ網の擾乱によって発生するデセル化バッファのオーバーフロー／アンダフローの監視を行なってきた。
【０００７】
オーバーフローとは、セルがバッファ蓄積容量をオーバする状態であり、この場合、セルがバッファ装置に蓄積されない状態が生じるので適正なデータの読み出しが行えなくなる。アンダフローとは、セルのバッファ蓄積量がゼロとなる状態であり、この場合、セルがバッファ装置に蓄積されていないにも関わらず、何らかのデータが読みだされてしまうので適正なデータの読み出しが行えなくなる。
【０００８】
【発明が解決しようとする課題】
ところで、上述した従来のＡＴＭセル化／デセル化方式において、ＣＢＲデータのフレーム若しくはマルチフレームに周期異常が発生した場合、ＣＢＲデータをセル化バッファへ書き込む周期が変化し、セル化バッファからのＡＴＭセルの読み出し周期が変わってしまう。この為、ＡＴＭセルの送信間隔が正常時と比べ変化し、ＡＴＭセルの受信側のデセル化バッファのデータ蓄積量がオーバーフロー又はアンダフロー方向に推移し、デセル化バッファで吸収することが可能であるゆらぎ吸収幅を越えてしまう問題があった。
【０００９】
また、ＣＢＲデータのフレーム若しくはマルチフレームで構成するデータの同期がはずれた場合に、同期がはずれたままの位相でＡＴＭセル化して送信すると、ＡＴＭセルの受信側でも先の送信時の同期外れが起因する同期はずれが発生し、デセル化バッファがバッファ・オーバーフロー又はバッファ・アンダフロー方向に推移してしまう問題があった。
【００１０】
更に、フレーム位相の周期異常が発生して再び復旧した場合、前位相と復旧後に新しく同期がとれた位相とが異なるケースが生じる。この場合、新しい位相でデセル化バッファから連続してデータを読み出すことになるが、デセル化バッファの蓄積データ量をカウントして監視するためのカウンタの値が、実際に読みだし可能なデータ量と異なってデータ残量が合わず、デセル化バッファ内に読みだすデータが無くなってもアンダフローのアラームが発生しないままデセル化を続ける問題があった。
【００１１】
本発明は、このような点に鑑みてなされたものであり、データフレームに同期外れが生じてもＡＴＭセル化／デセル化バッファがオーバーフロー／アンダフローとならないようにすることができるＡＴＭセル化／デセル化装置を提供することを目的としている。
【００１２】
【課題を解決するための手段】
図１に本発明の原理図を示す。この図に示すＡＴＭセル化／デセル化装置は、同期転送モード網から送信されてきたＳＴＭデータを蓄積するセル化バッファ１と、ＳＴＭデータのフレームパルス周期の異常を検出する異常監視手段２と、フレームパルスに同期してセル化バッファ１にＳＴＭデータを書き込む書込制御手段４と、フレームパルスと独立して入力される非同期転送モード網のＡＴＭセルのセルフレームパルスに同期してセル化バッファ１からＡＴＭセルを読み出すことにより、異常監視手段２の異常検出時に正常時の読み出し間隔でＡＴＭセルを読み出す読出制御手段５と、異常監視手段２の異常検出時に、セル化バッファ１から読み出されたＡＴＭセルに警報セルをマッピングすることにより、警報セルを正常なＡＴＭセルと同じ間隔で出力する異常処理手段３とを具備して構成したものである。
【００１３】
このような構成によれば、ＳＴＭデータのフレームパルスの周期異常時でも、正常時の読み出し間隔でＡＴＭセルを読み出すことが可能となるので、セル化バッファ１のオーバフロー／アンダフローを防止することができ、また周期異常時にはＡＴＭセルにその異常を知らせる警報セルがマッピングされるので周期異常を非同期転送モード網へ通知することができる。
【００１４】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。図２は本発明の第１実施形態によるＡＴＭセル化／デセル化装置のブロック構成図である。
【００１５】
図２に示すＡＴＭセル化／デセル化装置において、符号１はセル化バッファ、２はフレームパルス周期異常監視部、３は異常処理部、４は書込制御部、５は読出制御部である。
【００１６】
セル化バッファ１は、図示せぬＳＴＭ網から送信されてきたＣＢＲデータＤ１をＡＴＭセル化する為に一旦蓄積するものである。
フレームパルス周期異常監視部２は、ＳＴＭ網に同期したクロックＣＫ１により作動し、ＣＢＲデータＤ１のフレームパルスＦＰ１の周期の監視を行なうことによってフレームパルスＦＰ１の周期の異常を監視するものであり、その異常検出時に異常処理信号Ｓ１を、異常処理部３、書込制御部４及び読出制御部５へ出力する。
【００１７】
書込制御部４は、異常処理信号Ｓ１の未供給時、即ちフレームパルスＦＰ１の周期が正常時に、フレームパルスＦＰ１とクロックＣＫ１に同期した書き込みアドレス及び書き込みイネーブル信号を生成してセル化バッファ１にＣＢＲデータＤ１を書き込む制御を行い、ＣＢＲデータＤ１を書き込んだ都度、書込完了信号Ｓ２を読出制御部５へ出力する。また、異常処理信号Ｓ１の供給時、即ちフレームパルスＦＰ１の周期が異常時は、読出制御部５への書込完了信号Ｓ２の出力は行わない。
【００１８】
読出制御部５は、異常処理信号Ｓ１の未供給時に、ＡＴＭセルＣ１のセルフレームパルスＦＰ２と図示せぬＡＴＭ網に同期したクロックＣＫ２に同期した読み出しアドレスと読み出しイネーブル信号を、書込完了信号Ｓ２が入力された際に生成してセル化バッファ１からＡＴＭセルＣ１を読み出す制御を行うものである。
【００１９】
また、異常処理信号Ｓ１の供給時は、読み出しアドレスを書込完了信号Ｓ２に依存しないフリーランとする。この場合、アドレスの指定は行われないものの、セル化バッファ１からはＡＴＭセルＣ１が正常時と同様に読みだされ、ＡＴＭ網へ送信される。
【００２０】
異常処理部３は、異常処理信号Ｓ１の未供給時には、セル化バッファ１から読みだされたＡＴＭセルＣ１を通過させるのみであるが、異常処理信号Ｓ１の供給時には、ＡＴＭセルＣ１のペイロードに警報セルをマッピングして送信する。
【００２１】
このような構成によれば、ＣＢＲデータＤ１のフレームパルスＦＰ１の周期異常時でも、異常前の正常時の位相でＡＴＭセルＣ１を出力することが可能となるので、セル化バッファ１のオーバフロー／アンダフローを防止することができる。また異常時にはその異常を知らせる警報セルの転送が可能となる。
【００２２】
また、警報セルをＡＴＭ網が受信した場合に、読出制御部５に対してセル化バッファ１からのＡＴＭセルＣ１の読み出しを強制的に停止させるようにすることによって、ＡＴＭセルＣ１を受信するＡＴＭ網のデセル化バッファでアンダフローを強制発生させ、これによって下位に対して警報転送を実現できる。
【００２３】
次に、第２実施形態のＡＴＭセル化／デセル化装置を図３を参照して説明する。但し、図３R>３に示す第２実施形態において図２に示した第１実施形態の各部に対応する部分には同一符号を付し、その説明を省略する。
【００２４】
図３において、符号１１は多重同期検出部、１２は書込制御部であり、データビットアドレス生成部１３及びアドレス多重化部１４を具備して構成されている。１５は読出制御部である。
【００２５】
多重同期検出部１１は、ＣＢＲデータＤ１のフレームパルスＦＰ１及びＳＴＭ網に同期したクロックＣＫ１に応じて、ＣＢＲデータＤ１中に多重された各々フレーム構成が異なるデータＡとデータＢの内、マルチフレーム構成のデータＢのマルチフレーム同期を取り、そのフレーム位相情報をデータＢ用アドレスＡＤ１としてデータビットアドレス生成部１３、アドレス多重化部１４及び読出制御部１５へ出力するものであり、図４に示すように、フレームパターン検出判定部１８と、同期保護段数カウンタ１９と、第１フレームカウンタ２０と、第２フレームカウンタ２１と、ＤＰＲＡＭ（Ｄｕａｌ Ｐｏｒｔ ＲＡＭ） を用いた多重処理用メモリ部２２と、セレクタ（ＳＥＬ）２３とを具備して構成されている。
【００２６】
ここで図５を参照して、データＡ及びデータＢが多重化されたＣＢＲデータＤ１とＡＴＭセルＣ１との相互変換であるＡＴＭセル化／デセル化について説明しておく。
【００２７】
図５に示すように、ＣＢＲデータＤ１は１フレームが１２５μｓであり、この中に１対のデータＡ及びデータＢから成る１つのチャネルＣＨがｋ個多重化されている。即ち第１チャネルＣＨ１〜第ｋチャネルＣＨｋまで多重化されている。また、データＡは１２５μｓのフレームで構成するが、データＢは１２５μｓのｎフレームでマルチフレーム構成とする。
【００２８】
このようなＣＢＲデータＤ１をＡＴＭセル化する場合は、ｋチャネル多重の１２５μｓ×ｎフレーム分をひとまとまりと考え、速度に適合したチャネル数分を１つのＡＴＭセルにマッピングして、ｋチャネルをｊ個のＡＴＭセル＃１〜＃ｊに分割する。
【００２９】
また、データＡとデータＢとをＡＴＭセル化するに当たって複数チャネルを１つのＡＴＭセルにするセル化においては、図６に示すように、データＡは時刻ｔ５〜ｔ１０間、時刻ｔ１０〜ｔ１５間に示すように、連続したｎフレーム分を１つのＡＴＭセルにマッピングするが、データＢはＣＨ１〜ＣＨｍで示すようにマルチフレームを構成しているので、全てのチャネルＣＨ１〜ＣＨｍのマルチフレーム同期を各チャネルＣＨ１〜ＣＨｍ毎に行い、位相制御してマッピングする。
【００３０】
即ち、ＣＨ１の時刻ｔ１〜ｔ６間のｎフレーム１Ｆ〜ｎＦと、ＣＨ２の時刻ｔ２〜ｔ７間のｎフレーム１Ｆ〜ｎＦと、ＣＨ３の時刻ｔ３〜ｔ８間のｎフレーム１Ｆ〜ｎＦと、…、ＣＨｍの時刻ｔ２〜ｔ７間のｎフレーム１Ｆ〜ｎＦとを同相にして１番目のセル＃１にマッピングし、ＣＨ１の時刻ｔ６〜ｔ１１間のｎフレーム１Ｆ〜ｎＦと、ＣＨ２の時刻ｔ７〜ｔ１２間のｎフレーム１Ｆ〜ｎＦと、ＣＨ３の時刻ｔ８〜ｔ１３間のｎフレーム１Ｆ〜ｎＦと、…、ＣＨｍの時刻ｔ７〜ｔ１２間のｎフレーム１Ｆ〜ｎＦとを同相にして２番目のセル＃２にマッピングし、以降同様に各ＣＨ１〜ＣＨｍのｎフレーム１Ｆ〜ｎＦを順次セルにマッピングするといった処理を行う。
【００３１】
尚、上記図５、図６を用いた説明においては、先願の特許出願、特許平７−１８２８６４号「非同期転送装置」に記述した内容を参照して説明した。
次に、図４に示す多重同期検出部１１の説明を行う。
【００３２】
フレームパターン検出判定部１８は、フレームパルスＦＰ１及びクロックＣＫ１に応じて、ＣＢＲデータＤ１内のマルチフレーム構成のデータＢのフレーム同期パターンを検出し、その同期パターンの正常／異常を判定するものである。
【００３３】
例えば、データＢのマルチフレームの１つがｎフレーム構成の場合、ｎフレームの同期パターン１Ｆ〜ｎＦが例えば２回連続して検出されることによってマルチフレームの１周期分が正常と判定し、この際”１”を出力し、１Ｆ〜ｎＦが２回連続して検出されなかった場合に異常と判定し、この際”０”を出力する。
【００３４】
同期保護段数カウンタ１９は、フレームパターン検出判定部１８のフレーム同期パターン検出判定結果に応じて同期保護段数をカウントすることによってマルチフレームの同期／同期外れを示す信号を出力するものである。
【００３５】
これは、フレーム同期パターンの正常を示す”１”をカウントした値を多重処理用メモリ部２２の同期保護段数カウント値記憶領域に記憶し、この記憶されたフィードバックカウント値に、次に入力された正常を示す”１”のカウント値をインクリメントし、このカウント値をメモリ部２２の同期保護段数カウント値記憶領域に上書きする。
【００３６】
以降同様にカウント値が所定の同期保護段数の例えば「２」となるまでカウント動作を行い、カウント途中に異常（同期外れ）を示す”０”が入力された場合にカウント値を０とする。
【００３７】
また同期保護段数カウンタ１９は、そのカウント動作を行っている間、セレクタ２３へ第１フレームカウンタ２０から出力される第１カウント値を選択する第１選択信号を出力し、同期外れ状態から同期状態に復旧した場合、瞬間的に第２フレームカウンタ２１から出力される第２カウント値を選択する第２選択信号を出力する。
【００３８】
第１及び第２フレームカウンタ２０，２１は、マルチフレームのフレーム位相をカウントするものである。フレームパターン検出判定部１８のフレーム同期パターン検出判定結果が正常を示す”１”の場合は、双方のカウンタ２０，２１は共にその”１”をカウントし、ここで、第１フレームカウンタ２０は、同期信号供給時にそのカウンタ２０から出力される第１カウント値を選択するセレクタ２３を介して多重処理用メモリ部２２の第１カウント値記憶領域に記憶し、この記憶されたフィードバックカウント値に、次に入力された正常を示す”１”のカウント値をインクリメントし、このカウント値をセレクタ２３を介してメモリ部２２の第１カウント値記憶領域に上書きする。
【００３９】
また、第２フレームカウンタ２１は、その出力第２カウント値を多重処理用メモリ部２２の第２カウント値記憶領域に記憶し、この記憶されたフィードバックカウント値に、次に入力された正常を示す”１”のカウント値をインクリメントし、このカウント値をメモリ部２２の第２カウント値記憶領域に上書きする。
【００４０】
メモリ部２２の第１カウント値記憶領域に順次インクリメントされて記憶される第１カウント値はフレーム位相情報であるデータＢ用アドレスＢ１として出力される。
【００４１】
一方、フレーム同期パターン検出判定結果が異常を示す”０”となった場合、即ち同期外れが生じた場合は、第１フレームカウンタ２０が前位相のままカウントを続け、第２フレームカウンタ２１が新たに同期をとる為のフレームカウント用となる。
【００４２】
例えば、図７に時刻ｔ１で示すタイミングで同期外れが生じた場合、第１フレームカウンタ２０は前フレーム位相のままカウント動作を続け、これによって第１カウント値が１Ｆ，２Ｆ，…，ｎＦと前フレーム位相のまま継続して出力される。一方、第２フレームカウンタ２１は、その同期外れとなったフレーム位相でカウントを行う。
【００４３】
この時、同期保護段数カウンタ１９からは第１選択信号が出力されたままなのでセレクタ２３はその第１カウント値を選択し、この選択された第１カウント値が多重処理用メモリ部２２を介してデータＢ用アドレスＢ１として出力される。従って、データＢ用アドレスＢ１は同期外れとなる前のフレーム位相で出力されることになる。
【００４４】
その後、時刻ｔ２で示すタイミングで同期保護段数カウンタ１９において１回目の同期保護が取れ、時刻ｔ３で示すタイミングで２回目の同期保護が取れると、同期検出状態となって同期が復旧するので、この時、同期保護段数カウンタ１９からセレクタ２３へ第２選択信号が時刻ｔ３〜ｔ４の間出力される。
【００４５】
これによって、セレクタ２３が第２カウント値の１Ｆを選択して多重処理用メモリ部２２へ出力するので、多重処理用メモリ部２２の第１カウント値記憶領域に上書きされ、この上書きされた第２カウント値の１ＦがデータＢ用アドレスＢ１として出力される。つまり、時刻ｔ３で位相跳躍が行われることになる。
【００４６】
また、同第２カウント値の１Ｆは第２カウント値記憶領域にも上書きされるので、第１及び第２カウント値記憶領域の値が同値の１Ｆとなる。従って、その同値のメモリ部２２のフィードバック第２カウント値に基づいて双方のカウンタ２０，２１がカウントを行うので、双方のカウント値は等しくなり、以降双方のカウンタ２０，２１は同様にカウント動作を行う。
【００４７】
また時刻ｔ４以降は、同期保護段数カウンタ１９から再び第１選択信号が出力されるので、第１カウント値がデータＢ用アドレスＢ１として出力される。
この結果、復旧後でも多重処理用メモリ部２２からは復旧前のフレーム位相と同位相の第１カウント値がデータＢ用アドレスＢ１として出力されることになる。
【００４８】
次に、図３に示す書込制御部１２のデータビットアドレス生成部１３は、フレームパルスＦＰ１及びクロックＣＫ１に応じてＣＢＲデータＤ１からデータＡ用アドレスＡ１を生成してアドレス多重化部１４へ出力すると共に、データＡ用アドレスＡ１生成時にセレクト信号Ｓ３をアドレス多重化部１４へ出力するものである。
【００４９】
アドレス多重化部１４は、多重同期検出部１１から出力されるデータＢ用アドレスＢ１とデータＡ用アドレスＡ１を交互に多重化してセル化バッファ１の書き込みアドレスとして出力するものであり、セレクト信号Ｓ３の供給時にデータＡ用アドレスＡ１をセル化バッファ１へ出力し、未供給時にデータＢ用アドレスＢ１を出力する。
【００５０】
このようなに書込制御部１２から出力されるデータＡ用アドレスＡ１及びデータＢ用アドレスＢ１に応じてＣＢＲデータＤ１のデータＡ及びデータＢが交互にセル化バッファ１に書き込まれる。
【００５１】
読出制御部１５は、セルフレームパルスＦＰ２及びＡＴＭ網に同期したクロックＣＫ２に応じてデータＡを読み出すためのアドレスをセル化バッファ１へ出力すると共に、データＢ用アドレスＢ１の入力時に、データＢを読み出すためのアドレスを出力し、これによってデータＡ及びデータＢがセル化されたＡＴＭセルＣ１をＡＴＭ網へ出力する。
【００５２】
以上説明した第２実施形態によれば、フレーム同期がはずれた場合でも、前フレーム位相でＣＢＲデータＤ１をＡＴＭセルＣ１にマッピングすることが可能となり、同期が外れる前のフレーム位相でＡＴＭセルを転送できる。
【００５３】
従って、従来のように、ＣＢＲデータのフレーム若しくはマルチフレームで構成するデータの同期がはずれた場合に、同期がはずれたままの位相でＡＴＭセル化して送信すると、ＡＴＭセルの受信側でも先の送信時の同期外れが起因する同期はずれが発生し、デセル化バッファがバッファ・オーバーフロー又はバッファ・アンダフロー方向に推移してしまうといったことが無くなる。
【００５４】
次に、第３実施形態のＡＴＭセル化／デセル化装置を図８を参照して説明する。但し、図８R>８に示す第３実施形態において図３に示した第２実施形態の各部に対応する部分には同一符号を付し、その説明を省略する。
【００５５】
図８において、符号３０はデセル化バッファ、３１は書込アドレス生成部、３２は読出アドレス生成部、３３は読出位相ラッチ部、３４は容量監視部であり、２入力タイプのカウンタ制御部３５及びアップ／ダウンカウンタ３６を具備して構成されている。
【００５６】
デセル化バッファ３０は、ＡＴＭ網から送信されてきたＡＴＭセルＣ１をＣＢＲデータＤ１にデセル化する為に一旦蓄積するものである。
書込アドレス生成部３１は、ＡＴＭセルＣ１が適正なものである場合に送出されるセルイネーブル信号Ｓ５の供給時に、ＡＴＭセルＣ１のセルフレームパルスＦＰ２及びＡＴＭ網に同期したクロックＣＫ２に応じて書込アドレスＷ１と、この書込アドレスＷ１と同時に書込イネーブル信号ＷＥをデセル化バッファ３０へ出力し、また書込イネーブル信号ＷＥを容量監視部３４のカウンタ制御部３５へ出力するものである。
【００５７】
デセル化バッファ３０に書込イネーブル信号ＷＥ及び書込アドレスＷ１が入力されることによってＡＴＭセルＣ１がそのアドレスの記憶領域に書き込まれて記憶されるようになっている。この書き込みは瞬時に行われる。
【００５８】
読出アドレス生成部３２は、容量監視部３４のアップ／ダウンカウンタ３６から出力される読出許可信号Ｓ６の入力時に、ＣＢＲデータＤ１のフレームパルス（又はマルチフレームパルス）ＦＰ２及びＳＴＭ網に同期したクロックＣＫ１に応じて第２実施形態で説明したデータＡのアドレスを出力し、また、第２実施形態で説明した多重同期検出部１１からデータＢ用アドレスＢ１が出力されている際にはそのデータＢ用アドレスＢ１を出力し、双方の出力アドレスを読出アドレスＲ１としてデセル化バッファ３０へ出力し、これと同時に読出イネーブル信号ＲＥを出力し、また、その読出イネーブル信号ＲＥをカウンタ制御部３５及び読出位相ラッチ部３３へ出力するものである。
【００５９】
デセル化バッファ３０に読出イネーブル信号ＲＥ及び読出アドレスＲ１が入力されることによってそのアドレスの記憶領域に記憶されたＡＴＭセルのデータＡ及びデータＢが多重化されてＣＢＲデータＤ１としてＳＴＭ網へ出力されるようになっている。
【００６０】
デセル化バッファ３０からのＣＢＲデータＤ１の読み出し時間は、ＡＴＭセルＣ１の書き込み時間が瞬時なのに対して所定時間を要するようになっている。
容量監視部３４は、デセル化バッファ３０の記憶容量を監視するものであり、この構成要素のカウンタ制御部３５は、書込イネーブル信号ＷＥのみが供給されている都度アップ／ダウンカウンタ３６を所定カウント値アップカウントさせ、読出イネーブル信号ＲＥのみが供給されている都度、所定カウント値ダウンカウントさせ、書込イネーブル信号ＷＥ及び読出イネーブル信号ＲＥの双方の入力時或いは双方の未入力時に未カウント状態とする制御を行うものである。
【００６１】
アップ／ダウンカウンタ３６は、デセル化バッファ３０の監視したい記憶セル数に対応するカウント値が予め設定されており、その設定カウント値となった場合に読出許可信号Ｓ６を読出アドレス生成部３２へ出力する。
【００６２】
設定カウント値としては、例えば１つのセルが４８バイトなので、１セル分の４８カウント分が設定され、また１カウント値が１バイト分に対応させられている。
【００６３】
読出位相ラッチ部３３は、読出アドレスＲ１と同位相の読出イネーブル信号ＲＥと、データＢ用アドレスＢ１との位相を比較し、双方の位相が一致しない場合、即ちデータＢ用アドレスＢ１が第２実施形態で説明したように位相同期が復旧した際に生じる位相跳躍を示す場合に、アップ／ダウンカウンタ３６をクリアするカウントダウンイネーブル信号Ｓ７を出力するものである。このクリア時にデセル化バッファ３０に蓄積されたＣＢＲデータＤ１が廃棄されるようになっている。
【００６４】
このような構成の第３実施形態の動作を図９を参照して説明する。
図９に示す時刻ｔ０〜ｔ１間でデセル化バッファ３０の初期化が完了し、時刻ｔ１において１個目のセル１Ｃがデセル化バッファ３０に書き込まれたとする。この時、書込イネーブル信号ＷＥの供給に応じたカウンタ制御部３５の制御によってアップ／ダウンカウンタ３６がアップカウントする。
【００６５】
これによってカウンタ３６のカウント値が設定カウント値の４８カウント値と等しくなると、読出許可信号Ｓ６が読出アドレス生成部３２へ出力されて読出アドレスＲ１がデセル化バッファ３０へ送出され、時刻ｔ２に示すように書き込まれたセル１Ｃ（ＣＢＲデータＤ１）の読み出しが開始される。
【００６６】
この読み出し途中で時刻ｔ３に示すように２個目のセル２Ｃがデセル化バッファ３０に書き込まれ、また時刻ｔ４に示すように１個目のセル１Ｃの読み出しが終了すると共に、セル２Ｃの読み出しが開始され、この読み出し途中で時刻ｔ５に示すように３個目のセル３Ｃがデセル化バッファ３０に書き込まれる。
【００６７】
ここで、位相跳躍があったとすると、多重同期検出部１１から出力されるデータＢ用アドレスＢ１の位相が変化するので、読出位相ラッチ部３３が、そのデータＢ用アドレスＢ１と読出イネーブル信号ＲＥとの位相の不一致を検出することによって、カウントダウンイネーブル信号Ｓ７をアップ／ダウンカウンタ３６へ出力し、この結果、時刻ｔ６に示すようにカウンタ３６がクリアされ、デセル化バッファ３０に蓄積されたセル３Ｃが廃棄される。
【００６８】
その後、時刻ｔ７において４個目のセル１Ｃが書き込まれると、アップ／ダウンカウンタ３６がアップカウントし、これによってカウンタ３６のカウント値が設定カウント値の４８カウント値と等しくなると、読出許可信号Ｓ６が読出アドレス生成部３２へ出力されて読出アドレスＲ１がデセル化バッファ３０へ送出され、時刻ｔ８に示すように書き込まれたセル４Ｃの読み出しが開始される。以降今までの説明と同様に処理される。
【００６９】
以上説明した第３実施形態によれば、ＣＢＲデータＤ１のフレーム位相の周期異常が発生して再び復旧し、前位相と復旧後に新しく同期がとれた位相とが異なるケース（位相跳躍）が生じた場合に、従来のように、新しい位相でデセル化バッファから連続してデータを読み出すことになり、デセル化バッファの蓄積データ量をカウントして監視するためのカウンタの値が、実際に読みだし可能なデータ量と異なってデータ残量が合わず、デセル化バッファ内に読みだすデータが無くなってもアンダフローのアラームが発生しないままデセル化を続けるといったことが無くなる。
【００７０】
即ち、デセル化バッファ内にデータが存在しないのに読み出しをすることを防止して、バッファアンダフロー方向への推移を無くすことが可能となる。
また、図８に示した第３実施形態構成において、位相跳躍の発生時に、読出位相ラッチ部３３から出力されるカウントダウンイネーブル信号Ｓ７が供給されたアップ／ダウンカウンタ３６が、前位相と復旧時の位相差分のセルバイト数に対応するカウント値をダウンカウントし、この時読み出し中のセルの残り分のみをデセル化バッファ３０から廃棄するように構成する。
【００７１】
即ち、時刻ｔ０〜ｔ５まで図９と同様な図１０に示すように、時刻ｔ６で位相跳躍があった場合に、カウントダウンイネーブル信号Ｓ７が入力されたアップ／ダウンカウンタ３６が、符号３８で示す前位相と復旧時の位相差分のセルバイト数に対応するカウント値をダウンカウントし、読み出し中のセル２Ｃのデセル化バッファ３０における残り分を廃棄する。この結果、時刻ｔ６に示すように、セル３Ｃの読み出しが行われる。
【００７２】
従って、位相跳躍が発生してもデセル化バッファ３０に蓄積されたセルの廃棄を行うことなくデセル化が可能となる。
【００７３】
【発明の効果】
以上説明したように、本発明のＡＴＭセル化／デセル化装置によれば、データフレームに同期外れが生じてもＡＴＭセル化／デセル化バッファがオーバーフロー／アンダフローとならないようにすることができる効果がある。
【図面の簡単な説明】
【図１】本発明の原理図である。
【図２】本発明の第１実施形態によるＡＴＭセル化／デセル化装置のブロック構成図である。
【図３】本発明の第２実施形態によるＡＴＭセル化／デセル化装置のブロック構成図である。
【図４】図３に示す多重同期検出部のブロック構成図である。
【図５】ＡＴＭセル化／デセル化の変換説明図である。
【図６】ＣＢＲデータ内のデータＡとＢのＡＴＭセル化説明図である。
【図７】図３に示す多重同期検出部の同期復旧時の動作説明図である。
【図８】本発明の第３実施形態によるＡＴＭセル化／デセル化装置のブロック構成図である。
【図９】図８に示すＡＴＭセル化／デセル化装置の動作説明図である。
【図１０】図８に示すＡＴＭセル化／デセル化装置の他の動作説明図である。
【符号の説明】
１ セル化バッファ
２ 異常監視手段
３ 異常処理手段
４ 書込制御手段
５ 読出制御手段
【０００１】
【発明の属する技術分野】
本発明はＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ：非同期転送モード） セル化／デセル化装置に関する。
【０００２】
このＡＴＭセル化／デセル化装置は、同期転送モード（ＳＴＭ：Ｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ）網で扱われるＣＢＲ（Ｃｏｎｓｔａｎｔ Ｂｉｔ Ｒａｔｅ） データを分割してＡＴＭ網に送信可能とする為のクラッド方式とも呼ばれるＡＴＭセル化方式と、ＡＴＭ網から受信したＡＴＭセルをＳＴＭ網に送信する為にＣＢＲデータに多重するデセル化方式とを適用したものである。
【０００３】
ＣＢＲデータとは、Ｂ−ＩＳＤＮ（Ｂｒｏａｄｂａｎｄ ａｓｐｅｃｔｓ ｏｆ Ｉｎｔｅｇｒａｔｅｄ Ｓｅｒｖｉｃｅ Ｄｉｇｉｔａｌ Ｎｅｔｗｏｒｋ） のサービスにおいて、通信速度の観点から２つに分類される固定速度（ＣＢＲ）サービスと可変速度（ＶＢＲ）サービスの内、固定速度サービスを実現するために用いられるものである。
【０００４】
固定速度サービスとは、情報が一定の速度で回線上を流れる通信である。Ｎ−ＩＳＤＮ（Ｎａｒｒｏｗｂａｎｄ ａｓｐｅｃｔｓ ｏｆ ＩＳＤＮ）の６４〜１５３６／１９２０／Ｋｂｐｓディジタル通信サービスは、Ｂ−ＩＳＤＮ内ではＣＢＲサービスとして扱われる。具体的なサービス速度については、例えば４２．１９５Ｋｂｐｓというように全く任意に設定可能とするか、或いは６４Ｋｂｐｓの整数倍というようにステップを設けるか、今後の課題となっている。なお、従来の専用線ベースで提供されてきたディジタル２次群などの速度もＣＢＲサービスのステップの一つとして扱われる。
【０００５】
【従来の技術】
従来のＡＴＭセル化方式においては、ＳＴＭ網から送られてきたＣＢＲデータを一旦セル化バッファに蓄積し、これをＡＴＭ網が読みだすようにしている。また、ＣＢＲデータのフレーム若しくはマルチフレームの異常時には、その異常を示すアラーム信号をＣＢＲデータが伝送されるラインと別のラインによってＡＴＭ網へ通知していた。
【０００６】
また、従来のＡＴＭセルのデセル化方式においては、ＳＴＭ網が、ＡＴＭ網から送られてきたＡＴＭセルを一旦デセル化バッファに蓄積してＳＴＭの周期に従って読み出すが、この際、受信ＡＴＭセルの全てを監視することによって、ＡＴＭ網のセルが前後にずれるゆらぎやＳＴＭ網の擾乱によって発生するデセル化バッファのオーバーフロー／アンダフローの監視を行なってきた。
【０００７】
オーバーフローとは、セルがバッファ蓄積容量をオーバする状態であり、この場合、セルがバッファ装置に蓄積されない状態が生じるので適正なデータの読み出しが行えなくなる。アンダフローとは、セルのバッファ蓄積量がゼロとなる状態であり、この場合、セルがバッファ装置に蓄積されていないにも関わらず、何らかのデータが読みだされてしまうので適正なデータの読み出しが行えなくなる。
【０００８】
【発明が解決しようとする課題】
ところで、上述した従来のＡＴＭセル化／デセル化方式において、ＣＢＲデータのフレーム若しくはマルチフレームに周期異常が発生した場合、ＣＢＲデータをセル化バッファへ書き込む周期が変化し、セル化バッファからのＡＴＭセルの読み出し周期が変わってしまう。この為、ＡＴＭセルの送信間隔が正常時と比べ変化し、ＡＴＭセルの受信側のデセル化バッファのデータ蓄積量がオーバーフロー又はアンダフロー方向に推移し、デセル化バッファで吸収することが可能であるゆらぎ吸収幅を越えてしまう問題があった。
【０００９】
また、ＣＢＲデータのフレーム若しくはマルチフレームで構成するデータの同期がはずれた場合に、同期がはずれたままの位相でＡＴＭセル化して送信すると、ＡＴＭセルの受信側でも先の送信時の同期外れが起因する同期はずれが発生し、デセル化バッファがバッファ・オーバーフロー又はバッファ・アンダフロー方向に推移してしまう問題があった。
【００１０】
更に、フレーム位相の周期異常が発生して再び復旧した場合、前位相と復旧後に新しく同期がとれた位相とが異なるケースが生じる。この場合、新しい位相でデセル化バッファから連続してデータを読み出すことになるが、デセル化バッファの蓄積データ量をカウントして監視するためのカウンタの値が、実際に読みだし可能なデータ量と異なってデータ残量が合わず、デセル化バッファ内に読みだすデータが無くなってもアンダフローのアラームが発生しないままデセル化を続ける問題があった。
【００１１】
本発明は、このような点に鑑みてなされたものであり、データフレームに同期外れが生じてもＡＴＭセル化／デセル化バッファがオーバーフロー／アンダフローとならないようにすることができるＡＴＭセル化／デセル化装置を提供することを目的としている。
【００１２】
【課題を解決するための手段】
図１に本発明の原理図を示す。この図に示すＡＴＭセル化／デセル化装置は、同期転送モード網から送信されてきたＳＴＭデータを蓄積するセル化バッファ１と、ＳＴＭデータのフレームパルス周期の異常を検出する異常監視手段２と、フレームパルスに同期してセル化バッファ１にＳＴＭデータを書き込む書込制御手段４と、フレームパルスと独立して入力される非同期転送モード網のＡＴＭセルのセルフレームパルスに同期してセル化バッファ１からＡＴＭセルを読み出すことにより、異常監視手段２の異常検出時に正常時の読み出し間隔でＡＴＭセルを読み出す読出制御手段５と、異常監視手段２の異常検出時に、セル化バッファ１から読み出されたＡＴＭセルに警報セルをマッピングすることにより、警報セルを正常なＡＴＭセルと同じ間隔で出力する異常処理手段３とを具備して構成したものである。
【００１３】
このような構成によれば、ＳＴＭデータのフレームパルスの周期異常時でも、正常時の読み出し間隔でＡＴＭセルを読み出すことが可能となるので、セル化バッファ１のオーバフロー／アンダフローを防止することができ、また周期異常時にはＡＴＭセルにその異常を知らせる警報セルがマッピングされるので周期異常を非同期転送モード網へ通知することができる。
【００１４】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。図２は本発明の第１実施形態によるＡＴＭセル化／デセル化装置のブロック構成図である。
【００１５】
図２に示すＡＴＭセル化／デセル化装置において、符号１はセル化バッファ、２はフレームパルス周期異常監視部、３は異常処理部、４は書込制御部、５は読出制御部である。
【００１６】
セル化バッファ１は、図示せぬＳＴＭ網から送信されてきたＣＢＲデータＤ１をＡＴＭセル化する為に一旦蓄積するものである。
フレームパルス周期異常監視部２は、ＳＴＭ網に同期したクロックＣＫ１により作動し、ＣＢＲデータＤ１のフレームパルスＦＰ１の周期の監視を行なうことによってフレームパルスＦＰ１の周期の異常を監視するものであり、その異常検出時に異常処理信号Ｓ１を、異常処理部３、書込制御部４及び読出制御部５へ出力する。
【００１７】
書込制御部４は、異常処理信号Ｓ１の未供給時、即ちフレームパルスＦＰ１の周期が正常時に、フレームパルスＦＰ１とクロックＣＫ１に同期した書き込みアドレス及び書き込みイネーブル信号を生成してセル化バッファ１にＣＢＲデータＤ１を書き込む制御を行い、ＣＢＲデータＤ１を書き込んだ都度、書込完了信号Ｓ２を読出制御部５へ出力する。また、異常処理信号Ｓ１の供給時、即ちフレームパルスＦＰ１の周期が異常時は、読出制御部５への書込完了信号Ｓ２の出力は行わない。
【００１８】
読出制御部５は、異常処理信号Ｓ１の未供給時に、ＡＴＭセルＣ１のセルフレームパルスＦＰ２と図示せぬＡＴＭ網に同期したクロックＣＫ２に同期した読み出しアドレスと読み出しイネーブル信号を、書込完了信号Ｓ２が入力された際に生成してセル化バッファ１からＡＴＭセルＣ１を読み出す制御を行うものである。
【００１９】
また、異常処理信号Ｓ１の供給時は、読み出しアドレスを書込完了信号Ｓ２に依存しないフリーランとする。この場合、アドレスの指定は行われないものの、セル化バッファ１からはＡＴＭセルＣ１が正常時と同様に読みだされ、ＡＴＭ網へ送信される。
【００２０】
異常処理部３は、異常処理信号Ｓ１の未供給時には、セル化バッファ１から読みだされたＡＴＭセルＣ１を通過させるのみであるが、異常処理信号Ｓ１の供給時には、ＡＴＭセルＣ１のペイロードに警報セルをマッピングして送信する。
【００２１】
このような構成によれば、ＣＢＲデータＤ１のフレームパルスＦＰ１の周期異常時でも、異常前の正常時の位相でＡＴＭセルＣ１を出力することが可能となるので、セル化バッファ１のオーバフロー／アンダフローを防止することができる。また異常時にはその異常を知らせる警報セルの転送が可能となる。
【００２２】
また、警報セルをＡＴＭ網が受信した場合に、読出制御部５に対してセル化バッファ１からのＡＴＭセルＣ１の読み出しを強制的に停止させるようにすることによって、ＡＴＭセルＣ１を受信するＡＴＭ網のデセル化バッファでアンダフローを強制発生させ、これによって下位に対して警報転送を実現できる。
【００２３】
次に、第２実施形態のＡＴＭセル化／デセル化装置を図３を参照して説明する。但し、図３R>３に示す第２実施形態において図２に示した第１実施形態の各部に対応する部分には同一符号を付し、その説明を省略する。
【００２４】
図３において、符号１１は多重同期検出部、１２は書込制御部であり、データビットアドレス生成部１３及びアドレス多重化部１４を具備して構成されている。１５は読出制御部である。
【００２５】
多重同期検出部１１は、ＣＢＲデータＤ１のフレームパルスＦＰ１及びＳＴＭ網に同期したクロックＣＫ１に応じて、ＣＢＲデータＤ１中に多重された各々フレーム構成が異なるデータＡとデータＢの内、マルチフレーム構成のデータＢのマルチフレーム同期を取り、そのフレーム位相情報をデータＢ用アドレスＡＤ１としてデータビットアドレス生成部１３、アドレス多重化部１４及び読出制御部１５へ出力するものであり、図４に示すように、フレームパターン検出判定部１８と、同期保護段数カウンタ１９と、第１フレームカウンタ２０と、第２フレームカウンタ２１と、ＤＰＲＡＭ（Ｄｕａｌ Ｐｏｒｔ ＲＡＭ） を用いた多重処理用メモリ部２２と、セレクタ（ＳＥＬ）２３とを具備して構成されている。
【００２６】
ここで図５を参照して、データＡ及びデータＢが多重化されたＣＢＲデータＤ１とＡＴＭセルＣ１との相互変換であるＡＴＭセル化／デセル化について説明しておく。
【００２７】
図５に示すように、ＣＢＲデータＤ１は１フレームが１２５μｓであり、この中に１対のデータＡ及びデータＢから成る１つのチャネルＣＨがｋ個多重化されている。即ち第１チャネルＣＨ１〜第ｋチャネルＣＨｋまで多重化されている。また、データＡは１２５μｓのフレームで構成するが、データＢは１２５μｓのｎフレームでマルチフレーム構成とする。
【００２８】
このようなＣＢＲデータＤ１をＡＴＭセル化する場合は、ｋチャネル多重の１２５μｓ×ｎフレーム分をひとまとまりと考え、速度に適合したチャネル数分を１つのＡＴＭセルにマッピングして、ｋチャネルをｊ個のＡＴＭセル＃１〜＃ｊに分割する。
【００２９】
また、データＡとデータＢとをＡＴＭセル化するに当たって複数チャネルを１つのＡＴＭセルにするセル化においては、図６に示すように、データＡは時刻ｔ５〜ｔ１０間、時刻ｔ１０〜ｔ１５間に示すように、連続したｎフレーム分を１つのＡＴＭセルにマッピングするが、データＢはＣＨ１〜ＣＨｍで示すようにマルチフレームを構成しているので、全てのチャネルＣＨ１〜ＣＨｍのマルチフレーム同期を各チャネルＣＨ１〜ＣＨｍ毎に行い、位相制御してマッピングする。
【００３０】
即ち、ＣＨ１の時刻ｔ１〜ｔ６間のｎフレーム１Ｆ〜ｎＦと、ＣＨ２の時刻ｔ２〜ｔ７間のｎフレーム１Ｆ〜ｎＦと、ＣＨ３の時刻ｔ３〜ｔ８間のｎフレーム１Ｆ〜ｎＦと、…、ＣＨｍの時刻ｔ２〜ｔ７間のｎフレーム１Ｆ〜ｎＦとを同相にして１番目のセル＃１にマッピングし、ＣＨ１の時刻ｔ６〜ｔ１１間のｎフレーム１Ｆ〜ｎＦと、ＣＨ２の時刻ｔ７〜ｔ１２間のｎフレーム１Ｆ〜ｎＦと、ＣＨ３の時刻ｔ８〜ｔ１３間のｎフレーム１Ｆ〜ｎＦと、…、ＣＨｍの時刻ｔ７〜ｔ１２間のｎフレーム１Ｆ〜ｎＦとを同相にして２番目のセル＃２にマッピングし、以降同様に各ＣＨ１〜ＣＨｍのｎフレーム１Ｆ〜ｎＦを順次セルにマッピングするといった処理を行う。
【００３１】
尚、上記図５、図６を用いた説明においては、先願の特許出願、特許平７−１８２８６４号「非同期転送装置」に記述した内容を参照して説明した。
次に、図４に示す多重同期検出部１１の説明を行う。
【００３２】
フレームパターン検出判定部１８は、フレームパルスＦＰ１及びクロックＣＫ１に応じて、ＣＢＲデータＤ１内のマルチフレーム構成のデータＢのフレーム同期パターンを検出し、その同期パターンの正常／異常を判定するものである。
【００３３】
例えば、データＢのマルチフレームの１つがｎフレーム構成の場合、ｎフレームの同期パターン１Ｆ〜ｎＦが例えば２回連続して検出されることによってマルチフレームの１周期分が正常と判定し、この際”１”を出力し、１Ｆ〜ｎＦが２回連続して検出されなかった場合に異常と判定し、この際”０”を出力する。
【００３４】
同期保護段数カウンタ１９は、フレームパターン検出判定部１８のフレーム同期パターン検出判定結果に応じて同期保護段数をカウントすることによってマルチフレームの同期／同期外れを示す信号を出力するものである。
【００３５】
これは、フレーム同期パターンの正常を示す”１”をカウントした値を多重処理用メモリ部２２の同期保護段数カウント値記憶領域に記憶し、この記憶されたフィードバックカウント値に、次に入力された正常を示す”１”のカウント値をインクリメントし、このカウント値をメモリ部２２の同期保護段数カウント値記憶領域に上書きする。
【００３６】
以降同様にカウント値が所定の同期保護段数の例えば「２」となるまでカウント動作を行い、カウント途中に異常（同期外れ）を示す”０”が入力された場合にカウント値を０とする。
【００３７】
また同期保護段数カウンタ１９は、そのカウント動作を行っている間、セレクタ２３へ第１フレームカウンタ２０から出力される第１カウント値を選択する第１選択信号を出力し、同期外れ状態から同期状態に復旧した場合、瞬間的に第２フレームカウンタ２１から出力される第２カウント値を選択する第２選択信号を出力する。
【００３８】
第１及び第２フレームカウンタ２０，２１は、マルチフレームのフレーム位相をカウントするものである。フレームパターン検出判定部１８のフレーム同期パターン検出判定結果が正常を示す”１”の場合は、双方のカウンタ２０，２１は共にその”１”をカウントし、ここで、第１フレームカウンタ２０は、同期信号供給時にそのカウンタ２０から出力される第１カウント値を選択するセレクタ２３を介して多重処理用メモリ部２２の第１カウント値記憶領域に記憶し、この記憶されたフィードバックカウント値に、次に入力された正常を示す”１”のカウント値をインクリメントし、このカウント値をセレクタ２３を介してメモリ部２２の第１カウント値記憶領域に上書きする。
【００３９】
また、第２フレームカウンタ２１は、その出力第２カウント値を多重処理用メモリ部２２の第２カウント値記憶領域に記憶し、この記憶されたフィードバックカウント値に、次に入力された正常を示す”１”のカウント値をインクリメントし、このカウント値をメモリ部２２の第２カウント値記憶領域に上書きする。
【００４０】
メモリ部２２の第１カウント値記憶領域に順次インクリメントされて記憶される第１カウント値はフレーム位相情報であるデータＢ用アドレスＢ１として出力される。
【００４１】
一方、フレーム同期パターン検出判定結果が異常を示す”０”となった場合、即ち同期外れが生じた場合は、第１フレームカウンタ２０が前位相のままカウントを続け、第２フレームカウンタ２１が新たに同期をとる為のフレームカウント用となる。
【００４２】
例えば、図７に時刻ｔ１で示すタイミングで同期外れが生じた場合、第１フレームカウンタ２０は前フレーム位相のままカウント動作を続け、これによって第１カウント値が１Ｆ，２Ｆ，…，ｎＦと前フレーム位相のまま継続して出力される。一方、第２フレームカウンタ２１は、その同期外れとなったフレーム位相でカウントを行う。
【００４３】
この時、同期保護段数カウンタ１９からは第１選択信号が出力されたままなのでセレクタ２３はその第１カウント値を選択し、この選択された第１カウント値が多重処理用メモリ部２２を介してデータＢ用アドレスＢ１として出力される。従って、データＢ用アドレスＢ１は同期外れとなる前のフレーム位相で出力されることになる。
【００４４】
その後、時刻ｔ２で示すタイミングで同期保護段数カウンタ１９において１回目の同期保護が取れ、時刻ｔ３で示すタイミングで２回目の同期保護が取れると、同期検出状態となって同期が復旧するので、この時、同期保護段数カウンタ１９からセレクタ２３へ第２選択信号が時刻ｔ３〜ｔ４の間出力される。
【００４５】
これによって、セレクタ２３が第２カウント値の１Ｆを選択して多重処理用メモリ部２２へ出力するので、多重処理用メモリ部２２の第１カウント値記憶領域に上書きされ、この上書きされた第２カウント値の１ＦがデータＢ用アドレスＢ１として出力される。つまり、時刻ｔ３で位相跳躍が行われることになる。
【００４６】
また、同第２カウント値の１Ｆは第２カウント値記憶領域にも上書きされるので、第１及び第２カウント値記憶領域の値が同値の１Ｆとなる。従って、その同値のメモリ部２２のフィードバック第２カウント値に基づいて双方のカウンタ２０，２１がカウントを行うので、双方のカウント値は等しくなり、以降双方のカウンタ２０，２１は同様にカウント動作を行う。
【００４７】
また時刻ｔ４以降は、同期保護段数カウンタ１９から再び第１選択信号が出力されるので、第１カウント値がデータＢ用アドレスＢ１として出力される。
この結果、復旧後でも多重処理用メモリ部２２からは復旧前のフレーム位相と同位相の第１カウント値がデータＢ用アドレスＢ１として出力されることになる。
【００４８】
次に、図３に示す書込制御部１２のデータビットアドレス生成部１３は、フレームパルスＦＰ１及びクロックＣＫ１に応じてＣＢＲデータＤ１からデータＡ用アドレスＡ１を生成してアドレス多重化部１４へ出力すると共に、データＡ用アドレスＡ１生成時にセレクト信号Ｓ３をアドレス多重化部１４へ出力するものである。
【００４９】
アドレス多重化部１４は、多重同期検出部１１から出力されるデータＢ用アドレスＢ１とデータＡ用アドレスＡ１を交互に多重化してセル化バッファ１の書き込みアドレスとして出力するものであり、セレクト信号Ｓ３の供給時にデータＡ用アドレスＡ１をセル化バッファ１へ出力し、未供給時にデータＢ用アドレスＢ１を出力する。
【００５０】
このようなに書込制御部１２から出力されるデータＡ用アドレスＡ１及びデータＢ用アドレスＢ１に応じてＣＢＲデータＤ１のデータＡ及びデータＢが交互にセル化バッファ１に書き込まれる。
【００５１】
読出制御部１５は、セルフレームパルスＦＰ２及びＡＴＭ網に同期したクロックＣＫ２に応じてデータＡを読み出すためのアドレスをセル化バッファ１へ出力すると共に、データＢ用アドレスＢ１の入力時に、データＢを読み出すためのアドレスを出力し、これによってデータＡ及びデータＢがセル化されたＡＴＭセルＣ１をＡＴＭ網へ出力する。
【００５２】
以上説明した第２実施形態によれば、フレーム同期がはずれた場合でも、前フレーム位相でＣＢＲデータＤ１をＡＴＭセルＣ１にマッピングすることが可能となり、同期が外れる前のフレーム位相でＡＴＭセルを転送できる。
【００５３】
従って、従来のように、ＣＢＲデータのフレーム若しくはマルチフレームで構成するデータの同期がはずれた場合に、同期がはずれたままの位相でＡＴＭセル化して送信すると、ＡＴＭセルの受信側でも先の送信時の同期外れが起因する同期はずれが発生し、デセル化バッファがバッファ・オーバーフロー又はバッファ・アンダフロー方向に推移してしまうといったことが無くなる。
【００５４】
次に、第３実施形態のＡＴＭセル化／デセル化装置を図８を参照して説明する。但し、図８R>８に示す第３実施形態において図３に示した第２実施形態の各部に対応する部分には同一符号を付し、その説明を省略する。
【００５５】
図８において、符号３０はデセル化バッファ、３１は書込アドレス生成部、３２は読出アドレス生成部、３３は読出位相ラッチ部、３４は容量監視部であり、２入力タイプのカウンタ制御部３５及びアップ／ダウンカウンタ３６を具備して構成されている。
【００５６】
デセル化バッファ３０は、ＡＴＭ網から送信されてきたＡＴＭセルＣ１をＣＢＲデータＤ１にデセル化する為に一旦蓄積するものである。
書込アドレス生成部３１は、ＡＴＭセルＣ１が適正なものである場合に送出されるセルイネーブル信号Ｓ５の供給時に、ＡＴＭセルＣ１のセルフレームパルスＦＰ２及びＡＴＭ網に同期したクロックＣＫ２に応じて書込アドレスＷ１と、この書込アドレスＷ１と同時に書込イネーブル信号ＷＥをデセル化バッファ３０へ出力し、また書込イネーブル信号ＷＥを容量監視部３４のカウンタ制御部３５へ出力するものである。
【００５７】
デセル化バッファ３０に書込イネーブル信号ＷＥ及び書込アドレスＷ１が入力されることによってＡＴＭセルＣ１がそのアドレスの記憶領域に書き込まれて記憶されるようになっている。この書き込みは瞬時に行われる。
【００５８】
読出アドレス生成部３２は、容量監視部３４のアップ／ダウンカウンタ３６から出力される読出許可信号Ｓ６の入力時に、ＣＢＲデータＤ１のフレームパルス（又はマルチフレームパルス）ＦＰ２及びＳＴＭ網に同期したクロックＣＫ１に応じて第２実施形態で説明したデータＡのアドレスを出力し、また、第２実施形態で説明した多重同期検出部１１からデータＢ用アドレスＢ１が出力されている際にはそのデータＢ用アドレスＢ１を出力し、双方の出力アドレスを読出アドレスＲ１としてデセル化バッファ３０へ出力し、これと同時に読出イネーブル信号ＲＥを出力し、また、その読出イネーブル信号ＲＥをカウンタ制御部３５及び読出位相ラッチ部３３へ出力するものである。
【００５９】
デセル化バッファ３０に読出イネーブル信号ＲＥ及び読出アドレスＲ１が入力されることによってそのアドレスの記憶領域に記憶されたＡＴＭセルのデータＡ及びデータＢが多重化されてＣＢＲデータＤ１としてＳＴＭ網へ出力されるようになっている。
【００６０】
デセル化バッファ３０からのＣＢＲデータＤ１の読み出し時間は、ＡＴＭセルＣ１の書き込み時間が瞬時なのに対して所定時間を要するようになっている。
容量監視部３４は、デセル化バッファ３０の記憶容量を監視するものであり、この構成要素のカウンタ制御部３５は、書込イネーブル信号ＷＥのみが供給されている都度アップ／ダウンカウンタ３６を所定カウント値アップカウントさせ、読出イネーブル信号ＲＥのみが供給されている都度、所定カウント値ダウンカウントさせ、書込イネーブル信号ＷＥ及び読出イネーブル信号ＲＥの双方の入力時或いは双方の未入力時に未カウント状態とする制御を行うものである。
【００６１】
アップ／ダウンカウンタ３６は、デセル化バッファ３０の監視したい記憶セル数に対応するカウント値が予め設定されており、その設定カウント値となった場合に読出許可信号Ｓ６を読出アドレス生成部３２へ出力する。
【００６２】
設定カウント値としては、例えば１つのセルが４８バイトなので、１セル分の４８カウント分が設定され、また１カウント値が１バイト分に対応させられている。
【００６３】
読出位相ラッチ部３３は、読出アドレスＲ１と同位相の読出イネーブル信号ＲＥと、データＢ用アドレスＢ１との位相を比較し、双方の位相が一致しない場合、即ちデータＢ用アドレスＢ１が第２実施形態で説明したように位相同期が復旧した際に生じる位相跳躍を示す場合に、アップ／ダウンカウンタ３６をクリアするカウントダウンイネーブル信号Ｓ７を出力するものである。このクリア時にデセル化バッファ３０に蓄積されたＣＢＲデータＤ１が廃棄されるようになっている。
【００６４】
このような構成の第３実施形態の動作を図９を参照して説明する。
図９に示す時刻ｔ０〜ｔ１間でデセル化バッファ３０の初期化が完了し、時刻ｔ１において１個目のセル１Ｃがデセル化バッファ３０に書き込まれたとする。この時、書込イネーブル信号ＷＥの供給に応じたカウンタ制御部３５の制御によってアップ／ダウンカウンタ３６がアップカウントする。
【００６５】
これによってカウンタ３６のカウント値が設定カウント値の４８カウント値と等しくなると、読出許可信号Ｓ６が読出アドレス生成部３２へ出力されて読出アドレスＲ１がデセル化バッファ３０へ送出され、時刻ｔ２に示すように書き込まれたセル１Ｃ（ＣＢＲデータＤ１）の読み出しが開始される。
【００６６】
この読み出し途中で時刻ｔ３に示すように２個目のセル２Ｃがデセル化バッファ３０に書き込まれ、また時刻ｔ４に示すように１個目のセル１Ｃの読み出しが終了すると共に、セル２Ｃの読み出しが開始され、この読み出し途中で時刻ｔ５に示すように３個目のセル３Ｃがデセル化バッファ３０に書き込まれる。
【００６７】
ここで、位相跳躍があったとすると、多重同期検出部１１から出力されるデータＢ用アドレスＢ１の位相が変化するので、読出位相ラッチ部３３が、そのデータＢ用アドレスＢ１と読出イネーブル信号ＲＥとの位相の不一致を検出することによって、カウントダウンイネーブル信号Ｓ７をアップ／ダウンカウンタ３６へ出力し、この結果、時刻ｔ６に示すようにカウンタ３６がクリアされ、デセル化バッファ３０に蓄積されたセル３Ｃが廃棄される。
【００６８】
その後、時刻ｔ７において４個目のセル１Ｃが書き込まれると、アップ／ダウンカウンタ３６がアップカウントし、これによってカウンタ３６のカウント値が設定カウント値の４８カウント値と等しくなると、読出許可信号Ｓ６が読出アドレス生成部３２へ出力されて読出アドレスＲ１がデセル化バッファ３０へ送出され、時刻ｔ８に示すように書き込まれたセル４Ｃの読み出しが開始される。以降今までの説明と同様に処理される。
【００６９】
以上説明した第３実施形態によれば、ＣＢＲデータＤ１のフレーム位相の周期異常が発生して再び復旧し、前位相と復旧後に新しく同期がとれた位相とが異なるケース（位相跳躍）が生じた場合に、従来のように、新しい位相でデセル化バッファから連続してデータを読み出すことになり、デセル化バッファの蓄積データ量をカウントして監視するためのカウンタの値が、実際に読みだし可能なデータ量と異なってデータ残量が合わず、デセル化バッファ内に読みだすデータが無くなってもアンダフローのアラームが発生しないままデセル化を続けるといったことが無くなる。
【００７０】
即ち、デセル化バッファ内にデータが存在しないのに読み出しをすることを防止して、バッファアンダフロー方向への推移を無くすことが可能となる。
また、図８に示した第３実施形態構成において、位相跳躍の発生時に、読出位相ラッチ部３３から出力されるカウントダウンイネーブル信号Ｓ７が供給されたアップ／ダウンカウンタ３６が、前位相と復旧時の位相差分のセルバイト数に対応するカウント値をダウンカウントし、この時読み出し中のセルの残り分のみをデセル化バッファ３０から廃棄するように構成する。
【００７１】
即ち、時刻ｔ０〜ｔ５まで図９と同様な図１０に示すように、時刻ｔ６で位相跳躍があった場合に、カウントダウンイネーブル信号Ｓ７が入力されたアップ／ダウンカウンタ３６が、符号３８で示す前位相と復旧時の位相差分のセルバイト数に対応するカウント値をダウンカウントし、読み出し中のセル２Ｃのデセル化バッファ３０における残り分を廃棄する。この結果、時刻ｔ６に示すように、セル３Ｃの読み出しが行われる。
【００７２】
従って、位相跳躍が発生してもデセル化バッファ３０に蓄積されたセルの廃棄を行うことなくデセル化が可能となる。
【００７３】
【発明の効果】
以上説明したように、本発明のＡＴＭセル化／デセル化装置によれば、データフレームに同期外れが生じてもＡＴＭセル化／デセル化バッファがオーバーフロー／アンダフローとならないようにすることができる効果がある。
【図面の簡単な説明】
【図１】本発明の原理図である。
【図２】本発明の第１実施形態によるＡＴＭセル化／デセル化装置のブロック構成図である。
【図３】本発明の第２実施形態によるＡＴＭセル化／デセル化装置のブロック構成図である。
【図４】図３に示す多重同期検出部のブロック構成図である。
【図５】ＡＴＭセル化／デセル化の変換説明図である。
【図６】ＣＢＲデータ内のデータＡとＢのＡＴＭセル化説明図である。
【図７】図３に示す多重同期検出部の同期復旧時の動作説明図である。
【図８】本発明の第３実施形態によるＡＴＭセル化／デセル化装置のブロック構成図である。
【図９】図８に示すＡＴＭセル化／デセル化装置の動作説明図である。
【図１０】図８に示すＡＴＭセル化／デセル化装置の他の動作説明図である。
【符号の説明】
１ セル化バッファ
２ 異常監視手段
３ 異常処理手段
４ 書込制御手段
５ 読出制御手段
【特許請求の範囲】
【請求項１】
同期転送モード網から送信されてきたＳＴＭデータを蓄積するセル化バッファと、
該ＳＴＭデータに含まれるマルチフレーム構成の第１データのマルチフレーム同期及び同期外れを検出し、同期外れ時に前同期時と同位相で第１データ書込アドレスを出力し、同期外れから同期に復旧した際に復旧時の位相で該第１データ書込アドレスを出力する多重同期検出手段と、
該第１データ書込アドレスと、該ＳＴＭデータに含まれる該第１データ以外の第２データの書込アドレスとを交互に該セル化バッファへ出力することによって該ＳＴＭデータを書き込む書込制御手段と、
該第１データ書込アドレス入力時に非同期転送モード網のＡＴＭセルのセルフレームパルスに同期して第１データ読出アドレスを該セル化バッファへ出力すると共に、該第１データ書込アドレス未入力時に該セルフレームパルスに同期して第２データ読出アドレスを出力することにより該セル化バッファから第１及び第２データが配置されたＡＴＭセルを読み出す読出制御手段とを具備したことを特徴とするＡＴＭセル化／デセル化装置。
【請求項２】
非同期転送モード網から送信されてきたＡＴＭセルを蓄積するデセル化バッファと、
該非同期転送モード網のＡＴＭセルのセルフレームパルスに同期して該ＡＴＭセルを該デセル化バッファに書き込む書込制御手段と、
読出許可信号の供給時であって、第１データアドレス入力時に同期転送モード網のＳＴＭデータのフレームパルスに同期して第１データ読出アドレスを出力し、該第１データアドレス未入力時に該フレームパルスに同期して第２データ読出アドレスを出力することにより、該デセル化バッファからマルチフレーム構成の第１データと該第１データ以外の第２データとを多重化してＳＴＭデータとして読み出す読出制御手段と、
前記ＡＴＭセル書き込み時の書込イネーブル信号のみの供給時にアップカウントし、前記ＳＴＭデータ読み出し時の読出イネーブル信号の供給時にダウンカウントし、該書込及び読出イネーブル信号の双方の入力時又は未入力時に未カウント状態となり、前記デセル化バッファの所定容量に対応したカウント値までカウントした際に、前記読出許可信号を出力する容量監視手段と、
該ＳＴＭデータに含まれる第１データのマルチフレーム同期及び同期外れを検出し、同期外れ時に前同期時と同位相で前記第１データアドレスを出力し、同期外れから同期に復旧した際に復旧時の位相で該第１データアドレスを出力する多重同期検出手段と、
該第１データアドレスの復旧時の位相が前記読出イネーブル信号の位相と異なる場合に該容量監視手段のカウント値をクリアするカウント制御信号を出力する読出位相ラッチ手段とを具備し、
前記カウント制御信号により前記カウント値がクリアされた際に前記デセル化バッファの蓄積ＡＴＭセルを廃棄するようにしたことを特徴とするＡＴＭセル化／デセル化装置。
【請求項３】
前記カウント制御信号によって、前記第１データアドレスが示す復旧前と復旧時の位相差分の前記デセル化バッファ容量に対応する前記容量監視手段のカウント値をダウンカウントし、この時、該デセル化バッファの読み出し中のＡＴＭセルの残り分のみを廃棄するようにしたことを特徴とする請求項２記載のＡＴＭセル化／デセル化装置。
【請求項１】
同期転送モード網から送信されてきたＳＴＭデータを蓄積するセル化バッファと、
該ＳＴＭデータに含まれるマルチフレーム構成の第１データのマルチフレーム同期及び同期外れを検出し、同期外れ時に前同期時と同位相で第１データ書込アドレスを出力し、同期外れから同期に復旧した際に復旧時の位相で該第１データ書込アドレスを出力する多重同期検出手段と、
該第１データ書込アドレスと、該ＳＴＭデータに含まれる該第１データ以外の第２データの書込アドレスとを交互に該セル化バッファへ出力することによって該ＳＴＭデータを書き込む書込制御手段と、
該第１データ書込アドレス入力時に非同期転送モード網のＡＴＭセルのセルフレームパルスに同期して第１データ読出アドレスを該セル化バッファへ出力すると共に、該第１データ書込アドレス未入力時に該セルフレームパルスに同期して第２データ読出アドレスを出力することにより該セル化バッファから第１及び第２データが配置されたＡＴＭセルを読み出す読出制御手段とを具備したことを特徴とするＡＴＭセル化／デセル化装置。
【請求項２】
非同期転送モード網から送信されてきたＡＴＭセルを蓄積するデセル化バッファと、
該非同期転送モード網のＡＴＭセルのセルフレームパルスに同期して該ＡＴＭセルを該デセル化バッファに書き込む書込制御手段と、
読出許可信号の供給時であって、第１データアドレス入力時に同期転送モード網のＳＴＭデータのフレームパルスに同期して第１データ読出アドレスを出力し、該第１データアドレス未入力時に該フレームパルスに同期して第２データ読出アドレスを出力することにより、該デセル化バッファからマルチフレーム構成の第１データと該第１データ以外の第２データとを多重化してＳＴＭデータとして読み出す読出制御手段と、
前記ＡＴＭセル書き込み時の書込イネーブル信号のみの供給時にアップカウントし、前記ＳＴＭデータ読み出し時の読出イネーブル信号の供給時にダウンカウントし、該書込及び読出イネーブル信号の双方の入力時又は未入力時に未カウント状態となり、前記デセル化バッファの所定容量に対応したカウント値までカウントした際に、前記読出許可信号を出力する容量監視手段と、
該ＳＴＭデータに含まれる第１データのマルチフレーム同期及び同期外れを検出し、同期外れ時に前同期時と同位相で前記第１データアドレスを出力し、同期外れから同期に復旧した際に復旧時の位相で該第１データアドレスを出力する多重同期検出手段と、
該第１データアドレスの復旧時の位相が前記読出イネーブル信号の位相と異なる場合に該容量監視手段のカウント値をクリアするカウント制御信号を出力する読出位相ラッチ手段とを具備し、
前記カウント制御信号により前記カウント値がクリアされた際に前記デセル化バッファの蓄積ＡＴＭセルを廃棄するようにしたことを特徴とするＡＴＭセル化／デセル化装置。
【請求項３】
前記カウント制御信号によって、前記第１データアドレスが示す復旧前と復旧時の位相差分の前記デセル化バッファ容量に対応する前記容量監視手段のカウント値をダウンカウントし、この時、該デセル化バッファの読み出し中のＡＴＭセルの残り分のみを廃棄するようにしたことを特徴とする請求項２記載のＡＴＭセル化／デセル化装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【特許番号】特許第３５８５１４６号（Ｐ３５８５１４６）
【登録日】平成１６年８月１３日（２００４．８．１３）
【発行日】平成１６年１１月４日（２００４．１１．４）
【国際特許分類】
【出願番号】特願平８−２２６９６１
【出願日】平成８年８月２８日（１９９６．８．２８）
【公開番号】特開平１０−７０５４９
【公開日】平成１０年３月１０日（１９９８．３．１０）
【審査請求日】平成１３年４月２５日（２００１．４．２５）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【参考文献】
【文献】特開平０６−１６９３２０（ＪＰ，Ａ）
【文献】特開平０５−３２７７５２（ＪＰ，Ａ）
【文献】特開平０４−２９１８５７（ＪＰ，Ａ）
【文献】上田裕巳，上松仁，ＡＴＭ技術によるＳＤＨ信号の伝達方法，電子情報通信学会論文誌，１９９３年 ２月，Ｂ−Ｉ Ｖｏｌ．Ｊ７６−Ｂ−Ｉ Ｎｏ．２，ｐｐ．１５０−１６１
【登録日】平成１６年８月１３日（２００４．８．１３）
【発行日】平成１６年１１月４日（２００４．１１．４）
【国際特許分類】
【出願日】平成８年８月２８日（１９９６．８．２８）
【公開番号】特開平１０−７０５４９
【公開日】平成１０年３月１０日（１９９８．３．１０）
【審査請求日】平成１３年４月２５日（２００１．４．２５）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【参考文献】
【文献】特開平０６−１６９３２０（ＪＰ，Ａ）
【文献】特開平０５−３２７７５２（ＪＰ，Ａ）
【文献】特開平０４−２９１８５７（ＪＰ，Ａ）
【文献】上田裕巳，上松仁，ＡＴＭ技術によるＳＤＨ信号の伝達方法，電子情報通信学会論文誌，１９９３年 ２月，Ｂ−Ｉ Ｖｏｌ．Ｊ７６−Ｂ−Ｉ Ｎｏ．２，ｐｐ．１５０−１６１
[ Back to top ]