ＢＴＳＣエンコーダ
【課題】本発明は従来技術の上記した問題を実質的に軽減ないし克服することを目的とする。
【解決手段】ＢＴＳＣエンコーダ（２００）は、デジタル左チャンネル音声信号（Ｌ）を受信しデジタル左フィルタ処理された信号を発生するための左デジタルハイパスフィルタ（２１２）、デジタル右チャンネル音声信号（Ｒ）を受信しデジタル右フィルタ処理された信号を発生するための右デジタルハイパスフィルタ（２１４）、デジタル左および右フィルタ処理された信号を加算しまたデジタル和信号（Ｌ＋Ｒ）を発生するための加算器（２１６）、およびデジタル左および右フィルタ処理された信号の一方からデジタル左および右フィルタ処理された信号の他方を減じデジタル差信号（Ｌ−Ｒ）を発生するための減算器（２１８）を含むマトリックス、デジタル差信号（Ｌ−Ｒ）をデジタル的に処理するための差チャンネルプロセッサ（２３０）、およびデジタル和信号（Ｌ＋Ｒ）をデジタル的に処理するための和チャンネルプロセッサ（２２０）を含んでいる。
【解決手段】ＢＴＳＣエンコーダ（２００）は、デジタル左チャンネル音声信号（Ｌ）を受信しデジタル左フィルタ処理された信号を発生するための左デジタルハイパスフィルタ（２１２）、デジタル右チャンネル音声信号（Ｒ）を受信しデジタル右フィルタ処理された信号を発生するための右デジタルハイパスフィルタ（２１４）、デジタル左および右フィルタ処理された信号を加算しまたデジタル和信号（Ｌ＋Ｒ）を発生するための加算器（２１６）、およびデジタル左および右フィルタ処理された信号の一方からデジタル左および右フィルタ処理された信号の他方を減じデジタル差信号（Ｌ−Ｒ）を発生するための減算器（２１８）を含むマトリックス、デジタル差信号（Ｌ−Ｒ）をデジタル的に処理するための差チャンネルプロセッサ（２３０）、およびデジタル和信号（Ｌ＋Ｒ）をデジタル的に処理するための和チャンネルプロセッサ（２２０）を含んでいる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概略的には、テレビ放送のために使用されるステレオの音声エンコーダに関する。より詳しくは、本発明は、米国および他の国々においてステレオテレビ信号の放送に使用される音声信号を発生するためのデジタルエンコーダに関するものである。
［発明の背景］
１９８０年代において、米国連邦通信委員会（ＦＣＣ）は、テレビのプログラムが複チャンネルの音声、例えば、ステレオつまり立体音響の音声で放送され受信され得るテレビ信号の音声部分をカバーする新しい規則を採用した。これらの規則において、ＦＣＣはElectronic Industries AssociationおよびNational Association of Broadcastersにより推奨された、Broadcast Television Systems Committee（ＢＴＳＣ）システムと称される別の音声チャンネルを放送する方法に対して認定および特別な保護を与えた。この公知の規格はしばしばMultichannel Television Sound（ＭＴＳ）と称され、またMULTICHANNEL TELEVISION SOUND TRANSMISSION AND AUDIO PROCESSING REQUIREMENTS FOR THE BTSC SYSTEM（OET Bulletin No.60，Revision A，1986年2月）と題されたＦＣＣの文書、並びにMULTICHANNEL TELEVISION SOUND BTSC SYSTEM RECOMMENDED PRACTICES（EIA Television System Bulletin No.5，1985年7月）に説明されている。ＢＴＳＣにしたがって発生されたテレビ信号は「ＢＴＳＣ信号」と以下に称する。
【０００２】
元来、モノラルのテレビ信号は音声の単一チャンネルだけを伝送する。モノラルのテレビ信号の構造および既存のテレビセットとの互換性を維持するために、ステレオ情報はＢＴＳＣ信号のより高い周波数領域内に位置させる必要があり、ステレオチャンネルはモノラルの音声チャンネルよりもずっとノイズが多くなる。この結果、モノラルの信号に対するよりもステレオ信号に対してノイズフロアが固有的により高くなる。ＢＴＳＣ規格ではこの問題を、ステレオ音声信号に対して別の信号処理を提供する符号化システムを規定することにより克服している。テレビ局によるＢＴＳＣ信号の放送前において、テレビプログラムの音声部分はＢＴＳＣ規格により定められた方法で符号化され、次いでＢＴＳＣ信号の受信の際に受信機（例えば、テレビセット）は相補的な方法で音声部分を復号する。この相補的な符号化および復号化により全体のステレオ音声信号の信号対ノイズの比は満足なレベルに維持されることが確保される。
【０００３】
図１は従来技術のＢＴＳＣ符号化システム、あるいはより単純には、ＢＴＳＣ規格により規定される、ＢＴＳＣエンコーダ１００のブロックダイヤグラムである。エンコーダ１００は左および右チャンネルの音声入力信号（図１において「Ｌ」または「Ｒ」としてそれぞれ示されている）を受信し、これから条件付けされた和信号を発生する。ここで理解しておかねばならないが、従来技術のシステムおよび本発明のシステムはテレビ信号として逐次送信されたステレオ信号の左および右の音声信号を符号化するために有用であるとして説明されているが、ＢＴＳＣシステムはまた、最終受信機により分離され選択された別々の音声信号、例えば異なる言語内の音声情報を符号化する手段を提供するものである。さらに、ＢＴＳＣ符号化システムのノイズ低減構成要素は、音声記録の改善のような、テレビ放送以外の他の目的のために使用することができる。
【０００４】
システム１００は入力セクション１１０、和チャンネル処理セクション１２０、および差チャンネル処理セクション１３０を含んでいる。入力セクション１１０は左および右の音声入力信号を受信し、またこれから和信号（図１において「Ｌ＋Ｒ」として示されている）および差信号（図１において「Ｌ−Ｒ」として示されている）を発生する。ステレオ信号に対しては、和信号Ｌ＋Ｒはそれ自体によりモノラル音声再生を提供するために使用されることが知られており、また音声を再生するために既存のモノラル音声テレビにより符号化されるのはこの信号である。ステレオのセットでは、元の２つのステレオ信号（Ｌ）および（Ｒ）を回復するために和信号および差信号は互いに加算および減算される。入力セクション１１０は２つの信号加算器１１２、１１４を含んでいる。加算器１１２は和信号を発生するために左および右チャネル音声入力信号を加算し、また加算器１１４は差信号を発生するために左チャンネル音声入力信号から右チャンネル音声入力信号を減算する。上記したように、和信号Ｌ＋Ｒは、従来のモノラル信号で達成されるのと同じ信号対ノイズ比で、送信媒体を通って送信される。しかしながら、差信号Ｌ−Ｒは非常にノズルの多いチャンネルを通って、特に、関連するスペクトルのより高い周波数部分において送信され、ノイズの多い媒体および媒体のダイナミックレンジの低減のために、符号化された差信号は信号対ノイズ比は劣っている。ダイナミックレンジはノイズフロアのレベルと信号の飽和が起こる最大レベルとの間の信号のレンジとして規定される。したがって、差信号は和信号の場合よりも別の処理を受け、ダイナミックレンジはほぼ保存される。
【０００５】
より詳しくは、和チャンネル処理セクション１２０は和信号を受信し、またこれから条件付けされた和信号を発生する。セクション１２０は７５μｓのプリエンファシス（preemphasis）フィルタ１２２および帯域リミッタ１２４を含んでいる。和信号はこの信号出力信号を形成するフィルタ１２２の入力に加えられ、この信号は帯域フィルタの入力に加えられる。後者により発生された出力信号は次いで条件付き和信号となる。
【０００６】
差チャンネル処理セクション１３０は、差信号を受信し、またこれから符号化された差信号を生成する。セクション１３０は固定プリエンファシス回路１３２（２つのフィルタ１３２ａと１３２ｂのカスケード接続として実施されたものが示されてる。）、好ましくは電圧制御型の増幅器の形態である可変利得増幅器１３４、可変プリエンファシス／デエンファシスフィルタ（本明細書においては「可変エンファシスフィルタ」と称する。）１３６、過変調プロテクタおよび帯域リミッタ１３８、固定利得増幅器１４０、帯域通過フィルタ１４２、ＲＭＳレベル検出器１４４、固定利得増幅器１４６、帯域フィルタ１４８、ＲＭＳレベル検出器１５０、および逆数発生器１５２を含んでいる。
【０００７】
差信号は固定プリエンファシスフィルタ１３２に入力され、フィルタ１３２はこれから、増幅器１３４の入力端末にライン１３２ｄを経て加えられる出力信号を生成する。逆数発生器１５２により生成される出力信号はライン１５２ａを経て増幅器１３４の利得制御端子に加えられる。増幅器１３４は、ライン１５２ａ上の信号の値に比例した利得を利用してライン１３２ｄ上の信号を増幅ことにより出力信号を生成する。増幅器１３４により生成された出力信号は、ライン１３４ａを介して可変エンファシスフィルタ１３６に加えられ、またＲＭＳ検出器１４４により発生された出力信号はライン１４４ａを介してフィルタ１３６の制御端子に加えられる。可変エンファシスフィルタ１３６は、ライン１４４ａ上の信号の制御下でライン１３４ａ上の信号の高周波部分をプリエンファシス（preemphasize）あるいはデエンファシス（deemphasize）することで出力信号を発生する。フィルタ１３６により発生された出力信号は、これから符号化された差信号を発生する、過変調プロテクタおよび帯域リミッタ１３８の入力に加えられる。
【０００８】
符号化された差信号はフィードバック経路１３８ａを経て、符号化された差信号を利得ＡおよびＢでそれぞれ増幅する、固定利得増幅器１４０、１４６の入力に加えられる。増幅器１４０により発生された増幅された信号は、これからＲＭＳレベル検出器１４４の入力に加えられる出力信号を発生する、帯域通過フィルタ１４２の入力に加えられる。ＲＭＳレベル検出器１４４はフィルタ１４２から受信した入力信号レベルのＲＭＳ値の関数として出力信号を発生する。増幅器１４６により発生された増幅された信号は、これからＲＭＳレベル検出器１５０の入力に加えられる出力信号を発生する、帯域通過フィルタ１４８の入力に加えられる。ＲＭＳレベル検出器１５０はフィルタ１４８から受信した入力信号レベルのＲＭＳ値の関数としての出力信号を発生する。検出器１５０の出力信号はライン１５０ａを介して、ライン１５０ａ上の信号の値の逆数を表すライン１５２ａ上の信号を発生する、逆数発生器１５２に加えられる。上記のように、ＲＭＳレベル検出器１４４および逆数発生器１５２により発生された出力信号はフィルタ１３６および増幅器１３４に、それぞれ加えられる。
【０００９】
図１に示したように、差チャンネル処理セクション１３０は和チャンネル処理セクション１２０よりも著しくより複雑である。差チャンネル処理セクション１３０により提供される別の処理は、ＢＴＳＣ信号を受信するデコーダ（図示せず）により提供される相補的な処理と組み合わせて、差チャンネルの信号対ノイズ比を差チャンネルの送信および受信に関連したより高いノイズフロアの存在においてさえ満足なレベルに維持している。差チャンネル処理セクション１３０は基本的には、符号化された信号をＢＴＳＣ信号に関連した限定されたダイナミックレンジの伝送路を通って送信することができるように、また符号化された信号を受信するデコーダが相補的な態様で圧縮された差信号を拡張することにより元の差信号において全てのダイナミックレンジを回復することができるように、差信号のダイナミックレンジを動的に圧縮、縮小することにより符号化された差信号を発生している。差チャンネル処理セクション１３０は、比較的狭い、周波数依存のダイナミックレンジを有する伝送路を通って比較的大きなダイナミックレンジを有する信号を送信するために有利であることが知られている、米国特許第４，５３９，５２６号に説明されている適合型信号重み付けシステムの特別な形態である。
【００１０】
要するに、差チャンネル処理セクションは、広帯域圧縮ユニット１８０およびスペクトル圧縮ユニット１９０を含むものとして考えられる。広帯域圧縮ユニット１８０は好ましくは電圧制御型増幅器の形式である可変利得増幅器１３４、および増幅器１３４への制御信号を発生するためのフィードバック経路の構成要素を含んでおり、この構成要素は増幅器１４６、帯域通過フィルタ１４８、ＲＭＳレベル検出器１５０、および逆数発生器１５２から成る。帯域通過フィルタ１４８は比較的広い通過帯域を有し、より低い音声周波数に重み付けされており、よって動作においてはフィルタ１４８によって発生されＲＭＳレベル検出器１５０に加えられる出力信号は符号化された差信号を実質的に表している。このため、ＲＭＳレベル検出器１５０は、ライン１５０ａ上に、符号化された差信号のエネルギーレベルの重み付けされた平均を表す出力信号を発生し、また逆数発生器１５２はこの重み付けされた平均の逆数を表す信号をライン１５２ａ上に発生する。ライン１５２ａ上の信号は増幅器１３４の利得を制御し、またこの利得は符号化された差信号のエネルギーレベルの重み付けされた平均（つまり、より低い音声周波数に重み付けされた）に逆比例することから、広帯域圧縮ユニット１８０は、比較的低い振幅を有する信号を増幅し、また比較的大きな振幅を有する信号を減衰することにより、ライン１３２ａ上の信号のダイナミックレンジを「圧縮」、ないし縮小する。
【００１１】
スペクトル圧縮ユニット１９０は可変エンファシスフィルタ１３６およびフィルタ１３６への制御信号を発生するフィードバック経路の構成要素を含み、この構成要素は、増幅器１４０、帯域通過フィルタ１４２およびＲＭＳレベル検出器１４４から成る。フィルタ１４８とは異なり、帯域通過フィルタ１４２は、より高い音声周波数に重み付けされた比較的狭い通過帯域を有している。公知のように、ＢＴＳＣ送信システムの差部分に関連した送信媒体は周波数依存のダイナミックレンジを有し、またフィルタ１４２の通過帯域は最も狭いダイナミックレンジを有する当該送信経路のスペクトル部分（つまり、より高い周波数部分）に対応するように選択される。動作においては、フィルタ１４２により発生されＲＭＳレベル検出器１４４に加えられる出力信号は、符号化された差信号の高周波部分を主に含んでいる。それ故、ＲＭＳレベル検出器１４４は、符号化された差信号の高周波部分内のエネルギーレベルを表す出力信号をライン１４４ａ上に発生する。この信号は次いで、可変エンファシスフィルタ１３６により行われるプリエンファシス／デエンファシスを制御し、そのため事実上、スペクトル圧縮ユニット１９０はライン１３４ａ上の信号の高周波部分を、フィルタ１４２により決定される符号化された差信号の高周波部分におけるエネルギーレベルにより決定される量だけ動的に圧縮する。スペクトル圧縮ユニット１９０の使用によって差信号のより高い周波数部分に対する別の信号圧縮を提供するが、これはより低い周波数における圧縮に比べて、高周波でより全体的な圧縮を効率的に行わせるために、可変利得増幅器１３４により提供される広帯域圧縮と組み合わせられる。差信号はスペクトルのより高い周波数においてよりノイズがある傾向にあるためにこのような手法が行われる。符号化された差信号がデコーダ（図示せず）内の広帯域伸長器およびスペクトル伸長器で、エンコーダの広帯域圧縮ユニット１８０およびスペクトル圧縮ユニット１９０の相補的な方法でそれぞれ復号されるときに、差チャンネル処理セクション１３０に提供されたＬ−Ｒ信号の信号対ノイズ比は実質的に保持される。
【００１２】
ＢＴＳＣ規格は、７５μｓプリエンファシスフィルタ１２２、固定プリエンファシスフィルタ１３２、可変エンファシスフィルタ１３６、および帯域通過フィルタ１４２、１４８を、理想的なアナログフィルタで、所望の動作を厳格に規定している。特に、ＢＴＳＣ規格はこれらの構成要素のそれぞれに対する伝達関数を提供し、また伝達関数は理想的なアナログフィルタの数学的表示で述べられている。ＢＴＳＣ規格はまた、増幅器１４０および１４６の、利得設定、利得ＡおよびＢをそれぞれ規定しており、また増幅器１３４、ＲＭＳレベル検出器１４４、１５０および逆数発生器１５２の動作を規定している。ＢＴＳＣ規格はまた、過変調プロテクタおよび帯域リミッタ１３８および帯域リミッタ１２４の動作に対するガイドラインを示唆している。特に、帯域リミッタ１２４、および、過変調プロテクタおよび帯域リミッタ１３８の帯域リミッタ部分が、カットオフ周波数１５ｋＨｚ、ローパスフィルタとして説明されており、また過変調プロテクタおよび帯域リミッタ１３８の過変調プロテクタ部分が、符号化された差信号の振幅を、全テレビ信号内の音声サブキャリアを変調するための最大許容な偏差レベルである１００％の全変調に制限するスレッショルド（しきい値）として説明されている。
【００１３】
エンコーダ１００は理想化されたフィルタの数学的表示により規定されているので、これは理想化されたあるいは理論的なエンコーダとして考えられ、当業者は、理論的なエンコーダ１００の性能と正確に合致するＢＴＳＣエンコーダを現実のものに構築することは事実上不可能であると評価するだろう。よって、全てのＢＴＳＣエンコーダの性能は理論的に理想的なものからやや逸脱することが予想でき、ＢＴＳＣ規格は、偏差の許容量についての最大限度を規定している。例えば、ＢＴＳＣ規格では、ＢＴＳＣエンコーダは、分離が左あるいは右のチャンネルの入力の１つだけに加えられる信号が左あるいは右のチャンネルの出力の他のものに誤ってどの程度現れているのかの尺度となる場合において、１００Ｈｚから８、０００Ｈｚで少なくとも３０ｄＢの分離を提供しなければならない。
【００１４】
ＢＴＳＣ規格はまた、ＢＴＳＣ信号の音声部分を発生するために使用される、複合ステレオベースバンド信号（以下「複合信号」と称する。）を規定している。複合信号は条件付けされた和信号、符号化された差信号、および「パイロットトーン」あるいは単に「トーン」と称され、ｆＨ が１５．７３４であり周波数ｆＨ の正弦波である、トーン信号を使用して発生される。受信されたテレビ信号内のパイロットの存在は、テレビ信号がモノラルあるいは非ＢＴＳＣ信号でなくてＢＴＳＣ信号であることを受信機に示している。複合信号は、振幅変調された、両側波帯の、抑圧されたキャリア信号を発生するために、符号化された差信号を、ｔが時間であるコサイン関数ｃｏｓ（４πｆＨｔ）にしたがってパイロット周波数の２倍で発振する波形で乗算し、次いでこの信号に条件付けされた和信号およびパイロットトーンを加えることにより発生される。
【００１５】
図２は、複合信号のスペクトルのグラフである。図２において、条件付けされた和信号（あるいは「和チャンネル信号」）の内容を含む問題のスペクトル帯域は「Ｌ＋Ｒ」として示されており、周波数シフトされ符号化された差信号（あるいは「差チャンネル信号」）の内容を含む２つのスペクトル側波帯はそれぞれ「Ｌ−Ｒ」として示されており、またパイロットトーンは周波数ｆＨ で矢印により示されている。図２に示したように、複合信号において、符号化された差信号は全変調の１００％で使用され、条件付けされた和信号は全変調の５０％で使用され、またパイロットトーンは全変調の１０％で使用されている。
【００１６】
ステレオテレビは一般的に成功しており、また既存のエンコーダは見事に性能を発揮しているが、現在使用されている事実上どのＢＴＳＣエンコーダもアナログ回路技術を使用して作られている。これらのアナログＢＴＳＣエンコーダ、および特にアナログの差チャンネル処理セクションは、それらの複雑さのために、構成することが比較的困難であり高価になってしまう。アナログ構成要素の可変性により、満足のいくアナログ式の差チャンネル処理セクションを作るためには、複雑な構成要素選択および広範な校正が必要である。さらに、アナログ構成要素が、時間とともに、その校正された動作ポイントから離れてドリフトする傾向にあることが、所定の許容範囲内で一貫性のある再現性のあるアナログ式の差チャンネル処理セクションを作ることを困難にしている。デジタル差チャンネル処理セクションは、これを構成できた場合には、構成要素の選択、校正、および性能ドリフトなどの問題がなく、また潜在的に高い性能を提供できる。
【００１７】
さらに、既存のＢＴＳＣエンコーダのアナログ特性が、新しく開発された、人気が増大している、デジタル装置への使用を不便なものにしている。例えば、テレビプログラムは現在は、従来のアナログ式の記憶媒体でなしにハードディスクあるいはデジタルテープようなデジタル記憶媒体を使用して記憶することができ、また将来はデジタル記憶媒体の使用が増大することが見込まれる。デジタルに記憶されたプログラムからＢＴＳＣ信号を発生することは、現在では、デジタル音声信号をアナログ信号に変換し、次いでアナログ信号をアナログＢＴＳＣエンコーダに加える必要がある。デジタルＢＴＳＣエンコーダは、構成できた場合には、デジタル音声信号を直接受け入れることができ、またよって、他のデジタル装置をより容易に組み込むことができる。
【００１８】
デジタルＢＴＳＣエンコーダは潜在的にいくつかの特長を提供するものの、ＢＴＳＣ規格により規定される理想的なエンコーダ１００と機能的に等価なエンコーダをデジタル技術を使用して構成するための単純な方法はない。１つの問題はＢＴＳＣ規格が、アナログ伝達関数の観点から理想的なエンコーダ１００の重要な構成要素の全てを規定していることである。公知のように、デジタルフィルタの大きさあるいは位相応答のいずれかがアナログフィルタのものと合致するデジタルフィルタを設計することは一般的には可能であるが、非常に速いサンプリング速度でサンプルされたデータを処理するために処理容量を非常に大きくすることなく、あるいはデジタルフィルタの複雑さを著しく増大させることなしに、振幅および位相応答の両方を合致させることは極めて困難である。サンプリング周波数あるいはフィルタ次数のいずれかを増大することなしには、２つのフィルタの位相応答の間の不一致の増大を犠牲として、デジタルフィルタの振幅応答は通常はアナログフィルタのものをより近く合致させることができるだけ、あるいはその逆である。しかしながら、振幅あるいは位相における小さなエラーがＢＴＳＣエンコーダにより提供される分離の量を減少させるので、図１に１００で示したタイプの理想的なエンコーダの振幅および位相応答の両方をほぼ合致させることがデジタルＢＴＳＣエンコーダにおいては必須である。
【００１９】
デジタルＢＴＳＣエンコーダに対して満足のいく性能を提供するためには、理想的なエンコーダ１００のアナログフィルタの特性を保持することが重要である。デジタルフィルタをアナログフィルタの性能に合致するように設計するために種々の技術が存在する。しかしながら、一般的には、どの技術も、アナログフィルタの対応する応答性に正確に合致した振幅および位相応答を有する（アナログフィルタと同じ次数の）デジタルフィルタを作ることはできない。理想的なエンコーダ１００は、周波数領域、ないしｓ−面において特定されたアナログ伝達関数の観点で規定されており、またデジタルＢＴＳＣエンコーダを設計するために、これらの伝達関数はｚ−面に変換されなければならない。このような変換は、時間領域特性を保持するために、ｓ−面からｚ−面に「多数対１」（many−to−one）として写像するものとして実施される。しかしながら、このような変換において、周波数領域応答がエイリアシング（aliasing）を受けて著しく変わってしまう。あるいは、変換は、全体のｓ−面をｚ−面のユニット円（unit circle）内に圧縮するｓ−面からｚ−面への「１対１」として行われる。しかしながら、このような圧縮はアナログ周波数とデジタル周波数との間の良く知られた「周波数ワープ」（frequency warping）を受けてしまう。このような周波数ワープを補償するためにプリワープ（prewarping）を採用することができるが、所望の周波数応答からの偏差をプリワープによって完全に除去することはできない。良好に動作しまた過度に複雑ないし高価でないデジタルＢＴＳＣを作るためにはこれらの問題を克服する必要がある。
【００２０】
したがって、これらの問題を克服してデジタルＢＴＳＣエンコーダを開発するための必要性がある。
［発明の目的］
本発明は従来技術の上記した問題を実質的に軽減ないし克服することを目的とする。
【００２１】
本発明の他の目的は、適応型デジタル重み付けシステムを提供することにある。
【００２２】
本発明のさらに他の目的は、情報信号が、所定の帯域幅の少なくとも１つの他のスペクトル領域よりも第１のスペクトル領域内においてダイナミック的つまり動的に限定された、周波数依存のチャンネルを通って記録あるいは送信することができるように、所定の帯域幅の電気情報信号を符号化するための適応型デジタル重み付けシステムを提供することにある。
【００２３】
本発明の他の目的は、デジタルＢＴＳＣエンコーダを提供することにある。
【００２４】
本発明のさらに他の目的は、実質的にゼロの入力信号レベルで生じる問題である、チッキング（ticking）を防止する、デジタルＢＴＳＣエンコーダを提供することにある。
【００２５】
本発明の他の目的は、符号化された信号の信号情報とパイロットトーン信号との緩衝を防止するために、１５，７３４Ｈｚのパイロットトーン信号の倍数であるサンプリング周波数を使用する、デジタルＢＴＳＣエンコーダを提供することにある。
【００２６】
本発明のさらに別の目的は、１５，７３４Ｈｚのパイロットトーンにおいて信号エネルギーが実質的にない、条件付けされた和信号および符号化された差信号を発生するためのデジタルＢＴＳＣエンコーダを提供することにある。
【００２７】
本発明のさらに別の目的は、条件付けされた和信号を発生するための和チャンネル処理セクション、および符号化された差信号を発生するための差チャンネル処理セクションを含むデジタルＢＴＳＣエンコーダを提供することにあり、和チャンネル処理セクションは差チャンネル処理セクションにより符号化された差信号に導入された位相エラーを補償するために条件付けされた和信号に補償的な位相エラーを導入するための装置を含んでいる。
【００２８】
また、本発明の他の目的は、デジタル可変エンファシスユニットを含むデジタルＢＴＳＣエンコーダを提供することにあり、このユニットは可変係数伝達関数を特徴とするデジタル可変エンファシスフィルタを含んでおり、またこのユニットは符号化された差信号の信号エネルギーの関数として可変係数伝達関数の係数を選択するための装置をさらに含んでいる。
【００２９】
本発明のさらに別の目的は、条件付けされた和信号および符号化された差信号から複合変調された信号を発生するための複合変調器を含むデジタルＢＴＳＣエンコーダを提供することにある。
【００３０】
本発明のさらに別の目的は、単一の集積回路上で実施できるデジタルＢＴＳＣエンコーダを提供することにある。
［発明の要約］
上記および他の目的は、入力セクション、和チャンネル処理セクション、および差チャンネル処理セクションを含み、これら全てがデジタル技術を使用して実施された、改良されたＢＴＳＣエンコーダにより提供される。１つの特徴において、入力セクションはＢＴＳＣエンコーダが「チッキング」を示すのを防止するためのハイパスフィルタを含んでいる。他の特徴において、ＢＴＳＣエンコーダはパイロット周波数の整数倍に等しいサンプリング周波数を使用している。
【００３１】
さらに別の特徴において、和チャンネル処理セクションは条件付けされた和信号を発生し、また差チャンネル処理セクションは符号化された差信号を発生し、また和チャンネル処理セクションは差チャンネル処理セクションにより符号化された差信号に導入された位相エラーを補償するために条件付けされた和信号に位相エラーを導入するための構成要素を含んでいる。
【００３２】
さらに別の特徴によれば、本発明は、予め決定された帯域幅の電気的な情報信号を符号化するための適応型デジタル重み付けシステムを提供し、情報信号が、予め決定された帯域幅の少なくとも１つの他のスペクトル領域内のものよりもより狭い、動的に制限された部分を有する第１のスペクトル内の動的に制限された、周波数依存のチャンネル上に記録されこれを通って送信することができるようにするものである。
【００３３】
本発明のさらに別の目的および特長は、本発明の最良の形態の単なる例示である、いくつかの実施形態が示され説明されている以下の詳細な説明から当業者には自明である。当然であるが、本発明は他の異なる実施形態とすることができ、またそのいくつかの詳細は本発明から逸脱することなしに種々の点で変更することができる。したがって、図面および説明は本質的に例示であり、これらに限定されるものではなく、本発明の範囲は請求の範囲に示されている。
【図面の簡単な説明】
【００３４】
本発明の本質および目的をより完全に理解するために、添付図面を考慮して以下の詳細な説明を参照する。図面において、同様あるいは類似した部品を示すために同様な参照番号を使用している。
【図１】従来技術の理想的なＢＴＳＣエンコーダのブロック図
【図２】ＢＴＳＣ規格にしたがって発生された複合信号のスペクトルのグラフ
【図３】本発明にしたがって構成されたデジタルＢＴＳＣエンコーダの１つの実施形態のブロック図
【図４】図３に示されたデジタルＢＴＳＣエンコーダにおいて使用されるローパスフィルタのブロック図
【図５】図３に示されたデジタルＢＴＳＣエンコーダにおいて使用される広帯域圧縮ユニットの詳細なブロック図
【図６】図３に示されたデジタルＢＴＳＣエンコーダにおいて使用されるスペクトル圧縮ユニットのブロック図
【図７】図６に示されたスペクトル圧縮ユニットにおいて使用される可変エンファシスフィルタのフィルタ係数を計算するために使用されるフローチャート
【図８Ａ】本発明にしたがって構成されたデジタルＢＴＳＣエンコーダの分解能を保存し、また固定小数点の実施形態における飽和の機会を減少させるために使用される信号スケーリングを例示したブロック図
【図８Ｂ】本発明にしたがって構成されたデジタルＢＴＳＣエンコーダの分解能を保存し、また固定小数点の実施形態における飽和の機会を減少させるために使用される信号スケーリングを例示したブロック図
【図８Ｃ】本発明にしたがって構成されたデジタルＢＴＳＣエンコーダの分解能を保存し、また固定小数点の実施形態における飽和の機会を減少させるために使用される信号スケーリングを例示したブロック図
【図８Ｄ】本発明にしたがって構成されたデジタルＢＴＳＣエンコーダの分解能を保存し、また固定小数点の実施形態における飽和の機会を減少させるために使用される信号スケーリングを例示したブロック図
【図９】図８Ｂ及び図８Ｃに示された複合変調器の詳細なブロックダイヤグラム
【図１０】本発明にしたがって構成されたデジタルＢＴＳＣエンコーダにおいて使用される和チャンネル処理セクションおよび差チャンネル処理セクションの１つの好ましい実施形態のブロック図である。
【００３５】
［発明の詳細な説明］
図３は、本発明にしたがって構成されたデジタルＢＴＳＣ１つの実施形態のブロック図である。デジタルエンコーダ２００は、理想的なエンコーダ１００（図１において示した）の性能と機能的に等価である性能を提供するために構成されている。理想的なエンコーダ１００の場合と同様に、デジタルエンコーダ２００は左および右チャンネルの音声入力信号を受信し、またこれから条件付けされた和信号および符号化された差信号を発生するが、デジタルエンコーダ２００においては、これらの入力および出力信号は連続的なアナログ信号ではなくてデジタル的にサンプリングされた信号である。
【００３６】
左および右のチャンネルの音声入力信号のためのサンプリング周波数ｆｓの選択はデジタルエンコーダ２００の設計に大きな影響を与える。好ましい実施形態において、サンプリング周波数ｆｓはパイロット周波数ｆＨ の整数倍であり、つまりｆｓ＝ＮｆＨであり、Ｎは整数であり、最も好ましい実施形態においてはＮは３以上となるように選択される。エンコーダ２００においては、条件付けされた和信号および符号化された差信号がパイロット周波数ｆＨにおいて、複合信号に含まれるパイロットトーンと干渉する十分なエネルギーを含まないことを確保することが重要である。それ故、以下に詳細に説明するように、デジタルエンコーダ２００内の少なくともいくつかのフィルタがパイロット周波数ｆＨにおいて非常に大きな減衰度を与えることが望ましい、またこのサンプリング周波数ｆｓの選択がこのようなフィルタの設計を単純化する。
【００３７】
デジタルエンコーダ２００は入力セクション２１０、和チャンネル処理セクション２２０および差チャンネル処理セクション２３０を含んでいる。デジタル技術を使用して差チャンネル処理セクション２３０を単純化するのではなく、これら３つのセクション２１０、２２０、２３０の全てがデジタル技術を使用しているのである。デジタルエンコーダ２００内の個々の多くの構成要素はそれぞれ理想的なエンコーダ１００の個々の構成要素に対応する。一般的には、デジタルエンコーダ２００の構成要素は、それらの振幅応答がエンコーダ１００内の対応する構成要素の個々の振幅応答にほぼ合致するように選択される。これにより、対応する構成要素の位相応答に比較的大きな差がしばしば生じる結果となる。本発明の特徴によれば、これらの位相差、あるいは位相エラーを無効化つまりゼロにするための手段がデジタルエンコーダ２００内に設けられている。当業者には自明のように、差チャンネル処理セクション２３０内の比較的小さな位相エラーは和チャンネル処理セクション２２０内に小さな位相エラーを導入することにより補償され、またデジタル技術を使用して和チャンネル処理セクションを実施すれば、このような所望の補償位相エラーの導入が簡単化できる。
【００３８】
エンコーダ２００の入力部は２つのハイパスフィルタ２１２、２１４、および２つの信号加算器２１６、２１８を含んでいる。左チャンネルのデジタル音声入力信号Ｌはハイパスフィルタ２１２の入力に加えられ、ハイパスフィルタはこれから加算器２１６、２１８の正の入力端子に加えられる出力信号を発生する。右チャンネルの音声入力信号Ｒはハイパスフィルタ２１４の入力に加えられ、ハイパスフィルタはこれから加算器２１６の正の入力端子および加算器２１８の負の入力端子に加えられる出力信号を発生する。加算器２１６はフィルタ２１２および２１４により発生された出力信号を加算することにより和信号（図３において「Ｌ＋Ｒ」で示されている）を発生する。加算器２１８はフィルタ２１２により発生された出力信号からフィルタ２１４により発生された出力信号を減算することにより差信号（図３において「Ｌ−Ｒ」で示されている）を発生する。入力セクション２１０は、よって、入力セクション１１０（図１に示した）と同様であるが、セクション２１０は、２つのハイパスフィルタ２１２、２１４をさらに含み、またデジタル和信号および差信号を発生する。
【００３９】
ハイパスフィルタ２１２、２１４は好ましくは実質的に同じ応答性を有し、また好ましくは左および右チャンネルの音声入力信号からＤ．Ｃ．成分を取り除く。以下に詳細に説明するように、このＤ．Ｃ．除去によりエンコーダ２００が「チッキング」と称される挙動を示すことが防止される。問題の左および右チャンネル音声入力信号の音声情報内容が５０Ｈｚおよび１５，０００Ｈｚの間の周波数帯内にあると考えられるので、Ｄ．Ｃ．成分の除去は音声信号の情報の内容の送信を干渉しない。フィルタ２１２、２１４は、このため、好ましくは５０Ｈｚより下のカットオフ周波数を有し、また音声入力信号内に含まれる音声情報を取り除くことがないように、更に好ましくは１０Ｈｚより下のカットオフ周波数を有している。フィルタ２１２、２１４はまた、好ましくはそれらの通過帯域において平坦な振幅応答を有している。１つの好ましい実施形態において、フィルタ２１２、２１４は、それぞれ以下に示す式（１）により規定される伝達関数Ｈ（ｚ）を有する１次の無限インパルス応答フィルタ（ＩＩＲ）として実施される。
【００４０】
【数１】
【００４１】
図３を参照して、和チャンネル処理セクション２２０は和信号を受信し、またこれから条件付けされた和信号を発生する。とくに、和信号は７５μｓのプリエンファシスフィルタ２２２に加えられる。フィルタ２２２は、静的位相等化フィルタ２２８に加えられる出力信号を発生する。フィルタ２２８はセクション２２０のローパスフィルタ２２４に加えられる出力信号を発生し、またセクション２２０は条件付けされた和信号を発生する。
【００４２】
７５μｓのプリエンファシスフィルタ２２２は、理想的なエンコーダ１００のフィルタ１２２（図１に示された）に部分的に類似した信号処理を行う。フィルタ２２２の振幅応答は好ましくはフィルタ１２２にほぼ合致するように選択される。以下に説明するように、フィルタ２２２と１２２の位相応答の間の差を補償するための手段が差チャンネル処理セクション２３０内に設けられる。１つの好ましい実施形態において、フィルタ２２２は、以下の式（２）に示される等式により記述される伝達関数Ｈ（ｚ）を有する１次のＩＩＲフィルタとして実施される。
【００４３】
【数２】
【００４４】
静的位相等化フィルタ２２８は、理想的なエンコーダ１００（図１に示される）内の構成要素と直接的に類似した処理を行う。以下により詳細に説明するように、静的位相等化フィルタ２２８は差処理セクション２３０により導入された位相エラーを補償する位相エラーを導入するために使用される。要するに、静的位相等化フィルタ２２８は好ましくは比較的平坦な振幅応答および選択された位相応答を有する「全てを通過する」フィルタである。１つの好ましい実施形態において、フィルタ２２８は、以下の式（３）に示された等式により記述された伝達関数Ｈ（ｚ）を有する１次のＩＩＲフィルタとして実施される。
【００４５】
【数３】
【００４６】
ローパスフィルタ２２４はエンコーダ１００の帯域リミッタ（図１に示された）に部分的に類似した処理を行う。ローパスフィルタ２２４は好ましくは０から１５ｋＨｚの通過帯域内での平らな振幅応答および１５ｋＨｚより上で比較的鋭いカッソオフを提供する。フィルタ２２４は好ましくはパイロットトーン（つまり、１５，７３４Ｈｚ）の周波数ｆＨ において非常に大きな減衰度を提供する。この非常に大きい減衰度を設けることで、フィルタ２２４は、パイロット周波数ｆＨ において、複合信号で使用されるパイロットトーンと干渉する十分なエネルギーを含まないことを確保できる。上記したように、サンプリング周波数ｆｓ をパイロット周波数ｆＨ の整数倍に等しくすることで、パイロット周波数において非常に大きな減衰度を提供するフィルタの設計を単純化することができ、このため、フィルタ２２４の設計を単純化できる。フィルタ２２４は好ましくはパイロット周波数ｆＨ においてゼロ（ヌル）であり、また好ましくはパイロット周波数ｆＨ からサンプリングレートの１／２までの全ての周波数に対して少なくとも７０ｄＢの減衰を提供する。
【００４７】
図４Ａはローパスフィルタ２２４の１つの好ましい実施形態を例示したブロック図である。図４Ａに示したように、フィルタ２２４は５つのフィルタセクション３１０、３１２、３１４、３１６、３１８をカスケード接続することで実施される。１つの好ましい実施形態において、５つのフィルタセクション３１０、３１２、３１４、３１６、３１８は全て、以下の式（４）に示した等式により現される伝達関数Ｈ（ｚ）を有する２次のＩＩＲフィルタとしてそれぞれ実施される。
【００４８】
【数４】
【００４９】
よって、図４Ａに示した実施形態において、フィルタ２２４は１０次のＩＩＲフィルタである。
【００５０】
図３を参照して、差チャンネル処理セクション２３０は差信号を受信し、これから符号化された差信号を発生する。差信号はローパスフィルタ２３８ａに加えられ、このフィルタはこれから固定プリエンファシスフィルタ２３２ａに加えられる出力信号を発生する。フィルタ２３２ａは、ライン２３９を介して、広帯域圧縮ユニット２８０の入力端子に加えられる出力信号を発生し、符号化された差信号はフィードバックライン２４０を経て広帯域圧縮ユニット２８０の検出器端子に加えられる。ユニット２８０はライン２８１を経てスペクトル圧縮ユニット２９０の入力端子に加えられる出力信号を発生し、また符号化された差信号は同様にフィードバックライン２４０を経てユニット２９０の検出器端子に加えられる。ユニット２９０は固定プリエンファシスフィルタ２３２ｂに加えられる出力信号を発生し、フィルタ２３２ｂはクリッパ２５４に加えられる出力信号を発生する。クリッパ２５４はローパスフィルタ２３８ｂに加えられる出力信号を発生し、フィルタ２３８ｂは符号化された差信号を発生する。
【００５１】
ローパスフィルタ２３８ａ、２３８ｂは、一緒に、理想的なエンコーダ１００の過変調プロテクタおよび帯域リミッタ（図１に示された）３８と部分的に類似した処理を行うローパスフィルタ２３８を形成する。好ましくは、フィルタ２３８は、和チャンネルセクション２２０において使用された、ローパスフィルタ２２４と実質的に同一であるように実施される。したがって、フィルタ２３８により符号化された信号内に導入された何等かの位相エラーは、フィルタ２２４により条件付けされた和信号内に導入された位相エラーを平衡化することにより補償される。フィルタ２３８は、後述するように、好ましくは図示したように２つのセクション２３８ａ、２３８ｂに分割され、またフィルタ２３８ａは好ましくはパイロット周波数ｆＨ においてゼロ（ヌル）を有する。
【００５２】
図４Ｂ及び図４Ｃは個々のフィルタ２３８ａおよび２３８ｂの１つの好ましい実施形態をそれぞれ例示したブロック図である。図４Ｂに示したように、フィルタ２３８ａは、フィルタ２２４（図４Ａに示した）内に使用される３つのフィルタセクションと同じである３つのフィルタセクション３１０、３１４、３１８をカスケード接続することにより実施され、また図４Ｃに示したように、フィルタ２３８ｂは、フィルタ２２４内に使用される２つの残りのセクションと同じである２つのフィルタセクション３１２、３１６をカスケード接続することにより実施される。
【００５３】
固定プリエンファシスフィルタ２３２ａ、２３２ｂ（図３に示された）は、一緒に、理想的なエンコーダ１００のフィルタ１３２（図１に示された）と部分的に類似した処理を行う固定プリエンファシスフィルタ２３２を形成する。フィルタ２３２の振幅応答は好ましくはフィルタ１３２の振幅応答とほぼ合致するように選択される。１つの実施形態において、フィルタ２３２および１３２の位相応答は著しく異なり、また以下に詳細に示したように、残りの位相誤差は和チャンネル処理セクション２２０内のフィルタ２２２および２２８により補償される。フィルタ２３２は好ましくは以下に説明する理由により２つのセクション２３２ａ、２３２ｂに分割される。１つの実施形態において、フィルタ２３２ａ、２３２ｂはそれぞれ好ましくは、式（２）により示された等式により記述される伝達関数Ｈ（ｚ）を有する１次のＩＩＲフィルタとして実施される。よって、この実施形態のフィルタ２３２は２次ＩＩＲフィルタである。
【００５４】
１つの実施形態において、フィルタ２３２ｂと１３２ａの位相応答の間の差は、フィルタ２２２と１２２の位相応答の間の差とほぼ合致する。よって、固定プリエンファシスフィルタ２３２ｂにより符号化された差信号内に導入された位相エラーは７５μｓのプリエンファシスフィルタ２２２により条件付けされた和信号内に導入された位相エラーにより平衡化される。さらに、この実施形態において、静的等化フィルタ２２８の位相応答は、固定プリエンファシスフィルタ２３２ａおよびフィルタ１３２ｂの位相応答の間の差にほぼ合致するように選択され、フィルタ２３２ｂにより符号化された差信号内に導入された何等かの位相エラーは静的位相等化フィルタ２２８により導入された条件付けされた和信号内の位相エラーにより補償される。
【００５５】
クリッパ２５４は、理想的なエンコーダ１００において使用された過変調プロテクタおよび帯域リミッタ１３８（図１に示された）に部分的に類似している。要するに、クリッパ２５４はスレッショルド（しきい値）装置として実施されるが、クリッパ２５４の動作は以下に詳細に説明する。
【００５６】
広帯域圧縮ユニット２８０およびスペクトル圧縮ユニット２９０は部分的、理想的なエンコーダ１００（図１に示された）の、ユニット１８０および１９０のものとそれぞれ類似した動作を行う。要するに、広帯域圧縮ユニット２８０は符号化された差信号内の全体のエネルギーレベルの関数としてライン２３９上の信号を動的に圧縮し、またスペクトル圧縮ユニット２９０は符号化された差信号内の高周波エネルギーの関数としてライン２８１上の信号の高周波部分をさらに圧縮する。
【００５７】
図５はデジタル広帯域圧縮ユニット２８０の好ましい実施形態のブロック図である。ユニット２８０はデジタル信号乗算器４３４、デジタル信号乗算器４４６、広帯域デジタル帯域通過フィルタ４４８、デジタルＲＭＳレベル検出器４５０、およびデジタル逆数発生器４５８を含んでいる。これらの構成要素は特に、理想的な増幅器１００（図に示された）増幅器１３４、増幅器１４６、帯域通過フィルタ１４８、ＲＭＳレベル検出器１５０、および逆数発生器１５２とそれぞれ同様な機能の処理を行う。符号化された差信号はフィードバック経路２４０を経て広帯域デジタル帯域通過フィルタ４４８の入力に加えられ、フィルタ４４８はこれからＲＭＳレベル検出器４５０に加えられる出力信号を発生する。検出器４５０は、フィルタ４４８により発生された出力信号のＲＭＳ値を表す出力信号を発生し、またこの出力信号をライン４５０ａを経て逆数発生器４５８に加える。逆数発生器４５８は次いでライン４５０ａ上の信号の逆数を表す出力信号を発生し、またこの出力信号をライン４５８ａを経て乗算器４４６に加える。デジタル信号乗算器４４６はライン４５８ａ上の信号を利得設定値、利得Ｄで乗算し、これによりＲＭＳ値の逆数のＤ倍を表す出力信号を発生し、これはライン４４６ａを経て乗算器４３４の入力端子に加えられる。固定プリエンファシスフィルタ２３２ａにより発生された出力信号はライン２３９を経て乗算器４３４の他の入力端子に加えられる。乗算器４３４はライン４４６ａ上の信号によりライン２３９上の信号を乗算し、よって、広帯域圧縮ユニット２８０の出力を発生し、これはライン２８１を経てスペクトル圧縮ユニット２９０の入力に加えられる。
【００５８】
広帯域デジタル帯域通過フィルタ４４８は帯域通過フィルタ１４８（図１に示された）の振幅応答とほぼ合致した振幅応答を有するように設計される。１つの好ましい選択は、その振幅応答とフィルタ１４８の振幅応答との間の差の２乗平均が最小となるようにフィルタ４４８を選択することである。１つの実施形態において、フィルタ４４８および１４８の振幅応答は実質的に異なるが、ＲＭＳレベル検出器４５０の出力信号がその入力信号の位相と実質的に不感応（insensitive）であるので、これらの位相差は無視される。１つの好ましい実施形態において、広帯域通過フィルタ４４８は式（４）に示された数式により示される伝達関数Ｈ（ｚ）を有する２次のＩＩＲフィルタとして実施される。
【００５９】
ＲＭＳレベル検出器４５０は、理想的なエンコーダ１００（図１に示された）において使用される検出器１５０の性能に相当するように設計される。検出器４５０は、信号平方装置４５２、信号平均化装置４５４、および平方根装置４５６を含んでいる。平方装置４５２は帯域通過フィルタ４４８により発生された信号を平方し、この平方された信号をライン４５２ａを経て平均化装置４５４に加える。装置４５４はライン４５２ａ上の信号の時間重み付けされた平均を計算し、この平均をライン４５４ａを経て平方根装置４５６に加える。平方根装置４５６はライン４５４ａ上の信号の平方根を計算し、また広帯域デジタル帯域通過フィルタ４４８により発生された出力信号のＲＭＳ値を表すライン４５０ａ上の信号を発生する。
【００６０】
平均化装置４５４は、デジタル信号乗算器４６０、デジタル信号加算器４６２、デジタル信号乗算器４６４、および遅延レジスタ４６５を含んでいる。平方装置４５２により発生された出力信号はライン４５２ａを経て、ライン４５２ａ上の信号を定数αでスケーリングすることで出力信号を発生する乗算器４６０の１つの入力に加えられる。乗算器４６０により発生されたスケーリングされた出力信号は加算器４６２の１つの入力に加えられ、また遅延レジスタ４６５により発生された出力信号は加算器４６２の他の入力に加えられる。加算器４６２はその２つの入力に表れる信号を加算することにより出力信号を発生し、また加算された信号は平均化装置４５４の出力信号であり、これはライン４５４ａを経て平方根装置４５６に加えられる。この加算された信号はまた、定数（１−α）により加算された信号をスケーリングすることにより出力信号を発生する乗算器４６４の１つの入力に加えられる。乗算器４６４により発生された出力信号は遅延レジスタ４６５の１つの入力に加えられる。当業者には、平均化装置４５４が、巡回型フィルタであり、また以下の式（５）により示される回帰的数式により示されるデジタル平均化機能を実施するものであることは自明である。
【００６１】
【数５】
上式において、ｙ（ｎ）はライン４５４上の平均化装置４５４により出力される信号の現在のデジタルサンプルを表し、ｙ（ｎ−１）はライン４５４上の平均化装置４５４により出力される信号の先のデジタルサンプルを表し、またｘ（ｎ）はライン４５２ａ上の平方装置４５２により出力される信号の現在のデジタルサンプルを表す。当業者には、平均化装置４５４がＢＴＳＣ規格により規定されるアナログ平均化機能のデジタル的な近似値を提供し、また理想的なエンコーダ１００のＲＭＳレベル検出器１５０（図１に示された）により実施されることが理解される。定数αは好ましくは、ＲＭＳレベル検出器４５０の時定数がＲＭＳレベル検出器１５０に対するＢＴＳＣ規格で特定された対応する時定数にほぼ近似するように選択されることは自明である。
【００６２】
デジタル平方根装置４５６およびデジタル逆数発生器４５８は図５では２つの別々の構成要素として示したが、その入力信号の平方根の逆数を表す出力信号を発生する単一の装置を使用して実施できることは、当業者には自明である。このような装置は例えば、メモリルックアップテーブル（ＬＵＴ）として実施され、あるいは逆平方根機能のテイラー級数多項式の近似を計算する処理要素を使用して実施できる。
【００６３】
図６は、スペクトル圧縮ユニット２９０の好ましい実施形態のブロック図である。ユニット２９０は可変プリエンファシス／デエンファシスユニット（以下、「可変エンファシスユニット」と称する）５３６、信号乗算器５４０、スペクトル帯域通過フィルタ５４２、およびＲＭＳレベル検出器５４４を含んでおり、またこれらの構成要素は、部分的に、理想的なエンコーダ１００（図１に示された）の可変エンファシスフィルタ１３６、増幅器１４０、帯域通過フィルタ１４２、およびＲＭＳレベル検出器１４４にそれぞれ類似する処理を提供する。符号化された差信号はフィードバックライン２４０を経て、符号化された差信号を利得Ｃの固定利得設定値で乗算することで出力信号を発生する信号乗算器５４０の入力に加えられる。信号乗算器５４０により発生された増幅された出力信号は、ＲＭＳレベル検出器５４４に加えられる出力信号を発生するスペクトル帯域通過フィルタ５４２に加えられる。検出器５４４はライン５４４ａを経て可変エンファシスユニット５３６の制御端子に加えられる出力信号を発生し、また広帯域圧縮ユニット２８０により発生された出力信号はライン２８１を経てユニット５３６の入力端子に加えられる。ユニット５３６は、ライン５４４ａ上の信号の関数にしたがってライン２８１上の信号に加えられる周波数応答を動的に変化させ、ライン５４４ａ上の信号はスペクトル帯域通過フィルタ５４２により通過された周波数帯域内の符号化された差信号の信号エネルギーの関数である。ユニット５３６により発生され固定プリエンファシスフィルタ２３２ｂの入力に加えられる、ユニット２９０の出力信号は、よって、問題のスペクトルの残りの内のものよりも、信号の高周波部分においてより大きな量で動的に圧縮を行う。
【００６４】
スペクトル帯域通過フィルタ５４２は、理想的なエンコーダ１００の帯域通過フィルタ（図１に示された）の振幅応答にほぼ合致する振幅応答を有するように設計される。フィルタ４４８（図５に示された）のように、１つの好ましい選択は、そのＲＭＳ振幅応答とフィルタ１４２の振幅応答との間の差が最小となるようにフィルタ５４２を選択することである。１つの実施形態において、フィルタ５４２および１４２の位相応答は実質的に異なるが、ＲＭＳレベル検出器５４４のＲＭＳ出力が検出器への入力の位相に実質的に不感応であるので、これらの位相差は無視される。１つの好ましい実施形態において、スペクトル帯域通過フィルタ５４２は、それぞれが式（４）に示された数式により記述された伝達関数Ｈ（ｚ）を有する３つの２次のＩＩＲフィルタセクション５４２ａ、５４２ｂ、５４２ｃ（図６に示された）のカスケード接続として実施される。
【００６５】
ＲＭＳレベル検出器５４４は、理想的なエンコーダ１００（図１に示された）において使用された検出器１４４の性能に相当するように設計される。検出器５４４は信号平方装置５５２、信号平均化装置５５４、および平方根装置５５６を含んでいる。平方装置５５２はスペクトル帯域通過フィルタ５４２により発生された信号を平方し、またこの平方された信号をライン５５２ａを経て平均化装置５５４に加える。装置５５４は、広帯域圧縮ユニット２８０において使用されている平均化装置４５４（図５に示されている）と同様に機能するが、装置５５４は好ましくは定数αとは異なる定数βを使用する。平均化装置５５４の挙動は当然のことながら、βをαと置き換えて、式（５）により記述される。定数βは好ましくは、ＲＭＳレベル検出器５４４の時定数がＲＭＳレベル検出器１４４（図１に示されている）に対するＢＴＳＣ規格により特定される対応する時定数にほぼ近似するように、装置５５４に対して選択される。平均化装置５５４はライン５５２ａ上の信号の時間重み付けされた平均を計算し、この平均をライン５５４ａを経て平方根装置５５６に加える。平方根装置５５６はライン５５４ａ上の信号の平方根を計算し、スペクトル帯域通過フィルタ５４２により発生された出力信号のＲＭＳ値の関数としてライン５４４ａ上に信号を発生する。
【００６６】
ライン５４４ａ上の信号は可変エンファシスユニット５３６の制御端子に加えられる。可変エンファシスユニット５３６は理想的なエンコーダ１００のフィルタ１３６（図１に示されている）と部分的に類似した処理を実行する。ＢＴＳＣ規格により規定されているように、フィルタ１３６はＲＭＳレベル検出器１４４により発生された出力信号の関数として変化する振幅および位相応答を有する。類似した可変応答を有するようにユニット５３６を実施する１つの好ましい方法は、その伝達関数を決定する可変の係数を有するデジタルフィルタを使用し、また係数の値をいずれかの所定のサンプル期間、あるいはサンプル期間のグループの間にライン５４４ａ上の信号の値に基づいて決定することである。
【００６７】
図６には、対数発生器５５８、可変エンファシスフィルタ５６０、およびルックアップテーブルＬＵＴ５６２を含む、可変エンファシスユニット５３６の１つの実施形態を示されている。ＲＭＳレベル検出器５４４により発生された出力信号はライン５４４ａを経て対数発生器５５８に加えられる。発生器５５８は、ライン５４４ａ上の信号の対数を表す信号をライン５５８ａ上に発生し、またこの信号をＬＵＴ５６２に加える。ＬＵＴ５６２は、ＬＵＴから選択されまた可変エンファシスフィルタ５６０により使用されるフィルタ係数を表すた出力信号を発生する。このようにしてＬＵＴ５６２により発生された係数はライン５６２ａを経て可変エンファシスフィルタ５６０の係数選択端子に加えられる。広帯域圧縮ユニット２８０により発生された出力信号はライン２８１を経て可変エンファシスフィルタ５６０の入力端子に加えられる。可変エンファシスフィルタ５６０は、固定プリエンファシスフィルタ２３２ｂの入力に加えられるスペクトル圧縮ユニット２９０の出力信号を発生する。
【００６８】
可変エンファシスフィルタ５６０は理想的なエンコーダ１００のフィルタ（図１に示されている）の可変振幅応答にほぼ合致する可変振幅応答を有するように設計される。可変エンファシスフィルタ５６０は、可変係数伝達関数（つまり、フィルタ５６０の伝達関数Ｈ（ｚ）の係数は可変である）を使用することにより、またＬＵＴ５６２がサンプル期間に基づく間隔の間に係数の値を選択するようにすることで、同様な可変応答を提供する。以下に詳細に説明するように、ＬＵＴ５６２はフィルタ５６０により使用されたフィルタ係数の値を記憶し、また各サンプル期間の間、あるいはサンプル期間の選択されたグループの間において、ＬＵＴ５６２はライン５５８ａ上の対数発生器５５８により発生された出力信号の関数としてフィルタ係数のセットを選択する。好ましい実施形態において、可変エンファシスフィルタ５６０は、以下の式（６）により示される数式により記述された伝達関数Ｈ（ｚ）を有する１次のＩＩＲフィルタとして実施される。
【００６９】
【数６】
上式において、係数ｂ0 、ｂ１ 、およびａ１ はＬＵＴ５６２により選択される可変値である。フィルタ５６０およびエンコーダ２００の他のフィルタにより使用されるフィルタ係数に対する値を選択する方法は以下に説明する。
【００７０】
図６において、対数発生器５５８および平方根装置５５６が、便宜上、２つの別々の構成要素として図示されている。しかしながら、当業者には、ＬＵＴのような、単一の装置を使用して、あるいはライン５５４ａ上の信号の対数のテイラー級数多項式の近似を計算する処理要素を使用し次いでこの値を２で割ることでこれら２つの構成要素が実施できることは、自明である。同様に、他の実施形態として、対数発生器５５８、平方根装置５５６、およびＬＵＴ５６２により行われる機能を単一の装置内に組み込むこともできる。
【００７１】
上記したように、ハイパスフィルタ２１２、２１４（図３に示されている）はＤＣ成分を阻止してエンコーダ２００が「チッキング」として知られている挙動を表すのを防止するために有用である。ステレオエンコーダの場合には、チッキングは、左および右チャンネルの音声入力に信号が存在しないときに生じる比較的低周波発振の挙動を意味する。音声入力に信号が存在しないときの所望のステレオシステムの挙動は無音であるが、エンコーダはデコーダを経てスピーカに接続されており、またチッキングによりスピーカが「チック」と称され、広帯域圧縮器内のＲＭＳレベル検出器の時定数に部分的に依存するある程度周期的な、可聴音を放出するようになる。より詳しくは、エンコーダ２００において、音声入力に非常に低いレベルの信号が存在するとき、およびＤ．Ｃ．成分があるとき、あるいはライン２３９上の信号内にオフセットが存在するときに、広帯域圧縮ユニット２８０はチッキングを生じる不安定な態様で挙動するようになる。
【００７２】
ライン２３９上に低レベルの音声信号だけが存在する場合を考察する。このような場合、ライン４５０ａ上のＲＭＳレベル検出器４５０の出力は非常に小さくなり、このため、乗算器４３４の利得が非常に大きくなる。ライン２３９上のこのような低レベルの音声信号がその振幅が一定である場合、符号化された差信号がライン２４０上で広帯域圧縮ユニット２８０にフィードバックされることから、広帯域圧縮ユニット２８０はいつか（乗算器４６０に加えられる定数αにより決定される）安定状態の条件に達する。フィードバックが負に設定されているので、ライン２３９上の音声信号がその振幅を増大した場合、ライン４５０ａ上の信号が増大し、このため、乗算器４３４の利得が減少するようになる。ライン２３９上の音声信号がその振幅を減少した場合、ライン４５０ａ上の信号が減少し、このため乗算器４３４の利得が増大する。
【００７３】
しかしながら、低レベルの音声信号に加えて、ライン２３９上には大きなｄｃ信号が存在し、このｄｃ信号は、ｄｃ信号への応答がゼロである広帯域通過フィルタ４４８の動作によりフィードバックプロセスが阻止される。特に、ライン２４０上における符号化された差信号内に存在するいずれかのｄｃはフィルタ４４８により阻止され、またＲＭＳレベル検出器４５０により感知されない。ライン２９上に存在するいずれかのｄｃ信号はライン２３９上のいずれかの音声信号とともに乗算器４３４により増幅されるが、増幅ファクターないし利得はフィルタ４４８によるフィルタ処理後のＲＭＳレベル検出器４５０により感知された音声信号の振幅によりのみ決定される。
【００７４】
上記したように、ライン２３９上の音声信号の振幅が変化したときはいつでも、乗算器４３４の利得が逆に変化する。利得のこのような変化の間は、ライン２３９上に存在するいずれかのｄｃは同様に可変の増幅を受け、実際にはｄｃ信号が変調され、これによりａｃ信号が生成される。このように、ｄｃ信号が変調されて、フィルタ４４８により阻止することがでいない大きな音声帯域信号が生成され、またこれは検出器４５０により感知される。ライオン２３９上の音声信号がライン２３９上のｄｃに比べて小さいときには、増幅器４３４の利得に変化を引き起こす、音声信号レベルにおける小さい変化が、この変調プロセスによりライン２８１上でｄｃレベルに大きな変動（ａｃ信号になる）を引き起こす。生成されたこのａｃ信号は、ａｃ信号を上げる音声信号変化が信号レベルの増大あるいは減少であるかに拘らず、フィルタ４４８を通過する全体の信号を増大させる。特に、ライン２３９上の音声信号のレベルが増大した場合、負のフィードバックプロセスが乗算器４３４の利得を増大させる。しかしながら、ライン２３９上に十分なｄｃ信号が存在する場合、ライン２３９上の音声信号の減少は検出器４５０により感知される信号における増大を引き起こし、乗算器４３４の利得を減少させる。この場合、負のフィードバックプロセスが逆になり、フィードバックは正になる。
【００７５】
このような正のフィードバックは、ライン２８１とフィルタ４４８の出力との間の全てのフィルタおよび信号変調器の応答により重み付けされるときに、ライン２８１上に存在するいずれかの音声信号に比べて著しく大きい限り存続する。ライン２８１上の変調されたｄｃ信号が検出器４５０に大きな入力を提供しない程度に乗算器４３４の利得が十分に減少すると、フィードバックはその通常の負の感度に戻る。検出器４５０の時定数にしたがって、システムはライン２３９上の音声信号のレベルに基づいて適切な利得レベルを獲得する。しかし、ライン２３９内の信号に十分なｄｃが残っている場合には、乗算器４３４の利得が十分に増大するとサイクルはそれ自体で繰り返される。正のフィードバックのこのような期間の間、ライン２８１のｄｃレベルにおける鋭い変化が作られる。この変化は可聴であり、また時計の「チック」と幾分類似した音がする。このようなｄｃ変化は、検出器４５０の時定数に基づいて、幾分規則的に起こるので、この減少はしばしば「チッキング」と称される。
【００７６】
チッキングを防止する１つの方法は、エンコーダ２００への入力信号中に存在するｄｃ成分を取り除くことである。これは、ハイパスフィルタ２１２および２１４により行われる。さらに、ハイパスフィルタ２１２および２１４は、有用なダイナミックレンジを使用するｄｃ成分を取り除くことによりエンコーダ２００のダイナミックレンジを最大限にする。上記するとともに図３に示したように、ローパスフィルタ２３８は好ましくは２つのフィルタ２３８ａおよび２３８ｂとして実施される。フィルタ２３８をこのように分割することでいくつかの利点がある。フィルタ２３８ａが取り除かれ、また全体のフィルタ２３８がクリッパ２５４の後（つまり、フィルタ２３８ｂの位置）に位置する場合、音声入力信号上の１５ｋＨｚ上の成分は上記したチッキング挙動に類似した広帯域圧縮ユニット２８０内での不安定性の原因となる。これは、ライン２３９上の１５ｋＨｚ以上のいずれかの信号成分は乗算器４３４（図５に示した）により増幅され、またこの成分がクリッパ２５４（図３に示した）の後のローパスフィルタによりフィルタ処理つまり濾波することにより生じる。検出器４５０は、それが信号の存在を検出したときには、乗算器４３４の利得を増大するので、乗算器４３４の利得はライン２３９上の信号が音声信号（１５ｋＨｚより下の）情報を殆ど含まず高周波（１５ｋＨｚより大きい）を著しく含むときには比較的大きくなる。乗算器４３４は次いで高周波情報を増幅し、これにより処理セクション２３０内の構成要素によりクリップされるようになる大きな信号を発生する。このクリッピングにより、先に説明したようにシステムがチックする原因となる、低周波の偽信号である高調波を発生する。あるいは、フィルタ２３８ｂが取り除かれた場合には、全体のフィルタ２３８が固定プリエンファシスフィルタ２３２ａの前（つまり、フィルタ２３８ａの位置）に位置され、その場合には、クリッパ２５４により発生された高周波アーチファクトが符号化された差信号内に含まれ、また複合信号内のパイロット信号と干渉してしまう。このため、図示した分割フィルタ２３８により最適な構成を提供でき、フィルタ２３８ａは圧縮ユニット２８０内のチッキングを防止し、またフィルタ２３８ｂはクリッパ１５４により発生される高周波アーチファクトをフィルタ処理する。
【００７７】
固定エンファシスフィルタ２３２は同様に、好ましくは図３に示したように２つのフィルタ２３２ａ、２３２ｂに分割される。フィルタ２３２は一般的には、ＢＴＳＣ規格において特定されるように、高周波で比較的大きな利得を必要とし、またフィルタ２３２を構成するために単一のセクションだけを使用することはフィルタ２３２がクリッピングを生じる尤度を増大させる。広帯域圧縮ユニット２８０（フィルタ２３２ａを備えた）の入力側のフィルタ２３２の利得のいくつかを適用し、また広帯域圧縮ユニット２８０（フィルタ２３２ｂを備えた）の出力側でフィルタの利得のいくつかを適用することは好適である。ユニット２８０は通常はその入力信号を圧縮するので、ユニット２８０により提供される圧縮の周辺でフィルタ２３２の利得を乱すことは、フィルタ２３２の利得がオーバフロー状態となる尤度が低減する。
【００７８】
大きさ、電力消費、およびコストを最小限とするため、エンコーダ２００は好ましくは単一のデジタル信号処理チップを使用して実施される。エンコーダ２００は公知のMotorola DSP 56002デジタル信号処理チップを使用して首尾よく実施される（この実施を以下に「ＤＳＰ実施形態」と称する）。Motorola DSP 56002は固定小数点の２４ビットチップであるが、浮動少数点チップ、あるいは他のワード長を有する固定少数点チップのような他のタイプの処理チップも当然使用することができる。エンコーダのＤＳＰ実施形態は、パイロット周波数ｆHの３倍に等しいサンプリング周波数ｆs（つまり、ｆs＝４７２０２Ｈｚ）を使用している。以下の表１に、可変エンファシスフィルタ５６０において使用されるものを除いた、エンコーダ２００のＤＳＰ実施形態において使用される全てのフィルタ係数を表にした。
【００７９】
【表１】
【００８０】
【表２−１】
【００８１】
【表２−２】
【００８２】
エンコーダ２００のＤＳＰ実施形態において、広帯域圧縮ユニット２８０内の平均化装置４５４（図５に示される）により使用される定数αの値は０．０００６０９３９７３５１７に設定され、また定数βの値はスペクトル圧縮ユニット２９０内の平均化装置５５４（図６に示された）により使用され、また０．００１８２５９６７に設定される。さらに、スペクトルおよび広帯域圧縮ユニット内の増幅器５４０および４４６により使用される利得Ｃおよび利得Ｄの値は、エンコーダ２００のＤＳＰ実施形態をエンコーダ１００と類似して機能させるため、それぞれ０．５０１１８７２および０．０８９８４６２５に等しく設定される。
【００８３】
図７はエンコーダ２００のＤＳＰ実施形態内の可変エンファシスフィルタ５６０（図６に示されている）により使用されている全てのフィルタの係数のセットを予め計算するための１つの好ましい方法を示したフローチャートである。エンコーダ２００の動作の前に、フィルタ５６０により使用される全てのフィルタの係数のセットが予め計算され（つまり、汎用デジタルコンピュータにより）、またＬＵＴ５６２内にロードされる。エンコーダ２００のＤＳＰ実施形態において、フィルタ５６０は式（６）により記述された伝達関数Ｈ（ｚ）を有し、よってフローチャートは係数ｂ０ 、ｂ１ 、ａ１ の計算を説明している。ＢＴＳＣ規格により特定されているように、フィルタ５６０が部分的に対応するアナログフィルタ１３６（図１に示された）の伝達関数Ｓ（ｆ，ｂ）は、以下の式（７）により示される式により記述され、下式においてＦは２０．１ｋＨｚに等しい。
【００８４】
【数７】
【００８５】
フローチャート７００における第１のステップは、初期化ステップ７１０であり、この間にいくつかの変数が初期化される。特に、サンプリング周波数ｆｓ が４７２０２Ｈｚに等しくセットされ、また周期Ｔが１／ｆｓ に等しくセットされる。変数Ｗは式（７）における変数Ｆのデジタル版であり、またπ（２０．１kHz）／ｆｓ に等しくセットされる。変数ｄＢＲＡＮＧＥはスペクトル圧縮ユニット内のＲＭＳ検出器の所望の信号範囲を表し、またＤＳＰ実施形態のｄＢＲＡＮＧＥは７２．２５ｄＢに等しくセットされる。変数ｄＢＲＥＳは符号化された差信号のエネルギーレベル内の変化に対するフィルタ５６０の感度に関連している。エンコーダ２００のＤＳＰ実施形態においては、ｄＢＲＥＳは０．０９４ｄＢに等しくセットされ、、フィルタ５６０は０．０９４ｂＢに最も近く量子化されたライン５５８ａ上の信号の値に基づいて係数を使用する。変数Ｎはフィルタ５６０内で使用されたフィルタ係数のセットの全部の数に等しく、またＮは範囲（ｄＢＲＡＮＧＥ）で感度（ｂＢＲＥＳ）を割り、また最も近い整数に丸めることにより計算される。ＤＳＰ実施形態において、Ｎは７６８に等しいが、当業者はこの数は感度あるいは範囲の変化により変えられることは自明である。ＤＳＰ実施形態において、ＬＵＴ５６２はフィルタ５６０に対して７９６の係数のセットを記憶し、また当然であるがＮが増大した場合、フィルタの係数の余剰のセットを記憶するためにより大きなＬＵＴが使用される。さらに、対数発生器５５８はライン５５８ａ上の信号をスケールつまり位取りし、またこれによりＬＵＴ５６２により、ライン５５８ａ上の信号の値の所定の最小の量子化のために、記憶されるフィルタ係数のセットの数を減じることは当業者には自明である。しかしながら、他の実施形態において、対数発生器５５８は削除され、またＬＵＴ５６２がフィルタの係数のセットの対応する大きな数を記憶する。最後に、変数ＳｃａｌｅおよびＡｄｄｒｅｓｓがそれぞれ３２およびゼロに等しくセットされる。固定小数点の実施においてのみ使用される、変数Ｓｃａｌｅは、全てのフィルタの係数が負の１以上でありまた１より小さい値を有するように選択される（フィルタの係数が２つの補数で表される場合）。
【００８６】
初期化ステップ７１０に続いて、係数発生ステップ７２０が実行される。ステップ７２０の最初の実行の間、ＬＵＴ５６２のアドレス位置ゼロに記憶される係数ｂ０ 、ｂ１ 、およびａ１ の値に対応する変数ｂ０（０）、ｂ１（０）、およびａ１（０） が計算される。このステップ７２０の実行に続いて、増分ステップ７３０が実施され、この間に変数Ａｄｄｒｅｓｓの値が増分される。ステップ７３０に続いて、比較ステップが実行され、この間に変数ＡｄｄｒｅｓｓおよびＮが比較される。ＡｄｄｒｅｓｓがＮ以下の場合には、ステップ７２０、７３０、および７４０が繰り返し再実行され、ＬＵＴ５６２の７９６のアドレスのそれぞれに対してｂ０ 、ｂ１ 、およびａ１ が計算される。ステップ７４０においてアドレスの値がＮより大きいことが検出された場合、係数のすべての７６９のセットが計算され、またフローチャート７００の実行が終結ステップ７５０まで進む。
【００８７】
係数発生ステップ７２０において、変数ｄＢＦＳは対数発生器５５８の出力に対応する。変数Ａｄｄｒｅｓｓの値がゼロから７６９までの範囲であるので、ｄＢＦＳの値は、エンコーダ２００のＤＳＰ実施形態により提供される約７２．２５ｄＢの信号範囲に対応して約−７２．２５からゼロｄＢまでの範囲である（ゼロｄＢは全変調に対応する）。変数ＲＭＳｄはアナログＲＭＳレベル検出器１４４（図１に示されている）の出力に対応し、また変数Ａｄｄｒｅｓｓがゼロから７６９までの範囲であるので、ＲＭＳｄの値は、一般的な従来技術のアナログＢＴＳＣエンコーダにより提供される７２ｄＢの信号範囲に対応する約−３６から３６ｄＢの範囲である。変数ＲＭＳｂは変数ＲＭＳｄの線形バージョンであり、またＲＭＳｂは式（７）に記述された伝達関数Ｓ（ｆ，ｂ）内の変数ｂに対応する。変数Ｋ１およびＫ２は、式（７）内の（ｂ＋５１）／（ｂ＋１）および（５１ｂ＋１）／（ｂ＋１）の項にそれぞれ対応する。係数ｂ０ 、ｂ１ 、およびａ１ は、変数Ｋ１、Ｋ２、Ｗ、およびＳｃａｌｅを使用してステップ７２０に示されたように計算される。
【００８８】
図８Ａは、アナログシステム内のＤＳＰ実施形態を使用する１つの方法を例示したブロック図であり、また図８Ａにおいて、５６００２集積回路内で実施された全ての構成要素は２００ａで示されている。アナログシステムはアナログ左および右チャンネル音声入力信号（図８Ａにおいて「Ｌ」および「Ｒ」でそれぞれ示されている）を供給し、またこれらの信号は１６ビットアナログ−デジタル変換器８１０および８１２の入力にそれぞれ加えられる。変換器８１０、８１２は４７，２０２Ｈｚ（つまり、３ｆＨ ）に等しいサンプリング周波数ｆｓ を使用してそれらのアナログ入力信号をサンプリングし、これにより、左および右チャンネル音声入力信号の表す１６ビットのデジタルサンプルのシーケンスをそれぞれ発生する。変換器８１０および８１２により発生された信号はエンコーダ２００ａに加えられ、ここでこれらの信号はモジュール２９２、２９４によりそれぞれ受信される。モジュール２９２、２９４は「１６により割り算する」モジュールであり（それらの入力の振幅を１６のファクターにより割る）、またこれにより１６により割り算したそれらの入力信号に等しい出力信号を発生する。２の累乗による割り算はデジタルシステムにおいてはシフトレジスタを使用して容易に実施できるので、モジュール２９２、２９４はそれらの入力を４つの２進位置によりシフトするシフトレジスタとして実施される。
【００８９】
上記したように、５６００２チップは固定小数点の２４ビットプロセッサであり、また変換器８１０、８１２によりチップに加えられるサンプルは２の補数を表している。モジュール２９２、２９４は変換器８１０、８１２により発生されたサンプルを１６により割り算し、またこれによりサンプルのそれぞれを２４ビットワードの中間に位置させる。よって、モジュール２９２、２９４により発生された各サンプルにおいて、４つの最上位ビットは符号ビットであり、また４つの最下位ビットはゼロであり、またワードの中間の１６のビットは変換器８１０、８１２の１つにより発生された１つのサンプルに対応する。このように各２４ビットワードに高位の端に符号ビットをまた低位の端にゼロを付けることで、精度が確保され、またエンコーダ２００ａにより発生された中間の信号がオーバフローのような誤り条件を起こすことなしに１６ビットを越えることができる。
【００９０】
エンコーダ２００ａにおいて、各２４ビットワードは信号範囲の６ｂＢに略対応し、またこのため、モジュール２９２、２９４は−２４ｄＢ（つまり、負の６Ｘ４）の減衰に対応する。変換器８１０、８１２に加えられるアナログ入力信号がゼロｄＢ信号としての基準の目的のためであると考えると、モジュール２９２、２９４により発生された信号は２４ｄＢだけ減衰される。
【００９１】
入力セクション２１０は、モジュール２９２、２９４により発生された２４ビットワードを受信し、またこれから、和チャンネル処理セクション２２０に加えられる和信号を発生する。和チャンネル処理セクション２２０により発生された出力信号は「１６倍モジュール」２９６（２４ｄＢの増幅器と見なされる）に加えられる。モジュール２９６は、これにより、２４ｄＢの減衰器２９２、２９４を補償し、また和チャンネル処理セクション２２０の出力を１００％変調にする（つまり、「フルスケール」に戻す）。モジュール２９６により発生された出力信号は、アナログ条件付けされた和信号を発生する１６ビットのデジタル−アナログ変換器８１４に加えられる。
【００９２】
入力セクション２１０は同様に、差チャンネル処理セクション２３０に加えられる差信号を発生する。上記したように、モジュール２９２、２９４により、差信号は２４ｄＢ減衰されたものと見なされる。エンコーダ２００ａのＤＳＰ実施形態において、差チャンネル処理セクション２３０のクリッパ２５４（図３に示されている）は１８ｄＢの増幅器（これは８の掛け算により実施される）を含んでいる。つまり、クリッパ２５４は固定エンファシスフィルタ２３２ｂにより発生された信号を１８ｄＢだけ増幅し、また次いで、クリッパ２５４により発生された出力信号が全変調から６ｄＢ下の数を越えることないように、この増幅された信号をクリップする。クリッパ２５４からローパスフィルタ２３８ｂに加えられる信号は、このため、１ビット（つまり６ｄＢ）の「空き空間」（headroom）があり、よってフィルタ２３８ｂは飽和することなしにその入力信号より６ｄＢ大きな出力信号を発生する。フィルタ２３８ｂの過渡応答が瞬間入力信号よりも大きな瞬間出力信号を一時的に発生する原因となるリンギングを含んでおり、空き空間によりフィルタ２３８ｂ内のリンギングにより飽和状態となることが防止されることから、この１ビットの空き空間を残すことが好ましい。図８Ａを再度参照して、フィルタ２３８ｂにより発生された出力信号は、６ｄＢのアナログ増幅機８２０に加えられる出力信号を発生する、１６ビットのデジタル−アナログ変換器に加えられる。Ｄ／Ａ変換器８１４および８１６はいずれも完全な変換器であり、その機能の一部として公知のアナログアンチイメージフィルタ（analog anti image filter）を含んでいる。アンチイメージフィルタは、デジタルからアナログへの変換に続いてアナログ信号に加えられるアナログフィルタであり、サンプル周波数およびその倍数の周囲でミラーされた所望の信号の何等かのイメージを減衰するために機能する。変換器８１４および８１６は互いに実質的に同じであり、お同じサンプル速度で動作し、また実質的に同じアンチイメージフィルタを含んでいると仮定される。このような変換器は一般的には、Crystal Semicoductor CS4328のような、市販の実施形態で入手可能である。増幅器８２０はその入力を６ｄＢだけ増幅して、その符号化された差信号をフルスケールに戻す。図８Ａは、アナログ音声信号を受信するためにアナログ−デジタル変換器８１０、８１２に接続されたエンコーダ２００ａを示したが、デジタルシステムにおいては変換器８１０、８１２は当然であるが削除され、エンコーダ２００ａはデジタル音声信号を直接的に受信する。
【００９３】
図８Ｂには本発明にしたがって構成されるとともにアナログシステムの一部として構成されたＢＴＳＣエンコーダ２００ｂの１つの好ましい実施形態のブロック図を示した。エンコーダ２００ｂはエンコーダ２００ａと類似しているが、エンコーダ２００ｂにおいてはモジュール２９６はその入力を、エンコーダ２００ａのように２４ｄＢではなしに、１８ｄＢ（８を乗算することにより）だけ増幅している。モジュール２９６により発生された出力信号は、条件付けされた和信号のスケーリングされたものであり、図８ＢにＳとして示した。同様に、エンコーダ２００ｂは差チャンネル処理セクション２３０により発生された出力信号を６ｄＢだけ（２を乗算することにより）増幅するためのモジュール２９８を含んでいる。モジュール２９８により発生された出力信号は符号化された差信号のスケーリングされたものであり、また図８ＢにＤとして示されている。さらに、エンコーダ２００ｂは信号ＳおよびＤを受信するとともにこれから複合信号のデジタルバージョンを発生するための複合変調器８２２を含んでいる。変調器８２２により発生されたデジタル複合信号は、その出力が複合信号のアナログバージョンであるデジタル−アナログ変換器８１８に加えられる。Ｄ／Ａ変換器８１８は、その機能の一部として上記したアナログアンチイメージフィルタを含む完全な変換器を意図している。このような変換器は、Burr Brown PCM1710 のような、市販の実施形態で一般的に利用可能である。好ましい実施形態において、モジュール２９２、２９４、入力セクション２１０、和チャンネル処理セクション２２０、差チャンネル処理セクション２３０、モジュール２９６、２９８、および複合変調器８２２は全て単一のデジタル信号処理チップ上で実施される。
【００９４】
複合信号は一般的にエンコーダ２００ｂ内のデジタル信号として発生されるので、モジュール２９８は、デジタル−アナログ変換後まで待つのではなくて差チャンネル処理セクション２３０により発生された出力信号をフルスケールにするために含まれ、また図８Ａに示されたように増幅器８２０のようなアナログ増幅器を使用している。同様に、複合信号においては条件付けされた和信号は５０％変調で使用されるので、モジュール２９６はその入力信号を１８ｄＢだけ増幅し、モジュール２９６により発生された出力信号はモジュール２９８により発生された出力信号の振幅の半分である。
【００９５】
図９は複合変調器８２２の１つの実施形態のブロック図である。変調器８２２は２つの補間回路９１０、９１２、２つのデジタルローパスフィルタ９１４、９１６、デジタル信号乗算器９１８、および２つのデジタル信号加算器９２０、９２２を含んでいる。Ｓ信号およびＤ信号は補間回路９１０および９１２のそれぞれの入力に加えられる。補間回路９１０、９１２は、「アップサンプラー」とも称され、それらの入力に加えられた各２つの連続したサンプルの間で新しいサンプルを補間し、これにより、入力信号Ｓおよび入力信号Ｄのサンプリング周波数の２倍の出力信号を発生する。補間回路９１０および９１２により発生された出力信号はローパスフィルタ９１４および９１６の各入力に加えられる。フィルタ９１４および９１６は補間回路９１０、９１２により信号Ｓおよび信号Ｄに導入されたイメージを取り除く。フィルタ９１６により発生されたフィルタ処理された出力信号は信号乗算器９１８の入力に加えられ、またｃｏｓ［４π（ｆＨ／（ｆｓ）ｎ］の関数としてのデジタル発振信号が乗算器９１８の他の入力に加えられる。乗算器９１８はこれにより、複合信号内で使用される、振幅変調され、両側波帯の、抑止されたキャリアバージョンの差信号を発生する。乗算器９１８により発生された出力信号は信号加算器９２０の１つの入力に加えられ、またフィルタ９１４により発生されフィルタ処理された出力信号は信号加算器９２０の他の入力に加えられる。信号加算器９２０は、その入力に存在する２つの信号を加算することで出力信号を発生し、またこの信号を信号加算器９２２に加える。Ａｃｏｓ［４π ｆＨ／ｆｓ ｎ ］の関数（「Ａ」はフルスケール変調の１０％を表す定数）として発振するトーン信号は、その入力に存在する２つの信号を加算することによりデジタル複合信号を発生する信号加算器９２２の他の入力に加えられる。
【００９６】
複合変調器８２２は、複合信号内の最も高い周波数成分が３ｆＨ よりもやや小さく（図２に示されているように）、このため、信号変調器９１８および信号加算器９２０の入力に加えられる信号がナイキスト基準を満足するために少なくとも６ｆＨ のサンプル速度を持たなければならないので、周波補間回路９１０、９１２を含んでいる。複合変調器８２２の出力におけるサンプル速度が一般的にはＳ信号あるいはＤ信号のいずれかのサンプル速度より大きいので、Ｄ／Ａ変換器８１８はこのようなより大きなサンプル速度で動作できなければならない。複合変調器８２２に加えられる入力信号ＳおよびＤが３ｆＨ のサンプル速度を有する場合には、サンプル速度を２倍にするために何等かの形の補間（補間回路９１０、９１２により提供されるような）を行わなければならない。当然であるが、エンコーダ２００ｂを通じて十分に大きなサンプル速度が使用される場合には、補間回路９１０、９１２およびローパスフィルタ９１４、９１６は変調器８２２から取り除かれる。
【００９７】
図８Ｃは本発明によるＢＴＳＣエンコーダ２００ｃの他の実施形態のブロック図である。エンコーダ２００ｃはエンコーダ２００ｂ（図８Ｂに示されている）と類似しているが、エンコーダ２００ｃにおいてはモジュール２９８が削除されて差チャンネル処理セクションにより発生された信号は信号Ｄであり、信号Ｄは複合変調器８２２に直接的に加えられる。さらに、エンコーダ２００ｃにおいて、モジュール２９６はその入力信号を、エンコーダ２００ｂにおいて行われた１８ｄＢではなくて、１２ｄＢだけ増幅する（４を乗算することにより）。よって、エンコーダ２００ｃにおいては、信号ＳおよびＤはエンコーダ２００ｂ内のこれらの信号のレベルから６ｄＢだけ下がっている。複合変調器８２２はこれらの信号から６ｄＢだけ減衰された複合信号のバージョンを発生する。複合信号のこの減衰されたバージョンはデジタル−アナログ変換器８１８によりアナログ信号に変換され、また次いで６ｄＢアナログフィルタ８２０によりフルスケールに上げられる。エンコーダ２００ｂのように、エンコーダ２００ｃは好ましくは単一の信号処理チップを使用して実施される。
【００９８】
エンコーダ２００ｂと２００ｃとの間の差はデザインの交換を表している。当業者には、デジタル−アナログ変換器でデジタル信号をアナログ信号に変換するときに、変換の結果生じる信号対ノイズ比の損失を最小限にするために、デジタル信号がフルスケールであることを確保することは自明である。エンコーダ２００ｂは、モジュール２９６、２９８を使用して変換器８１８に加えられる複合信号（変調器８２２により発生された）のデジタルバージョンを確保することで変換器８１８の動作の結果としての信号対ノイズ比の損失を最小にしている。しかしながら、変換器２００ｂは変換記８１８の結果として生じる信号対ノイズ比の損失を最小にするが、エンコーダ２００ｂは同様に複合信号内で生じるクリッピングの尤度を増大している。差チャンネル処理セクション２３０は固定プリエンファシスフィルタ２３２（図３に示された）により提供される比較的大きな利得を使用しているので、符号化された差信号の経路内にくつかのクリッピングが生じる可能性がある。エンコーダ２００ｂはＤ信号をフルスケールまで上げるためのモジュール２９８を使用しており、またこれによりＤ信号の信号経路から空き空間が実質的に取り除かれ、このためにいくつかのクリッピングが生じることがある。よって、エンコーダ２００ｂは、符号化された差信号内のクリッピングの尤度を増大することを犠牲として変換器８１８の結果としての何等かの信号対ノイズ比の損失を最小にしている。対照的に、エンコーダ２００ｃは符号化された差信号の経路内の空き空間を保存し、これにより、変換器８１８の動作の結果として生じる信号対ノイズ比の損失の増大を犠牲としてクリッピングの尤度を減じている。
【００９９】
図８Ｄは、本発明にしたがって構成されたＢＴＳＣエンコーダ２００ｄのさらに別の実施形態のブロック図である。エンコーダ２００ｄはエンコーダ２００ａ（図８Ａに示された）と類似しているが、エンコーダ２００ｄはさらに複合変調器の部分８２２ａを含んでいる。部分８２２ａは２つの補間回路９１０、９１２、２つのローパスフィルタ９１４、９１６、デジタル信号乗算器９１８およびデジタル信号加算器９３０を含んでいる。モジュール２９６により発生されたＳ信号は、Ｓ信号を「アップサンプル」するとともにアップサンプルされた信号をローパスフィルタに加える、補間回路９１０に加えられる。フィルタ９１４はこの信号をフィルタ処理し、またフィルタ処理された信号を加算器９３０の入力端子の１つの加える。通常の振幅の２倍のもの（つまり、２Ａｃｏｓ２π ｆＨ／ｆｓ ｎ）は、その入力端子に存在する２つの信号を加算することにより出力信号を発生する、加算器９３０の他の入力端子に加えられる。差チャンネル処理セクション２３０により発生されたＤ信号は、ローパスフィルタ９１６に加えられるアップサンプルされた信号を発生する補間回路９１２に加えられる。フィルタ９１６はこの信号をフィルタ処理し、またフィルタ処理された信号を乗算器９１８の１つの端子に加える。ｃｏｓ４π ｆＨ／ｆｓ ｎ にしたがって発振された信号は、その入力端子に存在する２つの信号を乗算することにより出力信号を発生する乗算器９１８の他の端子に加えられる。エンコーダ２００ａ−ｃのように、エンコーダ２００ｄは好ましくは単一のデジタル信号処理チップを使用して実施される。
【０１００】
エンコーダ２００ｄは好ましくは２つのデジタル−アナログ変換器９３２、９３４、アナログ−６ｄＢ減衰器９３６、アナログ６ｄＢ増幅器９３８、およびアナログ加算器９４０を組み合わせて使用される。加算器９３０により発生された出力信号は、減衰器９３６に加えられるアナログ信号を発生する変換器９３２に加えられる。乗算器９１８により発生された出力信号は、増幅器９３８に加えられるアナログ信号を発生する変換器９３４に加えられる。減衰器９３６および増幅器９３８により発生された信号は、これらの信号を加算してアナログ複合信号を発生する信号加算器９４０の入力端子に加えられる。Ｄ／Ａ変換器９３２および９３４は、それらの機能の一部としてのアナログアンチイメージフィルタを含む完全な変換器であることを意図している。変換器９３２および９３４は互いに実質的に同じであり、同じサンプル速度で動作し、また実質的に同じアンチイメージフィルタ処理を含むものであると仮定される。このような変換器は、一般的には、Burr Brown PCM1710のような、市販の実施形態として入手可能である。
【０１０１】
図８Ｄから補間回路９３２およびローパスフィルタ９１４を除き、またＤ／Ａ変換器９３２を和チャンネル処理セクション２２０と等しいサンプル速度で動作させることも可能である。しかしながら、これを行うためには安価でなく、一般的に入手可能なＤ／Ａ変換器は通常の単一の集積回路内に対で収容されているので実用的ではない。このような対のＤ／Ａ変換器は当然のことながら同じサンプル速度で動作する。補間回路９１０およびローパスフィルタ９１４を図８Ｄから取り除くことによりＤＳＰの複雑さを減じることは可能であるが、単純なＤ／Ａ変換器はＤ／Ａ変換器９３２および９３４の両方に対して使用することができないので、これを行うことは、コストおよび全体のデザインの複雑さが増大してしまう。
【０１０２】
エンコーダ２００ｄはエンコーダ２００ｂおよび２００ｃの特徴の１つの組み合わせを表す。エンコーダ２００ｄは、変換器９３２の動作の結果として生じる信号対ノイズ比の損失を最小とするために、Ｓ信号をフルスケールまで上げるためにモジュール２９６を使用している。エンコーダ２００ｄは同様にＤ信号の信号経路内の６ｄＢの空き空間を保存しており、このため、クリッピングによる精度の損失の尤度が低減される。エンコーダ２００ｄはエンコーダ２００ｂおよび２００ｃのいずれよりも多くの構成要素を含んでいるが、エンコーダ２００ｄは両方共に信号対ノイズ比の損失およびクリッピングの尤度を最小にする。
【０１０３】
図１０は、エンコーダ２００（およびこれらのセクション２２０ａ、２３０ａはもちろんエンコーダ２００ａ−ｄにおいても使用される）において使用される、和チャンネル処理セクション２２０ａおよび差チャンネル処理セクション２３０ａの好ましい実施形態のブロック図である。処理セクション２２０ａ２３０ａは上記の所望のセクション２２０、２３０と類似しているが、セクション２２０ａはさらに動的位相等化フィルタ１０１０をさらに含んでおり、またセクション２３０ａはさらに動的位相等化フィルタ１０１２をさらに含んでいる。例示した実施形態においては静的位相等化フィルタ２２８および固定エンファシスフィルタ２３２ａにより発生された出力信号は動的位相等化フィルタ１０１０および１０１２入力端子にそれぞれ加えられ、また対数発し器５５８により発生されたライン５５８ａ上の信号はフィルタ１０１０、１０１２の制御端子に加えられる。フィルタ１０１０および１０１２により発生された出力信号はローパスフィルタ２２４および広帯域圧縮ユニット２８０にそれぞれ加えられる。
【０１０４】
動的位相等化フィルタ１０１０、１０１２は、スペクトル圧縮ユニット２９０において使用される可変エンファシスフィルタ５６０により導入される位相エラーを補償するために使用される。可変エンファシスフィルタ５６０の位相応答は、可変エンファシスフィルタ１３６（図１に示される）の位相応答とできるだけ合致することが好ましい。しかしながら、可変エンファシスフィルタ１３６の可変の、信号依存の特性により、信号レベルとともに変化する、全てのプリエンファシス／デエンファシス特性に対して可変エンファシスフィルタ５６０のものとその位相応答が合致するように可変エンファシスフィルタ５６０を設計することは極めて困難である。このため、エンコーダ２００の典型的な実施形態においては、可変エンファシスフィルタ５６０および可変エンファシスフィルタ１３６の位相応答は信号レベルの関数として発散している。動的位相等化フィルタ１０１０、１０１２は好ましくは、可変エンファシスフィルタ５６０および可変エンファシスフィルタ１３６の間の発散を補償するために和および差チャンネル処理セクション内に補償的な位相エラーを導入する。
【０１０５】
動的位相等化フィルタ１０１０、１０１２はこのため、静的位相等化フィルタ２２８により行われるのと類似した機能を実行する。しかしながら、符号化された差信号のレベルとは無関係である位相エラーをフィルタ２２８が補償する一方、フィルタ１０１０、１０１２はこの信号レベルに依存した位相エラーを補償する。フィルタ１０１０、１０１２は、比較的平坦な振幅応答および選択された位相応答を有する「全てを通過する」フィルタとして好ましくは実施される。可変エンファシスフィルタ５６０により導入される位相エラーを補償するために和あるいは差チャンネルのいずれかで位相遅延が必要であることから、動的位相等化フィルタは和および差処理セクションの両方に含まれる。好ましい実施形態において、フィルタ１０１０、１０１２は可変エンファシスユニット５３６と同じ態様で実施され、また可変係数伝達関数およびいずれかの特定の間隔の間にフィルタ係数の値を選択するためのＬＵＴを有するフィルタを含んでいる。ライン５５８ａ上で対数発生器５５８により発生された信号は、好ましくは、フィルタ１０１０、１０１２の制御端子に加えられ、またこれらのフィルタにより使用されるフィルタ係数を選択する。
【０１０６】
デジタルエンコーダ２００を特定の実施形態に関して説明したが、本発明の範囲内でこれらの実施形態の変形が包含されることは当業者には自明である。例えば、可変エンファシスユニット５３６（図６に示された）を可変エンファシスフィルタ５６０およびＬＵＴ５６２を使用して実施することについて説明した。しかしながら、フィルタ５６０に対する全ての可能な係数を予め計算しこれらをＬＵＴ５６２内に記憶させる代わりに、他の実施形態においてはＬＵＴ５６２を省きその代わりにリアルタイムでフィルタ係数を計算するための構成要素を可変エンファシスユニット５３６内に含ませることもできる。このような考察はメモリ資源（フィルタ係数を記憶するためのＬＵＴにより使用されるもののような）と計算資源（フィルタ係数をリアルタイムで計算するための構成要素により使用されるもののような）との間の交換を表し、またエンコーダ２００の特定の実施における異なる解決手法を提供するものである。同様な考察は、メモリ資源（例えば、値を全て記憶するためのＬＵＴ）あるいは処理資源（例えば、テイラー吸数多項式近似を計算するためのもの）のいずれかを使用する、平方根装置４５６および５５６、逆数発生器４５８、および対数発生器５５８（図５および図６に示されている）に適用される。さらに別の実施形態において、エンコーダ２００内部のいずれかあるいは全ての構成要素は、個々のハードウェア構成要素を使用して、あるいは汎用あるいは特定用途のコンピュータ上で実行されるソフトウェアとして実施される。
【０１０７】
本発明の内に包含されるエンコーダ２００の他の変形の例は、スケーリングモジュール２９２、２９４（図８Ｂに示される）に関するものである。これらのモジュールはエンコーダ２００の固定小数点の実施形態に特に関連している。浮動少数点実施形態においては、オーバフローを防止するために各サンプルをゼロおよび符号ビットでパッドする必要はなく、またこれらのモジュールはよって浮動少数点の実施形態では省かれる。さらに別の例として、静的位相等化フィルタ２２８（図１０に示される）はフィルタ２３２ａにより導入された位相エラーを補償する点について説明したが、フィルタ２２８は差チャンネル処理セクション２３０ａにおける他の構成要素により導入される他の位相エラーを補償するために使用することもできる。さらに、フィルタ２２８および１０１０は単一のフィルタとして実施できる。
【０１０８】
本発明の範囲を逸脱することなしに特定の変更が上記の装置において可能であるので、上記で説明しまた添付図面に図示された全ての事項は例示的なものであり、限定的なものではない。
【技術分野】
【０００１】
本発明は、概略的には、テレビ放送のために使用されるステレオの音声エンコーダに関する。より詳しくは、本発明は、米国および他の国々においてステレオテレビ信号の放送に使用される音声信号を発生するためのデジタルエンコーダに関するものである。
［発明の背景］
１９８０年代において、米国連邦通信委員会（ＦＣＣ）は、テレビのプログラムが複チャンネルの音声、例えば、ステレオつまり立体音響の音声で放送され受信され得るテレビ信号の音声部分をカバーする新しい規則を採用した。これらの規則において、ＦＣＣはElectronic Industries AssociationおよびNational Association of Broadcastersにより推奨された、Broadcast Television Systems Committee（ＢＴＳＣ）システムと称される別の音声チャンネルを放送する方法に対して認定および特別な保護を与えた。この公知の規格はしばしばMultichannel Television Sound（ＭＴＳ）と称され、またMULTICHANNEL TELEVISION SOUND TRANSMISSION AND AUDIO PROCESSING REQUIREMENTS FOR THE BTSC SYSTEM（OET Bulletin No.60，Revision A，1986年2月）と題されたＦＣＣの文書、並びにMULTICHANNEL TELEVISION SOUND BTSC SYSTEM RECOMMENDED PRACTICES（EIA Television System Bulletin No.5，1985年7月）に説明されている。ＢＴＳＣにしたがって発生されたテレビ信号は「ＢＴＳＣ信号」と以下に称する。
【０００２】
元来、モノラルのテレビ信号は音声の単一チャンネルだけを伝送する。モノラルのテレビ信号の構造および既存のテレビセットとの互換性を維持するために、ステレオ情報はＢＴＳＣ信号のより高い周波数領域内に位置させる必要があり、ステレオチャンネルはモノラルの音声チャンネルよりもずっとノイズが多くなる。この結果、モノラルの信号に対するよりもステレオ信号に対してノイズフロアが固有的により高くなる。ＢＴＳＣ規格ではこの問題を、ステレオ音声信号に対して別の信号処理を提供する符号化システムを規定することにより克服している。テレビ局によるＢＴＳＣ信号の放送前において、テレビプログラムの音声部分はＢＴＳＣ規格により定められた方法で符号化され、次いでＢＴＳＣ信号の受信の際に受信機（例えば、テレビセット）は相補的な方法で音声部分を復号する。この相補的な符号化および復号化により全体のステレオ音声信号の信号対ノイズの比は満足なレベルに維持されることが確保される。
【０００３】
図１は従来技術のＢＴＳＣ符号化システム、あるいはより単純には、ＢＴＳＣ規格により規定される、ＢＴＳＣエンコーダ１００のブロックダイヤグラムである。エンコーダ１００は左および右チャンネルの音声入力信号（図１において「Ｌ」または「Ｒ」としてそれぞれ示されている）を受信し、これから条件付けされた和信号を発生する。ここで理解しておかねばならないが、従来技術のシステムおよび本発明のシステムはテレビ信号として逐次送信されたステレオ信号の左および右の音声信号を符号化するために有用であるとして説明されているが、ＢＴＳＣシステムはまた、最終受信機により分離され選択された別々の音声信号、例えば異なる言語内の音声情報を符号化する手段を提供するものである。さらに、ＢＴＳＣ符号化システムのノイズ低減構成要素は、音声記録の改善のような、テレビ放送以外の他の目的のために使用することができる。
【０００４】
システム１００は入力セクション１１０、和チャンネル処理セクション１２０、および差チャンネル処理セクション１３０を含んでいる。入力セクション１１０は左および右の音声入力信号を受信し、またこれから和信号（図１において「Ｌ＋Ｒ」として示されている）および差信号（図１において「Ｌ−Ｒ」として示されている）を発生する。ステレオ信号に対しては、和信号Ｌ＋Ｒはそれ自体によりモノラル音声再生を提供するために使用されることが知られており、また音声を再生するために既存のモノラル音声テレビにより符号化されるのはこの信号である。ステレオのセットでは、元の２つのステレオ信号（Ｌ）および（Ｒ）を回復するために和信号および差信号は互いに加算および減算される。入力セクション１１０は２つの信号加算器１１２、１１４を含んでいる。加算器１１２は和信号を発生するために左および右チャネル音声入力信号を加算し、また加算器１１４は差信号を発生するために左チャンネル音声入力信号から右チャンネル音声入力信号を減算する。上記したように、和信号Ｌ＋Ｒは、従来のモノラル信号で達成されるのと同じ信号対ノイズ比で、送信媒体を通って送信される。しかしながら、差信号Ｌ−Ｒは非常にノズルの多いチャンネルを通って、特に、関連するスペクトルのより高い周波数部分において送信され、ノイズの多い媒体および媒体のダイナミックレンジの低減のために、符号化された差信号は信号対ノイズ比は劣っている。ダイナミックレンジはノイズフロアのレベルと信号の飽和が起こる最大レベルとの間の信号のレンジとして規定される。したがって、差信号は和信号の場合よりも別の処理を受け、ダイナミックレンジはほぼ保存される。
【０００５】
より詳しくは、和チャンネル処理セクション１２０は和信号を受信し、またこれから条件付けされた和信号を発生する。セクション１２０は７５μｓのプリエンファシス（preemphasis）フィルタ１２２および帯域リミッタ１２４を含んでいる。和信号はこの信号出力信号を形成するフィルタ１２２の入力に加えられ、この信号は帯域フィルタの入力に加えられる。後者により発生された出力信号は次いで条件付き和信号となる。
【０００６】
差チャンネル処理セクション１３０は、差信号を受信し、またこれから符号化された差信号を生成する。セクション１３０は固定プリエンファシス回路１３２（２つのフィルタ１３２ａと１３２ｂのカスケード接続として実施されたものが示されてる。）、好ましくは電圧制御型の増幅器の形態である可変利得増幅器１３４、可変プリエンファシス／デエンファシスフィルタ（本明細書においては「可変エンファシスフィルタ」と称する。）１３６、過変調プロテクタおよび帯域リミッタ１３８、固定利得増幅器１４０、帯域通過フィルタ１４２、ＲＭＳレベル検出器１４４、固定利得増幅器１４６、帯域フィルタ１４８、ＲＭＳレベル検出器１５０、および逆数発生器１５２を含んでいる。
【０００７】
差信号は固定プリエンファシスフィルタ１３２に入力され、フィルタ１３２はこれから、増幅器１３４の入力端末にライン１３２ｄを経て加えられる出力信号を生成する。逆数発生器１５２により生成される出力信号はライン１５２ａを経て増幅器１３４の利得制御端子に加えられる。増幅器１３４は、ライン１５２ａ上の信号の値に比例した利得を利用してライン１３２ｄ上の信号を増幅ことにより出力信号を生成する。増幅器１３４により生成された出力信号は、ライン１３４ａを介して可変エンファシスフィルタ１３６に加えられ、またＲＭＳ検出器１４４により発生された出力信号はライン１４４ａを介してフィルタ１３６の制御端子に加えられる。可変エンファシスフィルタ１３６は、ライン１４４ａ上の信号の制御下でライン１３４ａ上の信号の高周波部分をプリエンファシス（preemphasize）あるいはデエンファシス（deemphasize）することで出力信号を発生する。フィルタ１３６により発生された出力信号は、これから符号化された差信号を発生する、過変調プロテクタおよび帯域リミッタ１３８の入力に加えられる。
【０００８】
符号化された差信号はフィードバック経路１３８ａを経て、符号化された差信号を利得ＡおよびＢでそれぞれ増幅する、固定利得増幅器１４０、１４６の入力に加えられる。増幅器１４０により発生された増幅された信号は、これからＲＭＳレベル検出器１４４の入力に加えられる出力信号を発生する、帯域通過フィルタ１４２の入力に加えられる。ＲＭＳレベル検出器１４４はフィルタ１４２から受信した入力信号レベルのＲＭＳ値の関数として出力信号を発生する。増幅器１４６により発生された増幅された信号は、これからＲＭＳレベル検出器１５０の入力に加えられる出力信号を発生する、帯域通過フィルタ１４８の入力に加えられる。ＲＭＳレベル検出器１５０はフィルタ１４８から受信した入力信号レベルのＲＭＳ値の関数としての出力信号を発生する。検出器１５０の出力信号はライン１５０ａを介して、ライン１５０ａ上の信号の値の逆数を表すライン１５２ａ上の信号を発生する、逆数発生器１５２に加えられる。上記のように、ＲＭＳレベル検出器１４４および逆数発生器１５２により発生された出力信号はフィルタ１３６および増幅器１３４に、それぞれ加えられる。
【０００９】
図１に示したように、差チャンネル処理セクション１３０は和チャンネル処理セクション１２０よりも著しくより複雑である。差チャンネル処理セクション１３０により提供される別の処理は、ＢＴＳＣ信号を受信するデコーダ（図示せず）により提供される相補的な処理と組み合わせて、差チャンネルの信号対ノイズ比を差チャンネルの送信および受信に関連したより高いノイズフロアの存在においてさえ満足なレベルに維持している。差チャンネル処理セクション１３０は基本的には、符号化された信号をＢＴＳＣ信号に関連した限定されたダイナミックレンジの伝送路を通って送信することができるように、また符号化された信号を受信するデコーダが相補的な態様で圧縮された差信号を拡張することにより元の差信号において全てのダイナミックレンジを回復することができるように、差信号のダイナミックレンジを動的に圧縮、縮小することにより符号化された差信号を発生している。差チャンネル処理セクション１３０は、比較的狭い、周波数依存のダイナミックレンジを有する伝送路を通って比較的大きなダイナミックレンジを有する信号を送信するために有利であることが知られている、米国特許第４，５３９，５２６号に説明されている適合型信号重み付けシステムの特別な形態である。
【００１０】
要するに、差チャンネル処理セクションは、広帯域圧縮ユニット１８０およびスペクトル圧縮ユニット１９０を含むものとして考えられる。広帯域圧縮ユニット１８０は好ましくは電圧制御型増幅器の形式である可変利得増幅器１３４、および増幅器１３４への制御信号を発生するためのフィードバック経路の構成要素を含んでおり、この構成要素は増幅器１４６、帯域通過フィルタ１４８、ＲＭＳレベル検出器１５０、および逆数発生器１５２から成る。帯域通過フィルタ１４８は比較的広い通過帯域を有し、より低い音声周波数に重み付けされており、よって動作においてはフィルタ１４８によって発生されＲＭＳレベル検出器１５０に加えられる出力信号は符号化された差信号を実質的に表している。このため、ＲＭＳレベル検出器１５０は、ライン１５０ａ上に、符号化された差信号のエネルギーレベルの重み付けされた平均を表す出力信号を発生し、また逆数発生器１５２はこの重み付けされた平均の逆数を表す信号をライン１５２ａ上に発生する。ライン１５２ａ上の信号は増幅器１３４の利得を制御し、またこの利得は符号化された差信号のエネルギーレベルの重み付けされた平均（つまり、より低い音声周波数に重み付けされた）に逆比例することから、広帯域圧縮ユニット１８０は、比較的低い振幅を有する信号を増幅し、また比較的大きな振幅を有する信号を減衰することにより、ライン１３２ａ上の信号のダイナミックレンジを「圧縮」、ないし縮小する。
【００１１】
スペクトル圧縮ユニット１９０は可変エンファシスフィルタ１３６およびフィルタ１３６への制御信号を発生するフィードバック経路の構成要素を含み、この構成要素は、増幅器１４０、帯域通過フィルタ１４２およびＲＭＳレベル検出器１４４から成る。フィルタ１４８とは異なり、帯域通過フィルタ１４２は、より高い音声周波数に重み付けされた比較的狭い通過帯域を有している。公知のように、ＢＴＳＣ送信システムの差部分に関連した送信媒体は周波数依存のダイナミックレンジを有し、またフィルタ１４２の通過帯域は最も狭いダイナミックレンジを有する当該送信経路のスペクトル部分（つまり、より高い周波数部分）に対応するように選択される。動作においては、フィルタ１４２により発生されＲＭＳレベル検出器１４４に加えられる出力信号は、符号化された差信号の高周波部分を主に含んでいる。それ故、ＲＭＳレベル検出器１４４は、符号化された差信号の高周波部分内のエネルギーレベルを表す出力信号をライン１４４ａ上に発生する。この信号は次いで、可変エンファシスフィルタ１３６により行われるプリエンファシス／デエンファシスを制御し、そのため事実上、スペクトル圧縮ユニット１９０はライン１３４ａ上の信号の高周波部分を、フィルタ１４２により決定される符号化された差信号の高周波部分におけるエネルギーレベルにより決定される量だけ動的に圧縮する。スペクトル圧縮ユニット１９０の使用によって差信号のより高い周波数部分に対する別の信号圧縮を提供するが、これはより低い周波数における圧縮に比べて、高周波でより全体的な圧縮を効率的に行わせるために、可変利得増幅器１３４により提供される広帯域圧縮と組み合わせられる。差信号はスペクトルのより高い周波数においてよりノイズがある傾向にあるためにこのような手法が行われる。符号化された差信号がデコーダ（図示せず）内の広帯域伸長器およびスペクトル伸長器で、エンコーダの広帯域圧縮ユニット１８０およびスペクトル圧縮ユニット１９０の相補的な方法でそれぞれ復号されるときに、差チャンネル処理セクション１３０に提供されたＬ−Ｒ信号の信号対ノイズ比は実質的に保持される。
【００１２】
ＢＴＳＣ規格は、７５μｓプリエンファシスフィルタ１２２、固定プリエンファシスフィルタ１３２、可変エンファシスフィルタ１３６、および帯域通過フィルタ１４２、１４８を、理想的なアナログフィルタで、所望の動作を厳格に規定している。特に、ＢＴＳＣ規格はこれらの構成要素のそれぞれに対する伝達関数を提供し、また伝達関数は理想的なアナログフィルタの数学的表示で述べられている。ＢＴＳＣ規格はまた、増幅器１４０および１４６の、利得設定、利得ＡおよびＢをそれぞれ規定しており、また増幅器１３４、ＲＭＳレベル検出器１４４、１５０および逆数発生器１５２の動作を規定している。ＢＴＳＣ規格はまた、過変調プロテクタおよび帯域リミッタ１３８および帯域リミッタ１２４の動作に対するガイドラインを示唆している。特に、帯域リミッタ１２４、および、過変調プロテクタおよび帯域リミッタ１３８の帯域リミッタ部分が、カットオフ周波数１５ｋＨｚ、ローパスフィルタとして説明されており、また過変調プロテクタおよび帯域リミッタ１３８の過変調プロテクタ部分が、符号化された差信号の振幅を、全テレビ信号内の音声サブキャリアを変調するための最大許容な偏差レベルである１００％の全変調に制限するスレッショルド（しきい値）として説明されている。
【００１３】
エンコーダ１００は理想化されたフィルタの数学的表示により規定されているので、これは理想化されたあるいは理論的なエンコーダとして考えられ、当業者は、理論的なエンコーダ１００の性能と正確に合致するＢＴＳＣエンコーダを現実のものに構築することは事実上不可能であると評価するだろう。よって、全てのＢＴＳＣエンコーダの性能は理論的に理想的なものからやや逸脱することが予想でき、ＢＴＳＣ規格は、偏差の許容量についての最大限度を規定している。例えば、ＢＴＳＣ規格では、ＢＴＳＣエンコーダは、分離が左あるいは右のチャンネルの入力の１つだけに加えられる信号が左あるいは右のチャンネルの出力の他のものに誤ってどの程度現れているのかの尺度となる場合において、１００Ｈｚから８、０００Ｈｚで少なくとも３０ｄＢの分離を提供しなければならない。
【００１４】
ＢＴＳＣ規格はまた、ＢＴＳＣ信号の音声部分を発生するために使用される、複合ステレオベースバンド信号（以下「複合信号」と称する。）を規定している。複合信号は条件付けされた和信号、符号化された差信号、および「パイロットトーン」あるいは単に「トーン」と称され、ｆＨ が１５．７３４であり周波数ｆＨ の正弦波である、トーン信号を使用して発生される。受信されたテレビ信号内のパイロットの存在は、テレビ信号がモノラルあるいは非ＢＴＳＣ信号でなくてＢＴＳＣ信号であることを受信機に示している。複合信号は、振幅変調された、両側波帯の、抑圧されたキャリア信号を発生するために、符号化された差信号を、ｔが時間であるコサイン関数ｃｏｓ（４πｆＨｔ）にしたがってパイロット周波数の２倍で発振する波形で乗算し、次いでこの信号に条件付けされた和信号およびパイロットトーンを加えることにより発生される。
【００１５】
図２は、複合信号のスペクトルのグラフである。図２において、条件付けされた和信号（あるいは「和チャンネル信号」）の内容を含む問題のスペクトル帯域は「Ｌ＋Ｒ」として示されており、周波数シフトされ符号化された差信号（あるいは「差チャンネル信号」）の内容を含む２つのスペクトル側波帯はそれぞれ「Ｌ−Ｒ」として示されており、またパイロットトーンは周波数ｆＨ で矢印により示されている。図２に示したように、複合信号において、符号化された差信号は全変調の１００％で使用され、条件付けされた和信号は全変調の５０％で使用され、またパイロットトーンは全変調の１０％で使用されている。
【００１６】
ステレオテレビは一般的に成功しており、また既存のエンコーダは見事に性能を発揮しているが、現在使用されている事実上どのＢＴＳＣエンコーダもアナログ回路技術を使用して作られている。これらのアナログＢＴＳＣエンコーダ、および特にアナログの差チャンネル処理セクションは、それらの複雑さのために、構成することが比較的困難であり高価になってしまう。アナログ構成要素の可変性により、満足のいくアナログ式の差チャンネル処理セクションを作るためには、複雑な構成要素選択および広範な校正が必要である。さらに、アナログ構成要素が、時間とともに、その校正された動作ポイントから離れてドリフトする傾向にあることが、所定の許容範囲内で一貫性のある再現性のあるアナログ式の差チャンネル処理セクションを作ることを困難にしている。デジタル差チャンネル処理セクションは、これを構成できた場合には、構成要素の選択、校正、および性能ドリフトなどの問題がなく、また潜在的に高い性能を提供できる。
【００１７】
さらに、既存のＢＴＳＣエンコーダのアナログ特性が、新しく開発された、人気が増大している、デジタル装置への使用を不便なものにしている。例えば、テレビプログラムは現在は、従来のアナログ式の記憶媒体でなしにハードディスクあるいはデジタルテープようなデジタル記憶媒体を使用して記憶することができ、また将来はデジタル記憶媒体の使用が増大することが見込まれる。デジタルに記憶されたプログラムからＢＴＳＣ信号を発生することは、現在では、デジタル音声信号をアナログ信号に変換し、次いでアナログ信号をアナログＢＴＳＣエンコーダに加える必要がある。デジタルＢＴＳＣエンコーダは、構成できた場合には、デジタル音声信号を直接受け入れることができ、またよって、他のデジタル装置をより容易に組み込むことができる。
【００１８】
デジタルＢＴＳＣエンコーダは潜在的にいくつかの特長を提供するものの、ＢＴＳＣ規格により規定される理想的なエンコーダ１００と機能的に等価なエンコーダをデジタル技術を使用して構成するための単純な方法はない。１つの問題はＢＴＳＣ規格が、アナログ伝達関数の観点から理想的なエンコーダ１００の重要な構成要素の全てを規定していることである。公知のように、デジタルフィルタの大きさあるいは位相応答のいずれかがアナログフィルタのものと合致するデジタルフィルタを設計することは一般的には可能であるが、非常に速いサンプリング速度でサンプルされたデータを処理するために処理容量を非常に大きくすることなく、あるいはデジタルフィルタの複雑さを著しく増大させることなしに、振幅および位相応答の両方を合致させることは極めて困難である。サンプリング周波数あるいはフィルタ次数のいずれかを増大することなしには、２つのフィルタの位相応答の間の不一致の増大を犠牲として、デジタルフィルタの振幅応答は通常はアナログフィルタのものをより近く合致させることができるだけ、あるいはその逆である。しかしながら、振幅あるいは位相における小さなエラーがＢＴＳＣエンコーダにより提供される分離の量を減少させるので、図１に１００で示したタイプの理想的なエンコーダの振幅および位相応答の両方をほぼ合致させることがデジタルＢＴＳＣエンコーダにおいては必須である。
【００１９】
デジタルＢＴＳＣエンコーダに対して満足のいく性能を提供するためには、理想的なエンコーダ１００のアナログフィルタの特性を保持することが重要である。デジタルフィルタをアナログフィルタの性能に合致するように設計するために種々の技術が存在する。しかしながら、一般的には、どの技術も、アナログフィルタの対応する応答性に正確に合致した振幅および位相応答を有する（アナログフィルタと同じ次数の）デジタルフィルタを作ることはできない。理想的なエンコーダ１００は、周波数領域、ないしｓ−面において特定されたアナログ伝達関数の観点で規定されており、またデジタルＢＴＳＣエンコーダを設計するために、これらの伝達関数はｚ−面に変換されなければならない。このような変換は、時間領域特性を保持するために、ｓ−面からｚ−面に「多数対１」（many−to−one）として写像するものとして実施される。しかしながら、このような変換において、周波数領域応答がエイリアシング（aliasing）を受けて著しく変わってしまう。あるいは、変換は、全体のｓ−面をｚ−面のユニット円（unit circle）内に圧縮するｓ−面からｚ−面への「１対１」として行われる。しかしながら、このような圧縮はアナログ周波数とデジタル周波数との間の良く知られた「周波数ワープ」（frequency warping）を受けてしまう。このような周波数ワープを補償するためにプリワープ（prewarping）を採用することができるが、所望の周波数応答からの偏差をプリワープによって完全に除去することはできない。良好に動作しまた過度に複雑ないし高価でないデジタルＢＴＳＣを作るためにはこれらの問題を克服する必要がある。
【００２０】
したがって、これらの問題を克服してデジタルＢＴＳＣエンコーダを開発するための必要性がある。
［発明の目的］
本発明は従来技術の上記した問題を実質的に軽減ないし克服することを目的とする。
【００２１】
本発明の他の目的は、適応型デジタル重み付けシステムを提供することにある。
【００２２】
本発明のさらに他の目的は、情報信号が、所定の帯域幅の少なくとも１つの他のスペクトル領域よりも第１のスペクトル領域内においてダイナミック的つまり動的に限定された、周波数依存のチャンネルを通って記録あるいは送信することができるように、所定の帯域幅の電気情報信号を符号化するための適応型デジタル重み付けシステムを提供することにある。
【００２３】
本発明の他の目的は、デジタルＢＴＳＣエンコーダを提供することにある。
【００２４】
本発明のさらに他の目的は、実質的にゼロの入力信号レベルで生じる問題である、チッキング（ticking）を防止する、デジタルＢＴＳＣエンコーダを提供することにある。
【００２５】
本発明の他の目的は、符号化された信号の信号情報とパイロットトーン信号との緩衝を防止するために、１５，７３４Ｈｚのパイロットトーン信号の倍数であるサンプリング周波数を使用する、デジタルＢＴＳＣエンコーダを提供することにある。
【００２６】
本発明のさらに別の目的は、１５，７３４Ｈｚのパイロットトーンにおいて信号エネルギーが実質的にない、条件付けされた和信号および符号化された差信号を発生するためのデジタルＢＴＳＣエンコーダを提供することにある。
【００２７】
本発明のさらに別の目的は、条件付けされた和信号を発生するための和チャンネル処理セクション、および符号化された差信号を発生するための差チャンネル処理セクションを含むデジタルＢＴＳＣエンコーダを提供することにあり、和チャンネル処理セクションは差チャンネル処理セクションにより符号化された差信号に導入された位相エラーを補償するために条件付けされた和信号に補償的な位相エラーを導入するための装置を含んでいる。
【００２８】
また、本発明の他の目的は、デジタル可変エンファシスユニットを含むデジタルＢＴＳＣエンコーダを提供することにあり、このユニットは可変係数伝達関数を特徴とするデジタル可変エンファシスフィルタを含んでおり、またこのユニットは符号化された差信号の信号エネルギーの関数として可変係数伝達関数の係数を選択するための装置をさらに含んでいる。
【００２９】
本発明のさらに別の目的は、条件付けされた和信号および符号化された差信号から複合変調された信号を発生するための複合変調器を含むデジタルＢＴＳＣエンコーダを提供することにある。
【００３０】
本発明のさらに別の目的は、単一の集積回路上で実施できるデジタルＢＴＳＣエンコーダを提供することにある。
［発明の要約］
上記および他の目的は、入力セクション、和チャンネル処理セクション、および差チャンネル処理セクションを含み、これら全てがデジタル技術を使用して実施された、改良されたＢＴＳＣエンコーダにより提供される。１つの特徴において、入力セクションはＢＴＳＣエンコーダが「チッキング」を示すのを防止するためのハイパスフィルタを含んでいる。他の特徴において、ＢＴＳＣエンコーダはパイロット周波数の整数倍に等しいサンプリング周波数を使用している。
【００３１】
さらに別の特徴において、和チャンネル処理セクションは条件付けされた和信号を発生し、また差チャンネル処理セクションは符号化された差信号を発生し、また和チャンネル処理セクションは差チャンネル処理セクションにより符号化された差信号に導入された位相エラーを補償するために条件付けされた和信号に位相エラーを導入するための構成要素を含んでいる。
【００３２】
さらに別の特徴によれば、本発明は、予め決定された帯域幅の電気的な情報信号を符号化するための適応型デジタル重み付けシステムを提供し、情報信号が、予め決定された帯域幅の少なくとも１つの他のスペクトル領域内のものよりもより狭い、動的に制限された部分を有する第１のスペクトル内の動的に制限された、周波数依存のチャンネル上に記録されこれを通って送信することができるようにするものである。
【００３３】
本発明のさらに別の目的および特長は、本発明の最良の形態の単なる例示である、いくつかの実施形態が示され説明されている以下の詳細な説明から当業者には自明である。当然であるが、本発明は他の異なる実施形態とすることができ、またそのいくつかの詳細は本発明から逸脱することなしに種々の点で変更することができる。したがって、図面および説明は本質的に例示であり、これらに限定されるものではなく、本発明の範囲は請求の範囲に示されている。
【図面の簡単な説明】
【００３４】
本発明の本質および目的をより完全に理解するために、添付図面を考慮して以下の詳細な説明を参照する。図面において、同様あるいは類似した部品を示すために同様な参照番号を使用している。
【図１】従来技術の理想的なＢＴＳＣエンコーダのブロック図
【図２】ＢＴＳＣ規格にしたがって発生された複合信号のスペクトルのグラフ
【図３】本発明にしたがって構成されたデジタルＢＴＳＣエンコーダの１つの実施形態のブロック図
【図４】図３に示されたデジタルＢＴＳＣエンコーダにおいて使用されるローパスフィルタのブロック図
【図５】図３に示されたデジタルＢＴＳＣエンコーダにおいて使用される広帯域圧縮ユニットの詳細なブロック図
【図６】図３に示されたデジタルＢＴＳＣエンコーダにおいて使用されるスペクトル圧縮ユニットのブロック図
【図７】図６に示されたスペクトル圧縮ユニットにおいて使用される可変エンファシスフィルタのフィルタ係数を計算するために使用されるフローチャート
【図８Ａ】本発明にしたがって構成されたデジタルＢＴＳＣエンコーダの分解能を保存し、また固定小数点の実施形態における飽和の機会を減少させるために使用される信号スケーリングを例示したブロック図
【図８Ｂ】本発明にしたがって構成されたデジタルＢＴＳＣエンコーダの分解能を保存し、また固定小数点の実施形態における飽和の機会を減少させるために使用される信号スケーリングを例示したブロック図
【図８Ｃ】本発明にしたがって構成されたデジタルＢＴＳＣエンコーダの分解能を保存し、また固定小数点の実施形態における飽和の機会を減少させるために使用される信号スケーリングを例示したブロック図
【図８Ｄ】本発明にしたがって構成されたデジタルＢＴＳＣエンコーダの分解能を保存し、また固定小数点の実施形態における飽和の機会を減少させるために使用される信号スケーリングを例示したブロック図
【図９】図８Ｂ及び図８Ｃに示された複合変調器の詳細なブロックダイヤグラム
【図１０】本発明にしたがって構成されたデジタルＢＴＳＣエンコーダにおいて使用される和チャンネル処理セクションおよび差チャンネル処理セクションの１つの好ましい実施形態のブロック図である。
【００３５】
［発明の詳細な説明］
図３は、本発明にしたがって構成されたデジタルＢＴＳＣ１つの実施形態のブロック図である。デジタルエンコーダ２００は、理想的なエンコーダ１００（図１において示した）の性能と機能的に等価である性能を提供するために構成されている。理想的なエンコーダ１００の場合と同様に、デジタルエンコーダ２００は左および右チャンネルの音声入力信号を受信し、またこれから条件付けされた和信号および符号化された差信号を発生するが、デジタルエンコーダ２００においては、これらの入力および出力信号は連続的なアナログ信号ではなくてデジタル的にサンプリングされた信号である。
【００３６】
左および右のチャンネルの音声入力信号のためのサンプリング周波数ｆｓの選択はデジタルエンコーダ２００の設計に大きな影響を与える。好ましい実施形態において、サンプリング周波数ｆｓはパイロット周波数ｆＨ の整数倍であり、つまりｆｓ＝ＮｆＨであり、Ｎは整数であり、最も好ましい実施形態においてはＮは３以上となるように選択される。エンコーダ２００においては、条件付けされた和信号および符号化された差信号がパイロット周波数ｆＨにおいて、複合信号に含まれるパイロットトーンと干渉する十分なエネルギーを含まないことを確保することが重要である。それ故、以下に詳細に説明するように、デジタルエンコーダ２００内の少なくともいくつかのフィルタがパイロット周波数ｆＨにおいて非常に大きな減衰度を与えることが望ましい、またこのサンプリング周波数ｆｓの選択がこのようなフィルタの設計を単純化する。
【００３７】
デジタルエンコーダ２００は入力セクション２１０、和チャンネル処理セクション２２０および差チャンネル処理セクション２３０を含んでいる。デジタル技術を使用して差チャンネル処理セクション２３０を単純化するのではなく、これら３つのセクション２１０、２２０、２３０の全てがデジタル技術を使用しているのである。デジタルエンコーダ２００内の個々の多くの構成要素はそれぞれ理想的なエンコーダ１００の個々の構成要素に対応する。一般的には、デジタルエンコーダ２００の構成要素は、それらの振幅応答がエンコーダ１００内の対応する構成要素の個々の振幅応答にほぼ合致するように選択される。これにより、対応する構成要素の位相応答に比較的大きな差がしばしば生じる結果となる。本発明の特徴によれば、これらの位相差、あるいは位相エラーを無効化つまりゼロにするための手段がデジタルエンコーダ２００内に設けられている。当業者には自明のように、差チャンネル処理セクション２３０内の比較的小さな位相エラーは和チャンネル処理セクション２２０内に小さな位相エラーを導入することにより補償され、またデジタル技術を使用して和チャンネル処理セクションを実施すれば、このような所望の補償位相エラーの導入が簡単化できる。
【００３８】
エンコーダ２００の入力部は２つのハイパスフィルタ２１２、２１４、および２つの信号加算器２１６、２１８を含んでいる。左チャンネルのデジタル音声入力信号Ｌはハイパスフィルタ２１２の入力に加えられ、ハイパスフィルタはこれから加算器２１６、２１８の正の入力端子に加えられる出力信号を発生する。右チャンネルの音声入力信号Ｒはハイパスフィルタ２１４の入力に加えられ、ハイパスフィルタはこれから加算器２１６の正の入力端子および加算器２１８の負の入力端子に加えられる出力信号を発生する。加算器２１６はフィルタ２１２および２１４により発生された出力信号を加算することにより和信号（図３において「Ｌ＋Ｒ」で示されている）を発生する。加算器２１８はフィルタ２１２により発生された出力信号からフィルタ２１４により発生された出力信号を減算することにより差信号（図３において「Ｌ−Ｒ」で示されている）を発生する。入力セクション２１０は、よって、入力セクション１１０（図１に示した）と同様であるが、セクション２１０は、２つのハイパスフィルタ２１２、２１４をさらに含み、またデジタル和信号および差信号を発生する。
【００３９】
ハイパスフィルタ２１２、２１４は好ましくは実質的に同じ応答性を有し、また好ましくは左および右チャンネルの音声入力信号からＤ．Ｃ．成分を取り除く。以下に詳細に説明するように、このＤ．Ｃ．除去によりエンコーダ２００が「チッキング」と称される挙動を示すことが防止される。問題の左および右チャンネル音声入力信号の音声情報内容が５０Ｈｚおよび１５，０００Ｈｚの間の周波数帯内にあると考えられるので、Ｄ．Ｃ．成分の除去は音声信号の情報の内容の送信を干渉しない。フィルタ２１２、２１４は、このため、好ましくは５０Ｈｚより下のカットオフ周波数を有し、また音声入力信号内に含まれる音声情報を取り除くことがないように、更に好ましくは１０Ｈｚより下のカットオフ周波数を有している。フィルタ２１２、２１４はまた、好ましくはそれらの通過帯域において平坦な振幅応答を有している。１つの好ましい実施形態において、フィルタ２１２、２１４は、それぞれ以下に示す式（１）により規定される伝達関数Ｈ（ｚ）を有する１次の無限インパルス応答フィルタ（ＩＩＲ）として実施される。
【００４０】
【数１】
【００４１】
図３を参照して、和チャンネル処理セクション２２０は和信号を受信し、またこれから条件付けされた和信号を発生する。とくに、和信号は７５μｓのプリエンファシスフィルタ２２２に加えられる。フィルタ２２２は、静的位相等化フィルタ２２８に加えられる出力信号を発生する。フィルタ２２８はセクション２２０のローパスフィルタ２２４に加えられる出力信号を発生し、またセクション２２０は条件付けされた和信号を発生する。
【００４２】
７５μｓのプリエンファシスフィルタ２２２は、理想的なエンコーダ１００のフィルタ１２２（図１に示された）に部分的に類似した信号処理を行う。フィルタ２２２の振幅応答は好ましくはフィルタ１２２にほぼ合致するように選択される。以下に説明するように、フィルタ２２２と１２２の位相応答の間の差を補償するための手段が差チャンネル処理セクション２３０内に設けられる。１つの好ましい実施形態において、フィルタ２２２は、以下の式（２）に示される等式により記述される伝達関数Ｈ（ｚ）を有する１次のＩＩＲフィルタとして実施される。
【００４３】
【数２】
【００４４】
静的位相等化フィルタ２２８は、理想的なエンコーダ１００（図１に示される）内の構成要素と直接的に類似した処理を行う。以下により詳細に説明するように、静的位相等化フィルタ２２８は差処理セクション２３０により導入された位相エラーを補償する位相エラーを導入するために使用される。要するに、静的位相等化フィルタ２２８は好ましくは比較的平坦な振幅応答および選択された位相応答を有する「全てを通過する」フィルタである。１つの好ましい実施形態において、フィルタ２２８は、以下の式（３）に示された等式により記述された伝達関数Ｈ（ｚ）を有する１次のＩＩＲフィルタとして実施される。
【００４５】
【数３】
【００４６】
ローパスフィルタ２２４はエンコーダ１００の帯域リミッタ（図１に示された）に部分的に類似した処理を行う。ローパスフィルタ２２４は好ましくは０から１５ｋＨｚの通過帯域内での平らな振幅応答および１５ｋＨｚより上で比較的鋭いカッソオフを提供する。フィルタ２２４は好ましくはパイロットトーン（つまり、１５，７３４Ｈｚ）の周波数ｆＨ において非常に大きな減衰度を提供する。この非常に大きい減衰度を設けることで、フィルタ２２４は、パイロット周波数ｆＨ において、複合信号で使用されるパイロットトーンと干渉する十分なエネルギーを含まないことを確保できる。上記したように、サンプリング周波数ｆｓ をパイロット周波数ｆＨ の整数倍に等しくすることで、パイロット周波数において非常に大きな減衰度を提供するフィルタの設計を単純化することができ、このため、フィルタ２２４の設計を単純化できる。フィルタ２２４は好ましくはパイロット周波数ｆＨ においてゼロ（ヌル）であり、また好ましくはパイロット周波数ｆＨ からサンプリングレートの１／２までの全ての周波数に対して少なくとも７０ｄＢの減衰を提供する。
【００４７】
図４Ａはローパスフィルタ２２４の１つの好ましい実施形態を例示したブロック図である。図４Ａに示したように、フィルタ２２４は５つのフィルタセクション３１０、３１２、３１４、３１６、３１８をカスケード接続することで実施される。１つの好ましい実施形態において、５つのフィルタセクション３１０、３１２、３１４、３１６、３１８は全て、以下の式（４）に示した等式により現される伝達関数Ｈ（ｚ）を有する２次のＩＩＲフィルタとしてそれぞれ実施される。
【００４８】
【数４】
【００４９】
よって、図４Ａに示した実施形態において、フィルタ２２４は１０次のＩＩＲフィルタである。
【００５０】
図３を参照して、差チャンネル処理セクション２３０は差信号を受信し、これから符号化された差信号を発生する。差信号はローパスフィルタ２３８ａに加えられ、このフィルタはこれから固定プリエンファシスフィルタ２３２ａに加えられる出力信号を発生する。フィルタ２３２ａは、ライン２３９を介して、広帯域圧縮ユニット２８０の入力端子に加えられる出力信号を発生し、符号化された差信号はフィードバックライン２４０を経て広帯域圧縮ユニット２８０の検出器端子に加えられる。ユニット２８０はライン２８１を経てスペクトル圧縮ユニット２９０の入力端子に加えられる出力信号を発生し、また符号化された差信号は同様にフィードバックライン２４０を経てユニット２９０の検出器端子に加えられる。ユニット２９０は固定プリエンファシスフィルタ２３２ｂに加えられる出力信号を発生し、フィルタ２３２ｂはクリッパ２５４に加えられる出力信号を発生する。クリッパ２５４はローパスフィルタ２３８ｂに加えられる出力信号を発生し、フィルタ２３８ｂは符号化された差信号を発生する。
【００５１】
ローパスフィルタ２３８ａ、２３８ｂは、一緒に、理想的なエンコーダ１００の過変調プロテクタおよび帯域リミッタ（図１に示された）３８と部分的に類似した処理を行うローパスフィルタ２３８を形成する。好ましくは、フィルタ２３８は、和チャンネルセクション２２０において使用された、ローパスフィルタ２２４と実質的に同一であるように実施される。したがって、フィルタ２３８により符号化された信号内に導入された何等かの位相エラーは、フィルタ２２４により条件付けされた和信号内に導入された位相エラーを平衡化することにより補償される。フィルタ２３８は、後述するように、好ましくは図示したように２つのセクション２３８ａ、２３８ｂに分割され、またフィルタ２３８ａは好ましくはパイロット周波数ｆＨ においてゼロ（ヌル）を有する。
【００５２】
図４Ｂ及び図４Ｃは個々のフィルタ２３８ａおよび２３８ｂの１つの好ましい実施形態をそれぞれ例示したブロック図である。図４Ｂに示したように、フィルタ２３８ａは、フィルタ２２４（図４Ａに示した）内に使用される３つのフィルタセクションと同じである３つのフィルタセクション３１０、３１４、３１８をカスケード接続することにより実施され、また図４Ｃに示したように、フィルタ２３８ｂは、フィルタ２２４内に使用される２つの残りのセクションと同じである２つのフィルタセクション３１２、３１６をカスケード接続することにより実施される。
【００５３】
固定プリエンファシスフィルタ２３２ａ、２３２ｂ（図３に示された）は、一緒に、理想的なエンコーダ１００のフィルタ１３２（図１に示された）と部分的に類似した処理を行う固定プリエンファシスフィルタ２３２を形成する。フィルタ２３２の振幅応答は好ましくはフィルタ１３２の振幅応答とほぼ合致するように選択される。１つの実施形態において、フィルタ２３２および１３２の位相応答は著しく異なり、また以下に詳細に示したように、残りの位相誤差は和チャンネル処理セクション２２０内のフィルタ２２２および２２８により補償される。フィルタ２３２は好ましくは以下に説明する理由により２つのセクション２３２ａ、２３２ｂに分割される。１つの実施形態において、フィルタ２３２ａ、２３２ｂはそれぞれ好ましくは、式（２）により示された等式により記述される伝達関数Ｈ（ｚ）を有する１次のＩＩＲフィルタとして実施される。よって、この実施形態のフィルタ２３２は２次ＩＩＲフィルタである。
【００５４】
１つの実施形態において、フィルタ２３２ｂと１３２ａの位相応答の間の差は、フィルタ２２２と１２２の位相応答の間の差とほぼ合致する。よって、固定プリエンファシスフィルタ２３２ｂにより符号化された差信号内に導入された位相エラーは７５μｓのプリエンファシスフィルタ２２２により条件付けされた和信号内に導入された位相エラーにより平衡化される。さらに、この実施形態において、静的等化フィルタ２２８の位相応答は、固定プリエンファシスフィルタ２３２ａおよびフィルタ１３２ｂの位相応答の間の差にほぼ合致するように選択され、フィルタ２３２ｂにより符号化された差信号内に導入された何等かの位相エラーは静的位相等化フィルタ２２８により導入された条件付けされた和信号内の位相エラーにより補償される。
【００５５】
クリッパ２５４は、理想的なエンコーダ１００において使用された過変調プロテクタおよび帯域リミッタ１３８（図１に示された）に部分的に類似している。要するに、クリッパ２５４はスレッショルド（しきい値）装置として実施されるが、クリッパ２５４の動作は以下に詳細に説明する。
【００５６】
広帯域圧縮ユニット２８０およびスペクトル圧縮ユニット２９０は部分的、理想的なエンコーダ１００（図１に示された）の、ユニット１８０および１９０のものとそれぞれ類似した動作を行う。要するに、広帯域圧縮ユニット２８０は符号化された差信号内の全体のエネルギーレベルの関数としてライン２３９上の信号を動的に圧縮し、またスペクトル圧縮ユニット２９０は符号化された差信号内の高周波エネルギーの関数としてライン２８１上の信号の高周波部分をさらに圧縮する。
【００５７】
図５はデジタル広帯域圧縮ユニット２８０の好ましい実施形態のブロック図である。ユニット２８０はデジタル信号乗算器４３４、デジタル信号乗算器４４６、広帯域デジタル帯域通過フィルタ４４８、デジタルＲＭＳレベル検出器４５０、およびデジタル逆数発生器４５８を含んでいる。これらの構成要素は特に、理想的な増幅器１００（図に示された）増幅器１３４、増幅器１４６、帯域通過フィルタ１４８、ＲＭＳレベル検出器１５０、および逆数発生器１５２とそれぞれ同様な機能の処理を行う。符号化された差信号はフィードバック経路２４０を経て広帯域デジタル帯域通過フィルタ４４８の入力に加えられ、フィルタ４４８はこれからＲＭＳレベル検出器４５０に加えられる出力信号を発生する。検出器４５０は、フィルタ４４８により発生された出力信号のＲＭＳ値を表す出力信号を発生し、またこの出力信号をライン４５０ａを経て逆数発生器４５８に加える。逆数発生器４５８は次いでライン４５０ａ上の信号の逆数を表す出力信号を発生し、またこの出力信号をライン４５８ａを経て乗算器４４６に加える。デジタル信号乗算器４４６はライン４５８ａ上の信号を利得設定値、利得Ｄで乗算し、これによりＲＭＳ値の逆数のＤ倍を表す出力信号を発生し、これはライン４４６ａを経て乗算器４３４の入力端子に加えられる。固定プリエンファシスフィルタ２３２ａにより発生された出力信号はライン２３９を経て乗算器４３４の他の入力端子に加えられる。乗算器４３４はライン４４６ａ上の信号によりライン２３９上の信号を乗算し、よって、広帯域圧縮ユニット２８０の出力を発生し、これはライン２８１を経てスペクトル圧縮ユニット２９０の入力に加えられる。
【００５８】
広帯域デジタル帯域通過フィルタ４４８は帯域通過フィルタ１４８（図１に示された）の振幅応答とほぼ合致した振幅応答を有するように設計される。１つの好ましい選択は、その振幅応答とフィルタ１４８の振幅応答との間の差の２乗平均が最小となるようにフィルタ４４８を選択することである。１つの実施形態において、フィルタ４４８および１４８の振幅応答は実質的に異なるが、ＲＭＳレベル検出器４５０の出力信号がその入力信号の位相と実質的に不感応（insensitive）であるので、これらの位相差は無視される。１つの好ましい実施形態において、広帯域通過フィルタ４４８は式（４）に示された数式により示される伝達関数Ｈ（ｚ）を有する２次のＩＩＲフィルタとして実施される。
【００５９】
ＲＭＳレベル検出器４５０は、理想的なエンコーダ１００（図１に示された）において使用される検出器１５０の性能に相当するように設計される。検出器４５０は、信号平方装置４５２、信号平均化装置４５４、および平方根装置４５６を含んでいる。平方装置４５２は帯域通過フィルタ４４８により発生された信号を平方し、この平方された信号をライン４５２ａを経て平均化装置４５４に加える。装置４５４はライン４５２ａ上の信号の時間重み付けされた平均を計算し、この平均をライン４５４ａを経て平方根装置４５６に加える。平方根装置４５６はライン４５４ａ上の信号の平方根を計算し、また広帯域デジタル帯域通過フィルタ４４８により発生された出力信号のＲＭＳ値を表すライン４５０ａ上の信号を発生する。
【００６０】
平均化装置４５４は、デジタル信号乗算器４６０、デジタル信号加算器４６２、デジタル信号乗算器４６４、および遅延レジスタ４６５を含んでいる。平方装置４５２により発生された出力信号はライン４５２ａを経て、ライン４５２ａ上の信号を定数αでスケーリングすることで出力信号を発生する乗算器４６０の１つの入力に加えられる。乗算器４６０により発生されたスケーリングされた出力信号は加算器４６２の１つの入力に加えられ、また遅延レジスタ４６５により発生された出力信号は加算器４６２の他の入力に加えられる。加算器４６２はその２つの入力に表れる信号を加算することにより出力信号を発生し、また加算された信号は平均化装置４５４の出力信号であり、これはライン４５４ａを経て平方根装置４５６に加えられる。この加算された信号はまた、定数（１−α）により加算された信号をスケーリングすることにより出力信号を発生する乗算器４６４の１つの入力に加えられる。乗算器４６４により発生された出力信号は遅延レジスタ４６５の１つの入力に加えられる。当業者には、平均化装置４５４が、巡回型フィルタであり、また以下の式（５）により示される回帰的数式により示されるデジタル平均化機能を実施するものであることは自明である。
【００６１】
【数５】
上式において、ｙ（ｎ）はライン４５４上の平均化装置４５４により出力される信号の現在のデジタルサンプルを表し、ｙ（ｎ−１）はライン４５４上の平均化装置４５４により出力される信号の先のデジタルサンプルを表し、またｘ（ｎ）はライン４５２ａ上の平方装置４５２により出力される信号の現在のデジタルサンプルを表す。当業者には、平均化装置４５４がＢＴＳＣ規格により規定されるアナログ平均化機能のデジタル的な近似値を提供し、また理想的なエンコーダ１００のＲＭＳレベル検出器１５０（図１に示された）により実施されることが理解される。定数αは好ましくは、ＲＭＳレベル検出器４５０の時定数がＲＭＳレベル検出器１５０に対するＢＴＳＣ規格で特定された対応する時定数にほぼ近似するように選択されることは自明である。
【００６２】
デジタル平方根装置４５６およびデジタル逆数発生器４５８は図５では２つの別々の構成要素として示したが、その入力信号の平方根の逆数を表す出力信号を発生する単一の装置を使用して実施できることは、当業者には自明である。このような装置は例えば、メモリルックアップテーブル（ＬＵＴ）として実施され、あるいは逆平方根機能のテイラー級数多項式の近似を計算する処理要素を使用して実施できる。
【００６３】
図６は、スペクトル圧縮ユニット２９０の好ましい実施形態のブロック図である。ユニット２９０は可変プリエンファシス／デエンファシスユニット（以下、「可変エンファシスユニット」と称する）５３６、信号乗算器５４０、スペクトル帯域通過フィルタ５４２、およびＲＭＳレベル検出器５４４を含んでおり、またこれらの構成要素は、部分的に、理想的なエンコーダ１００（図１に示された）の可変エンファシスフィルタ１３６、増幅器１４０、帯域通過フィルタ１４２、およびＲＭＳレベル検出器１４４にそれぞれ類似する処理を提供する。符号化された差信号はフィードバックライン２４０を経て、符号化された差信号を利得Ｃの固定利得設定値で乗算することで出力信号を発生する信号乗算器５４０の入力に加えられる。信号乗算器５４０により発生された増幅された出力信号は、ＲＭＳレベル検出器５４４に加えられる出力信号を発生するスペクトル帯域通過フィルタ５４２に加えられる。検出器５４４はライン５４４ａを経て可変エンファシスユニット５３６の制御端子に加えられる出力信号を発生し、また広帯域圧縮ユニット２８０により発生された出力信号はライン２８１を経てユニット５３６の入力端子に加えられる。ユニット５３６は、ライン５４４ａ上の信号の関数にしたがってライン２８１上の信号に加えられる周波数応答を動的に変化させ、ライン５４４ａ上の信号はスペクトル帯域通過フィルタ５４２により通過された周波数帯域内の符号化された差信号の信号エネルギーの関数である。ユニット５３６により発生され固定プリエンファシスフィルタ２３２ｂの入力に加えられる、ユニット２９０の出力信号は、よって、問題のスペクトルの残りの内のものよりも、信号の高周波部分においてより大きな量で動的に圧縮を行う。
【００６４】
スペクトル帯域通過フィルタ５４２は、理想的なエンコーダ１００の帯域通過フィルタ（図１に示された）の振幅応答にほぼ合致する振幅応答を有するように設計される。フィルタ４４８（図５に示された）のように、１つの好ましい選択は、そのＲＭＳ振幅応答とフィルタ１４２の振幅応答との間の差が最小となるようにフィルタ５４２を選択することである。１つの実施形態において、フィルタ５４２および１４２の位相応答は実質的に異なるが、ＲＭＳレベル検出器５４４のＲＭＳ出力が検出器への入力の位相に実質的に不感応であるので、これらの位相差は無視される。１つの好ましい実施形態において、スペクトル帯域通過フィルタ５４２は、それぞれが式（４）に示された数式により記述された伝達関数Ｈ（ｚ）を有する３つの２次のＩＩＲフィルタセクション５４２ａ、５４２ｂ、５４２ｃ（図６に示された）のカスケード接続として実施される。
【００６５】
ＲＭＳレベル検出器５４４は、理想的なエンコーダ１００（図１に示された）において使用された検出器１４４の性能に相当するように設計される。検出器５４４は信号平方装置５５２、信号平均化装置５５４、および平方根装置５５６を含んでいる。平方装置５５２はスペクトル帯域通過フィルタ５４２により発生された信号を平方し、またこの平方された信号をライン５５２ａを経て平均化装置５５４に加える。装置５５４は、広帯域圧縮ユニット２８０において使用されている平均化装置４５４（図５に示されている）と同様に機能するが、装置５５４は好ましくは定数αとは異なる定数βを使用する。平均化装置５５４の挙動は当然のことながら、βをαと置き換えて、式（５）により記述される。定数βは好ましくは、ＲＭＳレベル検出器５４４の時定数がＲＭＳレベル検出器１４４（図１に示されている）に対するＢＴＳＣ規格により特定される対応する時定数にほぼ近似するように、装置５５４に対して選択される。平均化装置５５４はライン５５２ａ上の信号の時間重み付けされた平均を計算し、この平均をライン５５４ａを経て平方根装置５５６に加える。平方根装置５５６はライン５５４ａ上の信号の平方根を計算し、スペクトル帯域通過フィルタ５４２により発生された出力信号のＲＭＳ値の関数としてライン５４４ａ上に信号を発生する。
【００６６】
ライン５４４ａ上の信号は可変エンファシスユニット５３６の制御端子に加えられる。可変エンファシスユニット５３６は理想的なエンコーダ１００のフィルタ１３６（図１に示されている）と部分的に類似した処理を実行する。ＢＴＳＣ規格により規定されているように、フィルタ１３６はＲＭＳレベル検出器１４４により発生された出力信号の関数として変化する振幅および位相応答を有する。類似した可変応答を有するようにユニット５３６を実施する１つの好ましい方法は、その伝達関数を決定する可変の係数を有するデジタルフィルタを使用し、また係数の値をいずれかの所定のサンプル期間、あるいはサンプル期間のグループの間にライン５４４ａ上の信号の値に基づいて決定することである。
【００６７】
図６には、対数発生器５５８、可変エンファシスフィルタ５６０、およびルックアップテーブルＬＵＴ５６２を含む、可変エンファシスユニット５３６の１つの実施形態を示されている。ＲＭＳレベル検出器５４４により発生された出力信号はライン５４４ａを経て対数発生器５５８に加えられる。発生器５５８は、ライン５４４ａ上の信号の対数を表す信号をライン５５８ａ上に発生し、またこの信号をＬＵＴ５６２に加える。ＬＵＴ５６２は、ＬＵＴから選択されまた可変エンファシスフィルタ５６０により使用されるフィルタ係数を表すた出力信号を発生する。このようにしてＬＵＴ５６２により発生された係数はライン５６２ａを経て可変エンファシスフィルタ５６０の係数選択端子に加えられる。広帯域圧縮ユニット２８０により発生された出力信号はライン２８１を経て可変エンファシスフィルタ５６０の入力端子に加えられる。可変エンファシスフィルタ５６０は、固定プリエンファシスフィルタ２３２ｂの入力に加えられるスペクトル圧縮ユニット２９０の出力信号を発生する。
【００６８】
可変エンファシスフィルタ５６０は理想的なエンコーダ１００のフィルタ（図１に示されている）の可変振幅応答にほぼ合致する可変振幅応答を有するように設計される。可変エンファシスフィルタ５６０は、可変係数伝達関数（つまり、フィルタ５６０の伝達関数Ｈ（ｚ）の係数は可変である）を使用することにより、またＬＵＴ５６２がサンプル期間に基づく間隔の間に係数の値を選択するようにすることで、同様な可変応答を提供する。以下に詳細に説明するように、ＬＵＴ５６２はフィルタ５６０により使用されたフィルタ係数の値を記憶し、また各サンプル期間の間、あるいはサンプル期間の選択されたグループの間において、ＬＵＴ５６２はライン５５８ａ上の対数発生器５５８により発生された出力信号の関数としてフィルタ係数のセットを選択する。好ましい実施形態において、可変エンファシスフィルタ５６０は、以下の式（６）により示される数式により記述された伝達関数Ｈ（ｚ）を有する１次のＩＩＲフィルタとして実施される。
【００６９】
【数６】
上式において、係数ｂ0 、ｂ１ 、およびａ１ はＬＵＴ５６２により選択される可変値である。フィルタ５６０およびエンコーダ２００の他のフィルタにより使用されるフィルタ係数に対する値を選択する方法は以下に説明する。
【００７０】
図６において、対数発生器５５８および平方根装置５５６が、便宜上、２つの別々の構成要素として図示されている。しかしながら、当業者には、ＬＵＴのような、単一の装置を使用して、あるいはライン５５４ａ上の信号の対数のテイラー級数多項式の近似を計算する処理要素を使用し次いでこの値を２で割ることでこれら２つの構成要素が実施できることは、自明である。同様に、他の実施形態として、対数発生器５５８、平方根装置５５６、およびＬＵＴ５６２により行われる機能を単一の装置内に組み込むこともできる。
【００７１】
上記したように、ハイパスフィルタ２１２、２１４（図３に示されている）はＤＣ成分を阻止してエンコーダ２００が「チッキング」として知られている挙動を表すのを防止するために有用である。ステレオエンコーダの場合には、チッキングは、左および右チャンネルの音声入力に信号が存在しないときに生じる比較的低周波発振の挙動を意味する。音声入力に信号が存在しないときの所望のステレオシステムの挙動は無音であるが、エンコーダはデコーダを経てスピーカに接続されており、またチッキングによりスピーカが「チック」と称され、広帯域圧縮器内のＲＭＳレベル検出器の時定数に部分的に依存するある程度周期的な、可聴音を放出するようになる。より詳しくは、エンコーダ２００において、音声入力に非常に低いレベルの信号が存在するとき、およびＤ．Ｃ．成分があるとき、あるいはライン２３９上の信号内にオフセットが存在するときに、広帯域圧縮ユニット２８０はチッキングを生じる不安定な態様で挙動するようになる。
【００７２】
ライン２３９上に低レベルの音声信号だけが存在する場合を考察する。このような場合、ライン４５０ａ上のＲＭＳレベル検出器４５０の出力は非常に小さくなり、このため、乗算器４３４の利得が非常に大きくなる。ライン２３９上のこのような低レベルの音声信号がその振幅が一定である場合、符号化された差信号がライン２４０上で広帯域圧縮ユニット２８０にフィードバックされることから、広帯域圧縮ユニット２８０はいつか（乗算器４６０に加えられる定数αにより決定される）安定状態の条件に達する。フィードバックが負に設定されているので、ライン２３９上の音声信号がその振幅を増大した場合、ライン４５０ａ上の信号が増大し、このため、乗算器４３４の利得が減少するようになる。ライン２３９上の音声信号がその振幅を減少した場合、ライン４５０ａ上の信号が減少し、このため乗算器４３４の利得が増大する。
【００７３】
しかしながら、低レベルの音声信号に加えて、ライン２３９上には大きなｄｃ信号が存在し、このｄｃ信号は、ｄｃ信号への応答がゼロである広帯域通過フィルタ４４８の動作によりフィードバックプロセスが阻止される。特に、ライン２４０上における符号化された差信号内に存在するいずれかのｄｃはフィルタ４４８により阻止され、またＲＭＳレベル検出器４５０により感知されない。ライン２９上に存在するいずれかのｄｃ信号はライン２３９上のいずれかの音声信号とともに乗算器４３４により増幅されるが、増幅ファクターないし利得はフィルタ４４８によるフィルタ処理後のＲＭＳレベル検出器４５０により感知された音声信号の振幅によりのみ決定される。
【００７４】
上記したように、ライン２３９上の音声信号の振幅が変化したときはいつでも、乗算器４３４の利得が逆に変化する。利得のこのような変化の間は、ライン２３９上に存在するいずれかのｄｃは同様に可変の増幅を受け、実際にはｄｃ信号が変調され、これによりａｃ信号が生成される。このように、ｄｃ信号が変調されて、フィルタ４４８により阻止することがでいない大きな音声帯域信号が生成され、またこれは検出器４５０により感知される。ライオン２３９上の音声信号がライン２３９上のｄｃに比べて小さいときには、増幅器４３４の利得に変化を引き起こす、音声信号レベルにおける小さい変化が、この変調プロセスによりライン２８１上でｄｃレベルに大きな変動（ａｃ信号になる）を引き起こす。生成されたこのａｃ信号は、ａｃ信号を上げる音声信号変化が信号レベルの増大あるいは減少であるかに拘らず、フィルタ４４８を通過する全体の信号を増大させる。特に、ライン２３９上の音声信号のレベルが増大した場合、負のフィードバックプロセスが乗算器４３４の利得を増大させる。しかしながら、ライン２３９上に十分なｄｃ信号が存在する場合、ライン２３９上の音声信号の減少は検出器４５０により感知される信号における増大を引き起こし、乗算器４３４の利得を減少させる。この場合、負のフィードバックプロセスが逆になり、フィードバックは正になる。
【００７５】
このような正のフィードバックは、ライン２８１とフィルタ４４８の出力との間の全てのフィルタおよび信号変調器の応答により重み付けされるときに、ライン２８１上に存在するいずれかの音声信号に比べて著しく大きい限り存続する。ライン２８１上の変調されたｄｃ信号が検出器４５０に大きな入力を提供しない程度に乗算器４３４の利得が十分に減少すると、フィードバックはその通常の負の感度に戻る。検出器４５０の時定数にしたがって、システムはライン２３９上の音声信号のレベルに基づいて適切な利得レベルを獲得する。しかし、ライン２３９内の信号に十分なｄｃが残っている場合には、乗算器４３４の利得が十分に増大するとサイクルはそれ自体で繰り返される。正のフィードバックのこのような期間の間、ライン２８１のｄｃレベルにおける鋭い変化が作られる。この変化は可聴であり、また時計の「チック」と幾分類似した音がする。このようなｄｃ変化は、検出器４５０の時定数に基づいて、幾分規則的に起こるので、この減少はしばしば「チッキング」と称される。
【００７６】
チッキングを防止する１つの方法は、エンコーダ２００への入力信号中に存在するｄｃ成分を取り除くことである。これは、ハイパスフィルタ２１２および２１４により行われる。さらに、ハイパスフィルタ２１２および２１４は、有用なダイナミックレンジを使用するｄｃ成分を取り除くことによりエンコーダ２００のダイナミックレンジを最大限にする。上記するとともに図３に示したように、ローパスフィルタ２３８は好ましくは２つのフィルタ２３８ａおよび２３８ｂとして実施される。フィルタ２３８をこのように分割することでいくつかの利点がある。フィルタ２３８ａが取り除かれ、また全体のフィルタ２３８がクリッパ２５４の後（つまり、フィルタ２３８ｂの位置）に位置する場合、音声入力信号上の１５ｋＨｚ上の成分は上記したチッキング挙動に類似した広帯域圧縮ユニット２８０内での不安定性の原因となる。これは、ライン２３９上の１５ｋＨｚ以上のいずれかの信号成分は乗算器４３４（図５に示した）により増幅され、またこの成分がクリッパ２５４（図３に示した）の後のローパスフィルタによりフィルタ処理つまり濾波することにより生じる。検出器４５０は、それが信号の存在を検出したときには、乗算器４３４の利得を増大するので、乗算器４３４の利得はライン２３９上の信号が音声信号（１５ｋＨｚより下の）情報を殆ど含まず高周波（１５ｋＨｚより大きい）を著しく含むときには比較的大きくなる。乗算器４３４は次いで高周波情報を増幅し、これにより処理セクション２３０内の構成要素によりクリップされるようになる大きな信号を発生する。このクリッピングにより、先に説明したようにシステムがチックする原因となる、低周波の偽信号である高調波を発生する。あるいは、フィルタ２３８ｂが取り除かれた場合には、全体のフィルタ２３８が固定プリエンファシスフィルタ２３２ａの前（つまり、フィルタ２３８ａの位置）に位置され、その場合には、クリッパ２５４により発生された高周波アーチファクトが符号化された差信号内に含まれ、また複合信号内のパイロット信号と干渉してしまう。このため、図示した分割フィルタ２３８により最適な構成を提供でき、フィルタ２３８ａは圧縮ユニット２８０内のチッキングを防止し、またフィルタ２３８ｂはクリッパ１５４により発生される高周波アーチファクトをフィルタ処理する。
【００７７】
固定エンファシスフィルタ２３２は同様に、好ましくは図３に示したように２つのフィルタ２３２ａ、２３２ｂに分割される。フィルタ２３２は一般的には、ＢＴＳＣ規格において特定されるように、高周波で比較的大きな利得を必要とし、またフィルタ２３２を構成するために単一のセクションだけを使用することはフィルタ２３２がクリッピングを生じる尤度を増大させる。広帯域圧縮ユニット２８０（フィルタ２３２ａを備えた）の入力側のフィルタ２３２の利得のいくつかを適用し、また広帯域圧縮ユニット２８０（フィルタ２３２ｂを備えた）の出力側でフィルタの利得のいくつかを適用することは好適である。ユニット２８０は通常はその入力信号を圧縮するので、ユニット２８０により提供される圧縮の周辺でフィルタ２３２の利得を乱すことは、フィルタ２３２の利得がオーバフロー状態となる尤度が低減する。
【００７８】
大きさ、電力消費、およびコストを最小限とするため、エンコーダ２００は好ましくは単一のデジタル信号処理チップを使用して実施される。エンコーダ２００は公知のMotorola DSP 56002デジタル信号処理チップを使用して首尾よく実施される（この実施を以下に「ＤＳＰ実施形態」と称する）。Motorola DSP 56002は固定小数点の２４ビットチップであるが、浮動少数点チップ、あるいは他のワード長を有する固定少数点チップのような他のタイプの処理チップも当然使用することができる。エンコーダのＤＳＰ実施形態は、パイロット周波数ｆHの３倍に等しいサンプリング周波数ｆs（つまり、ｆs＝４７２０２Ｈｚ）を使用している。以下の表１に、可変エンファシスフィルタ５６０において使用されるものを除いた、エンコーダ２００のＤＳＰ実施形態において使用される全てのフィルタ係数を表にした。
【００７９】
【表１】
【００８０】
【表２−１】
【００８１】
【表２−２】
【００８２】
エンコーダ２００のＤＳＰ実施形態において、広帯域圧縮ユニット２８０内の平均化装置４５４（図５に示される）により使用される定数αの値は０．０００６０９３９７３５１７に設定され、また定数βの値はスペクトル圧縮ユニット２９０内の平均化装置５５４（図６に示された）により使用され、また０．００１８２５９６７に設定される。さらに、スペクトルおよび広帯域圧縮ユニット内の増幅器５４０および４４６により使用される利得Ｃおよび利得Ｄの値は、エンコーダ２００のＤＳＰ実施形態をエンコーダ１００と類似して機能させるため、それぞれ０．５０１１８７２および０．０８９８４６２５に等しく設定される。
【００８３】
図７はエンコーダ２００のＤＳＰ実施形態内の可変エンファシスフィルタ５６０（図６に示されている）により使用されている全てのフィルタの係数のセットを予め計算するための１つの好ましい方法を示したフローチャートである。エンコーダ２００の動作の前に、フィルタ５６０により使用される全てのフィルタの係数のセットが予め計算され（つまり、汎用デジタルコンピュータにより）、またＬＵＴ５６２内にロードされる。エンコーダ２００のＤＳＰ実施形態において、フィルタ５６０は式（６）により記述された伝達関数Ｈ（ｚ）を有し、よってフローチャートは係数ｂ０ 、ｂ１ 、ａ１ の計算を説明している。ＢＴＳＣ規格により特定されているように、フィルタ５６０が部分的に対応するアナログフィルタ１３６（図１に示された）の伝達関数Ｓ（ｆ，ｂ）は、以下の式（７）により示される式により記述され、下式においてＦは２０．１ｋＨｚに等しい。
【００８４】
【数７】
【００８５】
フローチャート７００における第１のステップは、初期化ステップ７１０であり、この間にいくつかの変数が初期化される。特に、サンプリング周波数ｆｓ が４７２０２Ｈｚに等しくセットされ、また周期Ｔが１／ｆｓ に等しくセットされる。変数Ｗは式（７）における変数Ｆのデジタル版であり、またπ（２０．１kHz）／ｆｓ に等しくセットされる。変数ｄＢＲＡＮＧＥはスペクトル圧縮ユニット内のＲＭＳ検出器の所望の信号範囲を表し、またＤＳＰ実施形態のｄＢＲＡＮＧＥは７２．２５ｄＢに等しくセットされる。変数ｄＢＲＥＳは符号化された差信号のエネルギーレベル内の変化に対するフィルタ５６０の感度に関連している。エンコーダ２００のＤＳＰ実施形態においては、ｄＢＲＥＳは０．０９４ｄＢに等しくセットされ、、フィルタ５６０は０．０９４ｂＢに最も近く量子化されたライン５５８ａ上の信号の値に基づいて係数を使用する。変数Ｎはフィルタ５６０内で使用されたフィルタ係数のセットの全部の数に等しく、またＮは範囲（ｄＢＲＡＮＧＥ）で感度（ｂＢＲＥＳ）を割り、また最も近い整数に丸めることにより計算される。ＤＳＰ実施形態において、Ｎは７６８に等しいが、当業者はこの数は感度あるいは範囲の変化により変えられることは自明である。ＤＳＰ実施形態において、ＬＵＴ５６２はフィルタ５６０に対して７９６の係数のセットを記憶し、また当然であるがＮが増大した場合、フィルタの係数の余剰のセットを記憶するためにより大きなＬＵＴが使用される。さらに、対数発生器５５８はライン５５８ａ上の信号をスケールつまり位取りし、またこれによりＬＵＴ５６２により、ライン５５８ａ上の信号の値の所定の最小の量子化のために、記憶されるフィルタ係数のセットの数を減じることは当業者には自明である。しかしながら、他の実施形態において、対数発生器５５８は削除され、またＬＵＴ５６２がフィルタの係数のセットの対応する大きな数を記憶する。最後に、変数ＳｃａｌｅおよびＡｄｄｒｅｓｓがそれぞれ３２およびゼロに等しくセットされる。固定小数点の実施においてのみ使用される、変数Ｓｃａｌｅは、全てのフィルタの係数が負の１以上でありまた１より小さい値を有するように選択される（フィルタの係数が２つの補数で表される場合）。
【００８６】
初期化ステップ７１０に続いて、係数発生ステップ７２０が実行される。ステップ７２０の最初の実行の間、ＬＵＴ５６２のアドレス位置ゼロに記憶される係数ｂ０ 、ｂ１ 、およびａ１ の値に対応する変数ｂ０（０）、ｂ１（０）、およびａ１（０） が計算される。このステップ７２０の実行に続いて、増分ステップ７３０が実施され、この間に変数Ａｄｄｒｅｓｓの値が増分される。ステップ７３０に続いて、比較ステップが実行され、この間に変数ＡｄｄｒｅｓｓおよびＮが比較される。ＡｄｄｒｅｓｓがＮ以下の場合には、ステップ７２０、７３０、および７４０が繰り返し再実行され、ＬＵＴ５６２の７９６のアドレスのそれぞれに対してｂ０ 、ｂ１ 、およびａ１ が計算される。ステップ７４０においてアドレスの値がＮより大きいことが検出された場合、係数のすべての７６９のセットが計算され、またフローチャート７００の実行が終結ステップ７５０まで進む。
【００８７】
係数発生ステップ７２０において、変数ｄＢＦＳは対数発生器５５８の出力に対応する。変数Ａｄｄｒｅｓｓの値がゼロから７６９までの範囲であるので、ｄＢＦＳの値は、エンコーダ２００のＤＳＰ実施形態により提供される約７２．２５ｄＢの信号範囲に対応して約−７２．２５からゼロｄＢまでの範囲である（ゼロｄＢは全変調に対応する）。変数ＲＭＳｄはアナログＲＭＳレベル検出器１４４（図１に示されている）の出力に対応し、また変数Ａｄｄｒｅｓｓがゼロから７６９までの範囲であるので、ＲＭＳｄの値は、一般的な従来技術のアナログＢＴＳＣエンコーダにより提供される７２ｄＢの信号範囲に対応する約−３６から３６ｄＢの範囲である。変数ＲＭＳｂは変数ＲＭＳｄの線形バージョンであり、またＲＭＳｂは式（７）に記述された伝達関数Ｓ（ｆ，ｂ）内の変数ｂに対応する。変数Ｋ１およびＫ２は、式（７）内の（ｂ＋５１）／（ｂ＋１）および（５１ｂ＋１）／（ｂ＋１）の項にそれぞれ対応する。係数ｂ０ 、ｂ１ 、およびａ１ は、変数Ｋ１、Ｋ２、Ｗ、およびＳｃａｌｅを使用してステップ７２０に示されたように計算される。
【００８８】
図８Ａは、アナログシステム内のＤＳＰ実施形態を使用する１つの方法を例示したブロック図であり、また図８Ａにおいて、５６００２集積回路内で実施された全ての構成要素は２００ａで示されている。アナログシステムはアナログ左および右チャンネル音声入力信号（図８Ａにおいて「Ｌ」および「Ｒ」でそれぞれ示されている）を供給し、またこれらの信号は１６ビットアナログ−デジタル変換器８１０および８１２の入力にそれぞれ加えられる。変換器８１０、８１２は４７，２０２Ｈｚ（つまり、３ｆＨ ）に等しいサンプリング周波数ｆｓ を使用してそれらのアナログ入力信号をサンプリングし、これにより、左および右チャンネル音声入力信号の表す１６ビットのデジタルサンプルのシーケンスをそれぞれ発生する。変換器８１０および８１２により発生された信号はエンコーダ２００ａに加えられ、ここでこれらの信号はモジュール２９２、２９４によりそれぞれ受信される。モジュール２９２、２９４は「１６により割り算する」モジュールであり（それらの入力の振幅を１６のファクターにより割る）、またこれにより１６により割り算したそれらの入力信号に等しい出力信号を発生する。２の累乗による割り算はデジタルシステムにおいてはシフトレジスタを使用して容易に実施できるので、モジュール２９２、２９４はそれらの入力を４つの２進位置によりシフトするシフトレジスタとして実施される。
【００８９】
上記したように、５６００２チップは固定小数点の２４ビットプロセッサであり、また変換器８１０、８１２によりチップに加えられるサンプルは２の補数を表している。モジュール２９２、２９４は変換器８１０、８１２により発生されたサンプルを１６により割り算し、またこれによりサンプルのそれぞれを２４ビットワードの中間に位置させる。よって、モジュール２９２、２９４により発生された各サンプルにおいて、４つの最上位ビットは符号ビットであり、また４つの最下位ビットはゼロであり、またワードの中間の１６のビットは変換器８１０、８１２の１つにより発生された１つのサンプルに対応する。このように各２４ビットワードに高位の端に符号ビットをまた低位の端にゼロを付けることで、精度が確保され、またエンコーダ２００ａにより発生された中間の信号がオーバフローのような誤り条件を起こすことなしに１６ビットを越えることができる。
【００９０】
エンコーダ２００ａにおいて、各２４ビットワードは信号範囲の６ｂＢに略対応し、またこのため、モジュール２９２、２９４は−２４ｄＢ（つまり、負の６Ｘ４）の減衰に対応する。変換器８１０、８１２に加えられるアナログ入力信号がゼロｄＢ信号としての基準の目的のためであると考えると、モジュール２９２、２９４により発生された信号は２４ｄＢだけ減衰される。
【００９１】
入力セクション２１０は、モジュール２９２、２９４により発生された２４ビットワードを受信し、またこれから、和チャンネル処理セクション２２０に加えられる和信号を発生する。和チャンネル処理セクション２２０により発生された出力信号は「１６倍モジュール」２９６（２４ｄＢの増幅器と見なされる）に加えられる。モジュール２９６は、これにより、２４ｄＢの減衰器２９２、２９４を補償し、また和チャンネル処理セクション２２０の出力を１００％変調にする（つまり、「フルスケール」に戻す）。モジュール２９６により発生された出力信号は、アナログ条件付けされた和信号を発生する１６ビットのデジタル−アナログ変換器８１４に加えられる。
【００９２】
入力セクション２１０は同様に、差チャンネル処理セクション２３０に加えられる差信号を発生する。上記したように、モジュール２９２、２９４により、差信号は２４ｄＢ減衰されたものと見なされる。エンコーダ２００ａのＤＳＰ実施形態において、差チャンネル処理セクション２３０のクリッパ２５４（図３に示されている）は１８ｄＢの増幅器（これは８の掛け算により実施される）を含んでいる。つまり、クリッパ２５４は固定エンファシスフィルタ２３２ｂにより発生された信号を１８ｄＢだけ増幅し、また次いで、クリッパ２５４により発生された出力信号が全変調から６ｄＢ下の数を越えることないように、この増幅された信号をクリップする。クリッパ２５４からローパスフィルタ２３８ｂに加えられる信号は、このため、１ビット（つまり６ｄＢ）の「空き空間」（headroom）があり、よってフィルタ２３８ｂは飽和することなしにその入力信号より６ｄＢ大きな出力信号を発生する。フィルタ２３８ｂの過渡応答が瞬間入力信号よりも大きな瞬間出力信号を一時的に発生する原因となるリンギングを含んでおり、空き空間によりフィルタ２３８ｂ内のリンギングにより飽和状態となることが防止されることから、この１ビットの空き空間を残すことが好ましい。図８Ａを再度参照して、フィルタ２３８ｂにより発生された出力信号は、６ｄＢのアナログ増幅機８２０に加えられる出力信号を発生する、１６ビットのデジタル−アナログ変換器に加えられる。Ｄ／Ａ変換器８１４および８１６はいずれも完全な変換器であり、その機能の一部として公知のアナログアンチイメージフィルタ（analog anti image filter）を含んでいる。アンチイメージフィルタは、デジタルからアナログへの変換に続いてアナログ信号に加えられるアナログフィルタであり、サンプル周波数およびその倍数の周囲でミラーされた所望の信号の何等かのイメージを減衰するために機能する。変換器８１４および８１６は互いに実質的に同じであり、お同じサンプル速度で動作し、また実質的に同じアンチイメージフィルタを含んでいると仮定される。このような変換器は一般的には、Crystal Semicoductor CS4328のような、市販の実施形態で入手可能である。増幅器８２０はその入力を６ｄＢだけ増幅して、その符号化された差信号をフルスケールに戻す。図８Ａは、アナログ音声信号を受信するためにアナログ−デジタル変換器８１０、８１２に接続されたエンコーダ２００ａを示したが、デジタルシステムにおいては変換器８１０、８１２は当然であるが削除され、エンコーダ２００ａはデジタル音声信号を直接的に受信する。
【００９３】
図８Ｂには本発明にしたがって構成されるとともにアナログシステムの一部として構成されたＢＴＳＣエンコーダ２００ｂの１つの好ましい実施形態のブロック図を示した。エンコーダ２００ｂはエンコーダ２００ａと類似しているが、エンコーダ２００ｂにおいてはモジュール２９６はその入力を、エンコーダ２００ａのように２４ｄＢではなしに、１８ｄＢ（８を乗算することにより）だけ増幅している。モジュール２９６により発生された出力信号は、条件付けされた和信号のスケーリングされたものであり、図８ＢにＳとして示した。同様に、エンコーダ２００ｂは差チャンネル処理セクション２３０により発生された出力信号を６ｄＢだけ（２を乗算することにより）増幅するためのモジュール２９８を含んでいる。モジュール２９８により発生された出力信号は符号化された差信号のスケーリングされたものであり、また図８ＢにＤとして示されている。さらに、エンコーダ２００ｂは信号ＳおよびＤを受信するとともにこれから複合信号のデジタルバージョンを発生するための複合変調器８２２を含んでいる。変調器８２２により発生されたデジタル複合信号は、その出力が複合信号のアナログバージョンであるデジタル−アナログ変換器８１８に加えられる。Ｄ／Ａ変換器８１８は、その機能の一部として上記したアナログアンチイメージフィルタを含む完全な変換器を意図している。このような変換器は、Burr Brown PCM1710 のような、市販の実施形態で一般的に利用可能である。好ましい実施形態において、モジュール２９２、２９４、入力セクション２１０、和チャンネル処理セクション２２０、差チャンネル処理セクション２３０、モジュール２９６、２９８、および複合変調器８２２は全て単一のデジタル信号処理チップ上で実施される。
【００９４】
複合信号は一般的にエンコーダ２００ｂ内のデジタル信号として発生されるので、モジュール２９８は、デジタル−アナログ変換後まで待つのではなくて差チャンネル処理セクション２３０により発生された出力信号をフルスケールにするために含まれ、また図８Ａに示されたように増幅器８２０のようなアナログ増幅器を使用している。同様に、複合信号においては条件付けされた和信号は５０％変調で使用されるので、モジュール２９６はその入力信号を１８ｄＢだけ増幅し、モジュール２９６により発生された出力信号はモジュール２９８により発生された出力信号の振幅の半分である。
【００９５】
図９は複合変調器８２２の１つの実施形態のブロック図である。変調器８２２は２つの補間回路９１０、９１２、２つのデジタルローパスフィルタ９１４、９１６、デジタル信号乗算器９１８、および２つのデジタル信号加算器９２０、９２２を含んでいる。Ｓ信号およびＤ信号は補間回路９１０および９１２のそれぞれの入力に加えられる。補間回路９１０、９１２は、「アップサンプラー」とも称され、それらの入力に加えられた各２つの連続したサンプルの間で新しいサンプルを補間し、これにより、入力信号Ｓおよび入力信号Ｄのサンプリング周波数の２倍の出力信号を発生する。補間回路９１０および９１２により発生された出力信号はローパスフィルタ９１４および９１６の各入力に加えられる。フィルタ９１４および９１６は補間回路９１０、９１２により信号Ｓおよび信号Ｄに導入されたイメージを取り除く。フィルタ９１６により発生されたフィルタ処理された出力信号は信号乗算器９１８の入力に加えられ、またｃｏｓ［４π（ｆＨ／（ｆｓ）ｎ］の関数としてのデジタル発振信号が乗算器９１８の他の入力に加えられる。乗算器９１８はこれにより、複合信号内で使用される、振幅変調され、両側波帯の、抑止されたキャリアバージョンの差信号を発生する。乗算器９１８により発生された出力信号は信号加算器９２０の１つの入力に加えられ、またフィルタ９１４により発生されフィルタ処理された出力信号は信号加算器９２０の他の入力に加えられる。信号加算器９２０は、その入力に存在する２つの信号を加算することで出力信号を発生し、またこの信号を信号加算器９２２に加える。Ａｃｏｓ［４π ｆＨ／ｆｓ ｎ ］の関数（「Ａ」はフルスケール変調の１０％を表す定数）として発振するトーン信号は、その入力に存在する２つの信号を加算することによりデジタル複合信号を発生する信号加算器９２２の他の入力に加えられる。
【００９６】
複合変調器８２２は、複合信号内の最も高い周波数成分が３ｆＨ よりもやや小さく（図２に示されているように）、このため、信号変調器９１８および信号加算器９２０の入力に加えられる信号がナイキスト基準を満足するために少なくとも６ｆＨ のサンプル速度を持たなければならないので、周波補間回路９１０、９１２を含んでいる。複合変調器８２２の出力におけるサンプル速度が一般的にはＳ信号あるいはＤ信号のいずれかのサンプル速度より大きいので、Ｄ／Ａ変換器８１８はこのようなより大きなサンプル速度で動作できなければならない。複合変調器８２２に加えられる入力信号ＳおよびＤが３ｆＨ のサンプル速度を有する場合には、サンプル速度を２倍にするために何等かの形の補間（補間回路９１０、９１２により提供されるような）を行わなければならない。当然であるが、エンコーダ２００ｂを通じて十分に大きなサンプル速度が使用される場合には、補間回路９１０、９１２およびローパスフィルタ９１４、９１６は変調器８２２から取り除かれる。
【００９７】
図８Ｃは本発明によるＢＴＳＣエンコーダ２００ｃの他の実施形態のブロック図である。エンコーダ２００ｃはエンコーダ２００ｂ（図８Ｂに示されている）と類似しているが、エンコーダ２００ｃにおいてはモジュール２９８が削除されて差チャンネル処理セクションにより発生された信号は信号Ｄであり、信号Ｄは複合変調器８２２に直接的に加えられる。さらに、エンコーダ２００ｃにおいて、モジュール２９６はその入力信号を、エンコーダ２００ｂにおいて行われた１８ｄＢではなくて、１２ｄＢだけ増幅する（４を乗算することにより）。よって、エンコーダ２００ｃにおいては、信号ＳおよびＤはエンコーダ２００ｂ内のこれらの信号のレベルから６ｄＢだけ下がっている。複合変調器８２２はこれらの信号から６ｄＢだけ減衰された複合信号のバージョンを発生する。複合信号のこの減衰されたバージョンはデジタル−アナログ変換器８１８によりアナログ信号に変換され、また次いで６ｄＢアナログフィルタ８２０によりフルスケールに上げられる。エンコーダ２００ｂのように、エンコーダ２００ｃは好ましくは単一の信号処理チップを使用して実施される。
【００９８】
エンコーダ２００ｂと２００ｃとの間の差はデザインの交換を表している。当業者には、デジタル−アナログ変換器でデジタル信号をアナログ信号に変換するときに、変換の結果生じる信号対ノイズ比の損失を最小限にするために、デジタル信号がフルスケールであることを確保することは自明である。エンコーダ２００ｂは、モジュール２９６、２９８を使用して変換器８１８に加えられる複合信号（変調器８２２により発生された）のデジタルバージョンを確保することで変換器８１８の動作の結果としての信号対ノイズ比の損失を最小にしている。しかしながら、変換器２００ｂは変換記８１８の結果として生じる信号対ノイズ比の損失を最小にするが、エンコーダ２００ｂは同様に複合信号内で生じるクリッピングの尤度を増大している。差チャンネル処理セクション２３０は固定プリエンファシスフィルタ２３２（図３に示された）により提供される比較的大きな利得を使用しているので、符号化された差信号の経路内にくつかのクリッピングが生じる可能性がある。エンコーダ２００ｂはＤ信号をフルスケールまで上げるためのモジュール２９８を使用しており、またこれによりＤ信号の信号経路から空き空間が実質的に取り除かれ、このためにいくつかのクリッピングが生じることがある。よって、エンコーダ２００ｂは、符号化された差信号内のクリッピングの尤度を増大することを犠牲として変換器８１８の結果としての何等かの信号対ノイズ比の損失を最小にしている。対照的に、エンコーダ２００ｃは符号化された差信号の経路内の空き空間を保存し、これにより、変換器８１８の動作の結果として生じる信号対ノイズ比の損失の増大を犠牲としてクリッピングの尤度を減じている。
【００９９】
図８Ｄは、本発明にしたがって構成されたＢＴＳＣエンコーダ２００ｄのさらに別の実施形態のブロック図である。エンコーダ２００ｄはエンコーダ２００ａ（図８Ａに示された）と類似しているが、エンコーダ２００ｄはさらに複合変調器の部分８２２ａを含んでいる。部分８２２ａは２つの補間回路９１０、９１２、２つのローパスフィルタ９１４、９１６、デジタル信号乗算器９１８およびデジタル信号加算器９３０を含んでいる。モジュール２９６により発生されたＳ信号は、Ｓ信号を「アップサンプル」するとともにアップサンプルされた信号をローパスフィルタに加える、補間回路９１０に加えられる。フィルタ９１４はこの信号をフィルタ処理し、またフィルタ処理された信号を加算器９３０の入力端子の１つの加える。通常の振幅の２倍のもの（つまり、２Ａｃｏｓ２π ｆＨ／ｆｓ ｎ）は、その入力端子に存在する２つの信号を加算することにより出力信号を発生する、加算器９３０の他の入力端子に加えられる。差チャンネル処理セクション２３０により発生されたＤ信号は、ローパスフィルタ９１６に加えられるアップサンプルされた信号を発生する補間回路９１２に加えられる。フィルタ９１６はこの信号をフィルタ処理し、またフィルタ処理された信号を乗算器９１８の１つの端子に加える。ｃｏｓ４π ｆＨ／ｆｓ ｎ にしたがって発振された信号は、その入力端子に存在する２つの信号を乗算することにより出力信号を発生する乗算器９１８の他の端子に加えられる。エンコーダ２００ａ−ｃのように、エンコーダ２００ｄは好ましくは単一のデジタル信号処理チップを使用して実施される。
【０１００】
エンコーダ２００ｄは好ましくは２つのデジタル−アナログ変換器９３２、９３４、アナログ−６ｄＢ減衰器９３６、アナログ６ｄＢ増幅器９３８、およびアナログ加算器９４０を組み合わせて使用される。加算器９３０により発生された出力信号は、減衰器９３６に加えられるアナログ信号を発生する変換器９３２に加えられる。乗算器９１８により発生された出力信号は、増幅器９３８に加えられるアナログ信号を発生する変換器９３４に加えられる。減衰器９３６および増幅器９３８により発生された信号は、これらの信号を加算してアナログ複合信号を発生する信号加算器９４０の入力端子に加えられる。Ｄ／Ａ変換器９３２および９３４は、それらの機能の一部としてのアナログアンチイメージフィルタを含む完全な変換器であることを意図している。変換器９３２および９３４は互いに実質的に同じであり、同じサンプル速度で動作し、また実質的に同じアンチイメージフィルタ処理を含むものであると仮定される。このような変換器は、一般的には、Burr Brown PCM1710のような、市販の実施形態として入手可能である。
【０１０１】
図８Ｄから補間回路９３２およびローパスフィルタ９１４を除き、またＤ／Ａ変換器９３２を和チャンネル処理セクション２２０と等しいサンプル速度で動作させることも可能である。しかしながら、これを行うためには安価でなく、一般的に入手可能なＤ／Ａ変換器は通常の単一の集積回路内に対で収容されているので実用的ではない。このような対のＤ／Ａ変換器は当然のことながら同じサンプル速度で動作する。補間回路９１０およびローパスフィルタ９１４を図８Ｄから取り除くことによりＤＳＰの複雑さを減じることは可能であるが、単純なＤ／Ａ変換器はＤ／Ａ変換器９３２および９３４の両方に対して使用することができないので、これを行うことは、コストおよび全体のデザインの複雑さが増大してしまう。
【０１０２】
エンコーダ２００ｄはエンコーダ２００ｂおよび２００ｃの特徴の１つの組み合わせを表す。エンコーダ２００ｄは、変換器９３２の動作の結果として生じる信号対ノイズ比の損失を最小とするために、Ｓ信号をフルスケールまで上げるためにモジュール２９６を使用している。エンコーダ２００ｄは同様にＤ信号の信号経路内の６ｄＢの空き空間を保存しており、このため、クリッピングによる精度の損失の尤度が低減される。エンコーダ２００ｄはエンコーダ２００ｂおよび２００ｃのいずれよりも多くの構成要素を含んでいるが、エンコーダ２００ｄは両方共に信号対ノイズ比の損失およびクリッピングの尤度を最小にする。
【０１０３】
図１０は、エンコーダ２００（およびこれらのセクション２２０ａ、２３０ａはもちろんエンコーダ２００ａ−ｄにおいても使用される）において使用される、和チャンネル処理セクション２２０ａおよび差チャンネル処理セクション２３０ａの好ましい実施形態のブロック図である。処理セクション２２０ａ２３０ａは上記の所望のセクション２２０、２３０と類似しているが、セクション２２０ａはさらに動的位相等化フィルタ１０１０をさらに含んでおり、またセクション２３０ａはさらに動的位相等化フィルタ１０１２をさらに含んでいる。例示した実施形態においては静的位相等化フィルタ２２８および固定エンファシスフィルタ２３２ａにより発生された出力信号は動的位相等化フィルタ１０１０および１０１２入力端子にそれぞれ加えられ、また対数発し器５５８により発生されたライン５５８ａ上の信号はフィルタ１０１０、１０１２の制御端子に加えられる。フィルタ１０１０および１０１２により発生された出力信号はローパスフィルタ２２４および広帯域圧縮ユニット２８０にそれぞれ加えられる。
【０１０４】
動的位相等化フィルタ１０１０、１０１２は、スペクトル圧縮ユニット２９０において使用される可変エンファシスフィルタ５６０により導入される位相エラーを補償するために使用される。可変エンファシスフィルタ５６０の位相応答は、可変エンファシスフィルタ１３６（図１に示される）の位相応答とできるだけ合致することが好ましい。しかしながら、可変エンファシスフィルタ１３６の可変の、信号依存の特性により、信号レベルとともに変化する、全てのプリエンファシス／デエンファシス特性に対して可変エンファシスフィルタ５６０のものとその位相応答が合致するように可変エンファシスフィルタ５６０を設計することは極めて困難である。このため、エンコーダ２００の典型的な実施形態においては、可変エンファシスフィルタ５６０および可変エンファシスフィルタ１３６の位相応答は信号レベルの関数として発散している。動的位相等化フィルタ１０１０、１０１２は好ましくは、可変エンファシスフィルタ５６０および可変エンファシスフィルタ１３６の間の発散を補償するために和および差チャンネル処理セクション内に補償的な位相エラーを導入する。
【０１０５】
動的位相等化フィルタ１０１０、１０１２はこのため、静的位相等化フィルタ２２８により行われるのと類似した機能を実行する。しかしながら、符号化された差信号のレベルとは無関係である位相エラーをフィルタ２２８が補償する一方、フィルタ１０１０、１０１２はこの信号レベルに依存した位相エラーを補償する。フィルタ１０１０、１０１２は、比較的平坦な振幅応答および選択された位相応答を有する「全てを通過する」フィルタとして好ましくは実施される。可変エンファシスフィルタ５６０により導入される位相エラーを補償するために和あるいは差チャンネルのいずれかで位相遅延が必要であることから、動的位相等化フィルタは和および差処理セクションの両方に含まれる。好ましい実施形態において、フィルタ１０１０、１０１２は可変エンファシスユニット５３６と同じ態様で実施され、また可変係数伝達関数およびいずれかの特定の間隔の間にフィルタ係数の値を選択するためのＬＵＴを有するフィルタを含んでいる。ライン５５８ａ上で対数発生器５５８により発生された信号は、好ましくは、フィルタ１０１０、１０１２の制御端子に加えられ、またこれらのフィルタにより使用されるフィルタ係数を選択する。
【０１０６】
デジタルエンコーダ２００を特定の実施形態に関して説明したが、本発明の範囲内でこれらの実施形態の変形が包含されることは当業者には自明である。例えば、可変エンファシスユニット５３６（図６に示された）を可変エンファシスフィルタ５６０およびＬＵＴ５６２を使用して実施することについて説明した。しかしながら、フィルタ５６０に対する全ての可能な係数を予め計算しこれらをＬＵＴ５６２内に記憶させる代わりに、他の実施形態においてはＬＵＴ５６２を省きその代わりにリアルタイムでフィルタ係数を計算するための構成要素を可変エンファシスユニット５３６内に含ませることもできる。このような考察はメモリ資源（フィルタ係数を記憶するためのＬＵＴにより使用されるもののような）と計算資源（フィルタ係数をリアルタイムで計算するための構成要素により使用されるもののような）との間の交換を表し、またエンコーダ２００の特定の実施における異なる解決手法を提供するものである。同様な考察は、メモリ資源（例えば、値を全て記憶するためのＬＵＴ）あるいは処理資源（例えば、テイラー吸数多項式近似を計算するためのもの）のいずれかを使用する、平方根装置４５６および５５６、逆数発生器４５８、および対数発生器５５８（図５および図６に示されている）に適用される。さらに別の実施形態において、エンコーダ２００内部のいずれかあるいは全ての構成要素は、個々のハードウェア構成要素を使用して、あるいは汎用あるいは特定用途のコンピュータ上で実行されるソフトウェアとして実施される。
【０１０７】
本発明の内に包含されるエンコーダ２００の他の変形の例は、スケーリングモジュール２９２、２９４（図８Ｂに示される）に関するものである。これらのモジュールはエンコーダ２００の固定小数点の実施形態に特に関連している。浮動少数点実施形態においては、オーバフローを防止するために各サンプルをゼロおよび符号ビットでパッドする必要はなく、またこれらのモジュールはよって浮動少数点の実施形態では省かれる。さらに別の例として、静的位相等化フィルタ２２８（図１０に示される）はフィルタ２３２ａにより導入された位相エラーを補償する点について説明したが、フィルタ２２８は差チャンネル処理セクション２３０ａにおける他の構成要素により導入される他の位相エラーを補償するために使用することもできる。さらに、フィルタ２２８および１０１０は単一のフィルタとして実施できる。
【０１０８】
本発明の範囲を逸脱することなしに特定の変更が上記の装置において可能であるので、上記で説明しまた添付図面に図示された全ての事項は例示的なものであり、限定的なものではない。
【特許請求の範囲】
【請求項１】
デジタルＢＴＳＣエンコーダにおいて、
（Ａ）デジタル左チャンネル音声信号を受信するため、および前記デジタル左チャンネル音声信号をデジタル的にハイパスフィルタ処理してこれによりデジタル左フィルタ処理された信号を発生するための左ハイパスフィルタ手段を含み、
（Ｂ）デジタル右チャンネル音声信号を受信するため、および前記デジタル右チャンネル音声信号をデジタル的にハイパスフィルタ処理してこれによりデジタル右フィルタ処理された信号を発生するための右ハイパスフィルタ手段を含み、
（Ｃ）前記デジタル左およびデジタル右フィルタ処理された信号を受信するためのマトリックス手段を含み、および前記デジタル左およびデジタル右フィルタ処理された信号を加算してデジタル和信号を発生するための手段を含み、および前記デジタル左およびデジタル右フィルタ処理された信号の一方から前記デジタル左およびデジタル右フィルタ処理された信号の他方を減算しこれによりデジタル差信号を発生するための手段を含み、
（Ｄ）前記デジタル差信号をデジタル的に処理するための差チャンネル処理手段を含み、
（Ｅ）前記デジタル和信号をデジタル的に処理するための和チャンネル処理手段を含んでなるエンコーダ。
【請求項２】
前記左および右ハイパスフィルタ手段が５０Ｈｚ以下のカットオフ周波数であることを特徴とする請求の範囲第１記載のエンコーダ。
【請求項３】
前記左および右ハイパスフィルタ手段が、通過帯域であり、また前記通過帯域において実質的に平坦な応答であることにより特徴付けられる請求の範囲第２記載のデジタルＢＴＳＣエンコーダ。
【請求項４】
デジタルＢＴＳＣエンコーダにおいて、
（Ａ）アナログ左チャンネル音声信号を受信するため、およびＮ×１５，７３４Ｈｚに実質的に等しいサンプリング周波数で前記アナログ左チャンネル音声信号をサンプリングしこれによりデジタル左信号を発生するための左チャンネルサンプリング手段を含み、Ｎは３以上の整数であって、
（Ｂ）アナログ右チャンネル音声信号を受信するため、およびＮ×１５，７３４Ｈｚに実質的に等しいサンプリング周波数で前記アナログ右チャンネル音声信号をサンプリングしこれによりデジタル左信号を発生するための左チャンネルサンプリング手段を含み、
（Ｃ）前記デジタル左およびデジタル右信号を受信するためのマトリックス手段を含み、および前記デジタル左およびデジタル右信号を加算してデジタル和信号を発生するための手段を含み、および前記デジタル左およびデジタル右信号の一方から前記デジタル左およびデジタル右信号の他方を減算しこれによりデジタル差信号を発生するための手段を含み、
（Ｄ）前記デジタル差信号をデジタル的に処理するための差チャンネル処理手段を含み、
（Ｅ）前記デジタル和信号をデジタル的に処理するための和チャンネル処理手段を含んでなるエンコーダ。
【請求項５】
前記デジタル左および右信号をハイパスフィルタ処理するためのデジタルハイパスフィルタ手段をさらに含む請求の範囲第３記載のエンコーダ。
【請求項６】
デジタルＢＴＳＣエンコーダにおいて、
（Ａ）デジタル左チャンネル音声信号およびデジタル右チャンネル音声信号を受信するためのマトリックス手段を含み、および前記デジタルチャンネル左および右チャンネル音声信号を加算してデジタル和信号を発生するための手段を含み、および前記デジタル左および右チャンネル音声信号の一方から前記デジタル左および右チャンネル音声信号の他方を減算しこれによりデジタル差信号を発生するための手段を含み、
（Ｂ）前記デジタル差信号をデジタル的に処理するための差チャンネル処理手段を含み、前記デジタル処理は前記デジタル差信号に第１の位相エラーを導入し、
（Ｃ）前記デジタル和信号をデジタル的に処理するための和チャンネル処理手段および前記デジタル和信号に第２の位相エラーを導入するための手段を含み、これにより前記デジタル差信号内に導入された第１の位相エラーを補償するエンコーダ。
【請求項７】
適応型デジタル信号重み付けシステムであって、前記システムを通る所定の帯域幅の電気情報信号を送信するための信号経路を含み、前記システムがさらに、
第１の可変利得ファクターにより前記所定の帯域幅内の第１の選択スペクトル領域内で前記情報信号の一部に印加された利得を変化させるための前記信号経路内に配置されたデジタルフィルタ手段を含み、前記第１の可変利得ファクターは第１の制御信号の関数としてこれに応答して変化し、
前記第１の選択スペクトル領域の少なくとも一部を含む第２の選択スペクトル領域内で前記情報信号の信号エネルギーにしたがってこれに応答して前記第１の制御信号をデジタル的に発生するための手段を含み、
第２の可変利得ファクターにより前記所定の帯域幅を実質的に通って前記情報信号上で印加された信号利得を変化するために前記デジタルフィルタ手段に接続された前記信号経路内に配置されたデジタル利得制御手段を含み、および
前記所定の帯域幅内の第３の選択スペクトル領域の実質的に内部で前記情報信号の信号エネルギーの関数としてこれに応答して前記第２の制御信号をデジタル的に発生するための手段を含んでなるシステム。
【請求項８】
所定の帯域幅の電気情報信号を符号化するためのデジタルシステムであって、前記所定の帯域幅の少なくとも１つの他のスペクトル領域よりも第１のスペクトル領域内でより狭い動的に制限された部分を有する動的に制限された、周波数依存のチャンネルを通って前記情報信号が送信されあるいはこのチャンネル上に記録され、前記システムが
前記情報信号を受信するための入力手段を含み、
前記入力手段において受信された前記情報信号を送信するために前記入力手段に接続された信号送信経路を含み、
前記システムにより符号化されたものとして前記情報信号を提供するために前記信号送信経路を通って前記入力手段に接続された出力手段を含み、
前記所定の帯域幅を実質的にわたって前記情報信号上に加えられた信号利得を変化するために前記信号経路に接続されたデジタル利得制御手段を含み、前記信号利得は第１の制御信号の関数としてこれに応答して変化し、
前記情報信号の残りの部分に対して前記部分をプリエンファシスするために実質的に前記第１のスペクトル領域内の前記情報の一部上に第２の可変利得を印加するために前記信号経路および前記デジタル利得制御手段に接続されたデジタルフィルタ手段を含み、前記第２の可変利得は第２の制御信号の関数としてこれに応答して変化し、
前記所定の帯域幅の実質的に第２のスペクトル領域内の前記情報信号の信号エネルギーの関数としてこれに応答して前記第１の制御信号をデジタル的に発生するための手段を含み、および
前記第１のスペクトル領域の少なくとも一部を含む前記所定の帯域幅の第３のスペクトル領域内の前記情報信号の信号エネルギーにしたがってこれにのみ応答して前記第２の制御信号をデジタル的に発生するための手段を含んでなるシステム。
【請求項９】
適応型デジタル信号重み付けシステムにおいて、
前記システムを通って所定の帯域幅の電気情報信号を送信するための信号経路を含み、 前記情報信号をフィルタ処理するための可変係数デジタルフィルタ手段を含み、
前記フィルタ処理は可変係数伝達関数により特徴付けられ、また前記フィルタ処理は第１の可変利得ファクターにより前記所定の帯域幅内の第１の選択スペクトル領域内の前記情報信号の一部に印加された利得を変化させ、前記可変係数伝達関数および前記第１の可変利得ファクターは第１の制御信号の関数としてこれに応答して変化し、
前記第１の選択スペクトル領域の少なくとも一部を含む第２の選択スペクトル領域内の前記情報信号の信号エネルギーにしたがってこれのみに応答して前記第１の制御信号をデジタル的に発生するための手段を含み、
第２の可変利得ファクターにより前記所定の帯域幅を実質的にわたって前記情報信号上に印加された信号利得を変えるために前記可変係数デジタルフィルタ手段に接続され前記デジタル信号経路内に配置されたデジタル利得制御手段を含み、前記第２の可変利得ファクターは第２の制御信号の関数としてこれに応答して変化し、および
前記所定の帯域幅内で実質的に第３の選択スペクトル領域内で前記情報信号の信号エネルギーの関数としてこれに応答して前記第２の制御信号をデジタル的に発生するための手段を含んでなるシステム。
【請求項１０】
前記和チャンネル処理手段および前記差チャンネル処理手段が共に単一の集積回路上で実施される請求の範囲第１記載のデジタルＢＴＳＣエンコーダ。
【請求項１１】
前記デジタル左および右チャンネル音声信号が実質的にＮ×１５，７３４Ｈｚに等しい
サンプリング周波数でデジタル的にサンプリングされた信号であり、Ｎは３以上の整数である請求の範囲第１記載のデジタルＢＴＳＣエンコーダ。
【請求項１２】
前記差チャンネル処理手段が、
（Ａ）前記デジタル差信号を受信するための差入力手段を含み、
（Ｂ）符号化された差信号を提供するための差出力手段を含み、
（Ｃ）前記差入力手段および前記差出力手段に接続された差信号送信経路を含み、および前記デジタル差信号から前記符号化された差信号を発生するための手段を含んでなる請求の範囲第１記載のデジタルＢＴＳＣエンコーダ。
【請求項１３】
前記差チャンネル処理手段が、前記差信号送信経路からスペクトル圧縮入力信号を受信するため、および前記符号化された差信号のエネルギーレベルの関数にしたがって前記スペクトル圧縮入力信号を圧縮し、これによりスペクトル圧縮出力信号を発生するためのスペクトル圧縮手段を含み、および前記差信号送信経路に前記スペクトル圧縮出力信号を印加するための手段を含む請求の範囲第１２記載のデジタルＢＴＳＣエンコーダ。
【請求項１４】
前記スペクトル圧縮手段が、第１の選択スペクトル部内の前記符号化された差信号の第１のエネルギーレベルを測定するため、および前記第１のエネルギーレベルを表す第１の制御信号を発生するための手段を含む請求の範囲第１３記載のデジタルＢＴＳＣエンコーダ。
【請求項１５】
前記スペクトル圧縮手段が、前記スペクトル圧縮入力信号を受信しデジタル的にフィルタ処理しこれにより前記スペクトル圧縮出力信号を発生するための可変エンファシスフィルタを含み、前記可変エンファシスフィルタにより提供されるフィルタ処理は複数の係数を含む伝達関数により特徴付けられ、前記スペクトル圧縮手段は前記第１の制御信号の関数にしたがって前記複数の係数を選択するための手段をさらに含む請求の範囲第１４記載のデジタルＢＴＳＣエンコーダ。
【請求項１６】
前記複数の係数を選択するための前記手段がメモリルックアップテーブルを含む請求の範囲第１５記載のデジタルＢＴＳＣエンコーダ。
【請求項１７】
前記複数の係数を選択するための前記手段が前記第１の制御信号を受信し対数的に圧縮しこれにより対数的に圧縮された信号を発生するための対数発生器手段を含み、および前記対数的に圧縮された信号を前記メモリルックアップテーブルに印加するための手段をさらに含む請求の範囲第１６記載のデジタルＢＴＳＣエンコーダ。
【請求項１８】
前記複数の係数を選択するための前記手段が前記制御信号の関数として前記複数の係数を計算するための手段を含む請求の範囲第１５記載のデジタルＢＴＳＣエンコーダ。
【請求項１９】
前記スペクトル圧縮手段が前記符号化された差信号を表す信号を受信しフィルタ処理しこれによりスペクトル信号を発生するための手段を含み、前記スペクトル帯域フィルタ手段による前記フィルタ処理は前記第１の選択スペクトル部内の通過帯域により特徴付けられる請求の範囲第１５記載のデジタルＢＴＳＣエンコーダ。
【請求項２０】
前記スペクトル圧縮手段は前記スペクトル信号を受信しまたこれから前記第１の制御信号を発生するためのＲＭＳレベル検出器手段を含み、前記第１の制御信号は前記スペクトル信号のＲＭＳ値を表す請求の範囲第１９記載のデジタルＢＴＳＣエンコーダ。
【請求項２１】
前記スペクトル圧縮手段は前記符号化された差信号を受信し増幅しこれにより前記符号化された差信号を表す前記信号を発生するための増幅手段を含む請求の範囲第１９記載のデジタルＢＴＳＣエンコーダ。
【請求項２２】
前記差チャンネル処理手段は、前記符号化された差信号のエネルギーレベルの関数にしたがって前記広帯域圧縮入力信号を圧縮するために前記差信号送信経路から広帯域圧縮入力信号を受信し、これにより広帯域圧縮出力信号を発生するための広帯域圧縮手段を含み、また前記広帯域圧縮出力信号を前記差し号送信経路に印加するための手段を含む請求の範囲第１５記載のデジタルＢＴＳＣエンコーダ。
【請求項２３】
前記スペクトル圧縮入力信号が前記広帯域圧縮出力信号を含んでなる請求の範囲第２２記載のデジタルＢＴＳＣエンコーダ。
【請求項２４】
前記広帯域圧縮手段が、第２の選択スペクトル部内の前記符号化された差信号の第２のエネルギーレベルを計測するため、および前記第２のエネルギーレベルを表す第２の制御信号を発生するための手段を含む請求の範囲第２２記載のデジタルＢＴＳＣエンコーダ。
【請求項２５】
前記広帯域圧縮手段が、前記第２の制御信号により制御される利得を使用して前記広帯域圧縮入力信号を受信し増幅しこれにより前記広帯域圧縮出力信号を発生するための手段を含む請求の範囲第２４記載のデジタルＢＴＳＣエンコーダ。
【請求項２６】
前記広帯域圧縮手段が、前記符号化された差信号を表す信号を受信しフィルタ処理しこれにより広帯域信号を発生するための手段を含み、前記広帯域帯域通過フィルタ手段により提供される前記フィルタ処理は前記第２の選択スペクトル部内の通過帯域により特徴付けられる請求の範囲第２５記載のデジタルＢＴＳＣエンコーダ。
【請求項２７】
前記広帯域圧縮手段は、前記広帯域信号を受信しこれから前記第２の制御信号を発生するための第２のＲＭＳレベル検出器手段を含み、前記第２の制御信号は前記広帯域信号のＲＭＳ値を表す請求の範囲第２６記載のデジタルＢＴＳＣエンコーダ。
【請求項２８】
前記差チャンネル処理手段は前記差信号送信経路から第１のローパスフィルタ入力信号を受信するための第１のローパスフィルタ手段を含み、および前記ローパスフィルタ出力信号をローパスフィルタ処理しこれにより第１のローパスフィルタ出力信号を発生するための手段を含み、また前記第１のローパスフィルタ出力信号を前記差信号送信経路に印加するための手段を含む請求の範囲第２２記載のデジタルＢＴＳＣエンコーダ。
【請求項２９】
前記差チャンネル処理手段が前記差信号送信経路から第２のローパスフィルタ入力信号を受信するための第２のローパスフィルタ手段を含み、また前記第２のローパスフィルタ入力信号をローパスフィルタ処理しこれにより第２のローパスフィルタ出力信号を発生するための手段を含み、また前記第２のローパスフィルタ出力信号を前記差信号送信経路に印加するための手段を含む請求の範囲第２８記載のデジタルＢＴＳＣエンコーダ。
【請求項３０】
前記和チャンネル処理手段が、
（Ａ）前記デジタル和信号を受信するための和入力手段を含み、
（Ｂ）条件付けされた和信号を提供するための和出力手段を含み、
（Ｃ）前記和入力手段および前記和出力手段に接続された和信号送信経路を含み、および前記デジタル和信号から前記条件付けされた和信号を発生するための手段を含む請求の範囲第２９記載のデジタルＢＴＳＣエンコーダ。
【請求項３１】
前記和チャンネル処理手段が前記和信号送信経路から和チャンネルローパスフィルタ入力信号を受信するための和チャンネルローパスフィルタ手段を含み、また前記和チャンネルローパスフィルタ入力信号をローパスフィルタ処理しこれにより和チャンネルローパスフィルタ出力信号を発生するための手段を含み、および前記和チャンネルローパスフィルタ出力信号を前記和信号送信経路に印加するための手段を含む請求の範囲第３０記載のデジタルＢＴＳＣエンコーダ。
【請求項３２】
前記第１および第２のローパスフィルタ手段のカスケード接続により提供されるフィルタ処理が前記和チャンネルローパスフィルタ処理手段により提供されるフィルタ処理に実質的に類似している請求の範囲第３１記載のデジタルＢＴＳＣエンコーダ。
【請求項３３】
前記和チャンネルローパスフィルタ処理手段が１５，７３４Ｈｚにおいてゼロであることにより特徴付けられる請求の範囲第３２記載のデジタルＢＴＳＣエンコーダ。
【請求項３４】
前記和チャンネルローパスフィルタ処理手段により提供されるフィルタ処理がゼロと１５ｋＨｚの間の通過帯域により特徴付けられる請求の範囲第３３記載のデジタルＢＴＳＣエンコーダ。
【請求項３５】
前記和チャンネルローパスフィルタ処理手段により提供されるフィルタ処理が１５ｋＨｚより上のカットオフにより特徴付けられる請求の範囲第３４記載のデジタルＢＴＳＣエンコーダ。
【請求項３６】
前記差チャンネル処理手段が、前記信号送信経路から第１のプリエンファシス入力信号を受信するための第１の固定プリエンファシスフィルタ手段を含み、また前記第１のプリエンファシス入力信号をフィルタ処理しこれにより第１のプリエンファシス出力信号を発生するための手段を含み、また前記第１のプロエンファシス出力信号を前記差信号送信経路に印加するための手段を含む請求の範囲第３１記載のデジタルＢＴＳＣエンコーダ。
【請求項３７】
前記差チャンネル処理手段が、第２のプリエンファシス入力信号を前記差信号送信経路から受信するための第２の固定プリエンファシスフィルタ手段を含み、また前記第２のプリエンファシス入力信号をフィルタ処理しこれにより第２のプリエンファシス出力信号を発生するための手段を含み、また前記第２のプリエンファシス出力信号を前記差信号送信経路に印加するための手段を含む請求の範囲第３６記載のデジタルＢＴＳＣエンコーダ。
【請求項３８】
前記和チャンネル処理手段が、前記和信号送信経路から７５μｓプリエンファシス入力信号を受信するための７５μｓプリエンファシスフィルタ手段を含み、また７５μｓのプリエンファシス入力信号をフィルタ処理しこれにより７５μｓプリエンファシス出力信号を発生するための手段を含み、また前記７５μｓプリエンファシス出力信号を前記和信号送信経路に印加するための手段を含む請求の範囲第３７記載のデジタルＢＴＳＣエンコーダ。
【請求項３９】
前記和チャンネル処理手段が、前記和信号送信経路から静的等化入力信号を受信するための静的等化フィルタ手段を含み、また前記静的等化入力信号をフィルタ処理しこれにより静的等化出力信号を発生するための手段を含み、また前記静的等化出力信号を前記和信号送信経路に印加するための手段を含む請求の範囲第３８記載のデジタルＢＴＳＣエンコーダ。
【請求項４０】
前記プリエンファシスフィルタ手段により提供されるフィルタ処理が第２のプリエンファシス位相応答により特徴付けられ、７５μｓプリエンファシスフィルタ手段により提供されるフィルタ処理が７５μｓプリエンファシス位相応答により特徴付けられ、前記第２のプリエンファシス位相応答と第１の基準位相応答の間の差が、前記７５μｓプリエンファシス位相応答と第２の基準位相応答との間の差に実質的に類似している請求の範囲第３９記載のデジタルＢＴＳＣエンコーダ。
【請求項４１】
前記第１のプリエンファシスフィルタ手段により提供されるフィルタ処理が第１のプリエンファシス位相応答により特徴付けられ、前記静的等化フィルタ手段により提供されるフィルタ処理が静的等化位相応答により特徴付けられ、前記第１のプリエンファシス位相応答が前記静的等化位相応答に実質的に類似している請求の範囲第４０記載のデジタルＢＴＳＣエンコーダ。
【請求項４２】
前記第１のプリエンファシス入力信号が前記第１のローパスフィルタ出力信号からなる請求の範囲第４１記載のデジタルＢＴＳＣエンコーダ。
【請求項４３】
前記広帯域圧縮入力信号が前記第１のプリエンファシス出力信号からなる請求の範囲第４２記載のデジタルＢＴＳＣエンコーダ。
【請求項４４】
前記第２のプリエンファシス入力信号が前記スペクトル圧縮出力信号からなる請求の範囲第４３記載のデジタルＢＴＳＣエンコーダ。
【請求項４５】
前記差チャンネル処理手段が、前記差信号送信経路からの差の動的等化入力信号を受信するための差の動的等化フィルタ手段を含み、また前記差の動的等化入力信号をフィルタ処理し差の動的等化出力信号を発生するための手段を含み、また前記差の動的等化出力信号を前記差信号送信経路に印加するための手段を含む請求の範囲第４１記載のデジタルＢＴＳＣエンコーダ。
【請求項４６】
前記和チャンネル処理手段が、前記和信号送信経路から和の動的等化入力信号を受信するための和の動的等化フィルタ手段を含み、また前記和の動的等化入力信号をフィルタ処理し和の動的等化出力信号を発生するための手段を含み、また前記和の動的等化出力信号を前記和信号送信経路に印加するための手段を含む請求の範囲第４５記載のデジタルＢＴＳＣエンコーダ。
【請求項４７】
前記差の動的等化フィルタ手段により提供されるフィルタ処理が差の動的等化位相応答により特徴付けられ、前記可変エンファシスフィルタにより提供されるフィルタ処理が可変エンファシス位相応答により特徴付けられ、前記和の動的等化フィルタ手段により提供されるフィルタ処理が和の動的等化位相応答により特徴付けられ、前記差の動的等化、可変エンファシス、および和の動的等化位相応答が前記第２の制御信号の関数にしたがって全て変化する請求の範囲第４６記載のデジタルＢＴＳＣエンコーダ。
【請求項４８】
前記符号化された差信号および前記条件付けされた和信号を受信するため、およびこれから複合変調信号を発生するための複合変調器手段を含む請求の範囲第３０記載のデジタルＢＴＳＣエンコーダ。
【請求項１】
デジタルＢＴＳＣエンコーダにおいて、
（Ａ）デジタル左チャンネル音声信号を受信するため、および前記デジタル左チャンネル音声信号をデジタル的にハイパスフィルタ処理してこれによりデジタル左フィルタ処理された信号を発生するための左ハイパスフィルタ手段を含み、
（Ｂ）デジタル右チャンネル音声信号を受信するため、および前記デジタル右チャンネル音声信号をデジタル的にハイパスフィルタ処理してこれによりデジタル右フィルタ処理された信号を発生するための右ハイパスフィルタ手段を含み、
（Ｃ）前記デジタル左およびデジタル右フィルタ処理された信号を受信するためのマトリックス手段を含み、および前記デジタル左およびデジタル右フィルタ処理された信号を加算してデジタル和信号を発生するための手段を含み、および前記デジタル左およびデジタル右フィルタ処理された信号の一方から前記デジタル左およびデジタル右フィルタ処理された信号の他方を減算しこれによりデジタル差信号を発生するための手段を含み、
（Ｄ）前記デジタル差信号をデジタル的に処理するための差チャンネル処理手段を含み、
（Ｅ）前記デジタル和信号をデジタル的に処理するための和チャンネル処理手段を含んでなるエンコーダ。
【請求項２】
前記左および右ハイパスフィルタ手段が５０Ｈｚ以下のカットオフ周波数であることを特徴とする請求の範囲第１記載のエンコーダ。
【請求項３】
前記左および右ハイパスフィルタ手段が、通過帯域であり、また前記通過帯域において実質的に平坦な応答であることにより特徴付けられる請求の範囲第２記載のデジタルＢＴＳＣエンコーダ。
【請求項４】
デジタルＢＴＳＣエンコーダにおいて、
（Ａ）アナログ左チャンネル音声信号を受信するため、およびＮ×１５，７３４Ｈｚに実質的に等しいサンプリング周波数で前記アナログ左チャンネル音声信号をサンプリングしこれによりデジタル左信号を発生するための左チャンネルサンプリング手段を含み、Ｎは３以上の整数であって、
（Ｂ）アナログ右チャンネル音声信号を受信するため、およびＮ×１５，７３４Ｈｚに実質的に等しいサンプリング周波数で前記アナログ右チャンネル音声信号をサンプリングしこれによりデジタル左信号を発生するための左チャンネルサンプリング手段を含み、
（Ｃ）前記デジタル左およびデジタル右信号を受信するためのマトリックス手段を含み、および前記デジタル左およびデジタル右信号を加算してデジタル和信号を発生するための手段を含み、および前記デジタル左およびデジタル右信号の一方から前記デジタル左およびデジタル右信号の他方を減算しこれによりデジタル差信号を発生するための手段を含み、
（Ｄ）前記デジタル差信号をデジタル的に処理するための差チャンネル処理手段を含み、
（Ｅ）前記デジタル和信号をデジタル的に処理するための和チャンネル処理手段を含んでなるエンコーダ。
【請求項５】
前記デジタル左および右信号をハイパスフィルタ処理するためのデジタルハイパスフィルタ手段をさらに含む請求の範囲第３記載のエンコーダ。
【請求項６】
デジタルＢＴＳＣエンコーダにおいて、
（Ａ）デジタル左チャンネル音声信号およびデジタル右チャンネル音声信号を受信するためのマトリックス手段を含み、および前記デジタルチャンネル左および右チャンネル音声信号を加算してデジタル和信号を発生するための手段を含み、および前記デジタル左および右チャンネル音声信号の一方から前記デジタル左および右チャンネル音声信号の他方を減算しこれによりデジタル差信号を発生するための手段を含み、
（Ｂ）前記デジタル差信号をデジタル的に処理するための差チャンネル処理手段を含み、前記デジタル処理は前記デジタル差信号に第１の位相エラーを導入し、
（Ｃ）前記デジタル和信号をデジタル的に処理するための和チャンネル処理手段および前記デジタル和信号に第２の位相エラーを導入するための手段を含み、これにより前記デジタル差信号内に導入された第１の位相エラーを補償するエンコーダ。
【請求項７】
適応型デジタル信号重み付けシステムであって、前記システムを通る所定の帯域幅の電気情報信号を送信するための信号経路を含み、前記システムがさらに、
第１の可変利得ファクターにより前記所定の帯域幅内の第１の選択スペクトル領域内で前記情報信号の一部に印加された利得を変化させるための前記信号経路内に配置されたデジタルフィルタ手段を含み、前記第１の可変利得ファクターは第１の制御信号の関数としてこれに応答して変化し、
前記第１の選択スペクトル領域の少なくとも一部を含む第２の選択スペクトル領域内で前記情報信号の信号エネルギーにしたがってこれに応答して前記第１の制御信号をデジタル的に発生するための手段を含み、
第２の可変利得ファクターにより前記所定の帯域幅を実質的に通って前記情報信号上で印加された信号利得を変化するために前記デジタルフィルタ手段に接続された前記信号経路内に配置されたデジタル利得制御手段を含み、および
前記所定の帯域幅内の第３の選択スペクトル領域の実質的に内部で前記情報信号の信号エネルギーの関数としてこれに応答して前記第２の制御信号をデジタル的に発生するための手段を含んでなるシステム。
【請求項８】
所定の帯域幅の電気情報信号を符号化するためのデジタルシステムであって、前記所定の帯域幅の少なくとも１つの他のスペクトル領域よりも第１のスペクトル領域内でより狭い動的に制限された部分を有する動的に制限された、周波数依存のチャンネルを通って前記情報信号が送信されあるいはこのチャンネル上に記録され、前記システムが
前記情報信号を受信するための入力手段を含み、
前記入力手段において受信された前記情報信号を送信するために前記入力手段に接続された信号送信経路を含み、
前記システムにより符号化されたものとして前記情報信号を提供するために前記信号送信経路を通って前記入力手段に接続された出力手段を含み、
前記所定の帯域幅を実質的にわたって前記情報信号上に加えられた信号利得を変化するために前記信号経路に接続されたデジタル利得制御手段を含み、前記信号利得は第１の制御信号の関数としてこれに応答して変化し、
前記情報信号の残りの部分に対して前記部分をプリエンファシスするために実質的に前記第１のスペクトル領域内の前記情報の一部上に第２の可変利得を印加するために前記信号経路および前記デジタル利得制御手段に接続されたデジタルフィルタ手段を含み、前記第２の可変利得は第２の制御信号の関数としてこれに応答して変化し、
前記所定の帯域幅の実質的に第２のスペクトル領域内の前記情報信号の信号エネルギーの関数としてこれに応答して前記第１の制御信号をデジタル的に発生するための手段を含み、および
前記第１のスペクトル領域の少なくとも一部を含む前記所定の帯域幅の第３のスペクトル領域内の前記情報信号の信号エネルギーにしたがってこれにのみ応答して前記第２の制御信号をデジタル的に発生するための手段を含んでなるシステム。
【請求項９】
適応型デジタル信号重み付けシステムにおいて、
前記システムを通って所定の帯域幅の電気情報信号を送信するための信号経路を含み、 前記情報信号をフィルタ処理するための可変係数デジタルフィルタ手段を含み、
前記フィルタ処理は可変係数伝達関数により特徴付けられ、また前記フィルタ処理は第１の可変利得ファクターにより前記所定の帯域幅内の第１の選択スペクトル領域内の前記情報信号の一部に印加された利得を変化させ、前記可変係数伝達関数および前記第１の可変利得ファクターは第１の制御信号の関数としてこれに応答して変化し、
前記第１の選択スペクトル領域の少なくとも一部を含む第２の選択スペクトル領域内の前記情報信号の信号エネルギーにしたがってこれのみに応答して前記第１の制御信号をデジタル的に発生するための手段を含み、
第２の可変利得ファクターにより前記所定の帯域幅を実質的にわたって前記情報信号上に印加された信号利得を変えるために前記可変係数デジタルフィルタ手段に接続され前記デジタル信号経路内に配置されたデジタル利得制御手段を含み、前記第２の可変利得ファクターは第２の制御信号の関数としてこれに応答して変化し、および
前記所定の帯域幅内で実質的に第３の選択スペクトル領域内で前記情報信号の信号エネルギーの関数としてこれに応答して前記第２の制御信号をデジタル的に発生するための手段を含んでなるシステム。
【請求項１０】
前記和チャンネル処理手段および前記差チャンネル処理手段が共に単一の集積回路上で実施される請求の範囲第１記載のデジタルＢＴＳＣエンコーダ。
【請求項１１】
前記デジタル左および右チャンネル音声信号が実質的にＮ×１５，７３４Ｈｚに等しい
サンプリング周波数でデジタル的にサンプリングされた信号であり、Ｎは３以上の整数である請求の範囲第１記載のデジタルＢＴＳＣエンコーダ。
【請求項１２】
前記差チャンネル処理手段が、
（Ａ）前記デジタル差信号を受信するための差入力手段を含み、
（Ｂ）符号化された差信号を提供するための差出力手段を含み、
（Ｃ）前記差入力手段および前記差出力手段に接続された差信号送信経路を含み、および前記デジタル差信号から前記符号化された差信号を発生するための手段を含んでなる請求の範囲第１記載のデジタルＢＴＳＣエンコーダ。
【請求項１３】
前記差チャンネル処理手段が、前記差信号送信経路からスペクトル圧縮入力信号を受信するため、および前記符号化された差信号のエネルギーレベルの関数にしたがって前記スペクトル圧縮入力信号を圧縮し、これによりスペクトル圧縮出力信号を発生するためのスペクトル圧縮手段を含み、および前記差信号送信経路に前記スペクトル圧縮出力信号を印加するための手段を含む請求の範囲第１２記載のデジタルＢＴＳＣエンコーダ。
【請求項１４】
前記スペクトル圧縮手段が、第１の選択スペクトル部内の前記符号化された差信号の第１のエネルギーレベルを測定するため、および前記第１のエネルギーレベルを表す第１の制御信号を発生するための手段を含む請求の範囲第１３記載のデジタルＢＴＳＣエンコーダ。
【請求項１５】
前記スペクトル圧縮手段が、前記スペクトル圧縮入力信号を受信しデジタル的にフィルタ処理しこれにより前記スペクトル圧縮出力信号を発生するための可変エンファシスフィルタを含み、前記可変エンファシスフィルタにより提供されるフィルタ処理は複数の係数を含む伝達関数により特徴付けられ、前記スペクトル圧縮手段は前記第１の制御信号の関数にしたがって前記複数の係数を選択するための手段をさらに含む請求の範囲第１４記載のデジタルＢＴＳＣエンコーダ。
【請求項１６】
前記複数の係数を選択するための前記手段がメモリルックアップテーブルを含む請求の範囲第１５記載のデジタルＢＴＳＣエンコーダ。
【請求項１７】
前記複数の係数を選択するための前記手段が前記第１の制御信号を受信し対数的に圧縮しこれにより対数的に圧縮された信号を発生するための対数発生器手段を含み、および前記対数的に圧縮された信号を前記メモリルックアップテーブルに印加するための手段をさらに含む請求の範囲第１６記載のデジタルＢＴＳＣエンコーダ。
【請求項１８】
前記複数の係数を選択するための前記手段が前記制御信号の関数として前記複数の係数を計算するための手段を含む請求の範囲第１５記載のデジタルＢＴＳＣエンコーダ。
【請求項１９】
前記スペクトル圧縮手段が前記符号化された差信号を表す信号を受信しフィルタ処理しこれによりスペクトル信号を発生するための手段を含み、前記スペクトル帯域フィルタ手段による前記フィルタ処理は前記第１の選択スペクトル部内の通過帯域により特徴付けられる請求の範囲第１５記載のデジタルＢＴＳＣエンコーダ。
【請求項２０】
前記スペクトル圧縮手段は前記スペクトル信号を受信しまたこれから前記第１の制御信号を発生するためのＲＭＳレベル検出器手段を含み、前記第１の制御信号は前記スペクトル信号のＲＭＳ値を表す請求の範囲第１９記載のデジタルＢＴＳＣエンコーダ。
【請求項２１】
前記スペクトル圧縮手段は前記符号化された差信号を受信し増幅しこれにより前記符号化された差信号を表す前記信号を発生するための増幅手段を含む請求の範囲第１９記載のデジタルＢＴＳＣエンコーダ。
【請求項２２】
前記差チャンネル処理手段は、前記符号化された差信号のエネルギーレベルの関数にしたがって前記広帯域圧縮入力信号を圧縮するために前記差信号送信経路から広帯域圧縮入力信号を受信し、これにより広帯域圧縮出力信号を発生するための広帯域圧縮手段を含み、また前記広帯域圧縮出力信号を前記差し号送信経路に印加するための手段を含む請求の範囲第１５記載のデジタルＢＴＳＣエンコーダ。
【請求項２３】
前記スペクトル圧縮入力信号が前記広帯域圧縮出力信号を含んでなる請求の範囲第２２記載のデジタルＢＴＳＣエンコーダ。
【請求項２４】
前記広帯域圧縮手段が、第２の選択スペクトル部内の前記符号化された差信号の第２のエネルギーレベルを計測するため、および前記第２のエネルギーレベルを表す第２の制御信号を発生するための手段を含む請求の範囲第２２記載のデジタルＢＴＳＣエンコーダ。
【請求項２５】
前記広帯域圧縮手段が、前記第２の制御信号により制御される利得を使用して前記広帯域圧縮入力信号を受信し増幅しこれにより前記広帯域圧縮出力信号を発生するための手段を含む請求の範囲第２４記載のデジタルＢＴＳＣエンコーダ。
【請求項２６】
前記広帯域圧縮手段が、前記符号化された差信号を表す信号を受信しフィルタ処理しこれにより広帯域信号を発生するための手段を含み、前記広帯域帯域通過フィルタ手段により提供される前記フィルタ処理は前記第２の選択スペクトル部内の通過帯域により特徴付けられる請求の範囲第２５記載のデジタルＢＴＳＣエンコーダ。
【請求項２７】
前記広帯域圧縮手段は、前記広帯域信号を受信しこれから前記第２の制御信号を発生するための第２のＲＭＳレベル検出器手段を含み、前記第２の制御信号は前記広帯域信号のＲＭＳ値を表す請求の範囲第２６記載のデジタルＢＴＳＣエンコーダ。
【請求項２８】
前記差チャンネル処理手段は前記差信号送信経路から第１のローパスフィルタ入力信号を受信するための第１のローパスフィルタ手段を含み、および前記ローパスフィルタ出力信号をローパスフィルタ処理しこれにより第１のローパスフィルタ出力信号を発生するための手段を含み、また前記第１のローパスフィルタ出力信号を前記差信号送信経路に印加するための手段を含む請求の範囲第２２記載のデジタルＢＴＳＣエンコーダ。
【請求項２９】
前記差チャンネル処理手段が前記差信号送信経路から第２のローパスフィルタ入力信号を受信するための第２のローパスフィルタ手段を含み、また前記第２のローパスフィルタ入力信号をローパスフィルタ処理しこれにより第２のローパスフィルタ出力信号を発生するための手段を含み、また前記第２のローパスフィルタ出力信号を前記差信号送信経路に印加するための手段を含む請求の範囲第２８記載のデジタルＢＴＳＣエンコーダ。
【請求項３０】
前記和チャンネル処理手段が、
（Ａ）前記デジタル和信号を受信するための和入力手段を含み、
（Ｂ）条件付けされた和信号を提供するための和出力手段を含み、
（Ｃ）前記和入力手段および前記和出力手段に接続された和信号送信経路を含み、および前記デジタル和信号から前記条件付けされた和信号を発生するための手段を含む請求の範囲第２９記載のデジタルＢＴＳＣエンコーダ。
【請求項３１】
前記和チャンネル処理手段が前記和信号送信経路から和チャンネルローパスフィルタ入力信号を受信するための和チャンネルローパスフィルタ手段を含み、また前記和チャンネルローパスフィルタ入力信号をローパスフィルタ処理しこれにより和チャンネルローパスフィルタ出力信号を発生するための手段を含み、および前記和チャンネルローパスフィルタ出力信号を前記和信号送信経路に印加するための手段を含む請求の範囲第３０記載のデジタルＢＴＳＣエンコーダ。
【請求項３２】
前記第１および第２のローパスフィルタ手段のカスケード接続により提供されるフィルタ処理が前記和チャンネルローパスフィルタ処理手段により提供されるフィルタ処理に実質的に類似している請求の範囲第３１記載のデジタルＢＴＳＣエンコーダ。
【請求項３３】
前記和チャンネルローパスフィルタ処理手段が１５，７３４Ｈｚにおいてゼロであることにより特徴付けられる請求の範囲第３２記載のデジタルＢＴＳＣエンコーダ。
【請求項３４】
前記和チャンネルローパスフィルタ処理手段により提供されるフィルタ処理がゼロと１５ｋＨｚの間の通過帯域により特徴付けられる請求の範囲第３３記載のデジタルＢＴＳＣエンコーダ。
【請求項３５】
前記和チャンネルローパスフィルタ処理手段により提供されるフィルタ処理が１５ｋＨｚより上のカットオフにより特徴付けられる請求の範囲第３４記載のデジタルＢＴＳＣエンコーダ。
【請求項３６】
前記差チャンネル処理手段が、前記信号送信経路から第１のプリエンファシス入力信号を受信するための第１の固定プリエンファシスフィルタ手段を含み、また前記第１のプリエンファシス入力信号をフィルタ処理しこれにより第１のプリエンファシス出力信号を発生するための手段を含み、また前記第１のプロエンファシス出力信号を前記差信号送信経路に印加するための手段を含む請求の範囲第３１記載のデジタルＢＴＳＣエンコーダ。
【請求項３７】
前記差チャンネル処理手段が、第２のプリエンファシス入力信号を前記差信号送信経路から受信するための第２の固定プリエンファシスフィルタ手段を含み、また前記第２のプリエンファシス入力信号をフィルタ処理しこれにより第２のプリエンファシス出力信号を発生するための手段を含み、また前記第２のプリエンファシス出力信号を前記差信号送信経路に印加するための手段を含む請求の範囲第３６記載のデジタルＢＴＳＣエンコーダ。
【請求項３８】
前記和チャンネル処理手段が、前記和信号送信経路から７５μｓプリエンファシス入力信号を受信するための７５μｓプリエンファシスフィルタ手段を含み、また７５μｓのプリエンファシス入力信号をフィルタ処理しこれにより７５μｓプリエンファシス出力信号を発生するための手段を含み、また前記７５μｓプリエンファシス出力信号を前記和信号送信経路に印加するための手段を含む請求の範囲第３７記載のデジタルＢＴＳＣエンコーダ。
【請求項３９】
前記和チャンネル処理手段が、前記和信号送信経路から静的等化入力信号を受信するための静的等化フィルタ手段を含み、また前記静的等化入力信号をフィルタ処理しこれにより静的等化出力信号を発生するための手段を含み、また前記静的等化出力信号を前記和信号送信経路に印加するための手段を含む請求の範囲第３８記載のデジタルＢＴＳＣエンコーダ。
【請求項４０】
前記プリエンファシスフィルタ手段により提供されるフィルタ処理が第２のプリエンファシス位相応答により特徴付けられ、７５μｓプリエンファシスフィルタ手段により提供されるフィルタ処理が７５μｓプリエンファシス位相応答により特徴付けられ、前記第２のプリエンファシス位相応答と第１の基準位相応答の間の差が、前記７５μｓプリエンファシス位相応答と第２の基準位相応答との間の差に実質的に類似している請求の範囲第３９記載のデジタルＢＴＳＣエンコーダ。
【請求項４１】
前記第１のプリエンファシスフィルタ手段により提供されるフィルタ処理が第１のプリエンファシス位相応答により特徴付けられ、前記静的等化フィルタ手段により提供されるフィルタ処理が静的等化位相応答により特徴付けられ、前記第１のプリエンファシス位相応答が前記静的等化位相応答に実質的に類似している請求の範囲第４０記載のデジタルＢＴＳＣエンコーダ。
【請求項４２】
前記第１のプリエンファシス入力信号が前記第１のローパスフィルタ出力信号からなる請求の範囲第４１記載のデジタルＢＴＳＣエンコーダ。
【請求項４３】
前記広帯域圧縮入力信号が前記第１のプリエンファシス出力信号からなる請求の範囲第４２記載のデジタルＢＴＳＣエンコーダ。
【請求項４４】
前記第２のプリエンファシス入力信号が前記スペクトル圧縮出力信号からなる請求の範囲第４３記載のデジタルＢＴＳＣエンコーダ。
【請求項４５】
前記差チャンネル処理手段が、前記差信号送信経路からの差の動的等化入力信号を受信するための差の動的等化フィルタ手段を含み、また前記差の動的等化入力信号をフィルタ処理し差の動的等化出力信号を発生するための手段を含み、また前記差の動的等化出力信号を前記差信号送信経路に印加するための手段を含む請求の範囲第４１記載のデジタルＢＴＳＣエンコーダ。
【請求項４６】
前記和チャンネル処理手段が、前記和信号送信経路から和の動的等化入力信号を受信するための和の動的等化フィルタ手段を含み、また前記和の動的等化入力信号をフィルタ処理し和の動的等化出力信号を発生するための手段を含み、また前記和の動的等化出力信号を前記和信号送信経路に印加するための手段を含む請求の範囲第４５記載のデジタルＢＴＳＣエンコーダ。
【請求項４７】
前記差の動的等化フィルタ手段により提供されるフィルタ処理が差の動的等化位相応答により特徴付けられ、前記可変エンファシスフィルタにより提供されるフィルタ処理が可変エンファシス位相応答により特徴付けられ、前記和の動的等化フィルタ手段により提供されるフィルタ処理が和の動的等化位相応答により特徴付けられ、前記差の動的等化、可変エンファシス、および和の動的等化位相応答が前記第２の制御信号の関数にしたがって全て変化する請求の範囲第４６記載のデジタルＢＴＳＣエンコーダ。
【請求項４８】
前記符号化された差信号および前記条件付けされた和信号を受信するため、およびこれから複合変調信号を発生するための複合変調器手段を含む請求の範囲第３０記載のデジタルＢＴＳＣエンコーダ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８Ａ】
【図８Ｂ】
【図８Ｃ】
【図８Ｄ】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８Ａ】
【図８Ｂ】
【図８Ｃ】
【図８Ｄ】
【図９】
【図１０】
【公開番号】特開２０１２−２３４２２４（Ｐ２０１２−２３４２２４Ａ）
【公開日】平成２４年１１月２９日（２０１２．１１．２９）
【国際特許分類】
【出願番号】特願２０１２−１９７３５５（Ｐ２０１２−１９７３５５）
【出願日】平成２４年９月７日（２０１２．９．７）
【分割の表示】特願２００８−１２７５００（Ｐ２００８−１２７５００）の分割
【原出願日】平成９年６月２日（１９９７．６．２）
【出願人】（５００５６７６１２）ザット コーポレーション (12)
【公開日】平成２４年１１月２９日（２０１２．１１．２９）
【国際特許分類】
【出願日】平成２４年９月７日（２０１２．９．７）
【分割の表示】特願２００８−１２７５００（Ｐ２００８−１２７５００）の分割
【原出願日】平成９年６月２日（１９９７．６．２）
【出願人】（５００５６７６１２）ザット コーポレーション (12)
[ Back to top ]