【課題】入力されるパルス列の立ち上がりエッジ及び立ち下がりエッジに付加する遅延時間を従来よりも高速に更新可能にする。
【解決手段】第１及び第２遅延パス１６及び１８は、入力されるパルス列の立ち上がりエッジ又は立ち下がりエッジに遅延データに応じた遅延を付加する。論理和回路４６は、これら遅延パスの出力信号を合成して出力する。ゲート５０及び５２は、パルス列を受け、制御信号ＣＴＲＬに応じて第１及び第２遅延パス１６及び１８へのパルス列の供給を制御する。遅延時間設定回路４４、第１遅延パス１６にパルス列が供給されているときに、第２遅延パス１８に遅延データをロードするのに続いてゲート５２を制御して第２遅延パス１８にパルス列の供給を開始した後、第１遅延パス１６へのパルス列の供給を停止させる制御を行う。 （もっと読む）

【目的】 被測定素子１０と差動増幅器１２を接続する配線路１６及び１８で囲まれる領域の面積に応じて発生するノイズを低減する。
【構成】 被測定素子１０のゲート端子Ｇとエミッタ端子Ｅを差動増幅器の非反転入力端と反転入力端に夫々接続する配線路１６及び１８の一方を差動増幅器の入力部１４の近傍で折り返して配線路２０、２２、２４のように配線し、配線路が囲む面積を折り返さない場合に比べて減少させる。 （もっと読む）