【課題】本発明はエミッタ−ベーススペーサ領域中に低Ｋ材料を有するバイポーラトランジスタの作製方法を提供する。
【解決手段】本発明は半導体ウエハ基板上に配置されたバイポーラトランジスタを供する。バイポーラトランジスタは半導体ウエハ基板中に配置されたコレクタ、コレクタ中に配置されたベース、ベース上に配置され、ベースの少くとも一部と接触するエミッタを含んでよく、エミッタはその中に低Ｋ層を有する。低Ｋ層はたとえば、エミッタの一方の側に近接して配置するか、エミッタの相対する側に近接して配置してよい。しかし、すべての実施例において、低Ｋ層はバイポーラトランジスタの適切な機能を妨げず、従来のバイポーラトランジスタに典型的に付随したエミッタ−ベース容量を、本質的に減す。 （もっと読む）

【課題】ミクロンサイズの寸法を有する、光インターフェース効果を作るのに適した光空洞を特徴とすること。
【解決手段】光空洞からなる物品は、互いに間隔が置かれて平行な２つのミラーを含み、少なくとも１つのミラーは、好適に可動になっている。いくつかの実施例では、両ミラーは、応力が加えられていない単結晶シリコンから形成される。いくつかの実施例で使用される単結晶シリコンは、好適には絶縁物上単結晶シリコン（ＳＯＩ）ウェハから供給される。本発明による方法では、第１のミラーが、第１のＳＯＩウェハの薄いシリコン層にパターン化される。第１のミラーの近くの薄いシリコン層上に、支柱が配置される。第２のＳＯＩウェハの薄いシリコン層は、２つの間隔を置かれた薄いシリコン層間にギャップがあるように、支柱に取り付けられる。第２のＳＯＩウェハの薄いシリコン層は、そのウェハから厚いシリコン層および埋設された酸化物を除去することにより解放されて可動ミラーを形成する。 （もっと読む）

【課題】 本発明は集積回路の試験方法を提供する。
【解決手段】 集積回路中の故障の発生又は可能性を評価するプロセスである。プロセスは基板又はダイスの周囲にランナのような導電性領域を形成することを含む。導電性領域は集積回路中の１ないし複数の異なるメタライゼーション層に配置される。導電性領域は１ないし複数のボンディングパッドに結合される。ダイスは抵抗、導電率、漏話又は導電性領域上の他の電気的特性を、ボンディングパッドを通して測定することにより、評価される。評価は集積回路中に形成されたランナが故障しているか、故障する可能性があるかを予測するために使用できる。 （もっと読む）

【課題】半導体製造用に改善された誘電体及び機械的特性を有する絶縁体材料を供する。
【解決手段】材料は酸素、シリコン及び水素を含み、２ｇ／ccより小さい密度を特徴とする。あるいは多孔質絶縁体材料は６３３ｎｍないし６７３ｎｍの波長の光に対する１．４５より小さい屈折率又は４５ＧＰａより小さいヤングモジュラスを特徴とする。半導体デバイスの作製方法は、デバイス形成のための上部表面を有する半導体層を供すること及び半導体層上に複数のレベルの相互接続を形成し、各レベルは複数の部分を含むことを含む。部分は少なくともいくつかの部分間に多孔質層を形成するため、ＴＥＯＳを分解することにより、他の部分から電気的に分離される。 （もっと読む）

【課題】集積回路の多チップモジュールの静電放電保護に関する。
【解決手段】ＥＳＤ損傷から保護されたりされなかったりするＩ／Ｏ回路を含む集積回路を提供する。ＥＳＤ損傷からの保護は、Ｉ／Ｏ回路の１つまたはそれ以上において、選択的に非作動にされたり、作動されたり、少しも存在しなくなったりする。使用時、集積回路は、他の集積回路に接続されて多チップモジュールを形成し、そこで、モジュール間のＩ／Ｏ回路のＥＳＤ保護が非作動にされるかまたは存在しなくなる。これは、多チップモジュールが形成されると、このＩ／Ｏ回路へのＥＳＤ損傷の見込みが減るので好都合である。蒸気の包括的な説明と以下の詳細な説明は共に、本発明の模範的なものであって制限的なものではないことが理解されるべきである。 （もっと読む）